JP2009146246A - バスシステムおよび反射防止方法 - Google Patents

バスシステムおよび反射防止方法 Download PDF

Info

Publication number
JP2009146246A
JP2009146246A JP2007324219A JP2007324219A JP2009146246A JP 2009146246 A JP2009146246 A JP 2009146246A JP 2007324219 A JP2007324219 A JP 2007324219A JP 2007324219 A JP2007324219 A JP 2007324219A JP 2009146246 A JP2009146246 A JP 2009146246A
Authority
JP
Japan
Prior art keywords
bus
connection terminal
pseudo
load
termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007324219A
Other languages
English (en)
Inventor
Tomoki Kobayashi
智樹 小林
Yukari Ushiyama
由香里 丑山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007324219A priority Critical patent/JP2009146246A/ja
Publication of JP2009146246A publication Critical patent/JP2009146246A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

【課題】バスの終端における反射の防止を、省スペース且つ簡易な構造で、コストアップせずに達成することができるバスシステムを提供する。
【解決手段】バス32と、複数のデバイス36をバス32に接続させる複数の接続端子34と、バス32の両端部に接続された終端抵抗40とを具備するバスシステム30において、デバイス36が接続されていない接続端子34には、デバイス36の負荷容量成分と同一の負荷容量成分を備えた擬似デバイス44が接続されている。
【選択図】図1

Description

本発明は、バスと、複数のデバイスをバスに接続させる複数の接続端子と、バスの両端部に接続された終端抵抗とを具備するバスシステムおよびバスシステムの伝送線路における電気信号の反射を防止する反射防止方法に関する。
コンピュータ等の情報処理装置においては、バスシステムによって情報信号が伝達される。バスシステムは、複数のデバイス(情報処理を実行する機器:CPU、メモリ、ハードディスク装置、ビデオカードなど)を接続可能なマルチドロップ式に設けられている。すなわち、バスシステムには複数の接続端子(ソケットやスロット等)が設けられており、この接続端子に各デバイスを接続することで、バスを介して各デバイス間での情報信号のやりとりを実行できる。
通常、接続端子は各デバイスを着脱可能に設けられており、その情報処理装置に必要なデバイスをユーザが選択して接続できるように設けられている。
なお、バスシステムにおいては、バスの伝送線路において電気的情報信号が特性インピーダンスの不整合によって反射しないように、終端抵抗を設け、終端抵抗をバスの動作基準電圧VTTにプルアップする必要がある。
終端抵抗値RTTは、一般的に、RTT=Z/(1+C/C1/2という算出式に基づいて算出される。ここで、Zはバスの特性インピーダンス、Cはバスの容量、Cは各接続端子に接続される複数のデバイスの合成容量である。
このように、終端抵抗値RTTは各デバイスの容量に依存する。したがって、接続端子にデバイスが接続された状態で算出された終端抵抗値と、接続端子にデバイスが接続されていない場合の終端抵抗値とでは、異なる値となってしまう。このため、接続端子にデバイスが接続された状態で算出された終端抵抗を用いている場合に、デバイスが接続されていない接続端子が存在する場合には、インピーダンスの不整合が生じて電気的情報信号が反射してしまうので、電気的情報信号の波形品質がくずれてしまい、正しく情報が伝搬されない。
このように、デバイスが着脱可能である場合に終端抵抗の値をどのように整合させるかについては、図3のような構成が従来より知られている。
図3に示す従来のバスシステム10は、バス12の両端部に接続される終端抵抗を可変抵抗14とし、デバイス16がバス12に接続されているかどうかを判断する制御部18が設けられている。制御部18は、検出されたデバイス16の接続の有無に応じて可変抵抗14を可変させる(例えば、特許文献1、特許文献2、特許文献3参照)。
上記の特許文献1では、具体的には、終端抵抗を可変抵抗とし、バスに接続されるデバイスの部品情報を予め記憶させておいて、バスに実際に接続されているデバイスの容量に基づいて可変抵抗を制御する構成が開示されている。
また、引用文献2には、具体的には、終端抵抗を可変抵抗とし、バスの終端における反射波を実際に測定し、測定した結果に基づいて可変抵抗を制御する構成が開示されている。
特許文献3では、具体的には、終端抵抗を可変抵抗とし、バスに接続されているメモリを制御するメモリコントローラによって適正な抵抗値となるように可変抵抗を制御する構成が開示されている。
特開平10−198473号公報 特開平11−274987号公報 特開2004−21916号公報
上述した従来の技術のように、終端抵抗を可変抵抗として、その抵抗値を制御部によって自動的に制御することで、バスシステムの終端抵抗としては適正な値とすることができる。
ところで、一般的にバスはデータ用、クロック用、制御信号用等を合わせて数十本にもなるが、これらのバスそれぞれの終端に可変抵抗を設けることは、非常に大きなスペースを必要とし、また部品点数が増加するという課題がある。また、デジタル可変抵抗器は非常に高価であり、大幅なコストアップに繋がるという課題もある。
さらに、可変抵抗だけでなく、可変抵抗を制御するための制御ソフトウェア等も必要になってくるので、構造全体が複雑となるとともに、さらなるコストアップにも繋がるという課題がある。
そこで、本発明の目的は、上記課題を解決すべくなされ、その目的とするところは、バスの終端における反射の防止を、省スペース且つ簡易な構造で、コストアップせずに達成することができるバスシステムを提供することにある。
すなわち、本発明にかかるバスシステムによれば、バスと、複数のデバイスをバスに接続させる複数の接続端子と、バスの両端部に接続された終端抵抗とを具備するバスシステムにおいて、デバイスが接続されていない接続端子には、デバイスの負荷容量成分と同一の負荷容量成分を備えた擬似デバイスが接続されていることを特徴としている。
この構成を採用することによって、接続端子にデバイスが接続されていなくても擬似デバイスによって、バスシステム全体として全てのデバイスが接続されているときと同じ容量となる。このため、予め終端抵抗の値をデバイスが全て接続されている状態で算出しておけば、デバイスの接続の有無にかかわらず終端抵抗の値を変えずに済む。
また、本発明にかかるバスシステムによれば、バスと、複数のデバイスをバスに接続させる複数の接続端子と、バスの両端部に接続された終点抵抗とがプリント基板上に設けられたバスシステムにおいて、デバイスの負荷容量成分と同一の負荷容量成分を備えた擬似負荷が、各接続端子に対して接続可能となるようにそれぞれプリント基板上に設けられ、前記接続端子にデバイスが接続されていない場合には、前記擬似負荷がバスに電気的に接続され、前記接続端子にデバイスが接続されている場合には、前記擬似負荷がバスに電気的に非接続となるように切り換えるスイッチ手段が、各接続端子に対してそれぞれプリント基板上に設けられていることを特徴としている。
この構成を採用することによって、接続端子にデバイスが接続されていなくても擬似負荷が接続された状態となるので、バスシステム全体として全てのデバイスが接続されているときと同じ容量となる。このため、予め終端抵抗の値をデバイスが全て接続されている状態で算出しておけばよく、デバイスの接続の有無にかかわらず終端抵抗の値を変えずに済む。
本発明にかかる反射防止方法によれば、バスと、複数のデバイスをバスに接続させる複数の接続端子と、バスの両端部に接続された終端抵抗とを具備するバスシステムの伝送線路における電気信号の反射防止方法において、各前記デバイスの負荷容量に基づいて、終端抵抗値を予め設定しておき、デバイスが接続されない接続端子には、デバイスの負荷容量成分と同一の負荷容量成分を備えた擬似デバイスを接続することによって、終端抵抗値を変更せずにバスの伝送線路における電気信号の反射を防止することを特徴としている。
この方法を採用することによって、接続端子にデバイスが接続されていなくても擬似デバイスによって、バスシステム全体として全てのデバイスが接続されているときと同じ容量となる。このため、予め終端抵抗の値をデバイスが全て接続されている状態で算出しておけば、デバイスの接続の有無にかかわらず終端抵抗の値を変えずに済む。
また、本発明にかかる反射防止方法によれば、バスと、複数のデバイスをバスに接続させる複数の接続端子と、バスの両端部に接続された終端抵抗とがプリント基板上に設けられたバスシステムの伝送線路における電気信号の反射防止方法において、各前記デバイスの負荷容量に基づいて、終端抵抗値を予め設定しておき、デバイスの負荷容量成分と同一の負荷容量成分を備えた擬似負荷を、各接続端子に対して接続可能となるようにそれぞれプリント基板上に設けておき、前記接続端子にデバイスが接続されていない場合には、前記擬似負荷がバスに電気的に接続され、前記接続端子にデバイスが接続されている場合には、前記擬似負荷がバスに電気的に非接続となるように切り換えることによって、バスにデバイスが接続されているかどうかにかかわらず、終端抵抗値を変更せずにバスの伝送線路における電気信号の反射を防止することを特徴としている。
この方法を採用することによって、接続端子にデバイスが接続されていなくても擬似負荷が接続された状態となるので、バスシステム全体として全てのデバイスが接続されているときと同じ容量となる。このため、予め終端抵抗の値をデバイスが全て接続されている状態で算出しておけばよく、デバイスの接続の有無にかかわらず終端抵抗の値を変えずに済む。
本発明にかかるバスシステムおよび反射防止方法によれば、デバイスが接続されているか否かにかかわらず、予め設定した終端抵抗の値を変更させなくて済む。このため、終端抵抗を可変抵抗にしなくともよく、省スペース化、部品点数の削減およびコスト削減に寄与することができる。
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
(第1の実施形態)
図1に、バスシステムの第1の実施形態の概略構成について示す。
バスシステム30は、コンピュータなどの情報処理装置内部において、情報信号を伝達させる役割を有する伝送線路である。
バスシステム30は、バス32に複数の接続端子34が接続されており、各接続端子34にはデバイス36が接続可能となるように設けられている。デバイス36としては、CPU、メモリ、ハードディスク装置、ビデオカードなど様々な装置が挙げられる。
また、このような各デバイス36は、各接続端子34に対して着脱自在となるように設けられている。接続端子34としては、各デバイス36の形状等に合わせて様々なものを採用することができる。例えば、プリント基板を接続させる場合には、カードスロットを接続端子34として採用してもよいし、半導体素子をそのまま接続させる場合にはICソケットを接続端子34として採用してもよい。また、ハードディスク装置を接続させる場合には、IDE、ATAPI等のコネクタを接続端子34として採用してもよい。
このようにして各デバイス36は、バス32を介して互いに情報信号をやりとりすることができる。
バス32の両端部には、終端抵抗40が接続されている。終端抵抗40は、バス32を情報信号が伝達されるときに、情報信号が終端で反射して正確な情報信号が伝達されなくなることを防止する目的で設けられている。
終端抵抗40は、バスの動作基準電圧VTTにプルアップされる。
終端抵抗値RTTの算出式は従来の技術で示した式と同様であり、ここでは詳細に説明しないが、終端抵抗値RTTは、バス32の特性インピーダンスZ、バス32の容量C、接続されるデバイス36の合成容量Cに基づいて算出される。
本実施形態では、全ての接続端子に、対応するデバイス36が接続されている場合の上記の値に基づいて、終端抵抗値RTTを決定する。終端抵抗値RTTが決定されると、この値を有する終端抵抗40をバス32の両端部のそれぞれに接続する。この終端抵抗40の抵抗値は固定であり、可変ではない。
さらに、本実施形態では、各デバイス36の容量を予め測定しておき、該当するデバイス36と同じ容量を備えた擬似デバイス44を作成しておく。また、各デバイス36はそれぞれ異なる容量を有しているはずであるから、デバイス36ごとに擬似デバイス44も必要となる。
擬似デバイス44の例としては、対応する接続端子34に接続可能な端子部45を有しており、対応するデバイス36と同一容量のコンデンサ41が接続端子34に対して電気的に接続可能となるように実装されたプリント基板等を挙げることができる。
(第2の実施形態)
図2に、第2の実施形態のバスシステムの概略構成を示す。なお、上述した実施形態と同一の構成要素については同一の符号を付し、説明を省略する場合もある。
本実施形態は、マザーボード等のプリント基板50上にバス32がプリントされており、終端抵抗40もプリント基板50上に予め設定された値のものが実装される。また、接続端子34も、プリント基板50上にプリントされた配線を介してバス32と接続されるように実装される。
上述した実施形態では、擬似デバイス44を接続端子34に着脱可能に設けていたが、これに対して本実施形態の特徴としては、各デバイス36と同一の容量を有する擬似負荷52を予めプリント基板50上に作り込んでおくことにある。さらに、擬似負荷52のバス32への電気的接続を、デバイス36が接続端子34に装着されているときは遮断させ、でデバイス36が接続端子34に装着されていないときには接続させるスイッチ手段54がプリント基板50上に設けられている。
擬似負荷52は、対応するデバイスと同一容量のコンデンサであり、一方の端部がバス32と接続端子34を電気的に接続する配線51に接続されている。また、擬似負荷52の他方の端部は、スイッチ手段としてのFET54のドレインDに接続されている。
FET54は、ゲートGがFETの動作電圧を供給する電源VCCにプルアップ抵抗55を介して接続され、ソースSがプリント基板50のグラウンドに接地されている。つまり、FET54のゲートGに動作電圧が印加されている場合にはFET54はオンとなり、擬似負荷52は、グラウンドに接地され、バス32に対して擬似負荷52が加えられた状態となる。FET54のゲートGに動作電圧が印加されていない場合にはFET54はオフとなり、擬似負荷52は、グラウンドから切り離され、バス32に対して擬似負荷52をかけていない状態となる。
上記のように、FET54のオン−オフによって、擬似負荷52がバス32に接続・遮断される。なお、FET54のオン−オフは、接続端子34へデバイス36が接続されているかどうかで制御される。
以下、デバイス36の接続端子34への接続の有無に基づいて、FET54がどのようにオン−オフするかを説明する。
FET54の電源VCCとFET54のゲートGを接続する電源ライン56は、接続端子34内の一部の端子58を介して、電源VCCとFET54のゲートGを接続している。
一方、デバイス36は、接続端子34の端子58に接続する端子部60がグラウンドに接地されるように配線されている。
このため、接続端子34にデバイス36が接続されていないときには、接続端子34中の端子58はFET54の電源ライン56を導通させてFET54をオンにし、デバイス36が接続端子に接続された場合には電源ライン56がデバイス36のグラウンドに接地されるのでFET54はオフになる。
上述したように、デバイス36には、FET54の動作電圧を供給する電源ライン56を接地させるような配線をしたことにより、デバイス36が接続端子34に接続されているときは擬似負荷52がバス32から遮断され、デバイス36が接続端子34に接続されていないときは擬似負荷52がバス32に接続されるように切り換えることができる。
このように、本実施形態では、予め擬似負荷52をバスシステム30と一体となるように作り込んでおくので、空いている接続端子34に擬似負荷52(擬似デバイス)を接続させる手間を省くことができる。
また、スイッチ手段54を設け、デバイス36が装着されていない場合には自動的に擬似負荷52がバス32に接続できるようにしたので、擬似負荷52の接続切り換えの手間を省くことができる。
特に、プリント基板50上に設ける擬似負荷52としては、表面実装タイプのセラミックコンデンサで実現可能であり、プリント基板50上に設けるスイッチ手段54としては、表面実装タイプの小信号トランジスタで実現可能である。このため、本実施形態では、省スペース化と極めて低いコストにより終端抵抗の整合をとることができる。
なお、上述した実施形態では、スイッチ手段としてFETを例として説明したが、バイポーラトランジスタであってもよい。
また、接続端子34へのデバイス36の着脱と擬似負荷52のバス32への接断とが連動しさえすれば、スイッチ手段54の構成としては、上述した構成に限定するものではない。
以上本発明につき好適な実施の形態を挙げて種々説明したが、本発明はこの実施の形態に限定されるものではなく、発明の精神を逸脱しない範囲内で多くの改変を施し得るのはもちろんである。
本発明に係る第1の実施形態のバスシステムの構成を示す説明図である。 第2の実施形態のバスシステムの構成を示す説明図である。 従来のバスシステムの構成を示す説明図である。
符号の説明
30 バスシステム
32 バス
34 接続端子
36 デバイス
40 終端抵抗
41 コンデンサ
44 擬似デバイス
45 端子部
50 プリント基板
51 配線
52 擬似負荷
54 スイッチ手段(FET)
55 プルアップ抵抗
56 電源ライン
58 端子
60 端子部

Claims (4)

  1. バスと、複数のデバイスをバスに接続させる複数の接続端子と、バスの両端部に接続された終端抵抗とを具備するバスシステムにおいて、
    デバイスが接続されていない接続端子には、デバイスの負荷容量成分と同一の負荷容量成分を備えた擬似デバイスが接続されていることを特徴とするバスシステム。
  2. バスと、複数のデバイスをバスに接続させる複数の接続端子と、バスの両端部に接続された終端抵抗とがプリント基板上に設けられたバスシステムにおいて、
    デバイスの負荷容量成分と同一の負荷容量成分を備えた擬似負荷が、各接続端子に対して接続可能となるようにそれぞれプリント基板上に設けられ、
    前記接続端子にデバイスが接続されていない場合には、前記擬似負荷がバスに電気的に接続され、前記接続端子にデバイスが接続されている場合には、前記擬似負荷がバスに電気的に非接続となるように切り換えるスイッチ手段が、各接続端子に対してそれぞれプリント基板上に設けられていることを特徴とするバスシステム。
  3. バスと、複数のデバイスをバスに接続させる複数の接続端子と、バスの両端部に接続された終端抵抗とを具備するバスシステムの伝送線路における電気信号の反射防止方法において、
    各前記デバイスの負荷容量に基づいて、終端抵抗値を予め設定しておき、
    デバイスが接続されない接続端子には、デバイスの負荷容量成分と同一の負荷容量成分を備えた擬似デバイスを接続することによって、終端抵抗値を変更せずにバスの伝送線路における電気信号の反射を防止することを特徴とする反射防止方法。
  4. バスと、複数のデバイスをバスに接続させる複数の接続端子と、バスの両端部に接続された終端抵抗とがプリント基板上に設けられたバスシステムの伝送線路における電気信号の反射防止方法において、
    各前記デバイスの負荷容量に基づいて、終端抵抗値を予め設定しておき、
    デバイスの負荷容量成分と同一の負荷容量成分を備えた擬似負荷を、各接続端子に対して接続可能となるようにそれぞれプリント基板上に設けておき、
    前記接続端子にデバイスが接続されていない場合には、前記擬似負荷がバスに電気的に接続され、前記接続端子にデバイスが接続されている場合には、前記擬似負荷がバスに電気的に非接続となるように切り換えることによって、バスにデバイスが接続されているかどうかにかかわらず、終端抵抗値を変更せずにバスの伝送線路における電気信号の反射を防止することを特徴とする反射防止方法。
JP2007324219A 2007-12-17 2007-12-17 バスシステムおよび反射防止方法 Pending JP2009146246A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007324219A JP2009146246A (ja) 2007-12-17 2007-12-17 バスシステムおよび反射防止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007324219A JP2009146246A (ja) 2007-12-17 2007-12-17 バスシステムおよび反射防止方法

Publications (1)

Publication Number Publication Date
JP2009146246A true JP2009146246A (ja) 2009-07-02

Family

ID=40916765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007324219A Pending JP2009146246A (ja) 2007-12-17 2007-12-17 バスシステムおよび反射防止方法

Country Status (1)

Country Link
JP (1) JP2009146246A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11996904B2 (en) 2018-02-15 2024-05-28 Mitsubishi Electric Corporation Bus system and communication apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11996904B2 (en) 2018-02-15 2024-05-28 Mitsubishi Electric Corporation Bus system and communication apparatus

Similar Documents

Publication Publication Date Title
US7453692B2 (en) Computer device with a modular transmission interface, the modular transmission interface, and an adaptor board
US7596649B2 (en) Motherboard
EP1684186A1 (en) Dual PCI-X/PCI-E card
US5734208A (en) Dynamic termination for signal buses going to a connector
US6378025B1 (en) Automatic multi-mode termination
US6122695A (en) Device for terminating a processor bus
KR100923825B1 (ko) 고속 동작에 적합한 메모리 모듈 및 메모리 시스템
JP2009146246A (ja) バスシステムおよび反射防止方法
US6909605B2 (en) Optical communication boards including power control function and system having the boards
JP2002290490A (ja) 電子機器
US8976499B2 (en) E-fuse system for supplying current to a load along more than one path
EP1848258B1 (en) Computer device with a modular transmission interface, the modular transmission interface, and an adaptor board
US20070043893A1 (en) Bus communication apparatus and bus communication method
US20070225829A1 (en) Information processing apparatus
JP4615413B2 (ja) 活線挿抜可能な電子機器システム
TWI817373B (zh) 主機板
JP2621766B2 (ja) 半導体装置試験用ユニバーサルバーンインボード
JP2011118461A (ja) 情報処理装置
JP3089803B2 (ja) 終端抵抗回路および終端抵抗の着脱方法
JP2833310B2 (ja) 終端抵抗回路および終端抵抗の着脱方法
US20070066095A1 (en) Switch device
JP3089804B2 (ja) 終端抵抗回路および終端抵抗の着脱方法
JP2003135456A (ja) 超音波診断装置
JP2005018249A (ja) インターフェイス回路
JP2021096982A (ja) 回路構成体および電子機器