JP2009137142A - Optical head, its control method, light emitting device, and electronic equipment - Google Patents

Optical head, its control method, light emitting device, and electronic equipment Download PDF

Info

Publication number
JP2009137142A
JP2009137142A JP2007315490A JP2007315490A JP2009137142A JP 2009137142 A JP2009137142 A JP 2009137142A JP 2007315490 A JP2007315490 A JP 2007315490A JP 2007315490 A JP2007315490 A JP 2007315490A JP 2009137142 A JP2009137142 A JP 2009137142A
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
correction data
unit
selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007315490A
Other languages
Japanese (ja)
Inventor
Hiroaki Jo
宏明 城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007315490A priority Critical patent/JP2009137142A/en
Publication of JP2009137142A publication Critical patent/JP2009137142A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Facsimile Heads (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress a change in light emitting intensity of a light emitting element, which is caused due to the change of light emitting elements to be used. <P>SOLUTION: The optical head 100 has a plurality of unit circuits U (U<SB>1</SB>to U<SB>n</SB>). Each of the unit circuits U (U<SB>1</SB>to U<SB>n</SB>) includes: the plurality of light emitting elements 104 that emit light with luminance corresponding to a drive current Ids; a selecting part 120 that selects any one of the light emitting elements 104 to which the drive current Ids is supplied; a correction memory 108 that selectively stores correction data Cv corresponding to the light emitting element 104 selected from among the light emitting elements 104 by the selecting part 120; and a current generating part 400 that generates a drive current Ids corresponding to the correction data Cv stored by the correction memory 108. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、発光素子を用いた光ヘッド、その駆動方法、発光装置および電子機器に関する。   The present invention relates to an optical head using a light emitting element, a driving method thereof, a light emitting device, and an electronic apparatus.

例えば電子写真方式の画像形成装置においては、感光体ドラムなどの像担持体に静電潜像を形成するための光ヘッドとして、複数の発光素子を基板上に配置した発光装置が用いられる。特許文献1には、複数の発光素子を主走査方向に沿って配置した発光ラインを複数行設け、実際に像担持体の露光に使用する発光ラインを所定の条件により変更するという技術が開示されている。
特開2005―96259号公報
For example, in an electrophotographic image forming apparatus, a light emitting device in which a plurality of light emitting elements are arranged on a substrate is used as an optical head for forming an electrostatic latent image on an image carrier such as a photosensitive drum. Patent Document 1 discloses a technique in which a plurality of light emission lines in which a plurality of light emitting elements are arranged along the main scanning direction are provided, and the light emission lines that are actually used for exposure of the image carrier are changed according to predetermined conditions. ing.
JP 2005-96259 A

ところで、1つの発光ラインに属する発光素子と他の発光ラインに属する発光素子には製造上の誤差が存在するため、異なる発光ラインに属する発光素子の各々に同じ電流値の駆動電流が供給されても、これらの発光素子の発光強度はばらついてしまう。従って、使用する発光ライン(発光素子)の変更に伴って、発光ラインにおける発光強度(使用する発光素子の発光強度)も変化してしまうという問題があった。
このような事情に鑑みて、本発明は、使用する発光素子の変更に伴って発光素子の発光強度が変化することを抑制するという課題の解決を目的としている。
By the way, since there is a manufacturing error between a light emitting element belonging to one light emitting line and a light emitting element belonging to another light emitting line, a driving current having the same current value is supplied to each light emitting element belonging to a different light emitting line. However, the light emission intensity of these light emitting elements varies. Accordingly, there has been a problem that the light emission intensity in the light emission line (the light emission intensity of the light emitting element to be used) also changes as the light emitting line (light emitting element) to be used is changed.
In view of such circumstances, an object of the present invention is to solve the problem of suppressing a change in light emission intensity of a light emitting element due to a change in a light emitting element to be used.

以上の課題を解決するために、本発明に係る光ヘッドは、複数の単位回路を備えた光ヘッドであって、複数の単位回路の各々は、駆動電流に応じた輝度で発光する複数の発光素子と、複数の発光素子のうち駆動電流が供給される何れか1つの発光素子を選択する選択手段と、複数の発光素子のうち選択手段によって選択された発光素子に対応する補正データを択一的に記憶する第1の記憶手段と、第1の記憶手段が記憶する補正データに応じた駆動電流を生成する電流生成手段と、を備えることを特徴とする。   In order to solve the above-described problems, an optical head according to the present invention is an optical head including a plurality of unit circuits, and each of the plurality of unit circuits emits a plurality of lights that emit light at a luminance corresponding to a drive current. And selecting correction means corresponding to the light emitting element selected by the selecting means from among the plurality of light emitting elements, and selecting means for selecting any one of the plurality of light emitting elements to which the driving current is supplied. First storage means for storing the current and current generation means for generating a drive current corresponding to the correction data stored in the first storage means.

この発明によれば、選択手段によって何れか1つの発光素子が選択されると、その選択された発光素子に供給される駆動電流の電流値を補正するための補正データが第1の記憶手段に書き込まれ、その書き込まれた補正データに応じた駆動電流が生成される。これによって、使用する発光素子の変更に伴って、発光素子の発光強度が変化することを抑制できる。また、第1の記憶手段は、選択手段によって選択された発光素子に対応する補正データを択一的に記憶するので、総ての発光素子に対応する補正データを記憶するメモリを各単位回路に設ける必要が無く、構成を簡素化できる。   According to the present invention, when any one light emitting element is selected by the selecting means, correction data for correcting the current value of the drive current supplied to the selected light emitting element is stored in the first storage means. Writing is performed, and a drive current corresponding to the written correction data is generated. Accordingly, it is possible to suppress a change in the light emission intensity of the light emitting element due to a change in the light emitting element to be used. The first storage means alternatively stores correction data corresponding to the light emitting elements selected by the selection means, so that each unit circuit has a memory for storing correction data corresponding to all the light emitting elements. There is no need to provide it, and the configuration can be simplified.

本発明に係る光ヘッドの第1の態様において、選択手段は、電源投入時毎に、前回選択した発光素子とは異なる発光素子を選択し(例えば乱数を発生させ、それに基づいて発光素子を選択する態様も含む)、その選択した発光素子を電源遮断時まで使用する。この態様によれば、複数の発光素子が交互に使用されるから、1つの発光素子をその寿命が尽きるまで連続的に使用する場合に比べて発光素子の延命化が図られる。また、例えば1つの発光素子を使い切ってから他の発光素子を選択するという態様においては、発光素子の発光強度の劣化を検出する機器や長期間の使用履歴が分かるような大規模なメモリが必要とされるところ、本発明に係る光ヘッドの第1の態様においては、電源投入時毎に、前回選択した発光素子とは異なる発光素子を選択するから、そのような構成は不要となる。従って、簡易な構成で、発光素子の延命化を図ることができる。   In the first aspect of the optical head according to the present invention, the selection means selects a light emitting element different from the previously selected light emitting element every time the power is turned on (for example, generates a random number and selects the light emitting element based on the generated random number). The selected light-emitting element is used until the power is cut off. According to this aspect, since a plurality of light emitting elements are used alternately, the life of the light emitting elements can be extended as compared with the case where one light emitting element is used continuously until the end of its lifetime. For example, in a mode in which one light-emitting element is used up and another light-emitting element is selected, a device that detects deterioration of the light emission intensity of the light-emitting element and a large-scale memory that can know a long-term use history are required. However, in the first aspect of the optical head according to the present invention, since a light emitting element different from the previously selected light emitting element is selected every time the power is turned on, such a configuration is unnecessary. Therefore, the life of the light emitting element can be extended with a simple configuration.

本発明に係る光ヘッドの第2の態様において、選択手段は、画像が形成される記録材の枚数が基準枚数に到達する毎に発光素子を選択する。この態様でも複数の発光素子が交互に使用されるから、発光素子の延命化を図ることができる。   In the second aspect of the optical head according to the present invention, the selection means selects the light emitting element each time the number of recording materials on which an image is formed reaches the reference number. Also in this embodiment, since a plurality of light emitting elements are used alternately, the life of the light emitting elements can be extended.

次に、本発明に係る発光装置は、光ヘッドと制御回路とを備えた発光装置であって、光ヘッドは、複数の単位回路を有し、複数の単位回路の各々は、駆動電流に応じた輝度で発光する複数の発光素子と、複数の発光素子のうち駆動電流が供給される何れか1つの発光素子を選択する選択手段と、複数の発光素子のうち選択手段によって選択された発光素子に対応する補正データを択一的に記憶する第1の記憶手段と、第1の記憶手段が記憶する補正データに応じた駆動電流を生成する電流生成手段と、を具備し、制御回路は、複数の単位回路の各々について、複数の発光素子の各々に対応する補正データのうち選択手段によって選択された発光素子に対応する補正データを第1の記憶手段に供給することを特徴とする。   Next, a light emitting device according to the present invention is a light emitting device including an optical head and a control circuit, and the optical head has a plurality of unit circuits, and each of the plurality of unit circuits corresponds to a drive current. A plurality of light emitting elements that emit light at a high luminance, a selection unit that selects any one of the plurality of light emitting elements to which a driving current is supplied, and a light emitting element selected by the selection unit among the plurality of light emitting elements The first storage means for selectively storing the correction data corresponding to, and the current generation means for generating the drive current according to the correction data stored in the first storage means, the control circuit, For each of the plurality of unit circuits, correction data corresponding to the light emitting element selected by the selection means among the correction data corresponding to each of the plurality of light emitting elements is supplied to the first storage means.

この発明によれば、制御回路は、選択手段によって選択された発光素子に対応する補正データを光ヘッドが有する第1の記憶手段に書き込むことができる。これによって、使用する発光素子の変更に伴って、発光素子の発光強度が変化することを抑制できる。   According to the present invention, the control circuit can write the correction data corresponding to the light emitting element selected by the selection unit in the first storage unit included in the optical head. Accordingly, it is possible to suppress a change in the light emission intensity of the light emitting element due to a change in the light emitting element to be used.

また、本発明に係る発光装置の好適な態様としては、複数の単位回路の各々において、複数の発光素子は、第1の発光素子と第2の発光素子とを含み、第1の発光素子に対応する第1の補正データと、当該第1の補正データと第2の発光素子に対応する第2の補正データとの差分と、を各単位回路毎に記憶する第2の記憶手段(第2実施形態に係る第1のメモリ300および第2のメモリ302)を具備し、制御回路は、複数の単位回路の各々について、選択手段によって第2の発光素子が選択されると、第2の記憶手段に記憶された第1の補正データおよび差分から第2の補正データを生成して第1の記憶手段に供給する。この態様によれば、第2の記憶手段に記憶されるデータの量は少なくて済むから、第2の記憶手段の容量の節減を図ることができる。   In a preferred embodiment of the light-emitting device according to the present invention, in each of the plurality of unit circuits, the plurality of light-emitting elements include a first light-emitting element and a second light-emitting element. Second storage means (second storage) for storing the corresponding first correction data and the difference between the first correction data and the second correction data corresponding to the second light emitting element for each unit circuit. When the second light emitting element is selected by the selection unit for each of the plurality of unit circuits, the control circuit includes the first memory 300 and the second memory 302) according to the embodiment. Second correction data is generated from the first correction data and the difference stored in the means and supplied to the first storage means. According to this aspect, since the amount of data stored in the second storage unit can be small, the capacity of the second storage unit can be reduced.

次に、本発明に係る電子機器は、以上に例示した各態様に係る発光装置を備える。本発明に係る発光装置は各種の電子機器に利用される。本発明に係る電子機器の典型例は、以上の各態様に係る発光装置を感光体ドラムなどの像担持体の露光に利用した電子写真方式の画像形成装置である。画像形成装置は、露光によって潜像が形成される像担持体と、像担持体を露光する本発明の発光装置と、像担持体の潜像に対する現像材(例えばトナー)の付加によって顕像を形成する現像器とを含む。   Next, an electronic apparatus according to the present invention includes the light emitting device according to each aspect exemplified above. The light emitting device according to the present invention is used in various electronic devices. A typical example of the electronic apparatus according to the present invention is an electrophotographic image forming apparatus in which the light emitting device according to each of the above embodiments is used for exposure of an image carrier such as a photosensitive drum. The image forming apparatus includes an image carrier on which a latent image is formed by exposure, a light emitting device of the present invention that exposes the image carrier, and a developer (for example, toner) added to the latent image on the image carrier. A developing device to be formed.

さらに、上述した発明は、光ヘッドの制御方法として捉えることもできる。すなわち、複数の単位回路を備え、複数の単位回路の各々は、駆動電流に応じた輝度で発光する複数の発光素子と、複数の発光素子のうち駆動電流が供給される何れか1つの発光素子を選択する選択手段と、補正データを記憶する第1の記憶手段と、第1の記憶手段が記憶する補正データに応じた駆動電流を生成する電流生成手段と、を具備した光ヘッドの駆動方法であって、選択手段によって選択された発光素子に対応する補正データを第1の記憶手段に供給し、第1の記憶手段は、選択手段によって選択された発光素子に対応する補正データを択一的に記憶することを特徴とする。以上の制御方法によっても本発明に係る光ヘッドと同様の効果が得られる。   Furthermore, the above-described invention can also be understood as a method for controlling an optical head. That is, a plurality of unit circuits are provided, and each of the plurality of unit circuits emits light at a luminance corresponding to the drive current, and any one of the plurality of light emitting elements is supplied with a drive current. A method for driving an optical head, comprising: selection means for selecting the first storage means; first storage means for storing correction data; and current generation means for generating drive current according to the correction data stored in the first storage means. The correction data corresponding to the light emitting element selected by the selection means is supplied to the first storage means, and the first storage means selects the correction data corresponding to the light emitting element selected by the selection means. It memorize | stores automatically. The same effect as that of the optical head according to the present invention can be obtained by the above control method.

<A:第1実施形態>
図1は、本発明の第1実施形態に係る発光装置10を利用した画像形成装置の部分的な構成を示す斜視図である。同図に示すように、画像形成装置は発光装置10と集光性レンズアレイ11と感光体ドラム(像担持体)12とを含む。発光装置10は、基板13の表面に直線状に配列された多数の発光素子(図1においては図示略)を含む。これらの発光素子は、用紙などの記録材に印刷されるべき画像の態様に応じて選択的に発光する。感光体ドラム12は、主走査方向に延在する回転軸に支持され、外周面を発光装置10に対向させた状態で記録材が搬送される副走査方向に回転する。
<A: First Embodiment>
FIG. 1 is a perspective view showing a partial configuration of an image forming apparatus using the light emitting device 10 according to the first embodiment of the present invention. As shown in FIG. 1, the image forming apparatus includes a light emitting device 10, a condensing lens array 11, and a photosensitive drum (image carrier) 12. The light emitting device 10 includes a large number of light emitting elements (not shown in FIG. 1) arranged linearly on the surface of the substrate 13. These light emitting elements selectively emit light according to the form of an image to be printed on a recording material such as paper. The photosensitive drum 12 is supported by a rotating shaft extending in the main scanning direction, and rotates in the sub-scanning direction in which the recording material is conveyed with the outer peripheral surface facing the light emitting device 10.

集光性レンズアレイ11は発光装置10と感光体ドラム12との間隙に配置される。集光性レンズアレイ11は、各々の光軸を発光装置10に向けた姿勢でアレイ状に配列された多数の屈折率分布型レンズを含む。集光性レンズアレイ11としては、例えば日本板硝子株式会社から入手可能なSLA(セルフォック・レンズ・アレイ)がある(セルフォック/SELFOCは日本板硝子株式会社の登録商標)。   The condensing lens array 11 is disposed in the gap between the light emitting device 10 and the photosensitive drum 12. The condensing lens array 11 includes a large number of gradient index lenses arranged in an array with each optical axis directed toward the light emitting device 10. As the condensing lens array 11, for example, there is SLA (Selfoc Lens Array) available from Nippon Sheet Glass Co., Ltd. (Selfoc / SELFOC is a registered trademark of Nippon Sheet Glass Co., Ltd.).

発光装置10の各発光素子からの出射光は集光性レンズアレイ11の各屈折率分布型レンズを透過したうえで感光体ドラム12の表面に到達する。この露光によって感光体ドラム12の表面には所望の画像に応じた潜像(静電潜像)が形成される。   Light emitted from each light emitting element of the light emitting device 10 passes through each gradient index lens of the condensing lens array 11 and reaches the surface of the photosensitive drum 12. By this exposure, a latent image (electrostatic latent image) corresponding to a desired image is formed on the surface of the photosensitive drum 12.

図2は、発光装置10の概略構成を示す図面である。発光装置10は、光ヘッド100と制御回路200とを含む。図2に示すように、光ヘッド100は、シフトレジスタ102と、n個の単位回路U(U〜U)とが基板13の表面に配置された構造となっている。シフトレジスタ102には開始パルスSPとクロック信号CLKが制御回路200から供給される。シフトレジスタ102は、開始パルスSPをクロック信号CLKに従って順次にシフトして各単位回路U(U〜U)に転送する。このとき、シフトレジスタから各単位回路U(U〜U)に転送される信号をラッチパルス信号LATi(i=1〜n)と呼ぶ。 FIG. 2 is a diagram illustrating a schematic configuration of the light emitting device 10. The light emitting device 10 includes an optical head 100 and a control circuit 200. As shown in FIG. 2, the optical head 100 has a structure in which a shift register 102 and n unit circuits U (U 1 to U n ) are arranged on the surface of the substrate 13. A start pulse SP and a clock signal CLK are supplied from the control circuit 200 to the shift register 102. The shift register 102 sequentially shifts the start pulse SP in accordance with the clock signal CLK and transfers it to each unit circuit U (U 1 to U n ). At this time, a signal transferred from the shift register to each unit circuit U (U 1 to U n ) is called a latch pulse signal LATi (i = 1 to n).

図2に示すように、各単位回路U(U〜U)は、駆動電流に応じた輝度で発光する第1の発光素子104aおよび第2の発光素子104bと、駆動部106と、補正メモリ108とを含む。各単位回路U(U〜U)においては、第1の発光素子104aおよび第2の発光素子104bのうち何れか一方の発光素子104が選択され、その選択された発光素子104に駆動電流が供給される。各単位回路U(U〜U)における駆動部106には、各発光素子104の階調を指定する階調データDが階調データ線500を介して制御回路200からそれぞれ供給される。また、各単位回路U(U〜U)における駆動部106には、使用する発光素子104を選択するための選択信号SEL1およびSEL2が信号線600を介して制御回路200から共通に供給される。各単位回路U(U〜U)における補正メモリ108には、各単位回路U(U〜U)において選択された発光素子104に対応する補正データCvが補正データ線700を介して制御回路200からそれぞれ供給される。 As shown in FIG. 2, each unit circuit U (U 1 to U n ) includes a first light emitting element 104 a and a second light emitting element 104 b that emit light at a luminance corresponding to the driving current, a driving unit 106, and a correction unit. Memory 108. In each unit circuit U (U 1 to U n ), one of the first light emitting element 104 a and the second light emitting element 104 b is selected, and a drive current is supplied to the selected light emitting element 104. Is supplied. To the drive unit 106 in each unit circuit U (U 1 to U n ), gradation data D specifying the gradation of each light emitting element 104 is supplied from the control circuit 200 via the gradation data line 500. Further, the selection signals SEL1 and SEL2 for selecting the light emitting element 104 to be used are commonly supplied from the control circuit 200 to the driving unit 106 in each unit circuit U (U 1 to U n ) via the signal line 600. The The correction memory 108 in each unit circuit U (U 1 ~U n), the correction data Cv via the correction data lines 700 corresponding to the light emitting element 104 selected in each unit circuit U (U 1 ~U n) Each is supplied from the control circuit 200.

図2に示す第1のメモリ300には、各単位回路U(U〜U)における第1の発光素子104aに対応するn個の補正データCvaがそれぞれ記憶される。第2のメモリ302には、各単位回路U(U〜U)における第2の発光素子104bに対応するn個の補正データCvbがそれぞれ記憶される。本形態では、第1のメモリ300および第2のメモリ302は不揮発性メモリで構成される。制御回路200は、第1のメモリ300または第2のメモリ302に記憶された補正データCv(CvaまたはCvb)を読み出して、その読み出した補正データCvを、対応する単位回路Uにおける補正メモリ108に供給する。 In the first memory 300 shown in FIG. 2, n pieces of correction data Cva corresponding to the first light emitting elements 104a in the respective unit circuits U (U 1 to U n ) are stored. The second memory 302 stores n correction data Cvb corresponding to the second light emitting elements 104b in the unit circuits U (U 1 to U n ), respectively. In this embodiment, the first memory 300 and the second memory 302 are constituted by nonvolatile memories. The control circuit 200 reads the correction data Cv (Cva or Cvb) stored in the first memory 300 or the second memory 302, and uses the read correction data Cv as the correction memory 108 in the corresponding unit circuit U i . To supply.

図3は、単位回路Uの詳細な電気的構成を示すブロック図である。他の単位回路U〜Uも単位回路Uと同様に構成されており、ここでは単位回路Uを例として説明する。
図3に示すように、駆動部106は、第1の選択回路110および第2の選択回路112と、ラッチ回路114と、電流生成部400と、スイッチ用トランジスタTrと、選択部120と、を備える。電流生成部400は駆動電流Idsを生成する。スイッチ用トランジスタTrがオン状態になると、電流生成部400で生成された駆動電流Idsは選択部120に供給される。選択部120は、第1の発光素子104aおよび第2の発光素子104bのうち駆動電流Idsが供給される何れか一方の発光素子104を選択する。
Figure 3 is a block diagram showing a detailed electrical configuration of the unit circuit U 1. Other unit circuit U 2 ~U n has the same configuration as the unit circuit U 1, here illustrating a unit circuit U 1 as an example.
As shown in FIG. 3, the driving unit 106 includes a first selection circuit 110 and a second selection circuit 112, a latch circuit 114, a current generation unit 400, a switching transistor Tr, and a selection unit 120. Prepare. The current generator 400 generates a drive current Ids. When the switching transistor Tr is turned on, the drive current Ids generated by the current generator 400 is supplied to the selector 120. The selection unit 120 selects one of the first light emitting elements 104a and the second light emitting elements 104b to which the driving current Ids is supplied.

図3に示すように、シフトレジスタ102から単位回路Uに転送されるラッチパルス信号LAT1は、第1の選択回路110および第2の選択回路112に供給される。第1の選択回路110には制御回路200からライトイネーブル信号WE1が供給され、第2の選択回路112には制御回路20からライトイネーブル信号WE2が供給される。ライトイネーブル信号WE1がHレベルになると、第1の選択回路110は、ラッチパルス信号LAT1が供給された時点で補正データ線700から補正データCv(CvaまたはCvb)を取り込み、その補正データCvを補正メモリ108に供給する。 As shown in FIG. 3, the latch pulse signal LAT1 transferred from the shift register 102 in the unit circuit U 1 is supplied to the first selection circuit 110 and second selection circuit 112. A write enable signal WE1 is supplied from the control circuit 200 to the first selection circuit 110, and a write enable signal WE2 is supplied from the control circuit 20 to the second selection circuit 112. When the write enable signal WE1 becomes H level, the first selection circuit 110 takes in the correction data Cv (Cva or Cvb) from the correction data line 700 when the latch pulse signal LAT1 is supplied, and corrects the correction data Cv. This is supplied to the memory 108.

一方、ライトイネーブル信号WE2がHレベルになると、ラッチパルス信号LAT1が第2の選択回路112からラッチ回路114に供給される。ラッチ回路114はラッチパルス信号LAT1が供給された時点で階調データ線500から階調データDを取り込んで保持する。ラッチ回路114が階調データDを保持する期間において、その階調データDはラッチ回路114からスイッチ用トランジスタTrのゲートに供給される。本形態における階調データDは、選択部120によって選択された発光素子104に対して点灯(高階調)および消灯(低階調)の何れかを指定するデータである。   On the other hand, when the write enable signal WE2 becomes H level, the latch pulse signal LAT1 is supplied from the second selection circuit 112 to the latch circuit 114. The latch circuit 114 fetches and holds the gradation data D from the gradation data line 500 when the latch pulse signal LAT1 is supplied. In a period in which the latch circuit 114 holds the gradation data D, the gradation data D is supplied from the latch circuit 114 to the gate of the switching transistor Tr. The gradation data D in this embodiment is data that designates either lighting (high gradation) or extinguishing (low gradation) for the light emitting element 104 selected by the selection unit 120.

電流生成部400は、基準電流生成部116と補正回路118とからなる。基準電流生成部116で生成された基準電流Irefと補正回路118で生成された補正電流Icとが合成されることで駆動電流Idsが生成される。さらに詳述すると、基準電流生成部116は、Pチャネル型の電流源トランジスタTgを含む。電流源トランジスタTgのソースには電源電位VELが供給され、そのゲートには基準電位VREFが供給される。これにより電流源トランジスタTgは基準電流Irefを生成する定電流源として機能する。   The current generator 400 includes a reference current generator 116 and a correction circuit 118. The drive current Ids is generated by combining the reference current Iref generated by the reference current generator 116 and the correction current Ic generated by the correction circuit 118. More specifically, the reference current generator 116 includes a P-channel type current source transistor Tg. A power supply potential VEL is supplied to the source of the current source transistor Tg, and a reference potential VREF is supplied to its gate. Thus, the current source transistor Tg functions as a constant current source that generates the reference current Iref.

補正回路118は補正メモリ108に記憶された補正データCvに基づいて補正電流Icを生成する。補正データCvは、補正回路118が生成する補正電流Icを指示する3ビットのデータ(x,y,z)である。図3に示すように、補正メモリ108は、メモリM1とM2とM3とを有する。補正メモリ108に供給された3ビットの補正データCvは、メモリM1,M2,M3の各々に1ビットずつ格納される。図3に示すように、補正回路118は、Pチャネル型の補正電流源トランジスタTc1,Tc2,Tc3を有する。各トランジスタTc1,Tc2,Tc3は並列に接続され、そのソースには電源電位VELが供給され、ゲートには基準電位VREFが供給される。トランジスタTc1,Tc2,Tc3の各々のサイズ(例えばチャネル幅やチャネル長)は異なる。本形態では、各々のチャネル幅は2のべき乗の相対比で表される(Tc1:Tc2:Tc3=1:2:4)。また、図3に示すように、補正電流源トランジスタTc1,Tc2,Tc3の各々のドレイン側にはトランジスタTm1,Tm2,Tm3が各々接続される。これらのトランジスタTm1,Tm2,Tm3は、メモリM1,M2,M3に格納されたビットに応じてゲートに供給される信号(HまたはL)に基づいて、オンまたはオフされるスイッチング素子である。   The correction circuit 118 generates a correction current Ic based on the correction data Cv stored in the correction memory 108. The correction data Cv is 3-bit data (x, y, z) indicating the correction current Ic generated by the correction circuit 118. As shown in FIG. 3, the correction memory 108 includes memories M1, M2, and M3. The 3-bit correction data Cv supplied to the correction memory 108 is stored one bit at a time in each of the memories M1, M2, and M3. As shown in FIG. 3, the correction circuit 118 includes P-channel type correction current source transistors Tc1, Tc2, and Tc3. The transistors Tc1, Tc2, and Tc3 are connected in parallel, the power supply potential VEL is supplied to the source, and the reference potential VREF is supplied to the gate. The sizes (for example, channel width and channel length) of the transistors Tc1, Tc2, and Tc3 are different. In this embodiment, each channel width is expressed as a relative ratio of powers of 2 (Tc1: Tc2: Tc3 = 1: 2: 4). Further, as shown in FIG. 3, transistors Tm1, Tm2, and Tm3 are connected to the drain sides of the correction current source transistors Tc1, Tc2, and Tc3, respectively. These transistors Tm1, Tm2, and Tm3 are switching elements that are turned on or off based on a signal (H or L) supplied to the gate according to the bits stored in the memories M1, M2, and M3.

例えば、補正メモリ108に書き込まれる補正データCvの各ビット(x,y,z)が(1,1,1)の場合には、トランジスタTm1,Tm2,Tm3はいずれもオン状態となり、各補正電流源駆動トランジスタTc1,Tc2,Tc3で生成される電流Ic1,Ic2,Ic3が全てトランジスタTm1,Tm2,Tm3を流れ、補正電流Ic=Ic1+Ic2+Ic3が生成される。本形態では、各補正電流源トランジスタTc1,Tc2,Tc3のチャネル幅の相対比は1:2:4であるため、各補正電流源トランジスタTc1,Tc2,Tc3で生成される電流の相対比も1:2:4となる。従って、このときの補正電流Icは7×Ic1と表される。このように補正メモリ108に記憶される補正データCvに応じて多段階の補正電流Icが生成される(Ic1〜7×Ic1)。   For example, when each bit (x, y, z) of the correction data Cv written in the correction memory 108 is (1, 1, 1), the transistors Tm1, Tm2, and Tm3 are all turned on, and each correction current All of the currents Ic1, Ic2, and Ic3 generated by the source drive transistors Tc1, Tc2, and Tc3 flow through the transistors Tm1, Tm2, and Tm3, and the correction current Ic = Ic1 + Ic2 + Ic3 is generated. In this embodiment, since the relative ratio of the channel widths of the correction current source transistors Tc1, Tc2, and Tc3 is 1: 2: 4, the relative ratio of the currents generated by the correction current source transistors Tc1, Tc2, and Tc3 is also 1 : 2: 4. Accordingly, the correction current Ic at this time is expressed as 7 × Ic1. In this way, multi-step correction currents Ic are generated according to the correction data Cv stored in the correction memory 108 (Ic1 to 7 × Ic1).

図3に示すように、電流源トランジスタTgのドレインからスイッチ用トランジスタTrに至る経路上には補正回路118と接続されるノードNcが設けられる。ノードNcにおいては、電流源トランジスタTgが生成した基準電流Irefと補正回路118が生成した補正電流Icとが合成されて駆動電流Idsが生成される。スイッチ用トランジスタTrがオン状態とされている期間、駆動電流Idsが、選択部120へ供給される。   As shown in FIG. 3, a node Nc connected to the correction circuit 118 is provided on the path from the drain of the current source transistor Tg to the switching transistor Tr. At the node Nc, the reference current Iref generated by the current source transistor Tg and the correction current Ic generated by the correction circuit 118 are combined to generate the drive current Ids. The drive current Ids is supplied to the selection unit 120 while the switch transistor Tr is on.

選択部120は、第1の発光素子104aおよび第2の発光素子104bのうち駆動電流Idsが供給される何れか1つの発光素子104を選択する手段である。さらに詳述すると、選択部120は、選択トランジスタTsw1およびTsw2を含む。ノードNcから第1の発光素子104aに至る電流経路上にトランジスタTsw1が設けられ、ノードNcから第2の発光素子104bに至る電流経路上にトランジスタTsw2が設けられる。選択トランジスタTsw1のゲートには制御回路200から選択信号SEL1が供給され、選択トランジスタTsw2のゲートには制御回路200から選択信号SEL2が供給される。選択信号SEL1がHレベル(アクティブ状態)になると選択トランジスタTsw1はオン状態になり、駆動電流Idsが第1の発光素子104aに供給される。このとき、選択信号SEL2はLレベルになり、選択トランジスタTsw2はオフ状態にされる。一方、選択信号SEL2がHレベル(アクティブ状態)になると選択トランジスタTsw2はオン状態になり、駆動電流Idsが第2の発光素子104bに供給される。このとき、選択信号SEL1はLレベルになり、選択トランジスタTsw1はオフ状態にされる。なお、選択信号SEL1およびSEL2は各単位回路U(U〜U)に共通に供給されるので、選択信号SEL1がHレベルのときは、単位回路U〜Uのn個の第1の発光素子104aが一括して選択され、選択信号SEL2がHレベルのときは、単位回路U〜Uのn個の第2の発光素子104bが一括して選択される。 The selection unit 120 is a unit that selects any one of the first light emitting element 104a and the second light emitting element 104b to which the driving current Ids is supplied. More specifically, the selection unit 120 includes selection transistors Tsw1 and Tsw2. The transistor Tsw1 is provided on the current path from the node Nc to the first light emitting element 104a, and the transistor Tsw2 is provided on the current path from the node Nc to the second light emitting element 104b. The selection signal SEL1 is supplied from the control circuit 200 to the gate of the selection transistor Tsw1, and the selection signal SEL2 is supplied from the control circuit 200 to the gate of the selection transistor Tsw2. When the selection signal SEL1 becomes H level (active state), the selection transistor Tsw1 is turned on, and the driving current Ids is supplied to the first light emitting element 104a. At this time, the selection signal SEL2 becomes L level, and the selection transistor Tsw2 is turned off. On the other hand, when the selection signal SEL2 becomes H level (active state), the selection transistor Tsw2 is turned on, and the drive current Ids is supplied to the second light emitting element 104b. At this time, the selection signal SEL1 becomes L level, and the selection transistor Tsw1 is turned off. Since the selection signals SEL1 and SEL2 are commonly supplied to the unit circuits U (U 1 to U n ), when the selection signal SEL1 is at the H level, the n firsts of the unit circuits U 1 to U n . is selected of the light emitting element 104a is collectively, when the selection signal SEL2 is at the H level, n-number of the second light emitting element 104b of the unit circuit U 1 ~U n are collectively selected.

また、選択部120は、発光装置10の電源投入時毎に、前回選択した発光素子104とは異なる発光素子104を選択し、その選択した発光素子104を電源遮断時まで使用する。例えば、前回の電源投入時には、各単位回路U(U〜U)において第1の発光素子104aが選択され、第1の発光素子104aが電源遮断時まで使用されていたとする。この場合、次回の電源投入時においては、各単位回路U(U〜U)において第2の発光素子104bが選択され、第2の発光素子104bが電源遮断時まで使用される。 The selection unit 120 selects a light emitting element 104 different from the previously selected light emitting element 104 every time the light emitting device 10 is turned on, and uses the selected light emitting element 104 until the power is turned off. For example, when the power is turned on last time, the first light emitting element 104a is selected in each unit circuit U (U 1 to U n ), and the first light emitting element 104a is used until the power is turned off. In this case, when the power is turned on next time, the second light emitting element 104b is selected in each unit circuit U (U 1 to U n ), and the second light emitting element 104b is used until the power is cut off.

ところで、第1の発光素子104aおよび第2の発光素子104bには製造上の誤差などに起因する特性(例えば発光効率)のバラツキが存在するため、第1の発光素子104aおよび第2の発光素子104bに同じ駆動電流Idsが供給された場合であっても、第1の発光素子104aの発光強度と第2の発光素子104bの発光強度は異なる。従って、使用する発光素子104が変更されると、変更前の発光素子104の発光強度と変更後の発光素子104の発光強度とが異なるという問題があった。
また、各単位回路U(U〜U)における各種トランジスタ(例えば電流源トランジスタTgなど)にも、製造上の誤差などに起因する特性(例えばチャネル幅やチャネル長)のバラツキが存在するため、各単位回路U(U〜U)で生成される駆動電流Idsにもバラツキが発生する。これによって、各単位回路U(U〜U)における発光素子104の発光強度がばらついてしまうという問題もあった。
Incidentally, the first light emitting element 104a and the second light emitting element 104b have variations in characteristics (for example, light emission efficiency) due to manufacturing errors and the like, and thus the first light emitting element 104a and the second light emitting element 104b. Even when the same drive current Ids is supplied to 104b, the light emission intensity of the first light-emitting element 104a and the light emission intensity of the second light-emitting element 104b are different. Therefore, when the light emitting element 104 to be used is changed, there is a problem that the light emission intensity of the light emitting element 104 before the change and the light emission intensity of the light emitting element 104 after the change are different.
Also, each of the unit circuits U (U 1 ~U n) in various transistors (for example, a current source transistor Tg, etc.), since the variation in characteristics due like manufacturing errors (eg, channel width and channel length) is present The drive current Ids generated in each unit circuit U (U 1 to U n ) also varies. As a result, there is a problem in that the light emission intensity of the light emitting element 104 in each unit circuit U (U 1 to U n ) varies.

本形態では、各単位回路U(U〜U)において何れの発光素子104が選択されても、各単位回路U(U〜U)における発光素子104の発光強度が均一化されるように、n個の第1の発光素子104aの集合とn個の第2の発光素子104bの集合とについて別個の補正データCv(CvaおよびCvb)が用意され、単位回路Uの各々について、選択部120によって選択された発光素子104に対応する補正データCv(CvaまたはCvb)が補正メモリ108に書き込まれる。すなわち、各単位回路U(U〜U)において、第1の発光素子104aおよび第2の発光素子104bのうち選択部120によって選択された発光素子104に対応する補正データCvが補正メモリ108に択一的に記憶され、補正メモリ108が記憶する補正データCvに応じた駆動電流Idsが電流生成部400で生成される。 In this embodiment, it is selected any of the light emitting element 104 in each unit circuit U (U 1 ~U n), emission intensity of the light emitting element 104 in each unit circuit U (U 1 ~U n) is equalized As described above, separate correction data Cv (Cva and Cvb) are prepared for a set of n first light emitting elements 104a and a set of n second light emitting elements 104b, and each unit circuit U is selected. Correction data Cv (Cva or Cvb) corresponding to the light emitting element 104 selected by the unit 120 is written in the correction memory 108. That is, in each unit circuit U (U 1 to U n ), the correction data Cv corresponding to the light emitting element 104 selected by the selection unit 120 among the first light emitting element 104a and the second light emitting element 104b is stored in the correction memory 108. The current generator 400 generates the drive current Ids according to the correction data Cv stored in the correction memory 108.

ここで、補正データCvは、各単位回路U(U〜U)における第1の発光素子104aと第2の発光素子104bとのバラツキだけでなく、各単位回路Uにおける各種トランジスタのバラツキなどが補償されるように設定される。すなわち、図2に示す第1のメモリ300に記憶されたn個の補正データCvaおよび第2のメモリ302に記憶されたn個の補正データCvbは、各単位回路U(U〜U)におけるn個の第1の発光素子104aの発光強度が均一化されるとともにn個の第2の発光素子104bの発光強度が均一化され、かつ、各第1の発光素子104aと各第2の発光素子104bとの発光強度が均一化されるように個別に設定される。 Here, the correction data Cv is not only the variation of the first light emitting element 104a and the second light emitting element 104b in each unit circuit U (U 1 to U n ), but also the variation of various transistors in each unit circuit U. Is set to be compensated. That is, the n pieces of correction data Cva stored in the first memory 300 and the n pieces of correction data Cvb stored in the second memory 302 shown in FIG. 2 are represented by the unit circuits U (U 1 to U n ). The n light emitting intensities of the n first light emitting elements 104a are made uniform and the light emitting intensities of the n second light emitting elements 104b are made uniform, and each of the first light emitting elements 104a and each of the second light emitting elements 104b is made uniform. The light emission intensity with the light emitting element 104b is individually set so as to be uniform.

本形態では、発光装置10が動作する期間は、選択期間と駆動期間とに区分される。選択期間は、発光装置10の電源投入後から所定期間が経過するまでの期間である。この選択期間においては、第1の発光素子104aおよび第2の発光素子104bのうち何れか一方の発光素子104が選択され、各単位回路U(U〜U)において選択された発光素子104に対応するn個の補正データCvが各単位回路U(U〜U)における補正メモリ108に供給される。 In this embodiment, the period during which the light emitting device 10 operates is divided into a selection period and a driving period. The selection period is a period from when the light emitting device 10 is turned on until a predetermined period elapses. In this selection period, one of the light emitting element 104 of the first light emitting element 104a and the second light-emitting element 104b is selected, the light emitting element is selected in each unit circuit U (U 1 ~U n) 104 N correction data Cv corresponding to are supplied to the correction memory 108 in each unit circuit U (U 1 to U n ).

選択期間が開始されると、制御回路200はライトイネーブル信号WE1をHレベルに設定した上で、選択信号SEL1およびSEL2のうち何れかをHレベルに設定する。これによって、第1の発光素子104aおよび第2の発光素子104bのうち何れか一方の発光素子104が選択される。そして、制御回路200は、各単位回路U(U〜U)において選択された発光素子104に対応するn個の補正データCv(CvaまたはCvb)を第1のメモリ300または第2のメモリ302から読み出して補正データ線700にシリアルに出力する。Hレベルのライトイネーブル信号WE1でアクティブ状態となった第1の選択回路110は、ラッチパルス信号LATiが供給された時点で補正データ線700に供給されている補正データCv(CvaまたはCvb)を取り込んで補正メモリ108に供給する。これによって、補正メモリ108には、選択された発光素子104に対応する補正データCvが択一的に記憶される。選択期間においてライトイネーブル信号WE2はLレベルに設定されるから、ラッチパルス信号LATiの供給の有無に拘わらず第2の選択回路112は動作せず、スイッチ用トランジスタTrはオフ状態となり、発光素子104に駆動電流Idsは供給されない。 When the selection period is started, the control circuit 200 sets the write enable signal WE1 to H level and then sets one of the selection signals SEL1 and SEL2 to H level. Accordingly, one of the first light emitting element 104a and the second light emitting element 104b is selected. Then, the control circuit 200 supplies n correction data Cv (Cva or Cvb) corresponding to the light emitting element 104 selected in each unit circuit U (U 1 to U n ) to the first memory 300 or the second memory. The data is read from 302 and output serially to the correction data line 700. The first selection circuit 110 activated by the H level write enable signal WE1 takes in the correction data Cv (Cva or Cvb) supplied to the correction data line 700 when the latch pulse signal LATi is supplied. To the correction memory 108. Accordingly, correction data Cv corresponding to the selected light emitting element 104 is alternatively stored in the correction memory 108. Since the write enable signal WE2 is set to the L level in the selection period, the second selection circuit 112 does not operate regardless of whether the latch pulse signal LATi is supplied or not, and the switching transistor Tr is turned off, so that the light emitting element 104 The drive current Ids is not supplied.

各単位回路U(U〜U)に対する補正データCvの供給が完了すると、制御回路200は、ライトイネーブル信号WE1をLレベル、ライトイネーブル信号WE2をHレベルに設定する。これにより、選択期間から駆動期間へ切り替わる。駆動期間において、制御回路200は、n個の単位回路U(U〜U)の各々の階調データDを階調データ線500にシリアルに出力する。Hレベルのライトイネーブル信号WE2でアクティブ状態となった第2の選択回路112は、シフトレジスタ102から供給されるラッチパルス信号LATiをラッチ回路114に供給する。ラッチ回路114は、ラッチパルス信号LATiが供給された時点で階調データ線500に供給されている階調データDを取り込んでスイッチ用トランジスタTrのゲートに供給する。スイッチ用トランジスタTrがオン状態となっている期間、選択期間において補正メモリ108に書き込まれた補正データCvに応じた駆動電流Idsが選択部120によって選択された発光素子104に供給される。 When the supply of correction data Cv for each unit circuit U (U 1 ~U n) is completed, the control circuit 200 sets the write enable signal WE1 L level, the write enable signal WE2 to the H level. As a result, the selection period is switched to the driving period. In the driving period, the control circuit 200 serially outputs the gradation data D of each of the n unit circuits U (U 1 to U n ) to the gradation data line 500. The second selection circuit 112 activated by the H level write enable signal WE 2 supplies the latch circuit 114 with the latch pulse signal LATi supplied from the shift register 102. The latch circuit 114 takes in the gradation data D supplied to the gradation data line 500 when the latch pulse signal LATi is supplied and supplies it to the gate of the switching transistor Tr. A drive current Ids corresponding to the correction data Cv written in the correction memory 108 in the selection period is supplied to the light emitting element 104 selected by the selection unit 120 while the switch transistor Tr is in the ON state.

本形態の構成によれば、制御回路200は、各単位回路U(U〜U)において選択された発光素子104に対応するn個の補正データCvを第1のメモリ300または第2のメモリ302から読み出して、各単位回路U(U〜U)における補正メモリ108にそれぞれ書き込む。これによって、各単位回路U(U〜U)において各々の補正データCvに応じた駆動電流Idsが生成され、選択された発光素子104にそれぞれ供給される。従って、各単位回路U(U〜U)において何れの発光素子104が選択されても、各単位回路U(U〜U)における各発光素子104の発光強度を均一化できる。また、各単位回路U(U〜U)における補正メモリ108は、第1の発光素子104aおよび第2の発光素子104bのうち選択された発光素子104に対応する補正データCv(CvaまたはCvb)を択一的に記憶するので、第1の発光素子104aおよび第2の発光素子104bの双方の補正データCv(CvaおよびCvb)を記憶するメモリを各単位回路U(U〜U)に設ける必要が無い。従って、各単位回路U(U〜U)の構成を簡素化できる。 According to the configuration of the present embodiment, the control circuit 200 uses the first memory 300 or the second correction data Cv corresponding to the light emitting element 104 selected in each unit circuit U (U 1 to U n ). The data is read from the memory 302 and written to the correction memory 108 in each unit circuit U (U 1 to U n ). As a result, in each unit circuit U (U 1 to U n ), a drive current Ids corresponding to each correction data Cv is generated and supplied to the selected light emitting element 104. Therefore, even if the selected one of the light emitting element 104 in each unit circuit U (U 1 ~U n), can be made uniform emission intensity of each light-emitting element 104 in each unit circuit U (U 1 ~U n). In addition, the correction memory 108 in each unit circuit U (U 1 to U n ) has correction data Cv (Cva or Cvb) corresponding to the light emitting element 104 selected from the first light emitting element 104a and the second light emitting element 104b. ) Is alternatively stored, a memory for storing correction data Cv (Cva and Cvb) of both the first light emitting element 104a and the second light emitting element 104b is stored in each unit circuit U (U 1 to U n ). There is no need to provide it. Therefore, it is possible to simplify the configuration of each unit circuit U (U 1 ~U n).

また、本形態においては、第1の発光素子104aと第2の発光素子104bとが交互に使用されるから、何れか1つの発光素子104をその寿命が尽きるまで連続的に使用する場合に比べて発光素子104の延命化を図ることができる。また、例えば1つの発光素子104を使い切ってから他の発光素子104を選択するという態様においては、発光素子104の発光強度の劣化を検出する機器や長期間の使用履歴が分かるような大規模なメモリが必要とされるところ、本形態においては、発光装置10の電源投入時毎に、前回選択した発光素子104とは異なる発光素子104が選択されるから、そのような構成は不要となる。従って、簡易な構成で発光素子104の延命化を図ることができる。   Further, in this embodiment, the first light emitting element 104a and the second light emitting element 104b are alternately used, so that any one of the light emitting elements 104 is used continuously until the end of its lifetime. Thus, the life of the light emitting element 104 can be extended. For example, in a mode in which one light-emitting element 104 is used up and another light-emitting element 104 is selected, a large-scale device that can detect deterioration of light emission intensity of the light-emitting element 104 and a long-term use history can be understood. Where a memory is required, in this embodiment, a light emitting element 104 different from the previously selected light emitting element 104 is selected every time the light emitting device 10 is turned on, and thus such a configuration is unnecessary. Therefore, the life of the light emitting element 104 can be extended with a simple configuration.

<B:第2実施形態>
第1実施形態においては、第1のメモリ300には、各単位回路U(U〜U)における第1の発光素子104aに対応する補正データCvaがそれぞれ記憶され、第2のメモリ302には、各単位回路U(U〜U)における第2の発光素子104bに対応する補正データCvbがそれぞれ記憶される。本形態では、第2のメモリ302には、第1の発光素子104aに対応する補正データCvaと第2の発光素子104bに対応する補正データCvbとの差分△Cvが各単位回路U(U〜U)毎に記憶される。その他の構成は第1実施形態と同じであるため、重複する部分については説明を省略する。
<B: Second Embodiment>
In the first embodiment, the first memory 300 stores correction data Cva corresponding to the first light emitting element 104 a in each unit circuit U (U 1 to U n ), and is stored in the second memory 302. Stores the correction data Cvb corresponding to the second light emitting element 104b in each unit circuit U (U 1 to U n ). In this embodiment, in the second memory 302, the difference ΔCv between the correction data Cva corresponding to the first light emitting element 104a and the correction data Cvb corresponding to the second light emitting element 104b is stored in each unit circuit U (U 1 ~ U n ). Since other configurations are the same as those of the first embodiment, description of overlapping portions is omitted.

選択期間において、制御回路200は第1の発光素子104aを選択すると、第1実施形態と同様に、第1のメモリ300からn個の補正データCvaを読み出し、読み出した補正データCvaを各単位回路U(U〜U)にそれぞれ供給する。一方、制御回路200は、第2の発光素子104bを選択すると、第1のメモリ300からn個の補正データCvaを読み出すと共に、第2のメモリ302からn個の差分△Cvのデータを読み出し、それらのデータを加算したデータを生成して各単位回路U(U〜U)にそれぞれ供給する。このとき加算したデータは、各単位回路U(U〜U)における第2の発光素子104bに対応する補正データCvbに相当する。 In the selection period, when the control circuit 200 selects the first light emitting element 104a, the n correction data Cva is read from the first memory 300 and the read correction data Cva is read from each unit circuit as in the first embodiment. respectively supply the U (U 1 ~U n). On the other hand, when the second light emitting element 104b is selected, the control circuit 200 reads n pieces of correction data Cva from the first memory 300 and also reads n pieces of difference ΔCv data from the second memory 302. It generates data obtained by adding these data supplied to each unit circuit U (U 1 ~U n). The data added at this time corresponds to correction data Cvb corresponding to the second light emitting element 104b in each unit circuit U (U 1 to U n ).

例えば単位回路Uにおいて、第1の発光素子104aに対応する補正データCvaが(1,0,1)(すなわち補正電流Ic=5×Ic1)、第2の発光素子104bに対応する補正データCvbが(1,1,0)(すなわち補正電流Ic=6×Ic1)とする。この場合、第1の発光素子104aに対応する補正データCvaと第2の発光素子104bに対応する補正データCvbとの差分△Cvを表すデータは(0,0,1)(補正電流Ic1分に相当)となり、第2のメモリ302に記憶する差分△Cvのデータは1ビットのデータで足りる。第1の発光素子104aと第2の発光素子104bとの製造上の誤差が小さいほど、第1の発光素子104aに対応する補正データCvaと第2の発光素子104bに対応する補正データCvbとの差分△Cvは小さく、第2のメモリ302が記憶するデータの量は少なくて済む。従って、本形態の構成によれば、第2のメモリ302の容量の節減を図ることができる。なお、本形態では、第1のメモリ300と第2のメモリ302とが別個に設けられているが、これに限らず、例えば第1のメモリ300が記憶する内容と第2のメモリ302が記憶する内容とを単一のメモリで記憶することもできる。 For example, in the unit circuit U1, the correction data Cva corresponding to the first light emitting element 104a is ( 1 , 0, 1) (that is, the correction current Ic = 5 × Ic1), and the correction data Cvb corresponding to the second light emitting element 104b. Is (1, 1, 0) (that is, correction current Ic = 6 × Ic1). In this case, the data representing the difference ΔCv between the correction data Cva corresponding to the first light emitting element 104a and the correction data Cvb corresponding to the second light emitting element 104b is (0, 0, 1) (in the correction current Ic1). 1 bit of data is sufficient for the data of the difference ΔCv stored in the second memory 302. The smaller the manufacturing error between the first light emitting element 104a and the second light emitting element 104b, the smaller the correction data Cva corresponding to the first light emitting element 104a and the correction data Cvb corresponding to the second light emitting element 104b. The difference ΔCv is small and the amount of data stored in the second memory 302 can be small. Therefore, according to the configuration of this embodiment, the capacity of the second memory 302 can be saved. In the present embodiment, the first memory 300 and the second memory 302 are provided separately. However, the present invention is not limited to this. For example, the content stored in the first memory 300 and the second memory 302 are stored. It is also possible to store the contents to be stored in a single memory.

<C:第3実施形態>
上述の各実施形態においては、基準電流生成部116で生成された基準電流Irefと補正回路118で生成された補正電流Icとが合成されて駆動電流Idsが生成されていた。本形態では、基準電流生成部116を設けずに、補正回路118が補正データCvに応じた駆動電流Idsを生成する。その他の構成は上述の各実施形態と同じであるため、重複する部分については説明を省略する。
<C: Third Embodiment>
In each of the above-described embodiments, the reference current Iref generated by the reference current generator 116 and the correction current Ic generated by the correction circuit 118 are combined to generate the drive current Ids. In this embodiment, the correction circuit 118 generates the drive current Ids according to the correction data Cv without providing the reference current generation unit 116. Since other configurations are the same as those of the above-described embodiments, description of overlapping portions will be omitted.

図4は、本形態に係る単位回路Uの電気的構成を示すブロック図である。図4に示すように、電流生成部400においては、第1実施形態の基準電流生成部116が省略され、補正回路118のみが設けられる。上述の各実施形態と同様に、補正メモリ108は、第1の発光素子104aおよび第2の発光素子104bのうち選択部120によって選択された何れかの発光素子104に対応する補正データCvを択一的に記憶する。補正回路118は、補正メモリ108に記憶された補正データCvに応じた補正電流Icを生成する。本形態では、この補正電流Icが、選択された発光素子104に供給される駆動電流Idsとなる。 Figure 4 is a block diagram showing an electrical configuration of the unit circuit U 1 according to this embodiment. As shown in FIG. 4, in the current generator 400, the reference current generator 116 of the first embodiment is omitted, and only the correction circuit 118 is provided. As in the above-described embodiments, the correction memory 108 selects the correction data Cv corresponding to any one of the light emitting elements 104 selected by the selection unit 120 from the first light emitting element 104a and the second light emitting element 104b. Remember me. The correction circuit 118 generates a correction current Ic corresponding to the correction data Cv stored in the correction memory 108. In this embodiment, the correction current Ic is the drive current Ids supplied to the selected light emitting element 104.

本形態の構成においては、基準電流生成部116が省略されるから、上述の各実施形態と比較して、より簡易な構成で、同様の効果を得ることができる。   In the configuration of the present embodiment, the reference current generator 116 is omitted, so that the same effect can be obtained with a simpler configuration as compared to the above-described embodiments.

<D:変形例>
本発明は上述した各実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの2以上の変形例を組み合わせることもできる。
<D: Modification>
The present invention is not limited to the above-described embodiments, and for example, the following modifications are possible. Also, two or more of the modifications shown below can be combined.

(1) 変形例1
上述の各実施形態においては、選択部120は、発光装置10の電源投入時毎に、前回選択した発光素子104とは異なる発光素子104を選択するという態様であるが、これに限らず、使用する発光素子104を変更する条件は任意である。具体的な態様について以下に例示する。
(1) Modification 1
In each of the embodiments described above, the selection unit 120 selects the light emitting element 104 that is different from the previously selected light emitting element 104 every time the light emitting device 10 is turned on. The conditions for changing the light emitting element 104 to be changed are arbitrary. Specific embodiments will be exemplified below.

[例1]
例えば電源投入時毎に乱数を発生させ、それに基づいて使用する発光素子104を変更するという態様とすることもできる。この場合、前回の電源投入時に選択された発光素子104が再び選択されることもあるが、常にそうなるとは限らず、前回の電源投入時に選択された発光素子104とは異なる発光素子104が選択される場合も当然発生する。従って、何れか1つの発光素子104をその寿命が尽きるまで連続的に使用する場合に比べて発光素子104の延命化を図ることができる。要するに、1つの発光素子104をその寿命が尽きるまで連続的に使用するのではなく、複数の発光素子104を交代させながら使用するという態様であればよい。
[Example 1]
For example, it is possible to generate a random number every time the power is turned on, and change the light emitting element 104 to be used based on the random number. In this case, the light emitting element 104 selected at the previous power-on may be selected again, but this is not always the case, and a light-emitting element 104 different from the light-emitting element 104 selected at the previous power-on is selected. Of course, this also occurs. Therefore, the life of the light emitting element 104 can be extended as compared with the case where any one of the light emitting elements 104 is continuously used until the end of its lifetime. In short, it is sufficient to use a mode in which a plurality of light emitting elements 104 are used instead of continuously using one light emitting element 104 until the end of its lifetime.

[例2]
例えば本発明に係る発光装置10を利用した画像形成装置(例えばプリンタ)において、選択部120は、画像が形成された記録材(例えば用紙)の枚数(以下、「画像形成枚数」という)が所定の基準枚数に到達する毎に使用する発光素子104を変更するという態様とすることもできる。例えば、上述の各実施形態において、画像形成枚数を記憶するメモリが別に設けられ、所定基準枚数は10,000枚に設定されるという態様を想定する。1枚の記録材に画像が形成されるたびに画像形成枚数のデータがインクリメントされてメモリに書き込まれていく。メモリに書き込まれた画像形成枚数が基準枚数である10,000枚に到達すると、選択部120は、使用する発光素子104として第2の発光素子104bを選択する。このときメモリに記憶された画像形成枚数はゼロに初期化され、メモリには第2の発光素子104bが選択された状態での画像形成枚数が順次インクリメントされて書き込まれていく。同様に、第2の発光素子104bが選択された状態での画像形成枚数が10,000枚に到達すると、選択部120は、使用する発光素子104として再び第1の発光素子104bを選択する。
[Example 2]
For example, in an image forming apparatus (for example, a printer) using the light emitting device 10 according to the present invention, the selection unit 120 has a predetermined number of recording materials (for example, paper) on which an image is formed (hereinafter referred to as “image forming number”). It is also possible to change the light emitting element 104 to be used every time the reference number is reached. For example, in each of the embodiments described above, it is assumed that a memory for storing the number of image formations is provided separately, and the predetermined reference number is set to 10,000. Each time an image is formed on one recording material, the data of the number of formed images is incremented and written to the memory. When the number of image formations written in the memory reaches 10,000, which is the reference number, the selection unit 120 selects the second light emitting element 104b as the light emitting element 104 to be used. At this time, the number of image formations stored in the memory is initialized to zero, and the number of image formations with the second light emitting element 104b selected is sequentially incremented and written to the memory. Similarly, when the number of formed images reaches 10,000 when the second light emitting element 104b is selected, the selection unit 120 selects the first light emitting element 104b again as the light emitting element 104 to be used.

この態様であっても、第1の発光素子104aと第2の発光素子104bとが交互に使用されるから、何れか1つの発光素子104をその寿命が尽きるまで連続的に使用する場合に比べて発光素子104の延命化を図ることができる。また、画像形成枚数を記憶するメモリを不揮発性メモリで構成しておくことにより、使用中に電源が突然遮断された場合であっても、選択された発光素子104での画像形成枚数を確実にメモリに保持できる。なお、画像形成枚数を計測する手段はメモリに限られず、例えばレジスタやカウンタを別に設けるという態様であってもよい。また、選択部120は、選択された発光素子104の使用時間が所定基準時間に到達する毎に使用する発光素子104を変更するという態様とすることもできる。   Even in this embodiment, the first light emitting element 104a and the second light emitting element 104b are alternately used, so that any one of the light emitting elements 104 is used continuously until the end of its lifetime. Thus, the life of the light emitting element 104 can be extended. Further, by configuring the memory for storing the number of image formations with a non-volatile memory, it is possible to ensure the number of image formations with the selected light emitting element 104 even when the power supply is suddenly shut down during use. Can be held in memory. Note that the means for measuring the number of formed images is not limited to the memory, and for example, a mode in which a register and a counter are provided separately may be employed. In addition, the selection unit 120 may change the light emitting element 104 to be used every time the usage time of the selected light emitting element 104 reaches a predetermined reference time.

[例3]
例えば本発明に係る発光装置10を利用した画像形成装置(例えばプリンタ)において、記録材(例えば用紙)に画像を形成しない時間が一定時間経過し、画像形成装置がアイドル状態(スタンバイモード)になるたびに、選択部120は使用する発光素子104を変更するという態様とすることもできる。この場合、画像形成装置がアイドル状態になる前に選択されていた発光素子104とは異なる発光素子104を選択してもよいし、上記[例1]のように乱数を発生させ、それに基づいて発光素子104を選択してもよい。この態様によれば、上記[例2]にあるような画像形成枚数を記憶するメモリは不要となり、より簡易な構成で発光素子104の延命化を図ることができる。
[Example 3]
For example, in an image forming apparatus (for example, a printer) using the light emitting device 10 according to the present invention, a time during which an image is not formed on a recording material (for example, paper) has elapsed for a certain period of time, and the image forming apparatus enters an idle state (standby mode). Each time, the selection unit 120 can change the light emitting element 104 to be used. In this case, a light emitting element 104 that is different from the light emitting element 104 selected before the image forming apparatus enters the idle state may be selected, or a random number may be generated as in [Example 1] above, based on this. The light emitting element 104 may be selected. According to this aspect, the memory for storing the number of formed images as in [Example 2] is not necessary, and the life of the light emitting element 104 can be extended with a simpler configuration.

(2)変形例2
上述の各実施形態においては、各単位回路U〜Uは、電流生成部400で生成された駆動電流Idsを発光素子104に供給するか否かを切り替えるスイッチ用トランジスタTrを備えるが、例えば図5に示すように、スイッチ用トランジスタTrを設けないという態様とすることもできる。図5の構成においては、選択部120における選択トランジスタTsw1およびTsw2に対応してANDゲート122aおよび122bがそれぞれ設けられる。ANDゲート122aには、発光装置10の駆動期間においてラッチ回路114から供給される階調データDと、選択信号SEL1とが供給される。ANDゲート122bには、階調データDと、選択信号SEL2とが供給される。
(2) Modification 2
In the embodiments described above, each of the unit circuits U 1 ~U n is provided with a switching transistor Tr for switching whether to supply the driving current Ids generated by the current generator 400 to the light emitting element 104, for example, As shown in FIG. 5, it is possible to adopt an aspect in which the switching transistor Tr is not provided. In the configuration of FIG. 5, AND gates 122a and 122b are provided corresponding to selection transistors Tsw1 and Tsw2 in selection unit 120, respectively. The AND gate 122a is supplied with the gradation data D supplied from the latch circuit 114 and the selection signal SEL1 during the driving period of the light emitting device 10. The AND gate 122b is supplied with gradation data D and a selection signal SEL2.

発光装置10の駆動期間において、選択信号SEL1がHレベル、選択信号SEL2がLレベルの場合は、ANDゲート122aからの出力信号が選択トランジスタTsw1のゲートへ供給され、選択トランジスタTsw1がオン状態となる。従って、駆動電流Idsは第1の発光素子104aに供給される。一方、選択信号SEL2がHレベル、選択信号SEL1がLレベルの場合は、ANDゲート122bからの出力信号が選択トランジスタTsw2のゲートへ供給され、選択トランジスタTsw2がオン状態となる。従って、駆動電流Idsは第2の発光素子104bに供給される。   When the selection signal SEL1 is at the H level and the selection signal SEL2 is at the L level during the driving period of the light emitting device 10, the output signal from the AND gate 122a is supplied to the gate of the selection transistor Tsw1, and the selection transistor Tsw1 is turned on. . Accordingly, the driving current Ids is supplied to the first light emitting element 104a. On the other hand, when the selection signal SEL2 is at the H level and the selection signal SEL1 is at the L level, the output signal from the AND gate 122b is supplied to the gate of the selection transistor Tsw2, and the selection transistor Tsw2 is turned on. Accordingly, the driving current Ids is supplied to the second light emitting element 104b.

(3)変形例3
上述の各実施形態では、補正回路118における補正電流源トランジスタTcの数は3個であるが、補正回路118で生成される補正電流Icをより多段階に設定するために、サイズの異なる補正電流源トランジスタTcを4個以上設けるという態様とすることもできる。また、複数の補正電流源トランジスタTcの各々のサイズが同じであるという構成とすることもできる。すなわち、補正回路118における補正電流源トランジスタTcの数や各々のサイズ(例えばチャネル幅またはチャネル長など)は適宜変更が可能である。
(3) Modification 3
In each of the embodiments described above, the number of the correction current source transistors Tc in the correction circuit 118 is three. However, in order to set the correction current Ic generated by the correction circuit 118 in more stages, the correction currents having different sizes are used. An embodiment in which four or more source transistors Tc are provided may be employed. Moreover, it can also be set as the structure that each size of several correction current source transistor Tc is the same. That is, the number of correction current source transistors Tc in the correction circuit 118 and their sizes (for example, channel width or channel length) can be changed as appropriate.

(4)変形例4
上述の各実施形態においては、各単位回路U〜Uは、第1の発光素子104aと第2の発光素子104bとを備えているが、各単位回路U〜Uにおける発光素子104の個数は任意である。例えば、各単位回路U〜Uは発光素子104を3個ずつ備えるという態様とすることもできる。
(4) Modification 4
In the embodiments described above, each of the unit circuits U 1 ~U n is provided with a first light emitting element 104a and a second light emitting element 104b, the light emitting element of each unit circuit U 1 ~U n 104 The number of is arbitrary. For example, each of the unit circuits U 1 ~U n may also be an embodiment that includes a light emitting element 104 triplicate.

(5)変形例5
発光素子104は、OLED素子であってもよいし、無機発光ダイオードやLED(Light Emitting Diode)であってもよい。要は、電気エネルギーの供給(電界の印加や電流の供給)に応じて発光する総ての素子を本発明の発光素子104として利用できる。
(5) Modification 5
The light emitting element 104 may be an OLED element, an inorganic light emitting diode, or an LED (Light Emitting Diode). In short, all elements that emit light in response to supply of electric energy (application of electric field or supply of current) can be used as the light-emitting element 104 of the present invention.

<E:電子機器>
次に、図6を参照して、本発明に係る電子機器のひとつの態様である画像形成装置について説明する。この画像形成装置は、ベルト中間転写体方式を利用したタンデム型のフルカラー画像形成装置である。
<E: Electronic equipment>
Next, with reference to FIG. 6, an image forming apparatus which is one aspect of the electronic apparatus according to the invention will be described. This image forming apparatus is a tandem type full color image forming apparatus using a belt intermediate transfer body system.

この画像形成装置では、各々が同様の構成である4個の発光装置10K,10C,10M,10Yが、各々の構成が同様である4個の感光体ドラム(像担持体)110K,110C,110M,110Yの像形成面110に対向する位置にそれぞれ配置されている。発光装置10K,10C,10M,10Yは、上記の各形態に係る発光装置10と同様の構成である。   In this image forming apparatus, four light emitting devices 10K, 10C, 10M, and 10Y each having the same configuration are provided with four photosensitive drums (image carriers) 110K, 110C, and 110M having the same configuration. , 110Y are arranged at positions facing the image forming surface 110. The light emitting devices 10K, 10C, 10M, and 10Y have the same configuration as the light emitting device 10 according to each of the above embodiments.

図6に示すように、この画像形成装置には、駆動ローラ121と従動ローラ122とが設けられており、これらのローラ121,122には無端の中間転写ベルト120が巻回されて、矢印に示すようにローラ121,122の周囲を回転させられる。図示しないが、中間転写ベルト120に張力を与えるテンションローラなどの張力付与手段を設けてもよい。   As shown in FIG. 6, this image forming apparatus is provided with a driving roller 121 and a driven roller 122. An endless intermediate transfer belt 120 is wound around these rollers 121 and 122, and an arrow indicates. As shown, the periphery of the rollers 121 and 122 is rotated. Although not shown, tension applying means such as a tension roller that applies tension to the intermediate transfer belt 120 may be provided.

この中間転写ベルト120の周囲には、外周面に感光層を有する4個の感光体ドラム110K,110C,110M,110Yが互いに所定の間隔をおいて配置される。添字「K」,「C」,「M」,「Y」はそれぞれ黒、シアン、マゼンタ、イエローの顕像を形成するために使用されることを意味している。他の部材についても同様である。感光体ドラム110K,110C,110M,110Yは、中間転写ベルト120の駆動と同期して回転駆動される。   Around the intermediate transfer belt 120, four photosensitive drums 110K, 110C, 110M, and 110Y each having a photosensitive layer on the outer peripheral surface are arranged at a predetermined interval. The subscripts “K”, “C”, “M”, and “Y” mean that they are used to form black, cyan, magenta, and yellow visible images, respectively. The same applies to other members. The photosensitive drums 110K, 110C, 110M, and 110Y are rotationally driven in synchronization with the driving of the intermediate transfer belt 120.

各感光体ドラム110(K,C,M,Y)の周囲には、コロナ帯電器111(K,C,M,Y)と、発光装置10(K,C,M,Y)と、現像器114(K,C,M,Y)とが配置されている。コロナ帯電器111(K,C,M,Y)は、これに対応する感光体ドラム110(K,C,M,Y)の像形成面110A(外周面)を一様に帯電させる。発光装置10(K,C,M,Y)は、各感光体ドラムの帯電した像形成面110Aに静電潜像を書き込む。各発光装置10(K,C,M,Y)においては、感光体ドラム110(K,C,M,Y)の母線(主走査方向)に沿って複数の発光素子20が配列する。静電潜像の書き込みは、複数の発光素子20によって感光体ドラム110(K,C,M,Y)に光を照射することにより行う。現像器114(K,C,M,Y)は、静電潜像に現像剤としてのトナーを付着させることにより感光体ドラム110(K,C,M,Y)に顕像(すなわち可視像)を形成する。   Around each photosensitive drum 110 (K, C, M, Y), there is a corona charger 111 (K, C, M, Y), a light emitting device 10 (K, C, M, Y), and a developing unit. 114 (K, C, M, Y) are arranged. The corona charger 111 (K, C, M, Y) uniformly charges the image forming surface 110A (outer peripheral surface) of the corresponding photosensitive drum 110 (K, C, M, Y). The light emitting device 10 (K, C, M, Y) writes an electrostatic latent image on the charged image forming surface 110A of each photosensitive drum. In each light emitting device 10 (K, C, M, Y), a plurality of light emitting elements 20 are arranged along the bus (main scanning direction) of the photosensitive drum 110 (K, C, M, Y). The electrostatic latent image is written by irradiating the photosensitive drum 110 (K, C, M, Y) with light by the plurality of light emitting elements 20. The developing device 114 (K, C, M, Y) has a visible image (that is, a visible image) on the photosensitive drum 110 (K, C, M, Y) by attaching toner as a developer to the electrostatic latent image. ).

このような4色の単色顕像形成ステーションにより形成された黒、シアン、マゼンタ、イエローの各顕像は、中間転写ベルト120上に順次に一次転写されることによって中間転写ベルト120上で重ね合わされ、この結果としてフルカラーの顕像が形成される。中間転写ベルト120の内側には、4つの一次転写コロトロン(転写器)112(K,C,M,Y)が配置されている。一次転写コロトロン112(K,C,M,Y)は、感光体ドラム110(K,C,M,Y)の近傍にそれぞれ配置されており、感光体ドラム110(K,C,M,Y)から顕像を静電的に吸引することにより、感光体ドラムと一次転写コロトロンの間を通過する中間転写ベルト120に顕像を転写する。   The black, cyan, magenta, and yellow developed images formed by the four-color single-color image forming stations are superimposed on the intermediate transfer belt 120 by being sequentially primary-transferred onto the intermediate transfer belt 120. As a result, a full-color visible image is formed. Four primary transfer corotrons (transfer devices) 112 (K, C, M, Y) are arranged inside the intermediate transfer belt 120. The primary transfer corotron 112 (K, C, M, Y) is disposed in the vicinity of the photosensitive drum 110 (K, C, M, Y), and the photosensitive drum 110 (K, C, M, Y). The electrostatic image is electrostatically attracted from the toner image to transfer the visible image to the intermediate transfer belt 120 passing between the photosensitive drum and the primary transfer corotron.

最終的に画像を形成する対象(記録材)としてのシート102は、ピックアップローラ103によって、給紙カセット101から1枚ずつ給送されて、駆動ローラ121に接した中間転写ベルト120と二次転写ローラ126の間のニップに送られる。中間転写ベルト120上のフルカラーの顕像は、二次転写ローラ126によってシート102の片面に一括して二次転写され、定着部である定着ローラ対127を通ることでシート102上に定着される。この後、シート102は、排紙ローラ対128によって、装置上部に形成された排紙カセット上へ排出される。   A sheet 102 as an object (recording material) on which an image is to be finally formed is fed one by one from the sheet feeding cassette 101 by the pickup roller 103 and is subjected to secondary transfer with the intermediate transfer belt 120 in contact with the driving roller 121. Sent to the nip between the rollers 126. The full-color visible image on the intermediate transfer belt 120 is secondarily transferred to one side of the sheet 102 by the secondary transfer roller 126 and fixed on the sheet 102 through the fixing roller pair 127 as a fixing unit. . Thereafter, the sheet 102 is discharged onto a paper discharge cassette formed in the upper part of the apparatus by a paper discharge roller pair 128.

次に、図7を参照して、本発明に係る画像形成装置の他の形態について説明する。この画像形成装置は、ベルト中間転写体方式を利用したロータリ現像式のフルカラー画像形成装置である。図11に示すように、感光体ドラム110の周囲には、コロナ帯電器168と、ロータリ式の現像ユニット161と、上記の実施形態に係る発光装置10と、中間転写ベルト169とが設けられている。   Next, another embodiment of the image forming apparatus according to the present invention will be described with reference to FIG. This image forming apparatus is a rotary developing type full-color image forming apparatus using a belt intermediate transfer body system. As shown in FIG. 11, a corona charger 168, a rotary development unit 161, the light emitting device 10 according to the above-described embodiment, and an intermediate transfer belt 169 are provided around the photosensitive drum 110. Yes.

コロナ帯電器168は、感光体ドラム110の外周面を一様に帯電させる。発光装置10は、感光体ドラム110の帯電させられた像形成面(外周面)に静電潜像を書き込む。この発光装置10においては、感光体ドラム110の母線(主走査方向)に沿って複数の発光素子32が配列する。静電潜像の書き込みは、これらの発光素子32から感光体ドラム110に光を照射することにより行う。   The corona charger 168 uniformly charges the outer peripheral surface of the photosensitive drum 110. The light emitting device 10 writes an electrostatic latent image on the charged image forming surface (outer peripheral surface) of the photosensitive drum 110. In the light emitting device 10, a plurality of light emitting elements 32 are arranged along the bus line (main scanning direction) of the photosensitive drum 110. The electrostatic latent image is written by irradiating the photosensitive drum 110 with light from these light emitting elements 32.

現像ユニット161は、4つの現像器163Y,163C,163M,163Kが90°の角間隔をおいて配置されたドラムであり、軸161aを中心にして反時計回りに回転可能である。現像器163Y,163C,163M,163Kは、それぞれイエロー、シアン、マゼンタ、黒のトナーを感光体ドラム110に供給して、静電潜像に現像剤としてのトナーを付着させることにより感光体ドラム110に顕像(すなわち可視像)を形成する。   The developing unit 161 is a drum in which four developing units 163Y, 163C, 163M, and 163K are arranged at an angular interval of 90 °, and can rotate counterclockwise about the shaft 161a. The developing units 163Y, 163C, 163M, and 163K supply yellow, cyan, magenta, and black toner to the photosensitive drum 110, respectively, and attach the toner as a developer to the electrostatic latent image, thereby the photosensitive drum 110. A visible image (ie, a visible image) is formed.

無端の中間転写ベルト169は、駆動ローラ170a、従動ローラ170b、一次転写ローラ166およびテンションローラに巻回されて、これらのローラの周囲を矢印に示す向きに回転させられる。一次転写ローラ166は、感光体ドラム110から顕像を静電的に吸引することにより、感光体ドラム110と一次転写ローラ166の間を通過する中間転写ベルト169に顕像を転写する。   The endless intermediate transfer belt 169 is wound around a driving roller 170a, a driven roller 170b, a primary transfer roller 166, and a tension roller, and is rotated around these rollers in a direction indicated by an arrow. The primary transfer roller 166 transfers the visible image to the intermediate transfer belt 169 that passes between the photosensitive drum 110 and the primary transfer roller 166 by electrostatically attracting the visible image from the photosensitive drum 110.

具体的には、感光体ドラム110の最初の1回転で、発光装置10によりイエロー(Y)像のための静電潜像が書き込まれて現像器163Yにより同色の顕像が形成され、さらに中間転写ベルト169に転写される。また、次の1回転で、発光装置10Aによりシアン(C)像のための静電潜像が書き込まれて現像器163Cにより同色の顕像が形成され、イエローの顕像に重なり合うように中間転写ベルト169に転写される。そして、このようにして感光体ドラム110が4回転する間に、イエロー、シアン、マゼンタ、黒の顕像が中間転写ベルト169に順次に重ね合わせられ、この結果としてフルカラーの顕像が転写ベルト169上に形成される。最終的に画像を形成する対象としてのシートの両面に画像を形成する場合には、中間転写ベルト169に表面と裏面の同色の顕像を転写し、次に中間転写ベルト169に表面と裏面の次の色の顕像を転写する形式で、フルカラーの顕像を中間転写ベルト169上に形成する。   Specifically, in the first rotation of the photosensitive drum 110, an electrostatic latent image for a yellow (Y) image is written by the light emitting device 10, and a developed image of the same color is formed by the developing device 163Y. The image is transferred to the transfer belt 169. Further, in the next rotation, the electrostatic latent image for the cyan (C) image is written by the light emitting device 10A, and a developed image of the same color is formed by the developing device 163C, and the intermediate transfer is performed so as to overlap the yellow developed image. Transferred to the belt 169. Then, while the photosensitive drum 110 rotates four times in this way, the yellow, cyan, magenta, and black visible images are sequentially superimposed on the intermediate transfer belt 169, and as a result, a full-color visible image becomes a transfer belt 169. Formed on top. When images are finally formed on both sides of a sheet as an object on which an image is to be formed, the same color images of the front and back surfaces are transferred to the intermediate transfer belt 169, and then the front and back surfaces are transferred to the intermediate transfer belt 169. A full-color visible image is formed on the intermediate transfer belt 169 in such a manner that the visible image of the next color is transferred.

画像形成装置には、シートが通過させられるシート搬送路174が設けられている。シートは、給紙カセット178から、ピックアップローラ179によって1枚ずつ取り出され、搬送ローラによってシート搬送路174を進行させられ、駆動ローラ170aに接した中間転写ベルト169と二次転写ローラ171の間のニップを通過する。二次転写ローラ171は、中間転写ベルト169からフルカラーの顕像を一括して静電的に吸引することにより、シートの片面に顕像を転写する。二次転写ローラ171は、図示しないクラッチにより中間転写ベルト169に接近および離間させられるようになっている。そして、シートにフルカラーの顕像を転写する時に二次転写ローラ171は中間転写ベルト169に当接させられ、中間転写ベルト169に顕像を重ねている間は二次転写ローラ171から離される。   The image forming apparatus is provided with a sheet conveyance path 174 through which a sheet passes. The sheets are picked up one by one from the paper feed cassette 178 by the pick-up roller 179, advanced through the sheet transport path 174 by the transport roller, and between the intermediate transfer belt 169 and the secondary transfer roller 171 in contact with the drive roller 170a. Pass through the nip. The secondary transfer roller 171 transfers the developed image to one side of the sheet by electrostatically attracting a full-color developed image from the intermediate transfer belt 169 collectively. The secondary transfer roller 171 can be moved closer to and away from the intermediate transfer belt 169 by a clutch (not shown). The secondary transfer roller 171 is brought into contact with the intermediate transfer belt 169 when a full-color visible image is transferred onto the sheet, and is separated from the secondary transfer roller 171 while the visible image is superimposed on the intermediate transfer belt 169.

以上のようにして画像が転写されたシートは定着器172に搬送され、定着器172の加熱ローラ172aと加圧ローラ172bの間を通過させられることにより、シート上の顕像が定着する。定着処理後のシートは、排紙ローラ対176に引き込まれて矢印Fの向きに進行する。両面印刷の場合には、シートの大部分が排紙ローラ対176を通過した後、排紙ローラ対176が逆方向に回転させられ、矢印Gで示すように両面印刷用搬送路175に導入される。そして、二次転写ローラ171により顕像がシートの他面に転写され、再び定着器172で定着処理が行われた後、排紙ローラ対176でシートが排出される。   The sheet on which the image has been transferred as described above is conveyed to the fixing device 172 and is passed between the heating roller 172a and the pressure roller 172b of the fixing device 172, whereby the visible image on the sheet is fixed. The sheet after the fixing process is drawn into the discharge roller pair 176 and proceeds in the direction of arrow F. In the case of double-sided printing, after most of the sheet passes through the paper discharge roller pair 176, the paper discharge roller pair 176 is rotated in the reverse direction and introduced into the double-sided printing conveyance path 175 as indicated by an arrow G. The Then, the visible image is transferred to the other surface of the sheet by the secondary transfer roller 171, the fixing process is performed again by the fixing device 172, and then the sheet is discharged by the discharge roller pair 176.

図6および図7に例示した画像形成装置は、OLED素子を発光素子20として採用した光源(露光手段)を利用しているので、レーザ走査光学系を用いた場合よりも装置が小型化される。なお、以上に例示した以外の電子写真方式の画像形成装置にも本発明の発光装置10を採用することができる。例えば、中間転写ベルトを使用せずに感光体ドラムからシートに対して直接的に顕像を転写するタイプの画像形成装置や、モノクロの画像を形成する画像形成装置にも本発明に係る発光装置10を応用することが可能である。   Since the image forming apparatus illustrated in FIGS. 6 and 7 uses a light source (exposure means) that employs an OLED element as the light emitting element 20, the apparatus is made smaller than when a laser scanning optical system is used. . Note that the light-emitting device 10 of the present invention can also be employed in electrophotographic image forming apparatuses other than those exemplified above. For example, the light emitting device according to the present invention is also applied to an image forming apparatus that directly transfers a visible image from a photosensitive drum to a sheet without using an intermediate transfer belt, and an image forming apparatus that forms a monochrome image. 10 can be applied.

本発明に係る発光装置の用途は感光体の露光に限定されない。例えば、本発明の発光装置は、原稿などの読取対象に光を照射するライン型の光ヘッド(照明装置)としてスキャナなどの画像読取装置に採用される。この種の画像読取装置としては、スキャナ、複写機やファクシミリの読取部分、バーコードリーダ、あるいはQRコード(登録商標)のような二次元画像コードを読む二次元画像コードリーダがある。また、複数の発光素子(特に発光素子)を面状に配列した発光装置は、液晶パネルの背面側に配置されるバックライトユニットとしても採用される。また、複数の発光素子を行列状に配列した発光装置は各種の電子機器の表示装置として採用される。   The use of the light emitting device according to the present invention is not limited to exposure of a photoreceptor. For example, the light emitting device of the present invention is employed in an image reading device such as a scanner as a line type optical head (illumination device) that irradiates a reading target such as an original with light. As this type of image reading apparatus, there is a scanner, a copying machine or a reading part of a facsimile, a barcode reader, or a two-dimensional image code reader for reading a two-dimensional image code such as a QR code (registered trademark). In addition, a light-emitting device in which a plurality of light-emitting elements (particularly light-emitting elements) are arranged in a planar shape is also employed as a backlight unit disposed on the back side of a liquid crystal panel. A light-emitting device in which a plurality of light-emitting elements are arranged in a matrix is employed as a display device for various electronic devices.

第1実施形態に係る画像形成装置の部分的な構成を示す斜視図である。1 is a perspective view showing a partial configuration of an image forming apparatus according to a first embodiment. 同実施形態に係る発光装置の概略構成を示す図である。It is a figure which shows schematic structure of the light-emitting device which concerns on the same embodiment. 同実施形態に係る単位回路Uの電気的構成を示すブロック図である。2 is a block diagram showing an electrical configuration of a unit circuit U 1 according to the same embodiment. FIG. 第3実施形態に係る単位回路Uの電気的構成を示すブロック図である。Is a block diagram showing an electrical configuration of the unit circuit U 1 according to the third embodiment. 変形例5に係る単位回路Uの電気的構成を示すブロック図である。FIG. 10 is a block diagram illustrating an electrical configuration of a unit circuit U 1 according to Modification 5. 本発明に係る電子機器の具体例(画像形成装置)を示す斜視図である。It is a perspective view which shows the specific example (image forming apparatus) of the electronic device which concerns on this invention. 本発明に係る電子機器の具体例(画像形成装置)を示す斜視図である。It is a perspective view which shows the specific example (image forming apparatus) of the electronic device which concerns on this invention.

符号の説明Explanation of symbols

10……発光装置、100……光ヘッド、104……発光素子、106……駆動部、108……補正メモリ、116……基準電流生成部、118……補正回路、120……選択部、200……制御回路、300……第1のメモリ、302……第2のメモリ、400……電流生成部、U〜U……単位回路、Tg……電流源トランジスタ、Tc1〜Tc3……補正電流源トランジスタ、Tr……スイッチ用トランジスタ、Tsw1,Tsw2……選択トランジスタ、Iref……基準電流、Ic……補正電流、Ids……駆動電流。 DESCRIPTION OF SYMBOLS 10 ... Light-emitting device, 100 ... Optical head, 104 ... Light-emitting element, 106 ... Drive part, 108 ... Correction memory, 116 ... Reference current generation part, 118 ... Correction circuit, 120 ... Selection part, 200 ...... control circuit, 300 ...... first memory, 302 ...... second memory, 400 ...... current generator, U 1 ~U n ...... unit circuit, Tg ...... current source transistor, TC1 to TC3 ... ... correction current source transistor, Tr ... switch transistor, Tsw1, Tsw2 ... select transistor, Iref ... reference current, Ic ... correction current, Ids ... drive current.

Claims (7)

複数の単位回路を備えた光ヘッドであって、
前記複数の単位回路の各々は、
駆動電流に応じた輝度で発光する複数の発光素子と、
前記複数の発光素子のうち前記駆動電流が供給される何れか1つの前記発光素子を選択する選択手段と、
前記複数の発光素子のうち前記選択手段によって選択された前記発光素子に対応する補正データを択一的に記憶する第1の記憶手段と、
前記第1の記憶手段が記憶する前記補正データに応じた駆動電流を生成する電流生成手段と、を備える光ヘッド。
An optical head having a plurality of unit circuits,
Each of the plurality of unit circuits is
A plurality of light emitting elements that emit light at a luminance corresponding to the driving current;
Selection means for selecting any one of the plurality of light emitting elements to which the driving current is supplied;
First storage means for selectively storing correction data corresponding to the light emitting element selected by the selection means among the plurality of light emitting elements;
An optical head comprising: a current generation unit that generates a drive current according to the correction data stored in the first storage unit.
前記選択手段は、電源投入時毎に、前回選択した前記発光素子とは異なる前記発光素子を選択し、その選択した前記発光素子を電源遮断時まで使用する
請求項1の光ヘッド。
2. The optical head according to claim 1, wherein the selection unit selects the light emitting element different from the previously selected light emitting element every time the power is turned on, and uses the selected light emitting element until the power is turned off.
記録材に形成される画像を担持する像担持体を露光する光ヘッドであって、
前記選択手段は、画像が形成された記録材の枚数が基準枚数に到達する毎に前記発光素子を選択する
請求項1の光ヘッド。
An optical head for exposing an image carrier that carries an image formed on a recording material,
The optical head according to claim 1, wherein the selection unit selects the light emitting element every time the number of recording materials on which an image is formed reaches a reference number.
光ヘッドと制御回路とを備えた発光装置であって、
前記光ヘッドは、複数の単位回路を有し、
前記複数の単位回路の各々は、
駆動電流に応じた輝度で発光する複数の発光素子と、
前記複数の発光素子のうち前記駆動電流が供給される何れか1つの前記発光素子を選択する選択手段と、
前記複数の発光素子のうち前記選択手段によって選択された前記発光素子に対応する補正データを択一的に記憶する第1の記憶手段と、
前記第1の記憶手段が記憶する前記補正データに応じた駆動電流を生成する電流生成手段と、を具備し、
前記制御回路は、
前記複数の単位回路の各々について、
前記複数の発光素子の各々に対応する前記補正データのうち前記選択手段によって選択された前記発光素子に対応する前記補正データを前記第1の記憶手段に供給する
発光装置。
A light emitting device including an optical head and a control circuit,
The optical head has a plurality of unit circuits,
Each of the plurality of unit circuits is
A plurality of light emitting elements that emit light at a luminance corresponding to the driving current;
Selection means for selecting any one of the plurality of light emitting elements to which the driving current is supplied;
First storage means for selectively storing correction data corresponding to the light emitting element selected by the selection means among the plurality of light emitting elements;
Current generating means for generating a drive current according to the correction data stored in the first storage means,
The control circuit includes:
For each of the plurality of unit circuits,
A light-emitting device that supplies the correction data corresponding to the light-emitting element selected by the selection unit among the correction data corresponding to each of the plurality of light-emitting elements to the first storage unit.
前記複数の単位回路の各々において、
前記複数の発光素子は、第1の発光素子と第2の発光素子とを含み、
前記第1の発光素子に対応する第1の補正データと、当該第1の補正データと前記第2の発光素子に対応する第2の補正データとの差分と、を各単位回路毎に記憶する第2の記憶手段を具備し、
前記制御回路は、前記複数の単位回路の各々について、前記選択手段によって前記第2の発光素子が選択されると、前記第2の記憶手段に記憶された前記第1の補正データおよび前記差分から前記第2の補正データを生成して前記第1の記憶手段に供給する
請求項4に記載の発光装置。
In each of the plurality of unit circuits,
The plurality of light emitting elements include a first light emitting element and a second light emitting element,
The first correction data corresponding to the first light emitting element and the difference between the first correction data and the second correction data corresponding to the second light emitting element are stored for each unit circuit. Comprising a second storage means;
When the second light emitting element is selected by the selection unit for each of the plurality of unit circuits, the control circuit uses the first correction data and the difference stored in the second storage unit. The light emitting device according to claim 4, wherein the second correction data is generated and supplied to the first storage unit.
請求項4又は5に記載の発光装置を備えた電子機器。   An electronic apparatus comprising the light emitting device according to claim 4. 複数の単位回路を備え、
前記複数の単位回路の各々は、
駆動電流に応じた輝度で発光する複数の発光素子と、
前記複数の発光素子のうち前記駆動電流が供給される何れか1つの前記発光素子を選択する選択手段と、
補正データを記憶する第1の記憶手段と、
前記第1の記憶手段が記憶する前記補正データに応じた駆動電流を生成する電流生成手段と、
を具備した光ヘッドの駆動方法であって、
前記選択手段によって選択された前記発光素子に対応する前記補正データを前記第1の記憶手段に供給し、前記第1の記憶手段は、前記選択手段によって選択された前記発光素子に対応する前記補正データを択一的に記憶する
光ヘッドの制御方法。
With multiple unit circuits,
Each of the plurality of unit circuits is
A plurality of light emitting elements that emit light at a luminance corresponding to the driving current;
Selection means for selecting any one of the plurality of light emitting elements to which the driving current is supplied;
First storage means for storing correction data;
Current generation means for generating a drive current according to the correction data stored in the first storage means;
An optical head driving method comprising:
The correction data corresponding to the light emitting element selected by the selection means is supplied to the first storage means, and the first storage means corresponds to the correction corresponding to the light emitting element selected by the selection means. An optical head control method that selectively stores data.
JP2007315490A 2007-12-06 2007-12-06 Optical head, its control method, light emitting device, and electronic equipment Withdrawn JP2009137142A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007315490A JP2009137142A (en) 2007-12-06 2007-12-06 Optical head, its control method, light emitting device, and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007315490A JP2009137142A (en) 2007-12-06 2007-12-06 Optical head, its control method, light emitting device, and electronic equipment

Publications (1)

Publication Number Publication Date
JP2009137142A true JP2009137142A (en) 2009-06-25

Family

ID=40868292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007315490A Withdrawn JP2009137142A (en) 2007-12-06 2007-12-06 Optical head, its control method, light emitting device, and electronic equipment

Country Status (1)

Country Link
JP (1) JP2009137142A (en)

Similar Documents

Publication Publication Date Title
JP4428351B2 (en) Light emitting device, electronic device, and driving method
KR100668274B1 (en) Pixel circuit, light-emitting device, and image forming apparatus
JP4360375B2 (en) Electro-optical device, electronic apparatus, and driving method
JP5130804B2 (en) Light emitting device and image forming apparatus
JP2009158477A (en) Light emitting device and electronic unit
JP4192987B2 (en) Optical head, exposure apparatus, and image forming apparatus.
JP2008087196A (en) Optical head driving method, optical head control system, exposure system, and image forming system
JP2009204794A (en) Electro-optical device and electronic equipment
JP2007062020A (en) Exposure device
JP2009137142A (en) Optical head, its control method, light emitting device, and electronic equipment
JP2009063954A (en) Data line driving circuit, electro-optical device, and electronic equipment
JP4752412B2 (en) Optical head, driving method thereof, and image forming apparatus
JP2009148919A (en) Optical head, its drive method, light emitting device, and electronic equipment
JP2005096259A (en) Line head and image forming apparatus using it
JP4552579B2 (en) Light emitting device, driving method thereof, and image forming apparatus
JP2007230004A (en) Electro-optics apparatus and electronic instrument
JP2007030234A (en) Light exposing method, light emitting apparatus and image forming apparatus
JP4702077B2 (en) Electro-optical device and electronic apparatus
JP2007253501A (en) Drive circuit for light-emitting element, drive control method for the drive circuit, display unit equipped with the drive circuit for light-emitting element, and electric appliance equipped with the display unit
JP2008080608A (en) Exposure head, image formation device, and exposure method
JP2005096260A (en) Line head and image forming apparatus using it
JP2011000844A (en) Light emitting device, drive circuit, driving method, electronic equipment and image forming apparatus
JP2008083321A (en) Optical head, driving method therefor, exposure device, and image forming apparatus
JP2006095703A (en) Light emitting device and driving method therefor and image forming device
JP2009151975A (en) Light-emitting device and electronic apparatus

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110301