JP2009130328A - 複数個の空洞を有する積層構造ウエーハ及びその製造方法 - Google Patents

複数個の空洞を有する積層構造ウエーハ及びその製造方法 Download PDF

Info

Publication number
JP2009130328A
JP2009130328A JP2007307147A JP2007307147A JP2009130328A JP 2009130328 A JP2009130328 A JP 2009130328A JP 2007307147 A JP2007307147 A JP 2007307147A JP 2007307147 A JP2007307147 A JP 2007307147A JP 2009130328 A JP2009130328 A JP 2009130328A
Authority
JP
Japan
Prior art keywords
layer
cavities
closed
manufacturing
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007307147A
Other languages
English (en)
Other versions
JP5496453B2 (ja
Inventor
Masahiro Kawasaki
正寛 川▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiren KST Corp
Original Assignee
KST World Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KST World Corp filed Critical KST World Corp
Priority to JP2007307147A priority Critical patent/JP5496453B2/ja
Publication of JP2009130328A publication Critical patent/JP2009130328A/ja
Application granted granted Critical
Publication of JP5496453B2 publication Critical patent/JP5496453B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

【課題】空洞(14)の容積を充分精密に所要値にすることができる、複数個の空洞を有する積層構造ウエーハ及びその製造方法を提供する。
【解決手段】3層即ち第一乃至第三の層(2、4、12)が積層された積層構造における中間層即ち第二の層(4)に厚さ方向に貫通する複数個の貫通開口(6)を形成し、かかる貫通開口(6)の上面及び下面を上下両層即ち第一及び第三の層(2、12)によって閉じて空洞(14)にせしめる。
【選択図】図7

Description

本発明は、微小電気機械システム(micro-electro-mechanical system:以下「MEMS」と略称する)の構成要素を製作するのに好都合に使用することができる、複数個の空洞を有する積層構造ウエーハ及びその製造方法に関する。
当業者には周知の如く、MEMSの構成要素、例えばマイクロ圧力センサー、マイクロミラー、マイクロアクチュエータ、マイクロカンチレバー及びマイクロパワーデバイス、を製作する素材として、SOI(silicon on insulator)ウエーハの如き積層構造ウエーハが使用されている。下記特許文献1及び2には、複数個の空洞を有するSOIウエーハ及びその製造方法が開示されている。
特開平10−50826号公報 特開2004−146461号公報
マイクロ圧力センサー、マイクロミラー、マイクロアクチュエータ、マイクロカンチレバー及びマイクロパワーデバイスの如きMEMSの構成要素を製作する際には、一般に空洞を形成することが必要であり、空洞が形成されていない積層構造ウエーハを素材として使用する場合には、所要空洞を形成するために種々の煩雑な加工処理を遂行することが必要である。
一方、上記特許文献1及び2には複数個の空洞を有する積層構造ウエーハが開示されている。これらのウエーハは、シリコンから成る第一の層の表面に所要深さの凹所を複数個形成し、しかる後に第一の層の表面に第二の層を積層して凹所の上面を閉じ、かくして複数個の空洞を形成している。所要深さの凹所はフォトリゾグラフ技法を利用したエッチングによって形成される。然るに、凹所の深さはエッチングの進行度合に依存するが、エッチングの進行度合を充分精密に制御することは著しく困難であり、それ故に凹所の深さを充分精密に所定値にすることは著しく困難である。MEMSの構成要素の機能精度を充分精密なものにするためには空洞の容積を充分精密に所要値に設定することが必要であるが、空洞の深さを充分精密に所要値にすることが著しく困難である故に、必然的に空洞の容積を充分精密に所要値に設定することが著しく困難である。
本発明は上記事実に鑑みてなされたものであり、その主たる技術的課題は、空洞の容積を充分精密に所要値にすることができる、複数個の空洞を有する積層構造ウエーハ及びその製造方法を提供することである。
本発明者は、鋭意研究の結果、3層が積層された積層構造における中間層に厚さ方向に貫通した貫通開口を形成し、かかる貫通開口の上面及び下面を上下両層によって閉じた形態にすれば、空洞の深さ即ち上下方向寸法は中間層の厚さによって規定され、従って中間層の厚さを充分精密に設定しさえすれば、空洞の平面形状はフォトリゾグラフ技法等によって充分精密に設定することができるので、空洞の容積を充分精密に設定することができ、従って上記主たる技術的課題を達成することができることを見出した。
即ち、本発明の一局面によれば、上記主たる技術的課題を達成するウエーハとして、第一の層、該第一の層の表面上に配設された第二の層、及び該第二の層の表面上に配設された第三の層を含み、該第二の層には厚さ方向に貫通した複数個の貫通開口が形成されており、該貫通開口の各々は下面が該第一の層によって閉じられ上面が該第三の層によって閉じられた空洞を構成している、ことを特徴とする複数個の空洞を有する積層構造ウエーハが提供される。
本発明の第二の局面によれば、上記主たる技術的課題を達成する製造方法として、第一の層の表面上に第二の層を配設する第一の積層工程と、
該第一の積層工程の後に、該第二の層に厚さ方向に貫通した複数個の貫通開口を形成する開口形成工程と、
該開口形成工程の後に、該第二の層の表面上に第三の層を配設し、これによって該貫通開口の各々は下面が該第一の層によって閉じられ上面が該第三の層によって閉じられた空洞を構成するようになす第二の積層工程と、
を含む、ことを特徴とする複数個の空洞を有する積層構造ウエーハの製造方法が提供される。
好適実施形態においては、該第一の層はシリコンであり、該第二の層は二酸化シリコンであり、該第三の層はシリコンである。該開口形成工程は、該第二の層の表面上にレジスト膜を塗布し、該貫通開口に対応したパターンで該レジスト膜を露光して現像し、レジスト膜非存在領域において該第二の層をその厚さ全体に渡ってエッチングによって除去することを含むのが好適である。
本発明の複数個の空洞を有する積層構造ウエーハ及びその製造方法においては、複数個の空洞の容積は充分精密に所定値に設定される。それ故に、本発明の複数個の空洞を有する積層構造ウエーハを使用すれば、マイクロ圧力センサー、マイクロミラー、マイクロアクチュエータ、マイクロカンチレバー及びマイクロパワーデバイスの如きMEMSの構成要素を比較的簡潔に且つ充分精密に製作することができる。
以下、添付図面を参照して、本発明の好適実施形態について更に詳細に説明する。
図1乃至図7は、本発明の複数個の空洞を有する積層構造ウエーハの製造方法の好適実施形態を図示している。かかる製造方法においては、図1に示す如く、薄円板形状である第一の層2を準備する。この第一の層2はシリコンであるのが好適である。そして、この第一の層2の表面上に第二の層4を配設する(第一の積層工程)。かかる第二の層4は二酸化シリコンであるのが好適である。二酸化シリコンから構成されている第二の層4は、それ自体は周知の適宜の方法、例えば常温熱酸化法、高圧熱酸化法或いはCVD(chemical vapor deposition)法によって配設することができる。かような方法によって第二の層4を構成する場合には、図1に二点鎖線で図示する如く、第一の層2の表面上のみならず裏面及び周面にも第二の層4が生成される。第一の層2の裏面及び周面に生成された第二の層4は、必要に応じて研削等の適宜の方法によって除去することができる。特に第二の層4の厚さを比較的厚くすることが望まれる場合には、特許第3697155号公報或いは特開2003−192328号公報に開示されている所謂繰り返し積層方法によって第二の層4を配設することができる。第一の層2の裏面には、それ自体は周知の所要アライメントマーク(図示していない)を施すことができる。
次いで、第二の層4に所要パターンで厚さ方向に貫通した複数個の貫通開口6(図4及び図5を参照されたい)を形成する(開口形成工程)。貫通開口6は所要パターン、例えば図5において左右方向及び紙面に垂直な方向に所要間隔をおいて配設された行列パターン、で配列され、貫通開口6の各々は矩形状でよい。かような開口形成工程はそれ自体は周知のフォトリゾグラフ技法によって好都合に遂行することができる。フォトリゾグラフ技法による開口形成工程について説明すると、図2に図示する如く、第二の層4の表面上にレジスト膜8を塗布する。しかる後にレジスト膜8を形成すべき貫通開口6に対応したパターンで露光して現像し、かくして図3に図示する如くレジスト膜8に複数個の貫通開口10を形成する。次いで、貫通開口10が形成された領域において第二の層4を化学的又は物理的エッチングによってその厚さ全体に渡って除去し、かくして図4に図示する如く第二の層4に複数個の貫通開口6を形成する。第二の層4を化学的にエッチングする場合には、第二の層4に対しては活性であるが第一の層2に対しては非活性であるエッチング液、第一の層2がシリコンで第二の層4が二酸化シリコンである場合には例えばフッ酸或いはフッ酸とフッ化アンモニウムとの混合液、を使用し、第二の層4はその厚さ全体に渡って除去するが第一の層2は実質上損傷せしめないようにするのが好適である。しかる後に、図5に図示する如く、レジスト膜8を除去する。
上記開口形成工程に続いて、第二の積層工程を遂行する。この第二の積層工程においては、図6に図示するとおり、別途に準備した第三の層12を第二の層4の表面に配設し、これによって貫通開口6の上面を閉じ、かくして貫通開口6をその4側面と共に下面及び上面が閉じられた閉鎖空洞14にせしめる。第三の層12はシリコンであるのが好適であり、この場合には加熱融着法によって二酸化シリコンから構成されている第二の層4の表面上に第三の層12を配設することができる。下面は第一の層2によって閉じられ上面は第三の層4によって閉じられた閉鎖空洞14内を所要減圧乃至加圧状態にせしめることが望まれる場合には、所要減圧乃至加圧雰囲気内で第二の積層工程を遂行することができる。高熱伝導率の気体雰囲気中で第二の積層工程を遂行すれば、閉鎖空洞14内に高熱伝導率の気体を封入することができる。次いで、必要に応じて第三の層12の表面に研削加工を加え、図7に図示する如く第三の層12を所要薄さにする。所望ならば、第三の層12の表面上には第一の層2の裏面に形成したアライメントマークに対応せしめてアライメントマーク(図示していない)を形成することができる。
上述したとおりの工程を経て製造された積層構造ウエーハは、下面は第一の層2によって閉じられ上面は第三の層12によって閉じられた複数個の閉鎖空洞14を含んでいる。閉鎖空洞14の深さは第二の層4の厚さによって規定され、従って充分精密に所定に設定することができる。また、閉鎖空洞14の平面形状はレジスト膜8に形成した貫通開口10の平面形状によって規制され、従って充分精密に規定することができる。
複数個の閉鎖空洞14を有する積層構造ウエーハは、隣接する閉鎖空洞14間で切断して夫々が1個の閉鎖空洞14を備えた複数個の素子に分割され、複数個の素子の各々はMEMSの構成要素素材として利用される。図8は、分割された1個の素子における第三の層12の表面上に歪検出器16を装着して構成されたマイクロ圧力センサー18を図示している。閉鎖空洞14の容積は充分精密に設定され得る故にマイクロ圧力センサー16は所要部位に圧力を充分に精密に検出することができる。図9及び図10は、分割された1個の素子の、閉鎖空洞14が存在する領域において、第三の層12に図10において上下方向に対向して位置するチャンネル状切欠20a及び20bを形成することによって製造されたマイクロミラー22を図示している。
上述した好適実施形態においては、空洞14はその4側面及び上下面が閉じられた閉鎖空洞であるが、所望ならば空洞14を例えば図7において紙面に垂直な方向に貫通して延在する形態、従って対向する2側面は開放されている形態、にすることもできる。
本発明の製造方法の好適実施形態における第一の積層工程を示す簡略断面図。 本発明の製造方法の好適実施形態における開口形成工程の第一段階を示す簡略断面図。 本発明の製造方法の好適実施形態における開口形成工程の第二段階を示す簡略断面図。 本発明の製造方法の好適実施形態における開口形成工程の第三段階を示す簡略断面図。 本発明の製造方法の好適実施形態における開口形成工程の第四段階(最終段階)を示す簡略断面図。 本発明の製造方法の好適実施形態における第二の積層工程を示す簡略断面図。 本発明の製造方法の好適実施形態における第二の積層工程の後工程を示す簡略断面図。 本発明の複数個の空洞を有する積層構造ウエーハを分割することによって生成された素子を使用して形成されたマイクロ圧力センサーを示す簡略断面図。 本発明の複数個の空洞を有する積層構造ウエーハを分割することによって生成された素子を使用して形成されたマイクロミラーを示す簡略断面図。 図8のマイクロミラーの平面図。
符号の説明
2:第一の層
4:第二の層
6:第二の層に形成された貫通開口
8:レジスト膜
10:レジスト膜に形成された貫通開口
12:第三の層
14:空洞
16:歪検出器
18:マイクロ圧力センサー
20a:切欠
20b:切欠
22:マイクロミラー

Claims (5)

  1. 第一の層、該第一の層の表面上に配設された第二の層、及び該第二の層の表面上に配設された第三の層を含み、該第二の層には厚さ方向に貫通した複数個の貫通開口が形成されており、該貫通開口の各々は下面が該第一の層によって閉じられ上面が該第三の層によって閉じられた空洞を構成している、ことを特徴とする複数個の空洞を有する積層構造ウエーハ。
  2. 該第一の層はシリコンであり、該第二の層は二酸化シリコンであり、該第三の層はシリコンである、請求項1記載のウエーハ。
  3. 第一の層の表面上に第二の層を配設する第一の積層工程と、
    該第一の積層工程の後に、該第二の層に厚さ方向に貫通した複数個の貫通開口を形成する開口形成工程と、
    該開口形成工程の後に、該第二の層の表面上に第三の層を配設し、これによって該貫通開口の各々は下面が該第一の層によって閉じられ上面が該第三の層によって閉じられた空洞を構成するようになす第二の積層工程と、
    を含む、ことを特徴とする複数個の空洞を有する積層構造ウエーハの製造方法。
  4. 該開口形成工程は、該第二の層の表面上にレジスト膜を塗布し、該貫通開口に対応したパターンで該レジスト膜を露光して現像し、レジスト膜非存在領域において該第二の層をその厚さ全体に渡ってエッチングによって除去することを含む、請求項3記載の製造方法。
  5. 該第一の層はシリコンであり、該第二の層は二酸化シリコンであり、第三の層はシリコンである、請求項3又は4記載の製造方法。
JP2007307147A 2007-11-28 2007-11-28 複数個の空洞を有する積層構造ウエーハ及びその製造方法 Active JP5496453B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007307147A JP5496453B2 (ja) 2007-11-28 2007-11-28 複数個の空洞を有する積層構造ウエーハ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007307147A JP5496453B2 (ja) 2007-11-28 2007-11-28 複数個の空洞を有する積層構造ウエーハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009130328A true JP2009130328A (ja) 2009-06-11
JP5496453B2 JP5496453B2 (ja) 2014-05-21

Family

ID=40820898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007307147A Active JP5496453B2 (ja) 2007-11-28 2007-11-28 複数個の空洞を有する積層構造ウエーハ及びその製造方法

Country Status (1)

Country Link
JP (1) JP5496453B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005334874A (ja) * 2004-04-30 2005-12-08 Sharp Corp マイクロチャネルとその製造方法およびマイクロシステム
JP2006511075A (ja) * 2002-12-19 2006-03-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 無応力複合基板及びその製造方法
JP2006173204A (ja) * 2004-12-13 2006-06-29 Toyota Motor Corp 半導体装置の製造方法
WO2006074175A2 (en) * 2005-01-03 2006-07-13 Miradia Inc. Method and structure for forming an integrated spatial light modulator
JP2007142135A (ja) * 2005-11-18 2007-06-07 Sumco Corp Soi基板を製造する方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006511075A (ja) * 2002-12-19 2006-03-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 無応力複合基板及びその製造方法
JP2005334874A (ja) * 2004-04-30 2005-12-08 Sharp Corp マイクロチャネルとその製造方法およびマイクロシステム
JP2006173204A (ja) * 2004-12-13 2006-06-29 Toyota Motor Corp 半導体装置の製造方法
WO2006074175A2 (en) * 2005-01-03 2006-07-13 Miradia Inc. Method and structure for forming an integrated spatial light modulator
JP2008527426A (ja) * 2005-01-03 2008-07-24 ミラディア インク 集積空間光変調器を形成する方法および構造
JP2007142135A (ja) * 2005-11-18 2007-06-07 Sumco Corp Soi基板を製造する方法

Also Published As

Publication number Publication date
JP5496453B2 (ja) 2014-05-21

Similar Documents

Publication Publication Date Title
US20230224657A1 (en) Semiconductor devices having a membrane layer with smooth stress-relieving corrugations and methods of fabrication thereof
KR101074581B1 (ko) 이중 박막을 갖는 마이크로공학적 박막 센서 및 그 제조 방법
JP6346649B2 (ja) 変更した応力特性を有する薄膜を形成する方法
US20140264651A1 (en) Semiconductor Devices and Methods of Forming Thereof
WO2015019589A1 (ja) 力学量センサ
JP2009122031A (ja) 微小電気機械装置、半導体装置、微小電気機械装置の製造方法、および半導体装置の製造方法
JP2008041837A (ja) 半導体装置および半導体装置の製造方法
US7479402B2 (en) Comb structure fabrication methods and systems
EP2019081B1 (en) Boron doped shell for MEMS device
KR102163052B1 (ko) 압력 센서 소자 및 그 제조 방법
EP1880977A2 (en) Silicon on metal for MEMS devices
JP5975457B2 (ja) 三次元構造体及びセンサ
JP5496453B2 (ja) 複数個の空洞を有する積層構造ウエーハ及びその製造方法
JP6305647B2 (ja) 電気機械デバイスを製造するための方法及び対応するデバイス
US20070128757A1 (en) Method for forming comb electrodes using self-alignment etching
US7413920B2 (en) Double-sided etching method using embedded alignment mark
JP5007615B2 (ja) 熱電装置の製造方法
JP2010091351A (ja) Memsセンサの製造方法
JP2018069395A (ja) Mems装置
JP2011137683A (ja) 加速度センサの製造方法、1軸加速度センサ
JP2013045791A (ja) 半導体装置およびその製造方法
JP2009243915A (ja) 加速度センサ
KR20000007690A (ko) 초소형 정전렌즈 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140305

R150 Certificate of patent or registration of utility model

Ref document number: 5496453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250