JP2009123717A - Method for producing group iii nitride semiconductor layer, group iii nitride semiconductor light-emitting device, and lamp - Google Patents
Method for producing group iii nitride semiconductor layer, group iii nitride semiconductor light-emitting device, and lamp Download PDFInfo
- Publication number
- JP2009123717A JP2009123717A JP2007286690A JP2007286690A JP2009123717A JP 2009123717 A JP2009123717 A JP 2009123717A JP 2007286690 A JP2007286690 A JP 2007286690A JP 2007286690 A JP2007286690 A JP 2007286690A JP 2009123717 A JP2009123717 A JP 2009123717A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- group iii
- nitride semiconductor
- iii nitride
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 242
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 210
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 238
- 239000013078 crystal Substances 0.000 claims abstract description 88
- 238000012545 processing Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 115
- 238000005253 cladding Methods 0.000 claims description 32
- 229910052594 sapphire Inorganic materials 0.000 claims description 31
- 239000010980 sapphire Substances 0.000 claims description 31
- 238000004544 sputter deposition Methods 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 20
- 230000007423 decrease Effects 0.000 claims description 11
- 238000010030 laminating Methods 0.000 claims description 4
- 238000000605 extraction Methods 0.000 abstract description 24
- 230000004888 barrier function Effects 0.000 description 70
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 44
- 230000000052 comparative effect Effects 0.000 description 37
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 32
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 24
- 230000015572 biosynthetic process Effects 0.000 description 23
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 23
- 239000000203 mixture Substances 0.000 description 20
- 229910002704 AlGaN Inorganic materials 0.000 description 19
- 239000000463 material Substances 0.000 description 18
- 239000007789 gas Substances 0.000 description 17
- 229910001873 dinitrogen Inorganic materials 0.000 description 16
- 238000001312 dry etching Methods 0.000 description 16
- 239000012535 impurity Substances 0.000 description 15
- 239000011777 magnesium Substances 0.000 description 15
- 229910052757 nitrogen Inorganic materials 0.000 description 15
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 14
- 229910021529 ammonia Inorganic materials 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 13
- 239000002994 raw material Substances 0.000 description 11
- 239000012159 carrier gas Substances 0.000 description 9
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000000969 carrier Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 238000001947 vapour-phase growth Methods 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 230000001788 irregular Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 239000002253 acid Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052774 Proactinium Inorganic materials 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 3
- 229910001195 gallium oxide Inorganic materials 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- -1 nitride compound Chemical class 0.000 description 3
- 238000001552 radio frequency sputter deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- QHGSGZLLHBKSAH-UHFFFAOYSA-N hydridosilicon Chemical compound [SiH] QHGSGZLLHBKSAH-UHFFFAOYSA-N 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VOITXYVAKOUIBA-UHFFFAOYSA-N triethylaluminium Chemical compound CC[Al](CC)CC VOITXYVAKOUIBA-UHFFFAOYSA-N 0.000 description 2
- OTRPZROOJRIMKW-UHFFFAOYSA-N triethylindigane Chemical compound CC[In](CC)CC OTRPZROOJRIMKW-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- MHYQBXJRURFKIN-UHFFFAOYSA-N C1(C=CC=C1)[Mg] Chemical compound C1(C=CC=C1)[Mg] MHYQBXJRURFKIN-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- LNRYQGINUXUWLV-UHFFFAOYSA-N [Mn].[Fe].[Zn] Chemical compound [Mn].[Fe].[Zn] LNRYQGINUXUWLV-UHFFFAOYSA-N 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- GSWGDDYIUCWADU-UHFFFAOYSA-N aluminum magnesium oxygen(2-) Chemical compound [O--].[Mg++].[Al+3] GSWGDDYIUCWADU-UHFFFAOYSA-N 0.000 description 1
- HZMPWQGNGPZWRV-UHFFFAOYSA-N aluminum strontium lanthanum(3+) oxygen(2-) tantalum(5+) Chemical compound [O-2].[Ta+5].[Al+3].[Sr+2].[La+3] HZMPWQGNGPZWRV-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 238000007385 chemical modification Methods 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- YQNQTEBHHUSESQ-UHFFFAOYSA-N lithium aluminate Chemical compound [Li+].[O-][Al]=O YQNQTEBHHUSESQ-UHFFFAOYSA-N 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 125000000082 organogermanium group Chemical group 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- QQXSEZVCKAEYQJ-UHFFFAOYSA-N tetraethylgermanium Chemical compound CC[Ge](CC)(CC)CC QQXSEZVCKAEYQJ-UHFFFAOYSA-N 0.000 description 1
- ZRLCXMPFXYVHGS-UHFFFAOYSA-N tetramethylgermane Chemical compound C[Ge](C)(C)C ZRLCXMPFXYVHGS-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
Description
本発明は、発光ダイオード(LED)等の発光素子に好適に用いられるIII族窒化物半導体層の製造方法、及びIII族窒化物半導体発光素子、並びにランプに関する。 The present invention relates to a method for producing a group III nitride semiconductor layer, a group III nitride semiconductor light emitting device, and a lamp that are suitably used for light emitting devices such as light emitting diodes (LEDs).
近年、短波長の光を発する発光素子用の半導体材料として、III族窒化物半導体が注目を集めている。III族窒化物半導体は、一般式AlxGayInzN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)で表され、サファイア単結晶をはじめ種々の酸化物やIII−V族化合物からなる基板の上に、有機金属化学気相成長法(MOCVD法)や分子線エピタキシー法(MBE法)等によって形成される。 In recent years, group III nitride semiconductors have attracted attention as semiconductor materials for light-emitting elements that emit light of short wavelengths. Group III nitride semiconductors are represented by the general formula Al x Ga y In z N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x + y + z = 1), and include various sapphire single crystals. It is formed on a substrate made of an oxide or a group III-V compound by a metal organic chemical vapor deposition method (MOCVD method), a molecular beam epitaxy method (MBE method) or the like.
III族窒化物半導体を用いた一般的な発光素子では、サファイア単結晶基板の上に、III族窒化物半導体からなるn型半導体層、発光層、p型半導体層がこの順で積層される。サファイア基板は絶縁体であるので、その素子構造は一般的に、p型半導体層上に形成された正極とn型半導体層上に形成された負極とが同一面上に存在する構造となる。このようなIII族窒化物半導体発光素子には、正極に透明電極を使用してp型半導体側から光を取り出すフェイスアップ方式と、正極にAgなどの高反射膜を使用してサファイア基板側から光を取り出すフリップチップ方式との2種類がある。 In a general light-emitting element using a group III nitride semiconductor, an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer made of a group III nitride semiconductor are stacked in this order on a sapphire single crystal substrate. Since the sapphire substrate is an insulator, its element structure generally has a structure in which the positive electrode formed on the p-type semiconductor layer and the negative electrode formed on the n-type semiconductor layer exist on the same plane. In such a group III nitride semiconductor light-emitting device, a face-up method in which a transparent electrode is used as a positive electrode and light is extracted from the p-type semiconductor side, and a highly reflective film such as Ag is used as a positive electrode from the sapphire substrate side. There are two types, a flip chip type that extracts light.
このような発光素子の出力の指標として、外部量子効率が用いられる。外部量子効率が高ければ、出力の高い発光素子と言うことができる。外部量子効率は、内部量子効率と光取り出し効率とを掛け合わせたものである。内部量子効率とは、素子に注入した電流のエネルギーが発光層で光に変換される割合である。光取り出し効率とは、発光層で発生した光のうち発光素子の外部に取り出すことができる光の割合である。したがって、外部量子効率を向上させるには、光取り出し効率を改善する必要がある。 External quantum efficiency is used as an index of the output of such a light emitting element. If the external quantum efficiency is high, it can be said that the light-emitting element has a high output. The external quantum efficiency is a product of the internal quantum efficiency and the light extraction efficiency. The internal quantum efficiency is a rate at which the energy of current injected into the device is converted into light in the light emitting layer. The light extraction efficiency is a ratio of light that can be extracted outside the light emitting element among light generated in the light emitting layer. Therefore, in order to improve the external quantum efficiency, it is necessary to improve the light extraction efficiency.
光取り出し効率を改善するためには、主として2つの方法がある。一つは、光取り出し面に形成される電極などによる光の吸収を低減させる方法である。もう一つは、発光素子とその外部の媒体との屈折率の違いによって生じる発光素子の内部への光の閉じ込めを低減させる方法である。 There are mainly two methods for improving the light extraction efficiency. One is a method of reducing light absorption by an electrode or the like formed on the light extraction surface. The other is a method of reducing the confinement of light inside the light emitting element caused by the difference in refractive index between the light emitting element and its external medium.
発光素子の光取り出し効率を向上させるため、p型半導体上に透明電極を設ける場合、従来はNi/Au等からなる金属透明電極が使用されていたが、最近ではITO等の透光性導電酸化膜からなる電極が使用されている。Ni/Au等の金属透明電極がITO等の透光性導電酸化膜からなる電極に置き替わった理由の一つとして、透光性導電酸化膜を用いることによって発光の吸収を低減できることが挙げられる。 In order to improve the light extraction efficiency of the light emitting element, when a transparent electrode is provided on a p-type semiconductor, a metal transparent electrode made of Ni / Au or the like has been conventionally used. An electrode made of a film is used. One of the reasons why a metal transparent electrode such as Ni / Au is replaced with an electrode made of a light-transmitting conductive oxide film such as ITO is that the absorption of light emission can be reduced by using the light-transmitting conductive oxide film. .
また、発光素子の内部への光の閉じ込めを低減させる方法としては、発光素子の光取り出し面に凹凸を形成する技術が挙げられる(例えば、特許文献1参照)。
しかしながら、機械的加工あるいは化学的加工により光取り出し面に凹凸を形成した発光素子では、光取り出し面に加工を施すことにより半導体層に負荷を掛けることになり、発光層にダメージを残してしまう。また、光取り出し面に凹凸が形成されるような条件で半導体層を成長した発光素子では、半導体層の結晶性が劣化してしまうため、発光層が欠陥を含んだものになる。このため、光取り出し面に凹凸を形成した場合、光取り出し効率は向上するものの、内部量子効率が低下してしまい、発光強度を増加させることができないという問題がある。
In addition, as a method for reducing the confinement of light inside the light emitting element, there is a technique of forming irregularities on the light extraction surface of the light emitting element (for example, see Patent Document 1).
However, in a light-emitting element in which unevenness is formed on the light extraction surface by mechanical processing or chemical processing, a load is applied to the semiconductor layer by processing the light extraction surface, leaving damage to the light-emitting layer. In addition, in a light-emitting element in which a semiconductor layer is grown under conditions where unevenness is formed on the light extraction surface, the crystallinity of the semiconductor layer is deteriorated, so that the light-emitting layer includes a defect. For this reason, when unevenness is formed on the light extraction surface, although the light extraction efficiency is improved, there is a problem that the internal quantum efficiency is lowered and the emission intensity cannot be increased.
そこで、光取り出し面に凹凸を形成するのではなく、サファイア基板の表面に凹凸を形成し、その上にIII族窒化物半導体層を成長させる方法が提案されている(例えば、特許文献2参照)。この方法では、サファイア基板とIII族窒化物半導体層との界面が凹凸となり、サファイア基板とIII族窒化物半導体層との屈折率の違いによる界面での光の乱反射により、発光素子の内部への光の閉じ込めを低減させることができ、光取り出し効率を向上させることができる。
しかしながら、サファイア基板の表面に凹凸を形成し、その上に単結晶のIII族窒化物半導体層をエピタキシャル成長させる場合、表面が平坦で結晶性に優れたIII族窒化物半導体層を成長させることが難しいという問題があった。
例えば、サファイア基板のC面上に凸部を形成し、その上に単結晶のGaNを含むIII族窒化物半導体層をエピタキシャル成長させた場合、凸部の頂部に位置するC面から成長した半導体層と、凸部の基部周辺に位置するC面から成長した半導体層とが合体した部分に転位などの結晶欠陥が発生しやすく、結晶性に優れた半導体層を成長させることは困難であった。
However, when the surface of the sapphire substrate is uneven, and a single crystal group III nitride semiconductor layer is epitaxially grown thereon, it is difficult to grow a group III nitride semiconductor layer having a flat surface and excellent crystallinity. There was a problem.
For example, when a convex portion is formed on the C surface of a sapphire substrate and a group III nitride semiconductor layer containing single-crystal GaN is epitaxially grown thereon, a semiconductor layer grown from the C surface located at the top of the convex portion It is difficult to grow a semiconductor layer having excellent crystallinity because crystal defects such as dislocations are likely to occur at a portion where the semiconductor layer grown from the C plane located around the base of the convex portion is combined.
そして、基板上に成長される単結晶のIII族窒化物半導体層の結晶性は、そのIII族窒化物半導体層の上に積層されるn型層、発光層、p型層からなるLED構造を構成する半導体層の結晶性に影響を及ぼす。このため、基板上に成長された単結晶のIII族窒化物半導体層の結晶性が良好でないと、LED構造の結晶性も劣ったものになる。その結果、サファイア基板の表面に凹凸を形成した場合、発光素子の光取り出し効率は向上するものの、内部量子効率が低下したり、LEDのリーク電流が増大したりする場合があった。 The crystallinity of the single-crystal group III nitride semiconductor layer grown on the substrate has an LED structure composed of an n-type layer, a light-emitting layer, and a p-type layer stacked on the group III nitride semiconductor layer. Affects the crystallinity of the semiconductor layer. For this reason, if the crystallinity of the single crystal group III nitride semiconductor layer grown on the substrate is not good, the crystallinity of the LED structure will be poor. As a result, when unevenness is formed on the surface of the sapphire substrate, the light extraction efficiency of the light emitting element is improved, but the internal quantum efficiency may be reduced or the leakage current of the LED may be increased.
本発明は上記課題に鑑みてなされたものであり、内部量子効率および光取り出し効率に優れた発光素子の形成に好適に使用できる結晶性に優れたIII族窒化物半導体層の得られるIII族窒化物半導体層の製造方法を提供することを目的とする。
また、上記の製造方法によって製造されたIII族窒化物半導体層上にLED構造が形成されている、内部量子効率および光取り出し効率に優れ、しかもリークの少ないIII族窒化物半導体発光素子を提供することを目的とする。
さらに、上記のIII族窒化物半導体発光素子が用いられてなるランプを提供することを目的とする。
The present invention has been made in view of the above problems, and a group III nitride that provides a group III nitride semiconductor layer having excellent crystallinity that can be suitably used for forming a light emitting device having excellent internal quantum efficiency and light extraction efficiency. An object of the present invention is to provide a method for manufacturing a physical semiconductor layer.
Also provided is a group III nitride semiconductor light-emitting device in which an LED structure is formed on a group III nitride semiconductor layer manufactured by the above manufacturing method, which is excellent in internal quantum efficiency and light extraction efficiency and has little leakage. For the purpose.
Furthermore, it aims at providing the lamp | ramp which uses said group III nitride semiconductor light-emitting device.
本発明者は、上記問題を解決するために鋭意検討した結果、本発明を完成した。即ち、本発明は以下に関する。 As a result of intensive studies to solve the above problems, the present inventor has completed the present invention. That is, the present invention relates to the following.
(1)基板上に単結晶のIII族窒化物半導体層を形成するIII族窒化物半導体層の製造方法において、基板の(0001)C面上に前記C面に非平行の表面からなる複数の凸部を形成することにより、前記基板上に前記C面からなる平面と前記凸部とからなる上面を形成する基板加工工程と、前記上面上に前記III族窒化物半導体層をエピタキシャル成長させて、前記凸部を前記III族窒化物半導体層で埋めるエピ工程とを備えることを特徴とするIII族窒化物半導体層の製造方法。
(2)前記凸部は、基部幅が0.05〜5μm、高さが0.05〜5μm、かつ高さが基部幅の1/4以上のものであって、隣接する前記凸部間の間隔が前記基部幅の0.5〜5倍のものであることを特徴とする(1)に記載のIII族窒化物半導体層の製造方法。
(1) In a method for manufacturing a group III nitride semiconductor layer, in which a single crystal group III nitride semiconductor layer is formed on a substrate, a plurality of surfaces each having a surface non-parallel to the C plane on the (0001) C plane of the substrate By forming a convex portion, a substrate processing step of forming an upper surface consisting of the C plane and the convex portion on the substrate, and epitaxially growing the group III nitride semiconductor layer on the upper surface, An epitaxial process of filling the convex portion with the group III nitride semiconductor layer. A method for producing a group III nitride semiconductor layer, comprising:
(2) The convex portion has a base width of 0.05 to 5 μm, a height of 0.05 to 5 μm, and a height that is ¼ or more of the base width, and between the adjacent convex portions. The method for producing a group III nitride semiconductor layer according to (1), wherein the interval is 0.5 to 5 times the base width.
(3)前記凸部が上部に向かって徐々に外形が小さくなる形状であることを特徴とする(1)または(2)に記載のIII族窒化物半導体層の製造方法。
(4)前記凸部が略円錐状ないし略多角錐状であることを特徴とする(1)ないし(3)のいずれかに記載のIII族窒化物半導体層の製造方法。
(5)前記基板がサファイア基板であることを特徴とする(1)ないし(4)のいずれかに記載のIII族窒化物半導体層の製造方法。
(6)前記基板加工工程の後、前記エピ工程の前に、前記上面上に多結晶のAlxGa1−xN(0≦x≦1)からなる厚さ0.01〜0.5μmのバッファ層をスパッタ法により積層するバッファ層形成工程を備えることを特徴とする(1)ないし(5)のいずれかに記載のIII族窒化物半導体層の製造方法。
(7)前記基板加工工程の後、前記エピ工程の前に、前記上面上に単結晶構造を有するAlxGa1−xN(0≦x≦1)からなる厚さ0.01〜0.5μmのバッファ層をスパッタ法により積層するバッファ層形成工程を備えることを特徴とする(1)ないし(5)のいずれかに記載のIII族窒化物半導体層の製造方法。
(3) The method for producing a group III nitride semiconductor layer according to (1) or (2), wherein the convex portion has a shape in which an outer shape gradually decreases toward an upper portion.
(4) The method for producing a group III nitride semiconductor layer according to any one of (1) to (3), wherein the convex portion has a substantially conical shape or a substantially polygonal pyramid shape.
(5) The method for producing a group III nitride semiconductor layer according to any one of (1) to (4), wherein the substrate is a sapphire substrate.
(6) After the substrate processing step and before the epi step, the upper surface has a thickness of 0.01 to 0.5 μm made of polycrystalline Al x Ga 1-x N (0 ≦ x ≦ 1). The method for producing a group III nitride semiconductor layer according to any one of (1) to (5), further comprising a buffer layer forming step of laminating the buffer layer by a sputtering method.
(7) After the substrate processing step and before the epi step, a thickness of 0.01 to 0. 1 consisting of Al x Ga 1-x N (0 ≦ x ≦ 1) having a single crystal structure on the upper surface. The method for producing a group III nitride semiconductor layer according to any one of (1) to (5), further comprising a buffer layer forming step of laminating a 5 μm buffer layer by sputtering.
(8)基板上に形成された単結晶のIII族窒化物半導体層上にLED構造が形成されているIII族窒化物半導体発光素子であって、前記基板は、前記C面からなる平面と、前記C面に非平行の表面からなる複数の凸部とからなる上面を有するものであり、III族窒化物半導体層は、前記上面上に前記凸部を埋める前記III族窒化物半導体層をエピタキシャル成長させて形成されたものであることを特徴とするIII族窒化物半導体発光素子。 (8) A group III nitride semiconductor light-emitting device in which an LED structure is formed on a single-crystal group III nitride semiconductor layer formed on a substrate, wherein the substrate is a plane composed of the C plane; The group III nitride semiconductor layer has an upper surface composed of a plurality of convex portions that are non-parallel to the C-plane, and the group III nitride semiconductor layer is epitaxially grown on the upper surface to fill the convex portions. A group III nitride semiconductor light-emitting device characterized by being formed.
(9)前記凸部は、基部幅が0.05〜5μm、高さが0.05〜5μm、かつ高さが基部幅の1/4以上のものであって、隣接する前記凸部間の間隔が前記基部幅の0.5〜5倍のものであることを特徴とする(8)に記載のIII族窒化物半導体発光素子。
(10)前記凸部が上部に向かって徐々に外形が小さくなる形状であることを特徴とする(8)または(9)に記載のIII族窒化物半導体発光素子。
(11)前記凸部が略円錐状ないし略多角錐状であることを特徴とする(8)ないし(10)のいずれかに記載のIII族窒化物半導体発光素子。
(12)前記基板がサファイア基板であることを特徴とする(8)ないし(11)のいずれかに記載のIII族窒化物半導体発光素子。
(13)前記基板加工工程の後、前記エピ工程の前に、前記上面上に多結晶のAlxGa1−xN(0≦x≦1)からなる厚さ0.01〜0.5μmのバッファ層をスパッタ法により積層するバッファ層形成工程を備えることを特徴とする(8)ないし(12)のいずれかに記載のIII族窒化物半導体発光素子。
(14)前記基板加工工程の後、前記エピ工程の前に、前記上面上に単結晶構造を有するAlxGa1−xN(0≦x≦1)からなる厚さ0.01〜0.5μmのバッファ層をスパッタ法により積層するバッファ層形成工程を備えることを特徴とする(8)ないし(12)のいずれかに記載のIII族窒化物半導体発光素子。
(15)前記LED構造が、III族窒化物半導体から各々なるn型層と発光層とp型層とを有することを特徴とする(8)ないし(14)のいずれかに記載のIII族窒化物半導体発光素子。
(16)前記n型層にnクラッド層が備えられているとともに、前記p型層にはpクラッド層が備えられており、前記nクラッド層及び/又は前記pクラッド層が、少なくとも超格子構造を含むことを特徴とする(15)に記載のIII族窒化物半導体発光素子。
(9) The convex portion has a base width of 0.05 to 5 μm, a height of 0.05 to 5 μm, and a height that is ¼ or more of the base width, and between the adjacent convex portions. The group III nitride semiconductor light-emitting device according to (8), wherein the interval is 0.5 to 5 times the base width.
(10) The group III nitride semiconductor light-emitting device according to (8) or (9), wherein the convex portion has a shape whose outer shape gradually decreases toward the top.
(11) The group III nitride semiconductor light-emitting device according to any one of (8) to (10), wherein the convex portion has a substantially conical shape or a substantially polygonal pyramid shape.
(12) The group III nitride semiconductor light-emitting device according to any one of (8) to (11), wherein the substrate is a sapphire substrate.
(13) After the substrate processing step and before the epi step, the upper surface has a thickness of 0.01 to 0.5 μm made of polycrystalline Al x Ga 1-x N (0 ≦ x ≦ 1). The group III nitride semiconductor light-emitting device according to any one of (8) to (12), further comprising a buffer layer forming step of stacking the buffer layer by a sputtering method.
(14) After the substrate processing step and before the epi step, a thickness of 0.01 to 0. 1 consisting of Al x Ga 1-x N (0 ≦ x ≦ 1) having a single crystal structure on the upper surface. The group III nitride semiconductor light-emitting device according to any one of (8) to (12), further comprising a buffer layer forming step of stacking a 5 μm buffer layer by a sputtering method.
(15) The group III nitride according to any one of (8) to (14), wherein the LED structure includes an n-type layer, a light emitting layer, and a p-type layer each made of a group III nitride semiconductor. Semiconductor light emitting device.
(16) The n-type layer includes an n-cladding layer, and the p-type layer includes a p-cladding layer, and the n-cladding layer and / or the p-cladding layer has at least a superlattice structure. The group III nitride semiconductor light-emitting device according to (15), comprising:
(17)(8)ないし(16)のいずれかに記載のIII族窒化物半導体発光素子が用いられてなることを特徴とするランプ。 (17) A lamp comprising the group III nitride semiconductor light-emitting device according to any one of (8) to (16).
本発明のIII族窒化物半導体層の製造方法は、基板の(0001)C面上に前記C面に非平行の表面からなる複数の凸部を形成することにより、前記基板上に前記C面からなる平面と前記凸部とからなる上面を形成する基板加工工程を備えているので、上面上に前記III族窒化物半導体層をエピタキシャル成長させて、前記凸部を前記III族窒化物半導体層で埋めるエピ工程を行なうことにより、内部量子効率および光取り出し効率に優れた発光素子の形成に好適に使用できる結晶性に優れたIII族窒化物半導体層が得られる。 In the method for producing a group III nitride semiconductor layer according to the present invention, a plurality of convex portions each having a surface non-parallel to the C plane are formed on the (0001) C plane of the substrate, whereby the C plane is formed on the substrate. A substrate processing step of forming an upper surface composed of a flat surface and the convex portion, so that the group III nitride semiconductor layer is epitaxially grown on the upper surface, and the convex portion is formed of the group III nitride semiconductor layer. By performing the filling epi step, a group III nitride semiconductor layer having excellent crystallinity that can be suitably used for forming a light emitting device having excellent internal quantum efficiency and light extraction efficiency can be obtained.
また、本発明のIII族窒化物半導体発光素子では、基板が、前記C面からなる平面と、前記C面に非平行の表面からなる複数の凸部とからなる上面を有するものであり、III族窒化物半導体層が、前記上面上に前記凸部を埋める前記III族窒化物半導体層をエピタキシャル成長させて形成されたものであるので、基板とIII族窒化物半導体層との界面が凹凸とされており、界面での光の乱反射により発光素子の内部への光の閉じ込めが低減されるため、光取り出し効率に優れたものとなる。
しかも、本発明のIII族窒化物半導体発光素子は、LED構造の結晶性に優れたものとなるので、内部量子効率の低下を防ぎリーク電流を低減することができ、出力が高く電気特性に優れた発光素子となる。
さらに、本発明においては、nクラッド層及び/又はpクラッド層を超格子構造を含んだ層構成にすることで、出力が格段に向上し、電気特性の優れた発光素子とすることができる。
さらに、本発明のランプは、本発明のIII族窒化物半導体発光素子が用いられてなるものであるので、発光特性に優れたものとなる。
In the group III nitride semiconductor light-emitting device of the present invention, the substrate has a top surface composed of a plane composed of the C plane and a plurality of convex portions composed of a surface non-parallel to the C plane. Since the group nitride semiconductor layer is formed by epitaxially growing the group III nitride semiconductor layer filling the protrusion on the upper surface, the interface between the substrate and the group III nitride semiconductor layer is uneven. In addition, light confinement inside the light-emitting element is reduced due to irregular reflection of light at the interface, so that the light extraction efficiency is excellent.
In addition, the group III nitride semiconductor light-emitting device of the present invention has excellent LED crystallinity, so it can prevent a decrease in internal quantum efficiency, reduce leakage current, and has high output and excellent electrical characteristics. It becomes a light emitting element.
Furthermore, in the present invention, the n clad layer and / or the p clad layer are configured to include a superlattice structure, whereby the output is remarkably improved and a light emitting device having excellent electrical characteristics can be obtained.
Furthermore, since the lamp of the present invention uses the group III nitride semiconductor light-emitting device of the present invention, the lamp has excellent light emission characteristics.
以下、本発明に係るIII族窒化物半導体層の製造方法、III族窒化物半導体発光素子、並びにランプの一実施形態について、図面を適宜参照して説明する。
図1は、本発明のIII族窒化物半導体層の製造方法の一例を説明するための図であって、本発明の製造方法を用いて、基板の表面上に、バッファ層と単結晶のIII族窒化物半導体層とが形成された積層構造を示した断面図である。図1において符号101は基板を示し、符号102はバッファ層を示し、符号103はIII族窒化物半導体層を示している。
Hereinafter, an embodiment of a method for producing a group III nitride semiconductor layer, a group III nitride semiconductor light emitting device, and a lamp according to the present invention will be described with reference to the drawings as appropriate.
FIG. 1 is a diagram for explaining an example of a method for producing a group III nitride semiconductor layer according to the present invention. A buffer layer and a single crystal III are formed on the surface of a substrate using the method according to the present invention. It is sectional drawing which showed the laminated structure in which the group nitride semiconductor layer was formed. In FIG. 1,
[III族窒化物半導体層の製造方法]
(基板加工工程)
図2は、図1に示す積層構造を製造する工程の一例を説明するための図であって、本実施形態の基板加工工程の終了した基板を示した斜視図である。
基板加工工程では、基板の(0001)C面上にC面に非平行の表面からなる複数の凸部を形成することにより、図1および図2に示すように、基板101上にC面からなる平面11と凸部12とからなる上面10を形成する。基板加工工程においては、基板101上における凸部12の平面配置を規定するマスクを形成するパターニング工程と、パターニング工程によって形成されたマスクを使って基板101をエッチングして凸部12を形成するエッチング工程とを行なう。
[Method for Producing Group III Nitride Semiconductor Layer]
(Substrate processing process)
FIG. 2 is a diagram for explaining an example of a process for manufacturing the laminated structure shown in FIG. 1, and is a perspective view showing a substrate after the substrate processing process of the present embodiment is completed.
In the substrate processing step, by forming a plurality of convex portions having a surface non-parallel to the C surface on the (0001) C surface of the substrate, as shown in FIG. 1 and FIG. An
本実施形態において、複数の凸部12の形成される基板101としては、(0001)C面を表面とするサファイア単結晶のウェーハが用いられる。ここで(0001)C面を表面とする基板には、基板の面方位に(0001)方向から±3°の範囲でオフ角が付与された基板も含まれる。また、C面に非平行の表面とは、(0001)C面から±3°の範囲と平行な表面のない表面であることを意味する。
In the present embodiment, a sapphire single crystal wafer having a (0001) C plane as the surface is used as the
パターニング工程は、一般的なフォトリソグラフィー法で行なうことができる。基板加工工程において形成する凸部12の基部12aの基部幅d1は5μm以下であることが好ましいため、基板101の表面全面を均一にパターニングするためには、フォトリソグラフィー法のうちステッパー露光法を用いるのが好ましい。しかし、1μm以下の基部幅d1の凸部12のパターンを形成させるためには、高価なステッパー装置が必要となり高コストとなる。そのため、1μm以下の凸部幅d1のパターンを形成させる場合には、光ディスクの分野で使用されているレーザー露光法、もしくはナノインプリント法を用いることが好ましい。
The patterning step can be performed by a general photolithography method. Since the base width d 1 of the
エッチング工程において基板101をエッチングする方法としては、ドライエッチング法やウェットエッチング法が挙げられる。エッチング方法としてウェットエッチング法を用いる場合、基板101の結晶面が露出されるため、C面に非平行の表面12cからなる凸部12を形成することが難しい。このため、ドライエッチング法を用いることが好ましい。
Examples of the method for etching the
C面に非平行の表面12cからなる凸部12は、上述したパターニング工程で形成されたマスクが消失するまで基板101をドライエッチングする方法より形成させることが出来る。より具体的には、例えば、基板101上にレジストを形成し、所定の形状にパターニングした後、例えばオーブンを用いて110℃で30分の熱処理を行なうポストベークを行って、レジストの側面をテーパ状とする。次いで、横方向のエッチングを促進させる所定の条件でレジストが消失するまでドライエッチングを行なう方法によって形成できる。
The
また、C面に非平行の表面12cからなる凸部12は、マスクを使って基板をドライエッチングした後、再度マスクを剥離して基板101をドライエッチングする方法によっても形成させることが出来る。より具体的には、例えば、基板101上にレジストを形成し、所定の形状にパターニングした後、例えばオーブンを用いて110℃で30分の熱処理を行なうポストベークを行って、レジストの側面をテーパ状とする。次いで、横方向のエッチングを促進させる所定の条件でドライエッチングを行ない、レジストが消失する前にドライエッチングを中断する。その後、レジストを剥離してドライエッチングを再開し、所定量エッチングを行なう方法によって形成できる。この方法で形成された凸部12は、高さの面内均一性に優れたものとなる。
Further, the
また、エッチング方法としてウェットエッチング法を用いる場合、ドライエッチング法と組み合わせることにより、C面に非平行の表面12cからなる凸部12を形成できる。
例えば、基板101がサファイア単結晶からなるものである場合、例えば、250℃以上の高温とした燐酸と硫酸との混酸などの酸を用いることによりウェットエッチングすることができる。
ウェットエッチング法とドライエッチング法と組み合わせる方法としては、例えば、マスクが消失するまで基板101をドライエッチングした後、高温の酸を用いて所定量ウェットエッチングする方法によって形成できる。このような方法を用いて凸部12を形成することにより、凸部12の側面を構成する斜面に結晶面が露出され、再現性よく凸部12の斜面の角度を形成できる。また、表面11にきれいな結晶面を再現性よく露出させることができる。
また、ウェットエッチング法とドライエッチング法と組み合わせる方法としては、上記の方法の他、マスクとしてSiO2などの酸に耐性のある材料からなるマスクを形成してウェットエッチングを行なった後、マスクを剥離し、横方向のエッチングを促進させる所定の条件でドライエッチングを行なう方法によっても形成できる。この方法で形成された凸部12は、高さの面内均一性に優れたものとなる。また、この方法を用いて凸部12を形成した場合も、再現性よく凸部12の側面を構成する斜面の角度を形成できる。
Further, when the wet etching method is used as the etching method, the
For example, when the
As a method of combining the wet etching method and the dry etching method, for example, the
As a method of combining the wet etching method and the dry etching method, in addition to the above method, a mask made of a material resistant to acids such as SiO 2 is formed as a mask, and after performing wet etching, the mask is peeled off. However, it can also be formed by a method of performing dry etching under a predetermined condition that promotes lateral etching. The
なお、本実施形態おいては、凸部を形成するためにエッチングする方法を行なう場合を例に挙げて説明したが、本発明は上記方法に限定されるものではない。例えば、基板上に凸部となる材料を堆積させることにより凸部を形成してもよい。基板上に凸部となる材料を堆積させる方法としては、スパッタ法、蒸着法、CVD法などを使用できる。また、凸部となる材料としては、基板とほぼ同等の屈折率を有する材料を用いることが好ましく、サファイア基板に対しては、Al2O3、SiN、SiO2等を用いることができる。 In the present embodiment, the case of performing the etching method for forming the convex portion has been described as an example, but the present invention is not limited to the above method. For example, the convex portion may be formed by depositing a material that becomes the convex portion on the substrate. As a method for depositing a material to be a convex portion on the substrate, a sputtering method, a vapor deposition method, a CVD method, or the like can be used. The material which is convex portion, it is preferable to use a material having substantially the same refractive index as the substrate, for a sapphire substrate can be used Al 2 O 3, SiN, and SiO 2.
(基板形状)
基板加工工程の終了した基板101の上面10には、図2に示すように、複数の凸部12が形成されている。そして、図2に示すように、基板101の上面10において凸部12の形成されていない部分は、(0001)C面からなる平面11とされている。従って、図1および図2に示すように、基板101の上面10は、(0001)C面からなる平面11と、複数の凸部12とから構成されている。
(Substrate shape)
A plurality of
凸部12は、図1および図2に示すように、C面に非平行の表面12cからなるものであり、表面12cに(0001)C面が現れていないものである。図1および図2に示す凸部12は、基部12aの平面形状が略円形であり、上部に向かって徐々に外形が小さくなる形状とされており、側面12bが外側に向かって湾曲したお椀状(半球状)の形状とされている。また、凸部12の平面配置は、図1および図2に示すように、碁盤目状に等間隔に配置されている。
As shown in FIGS. 1 and 2, the
また、図1および図2に示す凸部12は、基部幅d1が0.05〜5μm、高さhが0.05〜5μm、かつ高さhが基部幅d1の1/4以上のものであって、隣接する凸部12間の間隔d2が基部幅d1の0.5〜5倍とされている。ここで、凸部12の基部幅d1とは凸部12の底辺(基部12a)における最大幅の長さのことをいう。また、隣接する凸部12の間隔d2とは、最近接した凸部12の基部12aの縁の間の距離をいう。
1 and 2 has a base width d 1 of 0.05 to 5 μm, a height h of 0.05 to 5 μm, and a height h of 1/4 or more of the base width d 1 . In other words, the distance d 2 between the adjacent
隣接する凸部12間の間隔d2は、基部幅d1の0.5〜5倍とされることが好ましい。凸部12間の間隔d2が基部幅d1の0.5倍未満であると、III族窒化物半導体層103をエピタキシャル成長させる際に、C面からなる平面11上からの結晶成長が促進され難くなり、凸部12をIII族窒化物半導体層103で完全に埋め込むことが難しくなるし、III族窒化物半導体層103の表面103aの平坦性が十分に得られない場合がある。したがって、凸部12を埋めるIII族窒化物半導体層103上にLED構造となる半導体層の結晶を形成した場合、LED構造を構成する半導体層の結晶は、当然にピットが多く形成されることとなり、形成されるIII族窒化物半導体発光素子の出力や電気特性等の悪化につながってしまう。また、凸部12間の間隔d2が基部幅d1の5倍を超えると、基板101を用いてIII族窒化物半導体発光素子を形成した場合に、基板101と、基板101上に形成されたIII族窒化物半導体層との界面での光の乱反射の機会が減少し、光の取り出し効率を十分に向上させることができなくなる恐れがある。
Distance d 2 between the
基部幅d1は0.05〜5μmとされることが好ましい。基部幅d1が0.05μm未満であると、基板101を用いてIII族窒化物半導体発光素子を形成した場合に、光を乱反射させる効果が十分に得られない恐れがある。また、基部幅d1が5μmを超えると、凸部12を埋めてIII族窒化物半導体層103をエピタキシャル成長させることが困難になる。
The base width d 1 is preferably 0.05 to 5 μm. If the base width d 1 is less than 0.05 μm, when a group III nitride semiconductor light emitting device is formed using the
凸部12の高さhは0.05〜5μmとされることが好ましい。凸部12の高さhが0.05μm未満であると、基板101を用いてIII族窒化物半導体発光素子を形成した場合に、光を乱反射させる効果が十分に得られない恐れがある。また、凸部12の高さhが5μmを超えると、凸部12を埋めてIII族窒化物半導体層103をエピタキシャル成長することが困難になり、III族窒化物半導体層103の表面103aの平坦性が十分に得られない場合がある。
The height h of the
また、凸部12の高さhは基部幅d1の1/4以上とされることが好ましい。凸部12の高さhが基部幅d1の1/4未満であると、基板101を用いてIII族窒化物半導体発光素子を形成した場合における光を乱反射させる効果や、光の取り出し効率を向上させる効果が十分に得られない恐れがある。
The height h of the
なお、凸部12の形状は、図2に示す例に限定されるものではなく、C面に非平行の表面からなるものであれば、いかなる形状であってもよい。例えば、基部の平面形状が略多角形であり、上部に向かって徐々に外形が小さくなる形状とされており、側面12が外側に向かって湾曲している形状であってもよい。また、側面が上部に向かって徐々に外形が小さくなる斜面からなる略円錐状や略多角錐状とされていてもよい。また、側面の傾斜角度が2段階的変化する形状であってもよい。
また、凸部12の平面配置も、図2に示す例に限定されるものではなく、等間隔であってもよいし、等間隔でなくてもよい。また、凸部12の平面配置は、四角形状であってもよいし、三角形状であってもよいし、ランダムであってもよい。
In addition, the shape of the
Further, the planar arrangement of the
(基板材料)
本実施形態の発光素子において、上述したような基板101に用いることができる材料としては、III族窒化物化合物半導体結晶が表面にエピタキシャル成長される基板材料であれば、特に限定されず、各種材料を選択して用いることができる。例えば、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。
また、上記基板材料の中でも、特に、サファイアを用いることが好ましく、サファイア基板のc面上に中間層(バッファ層)102が形成されていることが望ましい。
(Substrate material)
In the light emitting device of this embodiment, the material that can be used for the
Of the above substrate materials, sapphire is particularly preferably used, and it is desirable that an intermediate layer (buffer layer) 102 be formed on the c-plane of the sapphire substrate.
なお、上記基板材料の内、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板等を用い、アンモニアを使用せずに中間層102を成膜するとともに、アンモニアを使用する方法で後述のn型半導体層104を構成する下地層103を成膜した場合には、中間層102がコート層としても作用するので、基板101の化学的な変質を防ぐ点で効果的である。
また、中間層102をスパッタ法により形成した場合、基板101の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料からなる基板101を用いた場合でも、基板101にダメージを与えることなく基板上への各層の成膜が可能である。
Of the above-mentioned substrate materials, an oxide substrate or a metal substrate that is known to cause chemical modification by contact with ammonia at a high temperature is used, and the
Further, when the
(バッファ層形成工程)
本実施形態では、基板加工工程の後、エピ工程の前に、基板101の上面10上に図1に示すバッファ層102を積層する。
バッファ層102は、多結晶のAlxGa1−xN(0≦x≦1)からなるものが好ましく、単結晶のAlxGa1−xN(0≦x≦1)のものがより好ましい。
バッファ層102は、上述のように、例えば、多結晶のAlxGa1−xN(0≦x≦1)からなる厚さ0.01〜0.5μmのものとすることができる。バッファ層102の厚みが0.01μm未満であると、バッファ層102により基板101とIII族窒化物半導体層103との格子定数の違い緩和する効果が十分に得られない場合がある。また、バッファ層102の厚みが0.5μmを超えると、バッファ層102としての機能には変化が無いのにも関わらず、バッファ層102の成膜処理時間が長くなり、生産性が低下する虞がある。
(Buffer layer forming process)
In the present embodiment, the
As described above, the
バッファ層102は、基板101とIII族窒化物半導体層103との格子定数の違いを緩和し、基板101の(0001)C面上にC軸配向した単結晶層の形成を容易にする働きがある。したがって、バッファ層102の上に単結晶のIII族窒化物半導体層103を積層すると、より一層結晶性の良いIII族窒化物半導体層103が積層できる。なお、本発明においては、バッファ層形成工程を行なうことが好ましいが、行なわなくても良い。
The
バッファ層102は、III族窒化物半導体からなる六方晶系の結晶構造を持つものである。バッファ層102をなすIII族窒化物半導体の結晶は、単結晶構造を有するものであることが好ましい。III族窒化物半導体の結晶は、成長条件を制御することにより、上方向だけでなく、面内方向にも成長して単結晶構造を形成する。このため、バッファ層102の成膜条件を制御することにより、単結晶構造のIII族窒化物半導体の結晶からなるバッファ層102とすることができる。このような単結晶構造を有するバッファ層102を基板101上に成膜した場合、バッファ層102のバッファ機能が有効に作用するため、その上に成膜されたIII族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
The
また、バッファ層102をなすIII族窒化物半導体の結晶は、成膜条件をコントロールすることにより、六角柱を基本とした集合組織からなる柱状結晶(多結晶)とすることも可能である。なお、ここでの集合組織からなる柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。
Further, the group III nitride semiconductor crystal forming the
バッファ層102を基板101の上面10上に形成する場合、基板101に前処理を施してからバッファ層102を形成することが望ましい。
前処理としては、例えば、スパッタ装置のチャンバ内に基板101を配置し、バッファ層102を形成する前にスパッタするなどの方法によって行うことができる。具体的には、チャンバ内において、基板101をArやN2のプラズマ中に曝す事によって上面10を洗浄する前処理を行なうことができる。ArガスやN2ガスなどのプラズマを基板101の上面10に作用させることで、基板101の上面10に付着した有機物や酸化物を除去することができる。この場合、ターゲットにパワーを印加せずに、基板101とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板101に作用する。
In the case where the
The pretreatment can be performed by, for example, a method in which the
また、基板101への前処理は、N+、(N2)+などのイオン成分と、Nラジカル、N2ラジカルなどの電荷を持たないラジカル成分とが混合された雰囲気で行なわれるプラズマ処理で行なうことが好ましい。
ここで、基板の表面から有機物や酸化物等のコンタミを除去する際、例えば、イオン成分等を単独で基板表面に供給した場合には、エネルギーが強すぎて基板表面にダメージを与えてしまい、基板上に成長させる結晶の品質を低下させてしまうという問題がある。
本実施形態においては、基板101への前処理を、上述のようなイオン成分とラジカル成分とが混合された雰囲気で行なわれるプラズマ処理を用いた方法とし、基板101に適度なエネルギーを持つ反応種を作用させることにより、基板101表面にダメージを与えずにコンタミ等の除去を行なうことが可能となる。このような効果が得られるメカニズムとしては、イオン成分の割合が少ないプラズマを用いることで基板101表面に与えるダメージが抑制されることと、基板101表面にプラズマを作用させることによって効果的にコンタミを除去できること等が考えられる。
In addition, the pretreatment of the
Here, when removing contaminants such as organic substances and oxides from the surface of the substrate, for example, when an ionic component or the like is supplied to the substrate surface alone, the energy is too strong and the substrate surface is damaged, There is a problem that the quality of the crystal grown on the substrate is lowered.
In the present embodiment, the pretreatment for the
基板101に前処理を行なった後、基板101上に、スパッタ法によってバッファ層102を成膜する。スパッタ法によって、単結晶構造を有するバッファ層102を形成する場合、チャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が50%〜100%、望ましくは75%となるようにすることが望ましい。
また、スパッタ法によって、柱状結晶(多結晶)有するバッファ層102を形成する場合、チャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が1%〜50%、望ましくは25%となるようにすることが望ましい。
After pretreatment of the
Further, when the
バッファ層102は、上述したスパッタ法だけでなく、MOCVD法で形成することが出来るが、基板101の上面10に凸部12が形成されているため、MOCVD法でバッファ層を形成すると上面10で原料ガスの流れが乱れてしまう。このため、MOCVD法で基板101の上面10に均一にバッファ層102を積層することは困難である。これに対し、スパッタ法は、原料粒子の直進性が高いので、上面10の形状に影響を受けずに均一なバッファ層102を積層することが可能である。従って、バッファ層102はスパッタ法で形成されることが好ましい。
The
(エピ工程)
本実施形態では、バッファ層形成工程の後、バッファ層102の形成された基板101の上面10上に、単結晶のIII族窒化物半導体層103をエピタキシャル成長させて、凸部12をIII族窒化物半導体層103で埋めるエピ工程を行なう。
III族窒化物半導体層103としては、AlxGayInzN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)が挙げられるが、AlxGa1−xN(0≦x<1)を用いると結晶性の良いIII族窒化物半導体103を形成できるため好ましい。
(Epi process)
In the present embodiment, after the buffer layer forming step, the single crystal group III
Examples of the group III
III族窒化物半導体層103の最大厚さHは、凸部12の高さhの2倍以上とすると、表面103aの平坦なIII族窒化物半導体層103が得られるため好ましい。III族窒化物半導体層103の最大厚さHが凸部12の高さhの2倍より小さいと、凸部12を埋め込んで成長したIII族窒化物半導体層103の表面103aの平坦性が不十分となり、III族窒化物半導体層103上にLED構造を積層した場合にLED構造を構成する結晶の結晶性が悪くなる場合がある。
It is preferable that the maximum thickness H of the group III
III族窒化物半導体層103の結晶性を良くするためには、III族窒化物半導体層103は不純物をドーピングしない方が望ましい。しかし、p型あるいはn型の導電性が必要な場合は、アクセプター不純物あるいはドナー不純物を添加することが出来る。
In order to improve the crystallinity of the group III
例えば、サファイア基板の表面に単結晶のIII族窒化物半導体層をエピタキシャル成長する場合、C面からはC軸方向に配向した単結晶がエピタキシャル成長しやすく、C面以外の表面上からは単結晶のエピタキシャル成長が生じにくい傾向がある。また、MOCVD法を用いてサファイア基板の表面に単結晶のIII族窒化物半導体層を成長させると、C面からは単結晶層がエピタキシャル成長するが、C面以外の表面上には単結晶層がエピタキシャル成長しない。したがって、III族窒化物半導体層103の成長は、MOCVD法により行なうことが好ましい。本実施形態において、バッファ層102の形成された基板101の上面10上に、MOCVD法により単結晶のIII族窒化物半導体層103をエピタキシャル成長させると、C面に非平行の表面12cからなる凸部12の表面12cからは結晶が成長せず、(0001)C面からなる平面11からのみC軸方向に配向した結晶がエピタキシャル成長する。
For example, when a single crystal group III nitride semiconductor layer is epitaxially grown on the surface of a sapphire substrate, a single crystal oriented in the C-axis direction is likely to be epitaxially grown from the C plane, and single crystal epitaxial growth is performed from a surface other than the C plane. There is a tendency that does not occur easily. Further, when a single crystal group III nitride semiconductor layer is grown on the surface of the sapphire substrate using MOCVD, the single crystal layer is epitaxially grown from the C plane, but the single crystal layer is formed on the surface other than the C plane. Does not grow epitaxially. Therefore, the group III
III族窒化物半導体層103をMOCVD法で積層する場合、キャリアガスとして水素(H2)または窒素(N3)、III族原料であるGa源としてトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、Al源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)、V族原料であるN源としてアンモニア(NH3)、ヒドラジン(N2H4)などが用いられる。また、ドーパントとしては、n型にはSi原料としてモノシラン(SiH4)またはジシラン(Si2H6)を、Ge原料としてゲルマンガス(GeH4)や、テトラメチルゲルマニウム((CH3)4Ge)やテトラエチルゲルマニウム((C2H5)4Ge)等の有機ゲルマニウム化合物を、p型にはMg原料としてシクロペンタジエニルマグネシウム(Cp2Mg)を利用できる。
When the group III
また、凸部12の形成された基板101は、凸部12の形成されていない基板と比較して、上面10にIII族窒化物半導体層103をMOCVD法でエピタキシャル成長した場合に、平坦性の良好なIII族窒化物半導体層103を積層することが困難である。また、凸部12の形成された基板101の上面10に積層されたIII族窒化物半導体層103は、結晶性を悪化させるC軸方向の傾き(チルト)やC軸のねじれ(ツイスト)等が生じやすい。
このため、凸部12の形成された基板101の上面10にIII族窒化物半導体層103をMOCVD法でエピタキシャル成長させる場合、十分な表面平坦性や良好な結晶性を得るために、以下に示す成長条件とすることが望ましい。
Further, the
For this reason, when the group III
(成長条件)
凸部12の形成された基板101の上面10にIII族窒化物半導体層103をMOCVD法でエピタキシャル成長させる場合、成長圧力および成長温度を以下に示す条件とすることが好ましい。成長圧力を低くし成長温度を高くすると、横方向の結晶成長が促進され、成長圧力を高くし成長温度を低くすると、ファセット成長モード(△形状)になる。また、成長初期の成長圧力を高くすると、X線ロッキングカーブの半値幅(XRC−FWHM)が小さくなり、結晶性が向上する傾向がある。
(Growth conditions)
When the group III
したがって、凸部12の形成された基板101の上面10にIII族窒化物半導体層103をMOCVD法でエピタキシャル成長させる場合、III族窒化物半導体層103の膜厚が2μm程度以上になるまで(前半)と、III族窒化物半導体層103を2μm程度以上積層した後(後半)とで成長圧力を2段階に変化させることが好ましい。
前半は、成長圧力を40kPa以上とすることが好ましく、60kPa程度とすることがより好ましい。成長圧力を40kPa以上とすると、ファセット成長モード(△形状)になり、転位が横方向に屈曲し、エピ表面に貫通しない。このため、成長圧力を高くすると、低転位化され、結晶性が良好となると推定される。また、成長圧力を40kPa未満とすると、結晶性が悪化し、X線ロッキングカーブの半値幅(XRC−FWHM)が大きくなるため好ましくない。
Therefore, when the group III
In the first half, the growth pressure is preferably 40 kPa or more, and more preferably about 60 kPa. When the growth pressure is set to 40 kPa or more, a facet growth mode (Δ shape) is set, dislocations bend in the lateral direction, and do not penetrate the epi surface. For this reason, when the growth pressure is increased, it is estimated that the dislocation is lowered and the crystallinity is improved. Further, if the growth pressure is less than 40 kPa, the crystallinity is deteriorated and the half width (XRC-FWHM) of the X-ray rocking curve is increased, which is not preferable.
しかし、成長圧力を40kPa以上とすると、エピタキシャル成長させたIII族窒化物半導体層103の表面にピットが発生しやすくなり、十分な表面平坦性が得られない場合がある。このため、成長圧力を40kPa以上とする場合、成長温度を1140℃以下とすることが好ましく、1120℃程度とすることがより好ましい。成長温度を1140℃以下とすることで、成長圧力を40kPa以上、好ましくは60kPa程度とした場合であっても、ピットの発生を十分に抑制できる。
However, if the growth pressure is 40 kPa or higher, pits are likely to be generated on the surface of the epitaxially grown group III
また、後半は、成長圧力を40kPa以下とすることが好ましく、20kPa程度とすることがより好ましい。後半に成長圧力を40kPa以下とすることで、横方向の結晶成長を促進することができ、表面平坦性に優れたIII族窒化物半導体層103が得られる。
In the latter half, the growth pressure is preferably 40 kPa or less, more preferably about 20 kPa. By setting the growth pressure to 40 kPa or less in the latter half, the crystal growth in the lateral direction can be promoted, and the group III
以上の工程により、図1に示す積層構造が得られる。
本実施形態のIII族窒化物半導体層の製造方法では、C面からなる平面11と、C面に非平行の表面12cからなる複数の凸部12とからなる上面10を形成する基板加工工程と、上面10上に凸部12を埋めるIII族窒化物半導体層103を成長させるエピ工程とを備えるので、III族窒化物半導体層103の結晶中に転位などの結晶欠陥が生じにくく、良好な結晶性を有するIII族窒化物半導体層103が形成できる。
Through the above steps, the laminated structure shown in FIG. 1 is obtained.
In the method for manufacturing a group III nitride semiconductor layer according to the present embodiment, a substrate processing step of forming a
ここで、例えば、凸部の表面にC面が存在する場合、凸部の形成された基板上に単結晶のIII族窒化物半導体層をエピタキシャル成長させると、凸部の表面に存在するC面と、凸部の形成されていない領域のC面とから結晶が成長することになる。この場合、凸部の表面から成長した結晶と、凸部の形成されていない領域から成長した結晶とが合体した部分に転位などの結晶欠陥が発生しやすく、結晶性の良好なIII族窒化物半導体層が得られにくい。ここで生じた結晶欠陥は、III族窒化物半導体層の上に、n型層、発光層、p型層からなるLED構造を形成した場合、LED構造を構成する半導体層の結晶に引き継がれ、発光素子を形成した場合における内部量子効率の低下やリーク電流の増大の原因となる。 Here, for example, when a C-plane exists on the surface of the convex portion, when a single crystal group III nitride semiconductor layer is epitaxially grown on the substrate on which the convex portion is formed, the C-plane existing on the surface of the convex portion Then, the crystal grows from the C plane of the region where the convex portion is not formed. In this case, a crystal defect such as dislocation is likely to occur in a portion where the crystal grown from the surface of the convex portion and the crystal grown from the region where the convex portion is not formed, and the group III nitride having good crystallinity It is difficult to obtain a semiconductor layer. When the LED structure consisting of an n-type layer, a light-emitting layer, and a p-type layer is formed on the group III nitride semiconductor layer, the crystal defects generated here are inherited by the crystal of the semiconductor layer constituting the LED structure, When a light emitting element is formed, it causes a decrease in internal quantum efficiency and an increase in leakage current.
しかし、本実施形態では、基板101上にC面に非平行の表面12cからなる凸部12を形成することにより、C面からなる平面11と凸部12とからなる上面10を形成するので、基板101の上面10にIII族窒化物半導体層103のエピタキシャル成長を行った場合、平面11からのみ結晶が成長することになる。従って、基板101の上面10に形成されるIII族窒化物半導体層103は、上面10上に凸部12を埋め込んでエピタキシャル成長し、結晶中に転位などの結晶欠陥を生じない。
However, in the present embodiment, by forming the
従って、本実施形態の製造方法により得られたIII族窒化物半導体層103の上に、III族窒化物半導体からなるn型層、発光層、p型層からなるLED構造を形成した場合、LED構造を構成する結晶の結晶性が良好となり、発光素子を形成した場合に、内部量子効率に優れ、リークの少ないものとなる。しかも、本実施形態では、基板101上に凸部12を形成するので、基板101とIII族窒化物半導体層との界面が凹凸とされることになり、図1に示す積層構造は、界面での光の乱反射により優れた光取り出し効率が得られる発光素子を実現可能なものとなる。
Accordingly, when an LED structure including an n-type layer made of a group III nitride semiconductor, a light emitting layer, and a p-type layer is formed on the group III
[III族窒化物半導体発光素子]
図3は、本発明のIII族窒化物半導体発光素子の一例を示した断面図である。図3に示すIII族窒化物半導体発光素子(以下、発光素子と略称することがある)1は、図1に示す積層構造のIII族窒化物半導体層103上にLED構造20が形成されてなるものである。また、図3において、符号107は正極ボンディングパッドを示し、符号108は負極ボンディングパッドを示している。また、図4は、図3に示す発光素子1の内、n型層104、発光層105及びp型層106を示す部分拡大断面図である。
[Group III nitride semiconductor light emitting device]
FIG. 3 is a cross-sectional view showing an example of a group III nitride semiconductor light emitting device of the present invention. A group III nitride semiconductor light-emitting device (hereinafter sometimes abbreviated as a light-emitting device) 1 shown in FIG. 3 has an LED structure 20 formed on a group III
本実施形態のIII族窒化物半導体発光素子1は、図3に示す例のように、一面電極型のものであり、上述したような基板101上に、中間層102と、III族元素としてGaを含有するIII族窒化物半導体からなるLED構造(III族窒化物半導体層)20とが形成されているものである。LED構造20は、図3に示すように、n型半導体層104、発光層105及びp型半導体層106の各層がこの順で積層されてなるものである。
The group III nitride semiconductor light-emitting device 1 of the present embodiment is of a single-sided electrode type as shown in the example shown in FIG. 3, and has an
(LED構造)
LED構造20は、III族窒化物半導体から各々なるn型層104と発光層105とp型層106とを有する。LED構造20は、MOCVD法で形成すると結晶性の良いものが得られる。
n型層104は、通常nコンタクト層104aとnクラッド層104bとから構成される。nコンタクト層104aはnクラッド層104bを兼ねることも可能である。
(LED structure)
The LED structure 20 includes an n-
The n-
nコンタクト層104aは、負極を設けるための層である。nコンタクト層104aとしては、AlxGa1−xN層(0≦x<1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。また、nコンタクト層104aにはn型不純物がドープされていることが好ましく、n型不純物を1×1017〜1×1020/cm3、好ましくは1×1018〜1×1019/cm3の濃度で含有すると、負極との良好なオーミック接触の維持の点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeが挙げられる。
The
nコンタクト層104aの膜厚は、0.5〜5μmとされることが好ましく、1〜3μmの範囲に設定することがより好ましい。nコンタクト層104aの膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。
The thickness of the
nコンタクト層104aと発光層105との間には、nクラッド層104bを設けることが好ましい。nクラッド層104bは、発光層105へのキャリアの注入とキャリアの閉じ込めを行なう層である。nクラッド層104bはAlGaN、GaN、GaInNなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。nクラッド層104bをGaInNで形成する場合には、発光層105のGaInNのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
An n-clad
nクラッド層104bの膜厚は、特に限定されないが、好ましくは0.005〜0.5μmであり、より好ましくは0.005〜0.1μmである。nクラッド層104bのn型ドープ濃度は1×1017〜1×1020/cm3が好ましく、より好ましくは1×1018〜1×1019/cm3である。ドープ濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
The film thickness of the n-clad
なお、nクラッド層104bを、超格子構造を含む層とする場合には、詳細な図示を省略するが、100オングストローム以下の膜厚を有したIII族窒化物半導体からなるn側第1層と、該n側第1層と組成が異なるとともに100オングストローム以下の膜厚を有したIII族窒化物半導体からなるn側第2層とが積層された構造を含むものであっても良い。また、nクラッド層104bは、n側第1層とn側第2層とが交互に繰返し積層された構造を含んだものであってもよい。また、好ましくは、前記n側第1層又はn側第2層の何れかが、活性層(発光層15)に接する構成とすれば良い。
When the n-
上述のようなn側第1層及びn側第2層は、例えばAlを含むAlGaN系(単にAlGaNと記載することがある)、Inを含むGaInN系(単にGaInNと記載することがある)、GaNの組成とすることができる。また、n側第1層及びn側第2層は、GaInN/GaNの交互構造、AlGaN/GaNの交互構造、GaInN/AlGaNの交互構造、組成の異なるGaInN/GaInNの交互構造(本発明における“組成の異なる”との説明は、各元素組成比が異なることを指し、以下同様である)、組成の異なるAlGaN/AlGaNの交互構造であってもよい。本発明においては、n側第1層及びn側第2層は、GaInN/GaNの交互構造又は組成の異なるGaInN/GaInNであることが好ましい。 The n-side first layer and the n-side second layer as described above include, for example, AlGaN-based Al (sometimes simply referred to as AlGaN), GaInN-based (including simply InGaN), and In. The composition can be GaN. In addition, the n-side first layer and the n-side second layer are composed of an alternate structure of GaInN / GaN, an alternate structure of AlGaN / GaN, an alternate structure of GaInN / AlGaN, and an alternate structure of GaInN / GaInN having different compositions (“ The description of “differing composition” means that each elemental composition ratio is different, and the same applies hereinafter), and may be an AlGaN / AlGaN alternating structure having a different composition. In the present invention, the n-side first layer and the n-side second layer are preferably GaInN / GaInN having different GaInN / GaN structures or different compositions.
上記n側第1層及びn側第2層の超格子層は、それぞれ60オングストローム以下であることが好ましく、それぞれ40オングストローム以下であることがより好ましく、それぞれ10オンストローム〜40オングストロームの範囲であることが最も好ましい。超格子層を形成するn側第1層とn側第2層の膜厚が100オングストローム超だと、結晶欠陥が入りやすく好ましくない。 The superlattice layers of the n-side first layer and the n-side second layer are each preferably 60 angstroms or less, more preferably 40 angstroms or less, and each in the range of 10 angstroms to 40 angstroms. Most preferred. If the film thickness of the n-side first layer and the n-side second layer forming the superlattice layer is more than 100 angstroms, crystal defects are likely to occur, which is not preferable.
上記n側第1層及びn側第2層は、それぞれドープした構造であってもよく、また、ドープ構造/未ドープ構造の組み合わせであってもよい。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、nクラッド層として、GaInN/GaNの交互構造又は組成の異なるGaInN/GaInNの交互構造のものを用いた場合には、不純物としてSiが好適である。また、上述のようなn側超格子多層膜は、GaInNやAlGaN、GaNで代表される組成が同じであっても、ドーピングを適宜ON、OFFしながら作製してもよい。 The n-side first layer and the n-side second layer may each have a doped structure, or a combination of a doped structure and an undoped structure. As the impurity to be doped, conventionally known impurities can be applied to the material composition without any limitation. For example, when an n-cladding layer having an alternating GaInN / GaN structure or an alternating GaInN / GaInN structure having a different composition is used, Si is suitable as an impurity. Further, the n-side superlattice multilayer film as described above may be manufactured while doping is appropriately turned ON / OFF, even if the composition represented by GaInN, AlGaN, or GaN is the same.
n型層104の上に積層される発光層105としては、単一量子井戸構造あるいは多重量子井戸構造などの発光層105がある。図4に示すような、量子井戸構造の井戸層105bとしては、Ga1−yInyN(0<y<0.4)からなるIII族窒化物半導体層が通常用いられる。井戸層105bの膜厚としては、量子効果の得られる程度の膜厚、例えば1〜10nmとすることができ、好ましくは2〜6nmとすると発光出力の点で好ましい。
また、多重量子井戸構造の発光層105の場合は、上記Ga1−yInyNを井戸層105bとし、井戸層105bよりバンドギャップエネルギーが大きいAlxGa1−xN(0≦z<0.3)を障壁層105aとする。井戸層105bおよび障壁層105aには、設計により不純物をドープしてもしなくてもよい。
As the light emitting layer 105 laminated on the n-
In the case of the light emitting layer 105 having a multiple quantum well structure, the Ga 1-y In y N is used as the
p型層106は、通常、pクラッド層106aおよびpコンタクト層106bから構成される。また、pコンタクト層106bがpクラッド層106aを兼ねることも可能である。
The p-
pクラッド層106aは、発光層105へのキャリアの閉じ込めとキャリアの注入を行なう層である。pクラッド層106aとしては、発光層105のバンドギャップエネルギーより大きくなる組成であり、発光層105へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、AlxGa1−xN(0<x≦0.4)のものが挙げられる。pクラッド層106aが、このようなAlGaNからなると、発光層へのキャリアの閉じ込めの点で好ましい。pクラッド層106aの膜厚は、特に限定されないが、好ましくは1〜400nmであり、より好ましくは5〜100nmである。pクラッド層106aのp型ドープ濃度は、1×1018〜1×1021/cm3が好ましく、より好ましくは1×1019〜1×1020/cm3である。p型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なp型結晶が得られる。
また、pクラッド層106aは、複数回積層した超格子構造としてもよい。
The p-
The p-clad
なお、pクラッド層106aを、超格子構造を含む層とする場合には、詳細な図示を省略するが、100オングストローム以下の膜厚を有したIII族窒化物半導体からなるp側第1層と、該p側第1層と組成が異なるとともに100オングストローム以下の膜厚を有したIII族窒化物半導体からなるp側第2層とが積層された構造を含むものであっても良い。また、p側第1層とp側第2層とが交互に繰返し積層された構造を含んだものであっても良い。
When the p-
上述のようなp側第1層及びp側第2層は、それぞれ異なる組成、例えば、AlGaN、GaInN又はGaNの内の何れの組成であっても良い、また、GaInN/GaNの交互構造、AlGaN/GaNの交互構造、又はGaInN/AlGaNの交互構造であっても良い。本発明においては、p側第1層及びp側第2層は、AlGaN/AlGaN又はAlGaN/GaNの交互構造であることが好ましい。 The p-side first layer and the p-side second layer as described above may have different compositions, for example, any composition of AlGaN, GaInN, or GaN. Alternatively, the GaInN / GaN alternating structure, AlGaN. An alternating structure of / GaN or an alternating structure of GaInN / AlGaN may be used. In the present invention, the p-side first layer and the p-side second layer preferably have an AlGaN / AlGaN or AlGaN / GaN alternating structure.
上記p側第1層及びp側第2層の超格子層は、それぞれ60オングストローム以下であることが好ましく、それぞれ40オングストローム以下であることがより好ましく、それぞれ10オングストローム〜40オングストロームの範囲であることが最も好ましい。超格子層を形成するp側第1層とp側第2層の膜厚が100オングストローム超だと、結晶欠陥等を多く含む層となり、好ましくない。 Each of the superlattice layers of the p-side first layer and the p-side second layer is preferably 60 angstroms or less, more preferably 40 angstroms or less, and each in the range of 10 angstroms to 40 angstroms. Is most preferred. If the thickness of the p-side first layer and the p-side second layer forming the superlattice layer exceeds 100 angstroms, it becomes a layer containing many crystal defects and the like, which is not preferable.
上記p側第1層及びp側第2層は、それぞれドープした構造であっても良く、また、ドープ構造/未ドープ構造の組み合わせであっても良い。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、pクラッド層として、AlGaN/GaNの交互構造又は組成の異なるAlGaN/AlGaNの交互構造のものを用いた場合には、不純物としてMgが好適である。また、上述のようなp側超格子多層膜は、GaInNやAlGaN、GaNで代表される組成が同じであっても、ドーピングを適宜ON、OFFしながら作製してもよい。 The p-side first layer and the p-side second layer may each have a doped structure, or a combination of a doped structure and an undoped structure. As the impurity to be doped, conventionally known impurities can be applied to the material composition without any limitation. For example, when a p-cladding layer having an AlGaN / GaN alternating structure or an AlGaN / AlGaN alternating structure having a different composition is used, Mg is suitable as an impurity. Further, the p-side superlattice multilayer film as described above may be manufactured while doping is appropriately turned on and off even if the composition represented by GaInN, AlGaN, and GaN is the same.
pコンタクト層106bは、正極を設けるための層である。pコンタクト層106bは、AlxGa1−xN(0≦x≦0.4)が好ましい。Al組成が上記範囲であると、良好な結晶性の維持およびpオーミック電極との良好なオーミック接触の点で好ましい。p型不純物(ドーパント)を1×1018〜1×1021/cm3の濃度、好ましくは5×1019〜5×1020/cm3の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。p型不純物としては、特に限定されないが、例えば好ましくはMgが挙げられる。pコンタクト層106bの膜厚は、特に限定されないが、0.01〜0.5μmが好ましく、より好ましくは0.05〜0.2μmである。pコンタクト層106bの膜厚がこの範囲であると、発光出力の点で好ましい。
The
(電極)
正極ボンディングパッド107は、p型層106と接する透光性導電酸化膜層からなる透光性正極109上の一部に設けられている。
透光性正極109は、ITO(In2O3−SnO2)、AZnO(ZnO−Al2O3)、IZnO(In2O3−ZnO)、GZO(ZnO−Ga2O3)から選ばれる少なくとも一種類を含んだ材料を、この技術分野でよく知られた慣用の手段で設けることができる。また、透光性正極109の構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。また、透光性正極109は、p型層106上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。透光性正極109を形成した後に、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
(electrode)
The positive
The translucent positive electrode 109 is selected from ITO (In 2 O 3 —SnO 2 ), AZnO (ZnO—Al 2 O 3 ), ISnO (In 2 O 3 —ZnO), and GZO (ZnO—Ga 2 O 3 ). The material including at least one can be provided by conventional means well known in the art. Moreover, the structure of the translucent positive electrode 109 can be used without any limitation, including a conventionally known structure. The translucent positive electrode 109 may be formed so as to cover almost the entire surface on the p-
正極ボンディングパッド107は、回路基板やリードフレーム等との電気接続のために設けられる。正極ボンディングパッドとしては、Au、Al、NiおよびCu等を用いた各種構造が周知であり、これら周知の材料、構造を何ら制限無く用いることができる。
The positive
正極ボンディングパッド107の厚さは、100〜1000nmの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド107の厚さは300nm以上とすることがより好ましい。また、正極ボンディングパッド107の厚さは製造コストの観点から500nm以下とすることがより好ましい。
The thickness of the positive
負極ボンディングパッド108は、LED構造20のn型層104に接するように形成される。このため、負極ボンディングパッド108を形成する際には、発光層105およびp型層106の一部を除去してn型層104のnコンタクト層を露出させ、この上に負極ボンディングパッド108を形成する。
The negative
負極ボンディングパッド108としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
As the negative
図3に示すIII族窒化物半導体発光素子1は、本発明の製造方法によって製造されたIII族窒化物半導体層103上にLED構造20が形成されているものであるので、基板101とIII族窒化物半導体層との界面が凹凸とされており、界面での光の乱反射により優れた光取り出し効率が得られる。しかも、図3に示すIII族窒化物半導体発光素子1は、上述したように、LED構造20を構成するIII族窒化物半導体からなるn型層104、発光層105、p型層106の結晶性に優れたものとなるので、内部量子効率の低下を防ぎリーク電流を低減することができ、出力が高く電気特性に優れたものとなる。
The group III nitride semiconductor light-emitting element 1 shown in FIG. 3 has the LED structure 20 formed on the group III
(ランプ)
本発明のランプは、本発明のIII族窒化物半導体発光素子が用いられてなるものである。
本発明のランプとしては、例えば、本発明のIII族窒化物半導体発光素子と蛍光体とを組み合わせてなるものを挙げることができる。III族窒化物半導体発光素子と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来より、III族窒化物半導体発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本発明のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。
(lamp)
The lamp of the present invention uses the group III nitride semiconductor light-emitting device of the present invention.
Examples of the lamp of the present invention include a combination of the group III nitride semiconductor light emitting device of the present invention and a phosphor. A lamp in which a group III nitride semiconductor light-emitting device and a phosphor are combined can have a configuration well known to those skilled in the art by means well known to those skilled in the art. Conventionally, a technique for changing the emission color by combining a group III nitride semiconductor light-emitting element and a phosphor is known, and such a technique should be adopted in the lamp of the present invention without any limitation. Is possible.
図5は、本発明に係るIII族窒化物半導体発光素子を用いて構成したランプの一例を模式的に示した概略図である。図5に示すランプ3は、砲弾型のものであり、図3に示すIII族窒化物半導体発光素子1が用いられている。図5に示すように、III族窒化物半導体発光素子1の正極ボンディングパッド107がワイヤー33で2本のフレーム31、32の内の一方(図5ではフレーム31)に接着され、発光素子1の負極ボンディングパッド108がワイヤー34で他方のフレーム32に接合されることにより、III族窒化物半導体発光素子1が実装されている。また、III族窒化物半導体発光素子1の周辺は、透明な樹脂からなるモールド35で封止されている。
FIG. 5 is a schematic view schematically showing an example of a lamp configured using the group III nitride semiconductor light emitting device according to the present invention. The lamp 3 shown in FIG. 5 is a cannonball type, and the group III nitride semiconductor light emitting device 1 shown in FIG. 3 is used. As shown in FIG. 5, the positive
本発明のランプは、本発明のIII族窒化物半導体発光素子1が用いられてなるものであるので、優れた発光特性を備えたものとなる。
なお、本発明のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
Since the lamp of the present invention uses the group III nitride semiconductor light-emitting device 1 of the present invention, the lamp has excellent light emission characteristics.
Note that the lamp of the present invention can be used for any purpose such as a bullet type for general use, a side view type for portable backlight use, and a top view type used for a display.
次に、本発明を、実施例および比較例を示してより詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
[実施例1]
サファイア基板の(0001)C面上に、表1に示す「基部幅」「高さ」「基部幅/4」「隣接する凸部間の間隔」「凸部表面C面の有無」の複数の凸部を、以下に示すようにして形成した(基板加工工程)。すなわち、直径2インチのC面サファイア基板に公知のフォトリソグラフィー法でマスクを形成し、ドライエッチング法でサファイア基板をエッチングすることにより凸部を形成した。なお、露光法として、紫外光を用いたステッパー露光法を用いた。また、ドライエッチングにはBCl3とCl2の混合ガスを用いた。
EXAMPLES Next, although an Example and a comparative example are shown and this invention is demonstrated in detail, this invention is not limited only to these Examples.
[Example 1]
On the (0001) C surface of the sapphire substrate, a plurality of “base width”, “height”, “base width / 4”, “interval between adjacent convex portions”, and “existence of convex surface C surface” shown in Table 1 Protrusions were formed as shown below (substrate processing step). That is, a mask was formed on a C-plane sapphire substrate having a diameter of 2 inches by a known photolithography method, and the sapphire substrate was etched by a dry etching method to form a convex portion. As an exposure method, a stepper exposure method using ultraviolet light was used. In addition, a mixed gas of BCl 3 and Cl 2 was used for dry etching.
このようにして得られた実施例1の凸部は、基部の平面形状が円形で上部に向かって徐々に外形が小さくなる形状であり、側面が外側に向かって湾曲したお椀状(半球状)の形状であった。 Thus, the convex part of Example 1 obtained in this way is a bowl-shaped (hemispherical) shape in which the planar shape of the base is circular and the outer shape gradually decreases toward the top, and the side surface is curved outward. It was the shape of.
[比較例1、比較例2]
露光時のマスクをそれぞれ異ならせたこと以外は実施例1と同様にして、比較例1および比較例2の凸部を形成した。
得られた比較例1の凸部は、基部の平面形状が円形、断面形状が台形であった。また、比較例2は、凸部の形状は実施例1と同じであるが「隣接する凸部間の間隔」が実施例1と異なっていた。
[Comparative Example 1 and Comparative Example 2]
The convex portions of Comparative Example 1 and Comparative Example 2 were formed in the same manner as in Example 1 except that the masks at the time of exposure were different.
The convex part of the obtained comparative example 1 had a circular planar shape at the base and a trapezoidal cross-sectional shape. In Comparative Example 2, the shape of the protrusions was the same as in Example 1, but the “interval between adjacent protrusions” was different from Example 1.
[比較例3]
ウェットエッチング法を用いてエッチングしたこと以外は実施例1と同様にして、比較例3の凸部を形成した。得られた比較例3の凸部は、基部の平面形状が円形、断面形状が台形であった。
[Comparative Example 3]
The convex part of the comparative example 3 was formed like Example 1 except having etched using the wet etching method. The convex part of the obtained comparative example 3 had a circular planar shape at the base and a trapezoidal cross-sectional shape.
その後、以下に示すように、実施例1、比較例1〜比較例3の複数の凸部の形成された基板の上面に、RFスパッタ法を用いて単結晶構造を有するAlNからなる厚さ50nmバッファ層を形成した(バッファ層形成工程)。
スパッタ成膜装置としては、高周波式の電源を持ち、ターゲット内でマグネットの位置を動かすことができる機構を持っているものを使用した。まず、複数の凸部の形成された基板をスパッタ成膜装置のチャンバ内へ導入して500℃まで加熱し、チャンバ内に窒素ガスだけを15sccmの流量で導入した後、チャンバ内の圧力を1Paに保持して、基板側に500Wの高周波バイアスを印加して基板を窒素プラズマに曝すことで、基板の表面を洗浄した(前処理)。
Thereafter, as shown below, a thickness of 50 nm made of AlN having a single crystal structure is formed on the upper surface of the substrate on which the plurality of convex portions of Example 1 and Comparative Examples 1 to 3 are formed using RF sputtering. A buffer layer was formed (buffer layer forming step).
As the sputtering film forming apparatus, an apparatus having a high-frequency power source and a mechanism capable of moving the position of the magnet in the target was used. First, a substrate on which a plurality of convex portions are formed is introduced into a chamber of a sputter deposition apparatus and heated to 500 ° C. After introducing only nitrogen gas into the chamber at a flow rate of 15 sccm, the pressure in the chamber is set to 1 Pa. The substrate surface was cleaned by applying a high frequency bias of 500 W to the substrate side and exposing the substrate to nitrogen plasma (pretreatment).
続いて、チャンバ内にアルゴンおよび窒素ガスを導入し、基板の温度を500℃に保ったまま、2000Wの高周波バイアスを金属Alターゲット側に印加し、チャンバ内の圧力を0.5Paに保ち、Arガスを5sccm、窒素ガスを15sccm流通させた条件(ガス全体に対する窒素の比は75%)で、複数の凸部の形成された基板上にAlNからなるバッファ層を成膜した。成長レートは0.08nm/sであった。なお、ターゲット内のマグネットは、基板洗浄の際もバッファ層成膜の際も揺動させておいた。そして、予め測定した成膜速度に従って規定した時間の間成膜を行い、50nmのAlN層からなるバッファ層を複数の凸部の形成された基板上に堆積した後、プラズマを立てるのを止め、基板温度を低下させた。 Subsequently, argon and nitrogen gas were introduced into the chamber, a high frequency bias of 2000 W was applied to the metal Al target side while maintaining the substrate temperature at 500 ° C., the pressure in the chamber was maintained at 0.5 Pa, and Ar A buffer layer made of AlN was formed on a substrate on which a plurality of convex portions were formed under the conditions of flowing 5 sccm of gas and 15 sccm of nitrogen gas (ratio of nitrogen to the whole gas was 75%). The growth rate was 0.08 nm / s. Note that the magnet in the target was swung both when the substrate was cleaned and when the buffer layer was formed. Then, film formation is performed for a prescribed time according to a film formation speed measured in advance, and after depositing a buffer layer composed of a 50 nm AlN layer on a substrate on which a plurality of protrusions are formed, the plasma is stopped from standing up, The substrate temperature was lowered.
このようにして得られたバッファ層上に、以下に示す減圧MOCVD法を用いてIII族窒化物半導体層をエピタキシャル成長させた(エピ工程)。
まず、スパッタ成膜装置から取り出したバッファ層まで形成された基板を、MOCVD法によるIII族窒化物半導体層の成長のための反応炉内に導入し、高周波(RF)誘導加熱式ヒータで成膜温度に加熱される半導体用高純度グラファイト製のサセプタ(susceptor)上に載置した。その後、ステンレス鋼製の気相成長反応炉内に窒素ガスを流通し、反応炉内をパージした。
On the thus obtained buffer layer, a group III nitride semiconductor layer was epitaxially grown using the low pressure MOCVD method described below (epi process).
First, the substrate formed up to the buffer layer taken out from the sputter film forming apparatus is introduced into a reaction furnace for growing a group III nitride semiconductor layer by MOCVD, and is formed by a high frequency (RF) induction heating heater. The sample was placed on a high-purity graphite susceptor heated to a temperature. Thereafter, nitrogen gas was circulated in a stainless steel vapor phase growth reactor to purge the reactor.
そして、気相成長反応炉内に窒素ガスを8分間に亘って流通させた後、誘導加熱式ヒータを作動させてサファイア基板の温度を約10分間で室温から500℃に昇温した。その後、基板の温度を500℃にて、NH3ガスおよび窒素ガスを反応炉内に流通させた。気相成長反応炉内の圧力を95kPaとした。続いて、基板の温度を約10分間かけて1000℃まで昇温させ、この温度及び圧力下で10分間放置して、基板の表面をサーマルクリーニング(thermal cleaning)した。サーマルクリーニングの終了後、気相成長反応炉内への窒素ガスの供給は継続させた。 Then, after flowing nitrogen gas through the vapor growth reactor for 8 minutes, the induction heating type heater was operated to raise the temperature of the sapphire substrate from room temperature to 500 ° C. in about 10 minutes. Then, NH 3 gas and nitrogen gas were circulated in the reaction furnace at a substrate temperature of 500 ° C. The pressure in the vapor growth reactor was 95 kPa. Subsequently, the temperature of the substrate was raised to 1000 ° C. over about 10 minutes, and the substrate surface was left under this temperature and pressure for 10 minutes to thermally clean the surface of the substrate. After completion of the thermal cleaning, the supply of nitrogen gas into the vapor phase growth reactor was continued.
その後、アンモニアガスの流通を続けながら水素雰囲気中で、基板の温度を1120℃に昇温させた。反応炉内の圧力を60kPaとした。基板温度が1120℃で安定したのを確認した後、トリメチルガリウム(TMG)の気相成長反応炉内への供給を開始し、AlNバッファ層上にアンドープのGaN層を3μmの膜厚までエピタキシャル成長させた。このとき、アンモニアの量はV族(N)/III族(Ga)比が600となるように調節した。そして、3μmのGaN層からなるIII族窒化物半導体層を成長後、反応炉への原料の供給を停止し、基板の温度を低下させた。 Thereafter, the temperature of the substrate was raised to 1120 ° C. in a hydrogen atmosphere while continuing the circulation of ammonia gas. The pressure in the reaction furnace was 60 kPa. After confirming that the substrate temperature was stabilized at 1120 ° C., supply of trimethylgallium (TMG) into the vapor phase growth reactor was started, and an undoped GaN layer was epitaxially grown on the AlN buffer layer to a thickness of 3 μm. It was. At this time, the amount of ammonia was adjusted so that the V group (N) / III group (Ga) ratio was 600. Then, after growing a group III nitride semiconductor layer composed of a 3 μm GaN layer, the supply of the raw material to the reactor was stopped, and the temperature of the substrate was lowered.
その後、反応炉からGaN層の形成された基板を取り出し、GaN層の表面の平坦性を観察した。また、GaN層のX線ロッキングカーブの半値幅(XRC−FWHM)を測定した。GaN層の平坦性およびXRCの半値幅(XRC−FWHM)の結果を表1に示す。 Thereafter, the substrate on which the GaN layer was formed was taken out of the reaction furnace, and the flatness of the surface of the GaN layer was observed. Moreover, the half width (XRC-FWHM) of the X-ray rocking curve of the GaN layer was measured. Table 1 shows the flatness of the GaN layer and the XRC half-width (XRC-FWHM) results.
表1に示すように、比較例1では、凸部の表面にC面があるので、実施例1と比較して結晶性が悪かった(XRC−FWHMが(0002)面で150arcsec以上、(10−10)面で200arcsec以上)。また、比較例1では、「隣接する凸部間の間隔」が基部幅の0.5倍未満であるので、実施例1と比較して、表面の平坦性も悪かった(△)。
また、比較例2では、実施例1よりもよくないが、実施例1と同様に凸部の表面にC面がないため結晶性は悪くない(XRC−FWHMが(0002)面で100arcsec以下、(10−10)面で200arcsec以下)。しかし、比較例2では、「隣接する凸部間の間隔」が基部幅の0.5倍より小さいので、実施例1と比較して表面の平坦性が悪い(△)。
また、比較例3では、「隣接する凸部間の間隔」が基部幅の0.5倍以上であるので、表面の平坦性が良い(○)。しかし、比較例3では、凸部の表面にC面があるので、実施例1と比較して結晶性が悪い(XRC−FWHMが(0002)面で150arcsec以上(10−10)面で200arcsec以上)。
As shown in Table 1, in Comparative Example 1, since the surface of the convex portion had a C-plane, the crystallinity was poor compared to Example 1 (XRC-FWHM was (arc) in the (0002) plane of 150 arcsec or more, (10 -10) 200 arcsec or more on the surface). Further, in Comparative Example 1, the “interval between adjacent convex portions” was less than 0.5 times the width of the base portion, so that the flatness of the surface was poor as compared with Example 1 (Δ).
Further, in Comparative Example 2, although not better than Example 1, the crystallinity is not bad because there is no C-plane on the surface of the convex portion as in Example 1 (XRC-FWHM is 100 arcsec or less on the (0002) plane, 200 arcsec or less in (10-10) plane). However, in Comparative Example 2, the “interval between adjacent convex portions” is smaller than 0.5 times the width of the base, so that the flatness of the surface is poor compared with Example 1 (Δ).
Further, in Comparative Example 3, the “space between adjacent convex portions” is 0.5 times or more the base width, and thus the surface flatness is good (◯). However, in Comparative Example 3, since there is a C-plane on the surface of the convex portion, the crystallinity is poor compared to Example 1 (XRC-FWHM is 150 arcsec or more on the (0002) plane and 200 arcsec or more on the (10-10) plane) ).
これに対し、実施例1では、「隣接する凸部間の間隔」が基部幅の0.5倍以上であるので、表面の平坦性が良い(○)。また、実施例1では、凸部の表面にC面がないため結晶性がよい(XRC−FWHMが(0002)面で100arcsec以下、(10−10)面で200arcsec以下)。 On the other hand, in Example 1, the “interval between adjacent convex portions” is 0.5 times or more of the base width, and thus the surface flatness is good (◯). Moreover, in Example 1, since there is no C surface on the surface of a convex part, crystallinity is good (XRC-FWHM is 100 arcsec or less in the (0002) plane, and 200 arcsec or less in the (10-10) plane).
[実施例2、比較例4]
実施例1、比較例3と同様の方法で作製したIII族窒化物半導体層上に、以下に示す方法でLED構造のn型層、発光層、p型層となる各層を積層した。
(n型層)
n型層として、nコンタクト層とnクラッド層を形成した。まず、実施例1、比較例3と同様の方法でIII族窒化物半導体層を成長させた後、V族(N)/III族(Ga)比が450になるようにアンモニアの量を調整し、III族窒化物半導体層の上にアンドープのGaN層を1μm成長させ、続いて同じ条件下で、ドーパントガスであるモノシラン(SiH4)ガスを用いて2μmのn型GaN層からなるnコンタクト層を形成した。Siのドープ量は5×1018/cm3とした。nコンタクト層を成長させた後、TMGのバルブを閉めて、TMGの反応炉内への供給を停止した。
[Example 2, Comparative Example 4]
On the group III nitride semiconductor layer produced by the same method as in Example 1 and Comparative Example 3, each layer to be an n-type layer, a light-emitting layer, and a p-type layer of the LED structure was laminated by the following method.
(N-type layer)
As the n-type layer, an n contact layer and an n clad layer were formed. First, after a group III nitride semiconductor layer was grown in the same manner as in Example 1 and Comparative Example 3, the amount of ammonia was adjusted so that the group V (N) / III (Ga) ratio was 450. Then, an undoped GaN layer is grown on the group III nitride semiconductor layer by 1 μm, and subsequently, an n-contact layer comprising an n-type GaN layer of 2 μm using a monosilane (SiH 4 ) gas as a dopant gas under the same conditions. Formed. The doping amount of Si was 5 × 10 18 / cm 3 . After growing the n-contact layer, the TMG valve was closed and the supply of TMG into the reactor was stopped.
nコンタクト層を成長させた後、アンモニアをそのまま流通させながら、キャリアガスをオール水素ガスからオール窒素へと切り替えた。次いで、基板の温度を1100℃から760℃へと低下させ、反応炉内の温度の変更を待つ間に、SiH4の供給量を設定した。反応炉内に流通させるSiH4の量は、事前に検討してあり、SiドープGaInNクラッド層の電子濃度が1×1018cm-3となるように調整した。アンモニアはそのままの流量で反応炉内へ供給し続けた。 After growing the n-contact layer, the carrier gas was switched from all hydrogen gas to all nitrogen while ammonia was circulated as it was. Next, the temperature of the substrate was decreased from 1100 ° C. to 760 ° C., and the supply amount of SiH 4 was set while waiting for the temperature change in the reactor. The amount of SiH 4 to be circulated in the reactor was examined in advance, and was adjusted so that the electron concentration of the Si-doped GaInN cladding layer was 1 × 10 18 cm −3 . Ammonia was continuously supplied into the reactor at the same flow rate.
その後、反応炉内の状態が安定するのを待って、TMIとTEGとSiH4のバルブを同時に切り替え、これらの原料の反応炉内への供給を開始した。所定の時間だけ反応炉内への供給を継続し、20nmの膜厚を有するSiドープGa0.99In0.01Nからなるnクラッド層を形成した。その後、TMI、TEGおよびSiH4のバルブを切り替えて、これらの原料の供給を停止した。 Then, after waiting for the state in the reactor to stabilize, the valves for TMI, TEG, and SiH 4 were switched at the same time, and supply of these raw materials into the reactor was started. Supply to the reactor was continued for a predetermined time, and an n-cladding layer made of Si-doped Ga 0.99 In 0.01 N having a thickness of 20 nm was formed. Thereafter, the supply of these raw materials was stopped by switching the valves for TMI, TEG and SiH 4 .
(発光層)
発光層として、障壁層と井戸層とからなる多重量子井戸構造を形成した。まず、nクラッド層を形成した後の反応炉内へのSiH4の供給量の設定を変更した。反応炉内に流通させるSiH4の量は事前に検討してあり、SiドープGaN層からなる障壁層の電子濃度が3×1017cm-3となるように調整した。そして、基板温度を750℃とし、TEGとSiH4の反応炉内への供給を開始し、所定の時間SiをドープしたGaN層からなる薄層の障壁層Aを形成し、TEGとSiH4の供給を停止した。
(Light emitting layer)
As the light emitting layer, a multiple quantum well structure including a barrier layer and a well layer was formed. First, the setting of the supply amount of SiH 4 into the reaction furnace after forming the n-clad layer was changed. The amount of SiH 4 to be circulated in the reaction furnace was examined in advance, and was adjusted so that the electron concentration of the barrier layer made of the Si-doped GaN layer was 3 × 10 17 cm −3 . Then, the substrate temperature is set to 750 ° C., supply of TEG and SiH 4 into the reaction furnace is started, a thin barrier layer A composed of a GaN layer doped with Si is formed for a predetermined time, and TEG and SiH 4 are made of Supply was stopped.
その後、成長を中断した状態でサセプタの温度を920℃に昇温した。温度が安定した後、基板温度や反応炉内の圧力、アンモニアガスおよびキャリアガスの流量や種類はそのままで、TEGとSiH4のバルブを切り替えてTEGとSiH4の反応炉内への供給を再開し、基板温度930℃にて規定の時間のSiドープGaN層からなる障壁層Bの成長を行った。障壁層Bの成長後、TEGとSiH4の反応炉内への供給を停止した。
続いて、サセプタ温度を750℃に下げ、TEGとSiH4の反応炉内への供給を開始し、SiドープGaN層からなる障壁層Cの成長を行った。その後、再びバルブを切り替えてTEGとSiH4の反応炉内への供給を停止して障壁層Cの成長を終了した。これにより、障壁層A、障壁層Bおよび障壁層Cからなる3層構造の総膜厚20nmのSiドープGaN層からなる障壁層を形成した。
Thereafter, the temperature of the susceptor was raised to 920 ° C. while the growth was interrupted. After the temperature has stabilized, the TEG and SiH 4 valves are switched to resume the supply of TEG and SiH 4 into the reactor while maintaining the substrate temperature, reactor pressure, ammonia gas and carrier gas flow rates and types. Then, the barrier layer B made of the Si-doped GaN layer was grown at a substrate temperature of 930 ° C. for a specified time. After the growth of the barrier layer B, the supply of TEG and SiH 4 into the reactor was stopped.
Subsequently, the susceptor temperature was lowered to 750 ° C., supply of TEG and SiH 4 into the reactor was started, and a barrier layer C composed of a Si-doped GaN layer was grown. Thereafter, the valve was switched again to stop the supply of TEG and SiH 4 into the reactor, and the growth of the barrier layer C was completed. Thus, a barrier layer made of a Si-doped GaN layer having a total thickness of 20 nm and having a three-layer structure made up of barrier layer A, barrier layer B, and barrier layer C was formed.
障壁層の成長終了後、30秒間に渡ってTEGとSiH4の供給を停止し、TEGの供給量の設定を事前に検討した流量に変更した後、基板温度や反応炉内の圧力、アンモニアガスおよびキャリアガスの流量や種類はそのままで、TEGとTMIのバルブを切り替えてTEGとTMIの反応炉内への供給を行ない、井戸層の形成を行なった。あらかじめ決めた時間の間TEGとTMIの供給を行なった後、再びバルブを切り替えてTEGとTMIの供給を停止してGa0.93In0.07Nからなる井戸層の成長を終了した。このようにして、井戸層として3nmの膜厚を成すGa0.93In0.07N層が形成された。井戸層の成長終了後、TEGの供給量の設定を変更した。引き続いて、TEGおよびSiH4の供給を再開し、2層目の障壁層の形成に入った。 After the growth of the barrier layer is completed, the supply of TEG and SiH 4 is stopped for 30 seconds, the setting of the TEG supply amount is changed to the previously studied flow rate, the substrate temperature, the pressure in the reactor, and the ammonia gas The TEG and TMI valves were switched while supplying the TEG and TMI into the reactor, and the well layer was formed with the same flow rate and type of carrier gas. After supplying TEG and TMI for a predetermined time, the valve was switched again to stop the supply of TEG and TMI, and the growth of the well layer made of Ga 0.93 In 0.07 N was completed. In this way, a Ga 0.93 In 0.07 N layer having a thickness of 3 nm was formed as a well layer. After the growth of the well layer, the setting of the TEG supply amount was changed. Subsequently, the supply of TEG and SiH 4 was resumed, and the formation of the second barrier layer was started.
このような手順を5回繰り返し、5層のSiドープGaN層からなる障壁層と5層のGa0.93In0.07Nからなる井戸層とを形成した。これらの井戸層、障壁層の作製工程において、750℃にて障壁層Aを形成した後、障壁層Bを形成するため920℃へ昇温する工程では、III族原料の供給を停止することによって半導体層の成長を中断した。 Such a procedure was repeated five times to form a barrier layer composed of five Si-doped GaN layers and a five well layer composed of Ga 0.93 In 0.07 N. In the step of forming these well layers and barrier layers, after forming the barrier layer A at 750 ° C., in the step of raising the temperature to 920 ° C. in order to form the barrier layer B, the supply of the group III material is stopped. The growth of the semiconductor layer was interrupted.
そして、5層目の井戸層を形成した後、引き続いて6層目の障壁層の形成を行なった。6層目の障壁層の形成においては、SiH4の反応炉内への供給を再開し、SiドープGaNからなる薄層の障壁層Aを形成した後、TEGとSiH4の反応炉内への供給を続けたまま、基板温度を930℃に昇温し、そのまま基板温度920℃にて規定の時間障壁層Bの成長を行ない、障壁層Bを成長後、TEGとSiH4の炉内供給を停止した。続いて基板温度を750℃に下げ、TEGとSiH4の供給を開始し、障壁層Cの成長を行った後、再びバルブを切り替えてTEGとSiH4の供給を停止してGaN障壁層の成長を終了した。これにより、障壁層A、障壁層Bおよび障壁層Cからなる3層構造の総膜厚20nmのSiドープGaN層からなる障壁層を形成した。 Then, after the fifth well layer was formed, the sixth barrier layer was subsequently formed. In the formation of the sixth barrier layer, the supply of SiH 4 into the reaction furnace is restarted, and after forming a thin barrier layer A made of Si-doped GaN, TEG and SiH 4 into the reaction furnace are formed. While the supply is continued, the substrate temperature is raised to 930 ° C., the barrier layer B is grown for a specified time at the substrate temperature of 920 ° C., and after the barrier layer B is grown, TEG and SiH 4 are supplied in the furnace. Stopped. Subsequently, the substrate temperature is lowered to 750 ° C., the supply of TEG and SiH 4 is started, and after the growth of the barrier layer C, the valve is switched again to stop the supply of TEG and SiH 4 and the growth of the GaN barrier layer Ended. Thus, a barrier layer made of a Si-doped GaN layer having a total thickness of 20 nm and having a three-layer structure made up of barrier layer A, barrier layer B, and barrier layer C was formed.
以上の手順にて、厚さが不均一な井戸層(1〜4層目)と厚さが均一な井戸層(5層目)を含んだ多重量子井戸構造の発光層を形成した。 Through the above procedure, a light emitting layer having a multiple quantum well structure including a well layer having a non-uniform thickness (1st to 4th layers) and a well layer having a uniform thickness (5th layer) was formed.
(p型層)
このようにして得られたSiドープGaNからなる障壁層で終了する発光層上に、pクラッド層とpコンタクト層とからなるp型層を形成した。
まず、発光層上にMgドープのp型Al0.08Ga0.92Nからなるpクラッド層を形成した。 発光層を構成するSiドープGaNからなる障壁層の成長が終了した後、基板の温度を1050℃へ昇温し、キャリアガスの種類を水素に切り替え、反応炉内の圧力を15kPaに変更した。反応炉内の圧力が安定するのを待って、TMGとTMAとCp2Mgのバルブを切り替え、これらの原料の反応炉内への供給を開始した。その後、約3分間に渡ってMgドープのp型Al0.08Ga0.92Nからなるpクラッド層の成長を行ない、TMGとTMAとCp2Mgの供給を停止した。これにより、12nmの膜厚を有するMgドープのp型Al0.08Ga0.92Nからなるpクラッド層を形成した。
(P-type layer)
A p-type layer composed of a p-cladding layer and a p-contact layer was formed on the light emitting layer terminated with the barrier layer composed of Si-doped GaN thus obtained.
First, a p-cladding layer made of Mg-doped p-type Al 0.08 Ga 0.92 N was formed on the light emitting layer. After the growth of the barrier layer made of Si-doped GaN constituting the light emitting layer was completed, the temperature of the substrate was raised to 1050 ° C., the type of carrier gas was switched to hydrogen, and the pressure in the reactor was changed to 15 kPa. After waiting for the pressure in the reactor to stabilize, the valves for TMG, TMA, and Cp 2 Mg were switched, and the supply of these raw materials into the reactor was started. Thereafter, a p-cladding layer made of Mg-doped p-type Al 0.08 Ga 0.92 N was grown for about 3 minutes, and the supply of TMG, TMA, and Cp 2 Mg was stopped. Thus, a p-cladding layer made of Mg-doped p-type Al 0.08 Ga 0.92 N having a thickness of 12 nm was formed.
次いで、このpクラッド層上にpコンタクト層を形成した。すなわち、pクラッド層の成長が終了した後、キャリアガスと炉内の圧力はそのままで、TMG、TMA、Cp2Mgの供給量の変更を行なった。その後、アンモニアガスの反応炉内への供給を続けた状態で、さらに、TMGとTMAとCp2Mgのバルブを切り替えて、これらの原料の反応炉内への供給を開始した。Cp2Mgを流通させる量は事前に検討してあり、Mgドープp型Al0.02Ga0.98Nからなるpコンタクト層の正孔濃度が8×1017cm-3となるように調整した。その後、約12分間に渡ってMgドープp型Al0.02Ga0.98Nからなるpコンタクト層の成長を行った後、TMGとTMAとCp2Mgの供給を停止した。これにより、約0.2μmの膜厚を成すMgドープp型Al0.02Ga0.98Nからなるpコンタクト層を形成させた。 Next, a p contact layer was formed on the p clad layer. That is, after the growth of the p-cladding layer was completed, the supply amounts of TMG, TMA, and Cp 2 Mg were changed with the carrier gas and the pressure in the furnace unchanged. Thereafter, while the supply of ammonia gas into the reaction furnace was continued, the valves of TMG, TMA, and Cp 2 Mg were further switched to start the supply of these raw materials into the reaction furnace. The amount of Cp 2 Mg to be circulated has been examined in advance, and adjusted so that the hole concentration of the p contact layer made of Mg-doped p-type Al 0.02 Ga 0.98 N is 8 × 10 17 cm −3 . Thereafter, a p-contact layer made of Mg-doped p-type Al 0.02 Ga 0.98 N was grown for about 12 minutes, and then the supply of TMG, TMA, and Cp 2 Mg was stopped. As a result, a p-contact layer made of Mg-doped p-type Al 0.02 Ga 0.98 N having a thickness of about 0.2 μm was formed.
pコンタクト層の気相成長を終了させた後、直ちに基板を加熱するために利用していた高周波誘導加熱式ヒータへの通電を停止すると同時に、キャリアガスを水素から窒素へと切り替え、アンモニアの流量を低下させた。具体的には、成長中には全流通ガス量のうち体積にして約14%を締めていたアンモニアガスを0.2%まで下げた。更に、この状態で45秒保持した後、アンモニアの流通を停止した。この状態で、基板温度が室温まで降温したのを確認して、III族窒化物半導体積層の積層された基板を大気中に取り出した。このようにして、実施例1、比較例3と同様の方法で作製したIII族窒化物半導体層上に、LED構造のn型層、発光層、p型層となる各層の形成を終了した。
ここでMgドープp型Al0.02Ga0.98Nからなるpコンタクト層は、p型キャリアを活性化するためのアニール処理を行なわなくてもp型を示した。
Immediately after the vapor phase growth of the p-contact layer is completed, the energization of the high-frequency induction heater used to heat the substrate is stopped immediately, and at the same time, the carrier gas is switched from hydrogen to nitrogen, and the flow rate of ammonia Decreased. Specifically, during the growth, ammonia gas, which had been tightened by about 14% in volume of the total circulating gas volume, was reduced to 0.2%. Furthermore, after maintaining for 45 seconds in this state, the circulation of ammonia was stopped. In this state, it was confirmed that the substrate temperature was lowered to room temperature, and the substrate on which the group III nitride semiconductor laminate was laminated was taken out into the atmosphere. In this manner, formation of each layer to be an n-type layer, a light-emitting layer, and a p-type layer of the LED structure was completed on the group III nitride semiconductor layer produced by the same method as in Example 1 and Comparative Example 3.
Here, the p-contact layer made of Mg-doped p-type Al 0.02 Ga 0.98 N showed p-type without performing annealing treatment for activating p-type carriers.
次いで、このようにして得られたLED構造となる各層の形成された基板を用いて、以下に示すようにして、半導体発光素子の一種である発光ダイオードを作製した。
まず、公知のフォトリソグラフィー技術によって、LED構造となる各層の形成された基板のpコンタクト層上に、ITOからなる透明p電極と、透明p電極上にチタン、アルミニウム、金を順に積層した構造を持つ正極ボンディングパッドを形成した。
続いて、正極ボンディングパッドの形成された基板にドライエッチングを行い、負極ボンディングパッドを形成する部分のn型層を露出させ、露出したn型層上にNi、Al、TiおよびAuの4層よりなる負極ボンディングパッドを作製した。
Next, a light-emitting diode, which is a kind of semiconductor light-emitting element, was produced using the substrate on which each layer having the LED structure thus obtained was formed as follows.
First, by a known photolithography technique, a transparent p electrode made of ITO is laminated on a p contact layer of a substrate on which each layer to be an LED structure is formed, and titanium, aluminum, and gold are sequentially laminated on the transparent p electrode. A positive electrode bonding pad was formed.
Subsequently, dry etching is performed on the substrate on which the positive electrode bonding pad is formed to expose the n-type layer where the negative electrode bonding pad is to be formed, and four layers of Ni, Al, Ti, and Au are formed on the exposed n-type layer. A negative electrode bonding pad was prepared.
このようにして正極ボンディングパッドおよび負極ボンディングパッドの形成された基板の裏面を研削および研磨してミラー状の面とした。その後、その基板を350μm角の正方形のチップに切断し、正極ボンディングパッドおよび負極ボンディングパッドが上になるように、リードフレーム上に載置し、金線でリードフレームへ結線して発光素子とした。 Thus, the back surface of the substrate on which the positive electrode bonding pad and the negative electrode bonding pad were formed was ground and polished to obtain a mirror-like surface. Thereafter, the substrate is cut into a 350 μm square chip, placed on the lead frame so that the positive electrode bonding pad and the negative electrode bonding pad are on top, and connected to the lead frame with a gold wire to obtain a light emitting element. .
このようにして得られた発光素子について、20Vの逆方向電圧を印加した時の逆方向電流(リーク電流(IR))を測定した。その結果を表2に示す。なお、表2において、実施例2とは、実施例1と同様の方法で作製したIII族窒化物半導体層までの形成された基板を用いて得られた発光素子であり、比較例4とは、比較例3と同様の方法で作製したIII族窒化物半導体層までの形成された基板を用いて得られた発光素子である。 The light emitting element thus obtained was measured for a reverse current (leakage current (IR)) when a reverse voltage of 20 V was applied. The results are shown in Table 2. In Table 2, Example 2 is a light-emitting element obtained using a substrate formed up to a group III nitride semiconductor layer produced by the same method as in Example 1, and Comparative Example 4 This is a light emitting device obtained by using a substrate formed up to a group III nitride semiconductor layer produced by the same method as in Comparative Example 3.
表1および表2より、実施例2では、実施例1で作製したIII族窒化物半導体層の結晶性が良く平坦性も良好であったため、発光素子の逆方向電流は3μA以下と良好であった。
一方、比較例4では、比較例3で作製したIII族窒化物半導体層の結晶性が良くなかったため、逆方向電流は5μA以上と不良であった。
From Table 1 and Table 2, in Example 2, since the group III nitride semiconductor layer produced in Example 1 had good crystallinity and good flatness, the reverse current of the light-emitting element was as good as 3 μA or less. It was.
On the other hand, in Comparative Example 4, since the crystallinity of the group III nitride semiconductor layer prepared in Comparative Example 3 was not good, the reverse current was poor at 5 μA or more.
[実施例3、実施例4、比較例5、比較例6]
「基部幅」「高さ」「基部幅/4」「隣接する凸部間の間隔」「凸部表面C面の有無」を表3に示すものとしたこと以外は、実施例1と同様の方法によりIII族窒化物半導体層まで形成し、実施例2と同様の方法により発光素子を作製した。
なお、実施例3、実施例4、比較例6の凸部は、基部の平面形状が円形で上部に向かって徐々に外形が小さくなる形状であり、側面が外側に向かって湾曲したお椀状の形状であった。また、実施例3、実施例4、比較例6の凸部は、エッチング時間を変更することにより、凸部の高さを変えて得られたものである。
そして、得られた発光素子に順方向に20mAの電流を印加して、発光出力(Po)を測定した。その結果を表3に示す。
[Example 3, Example 4, Comparative Example 5, Comparative Example 6]
Except that “base width”, “height”, “base width / 4”, “interval between adjacent convex portions”, “presence / absence of convex surface C surface” are shown in Table 3, the same as in Example 1 A group III nitride semiconductor layer was formed by the method, and a light emitting device was manufactured by the same method as in Example 2.
In addition, the convex part of Example 3, Example 4, and Comparative Example 6 is a shape in which the planar shape of the base is circular and the outer shape gradually decreases toward the upper part, and the side surface is curved in the outward direction. It was a shape. Moreover, the convex part of Example 3, Example 4, and the comparative example 6 was obtained by changing the height of a convex part by changing etching time.
And the electric current of 20 mA was applied to the obtained light emitting element in the forward direction, and the light emission output (Po) was measured. The results are shown in Table 3.
表3より、凸部のない比較例5と、凸部の高さが基部幅の1/4未満である比較例6では、発光出力が13mW以下と低かった。
これに対し、凸部の高さが基部幅の1/4以上である実施例3および実施例4では、発光出力が13mW以上と高かった。
From Table 3, the light emission output was as low as 13 mW or less in Comparative Example 5 having no convex portion and Comparative Example 6 in which the height of the convex portion was less than ¼ of the base width.
On the other hand, in Example 3 and Example 4 in which the height of the convex portion was 1/4 or more of the base width, the light emission output was as high as 13 mW or more.
[実施例5]
実施例5においては、基板表面を洗浄する際の条件と中間層を成膜する条件以外は、実施例1と同様にして、基板上に中間層および下地層を形成した。
[Example 5]
In Example 5, the intermediate layer and the underlayer were formed on the substrate in the same manner as in Example 1 except for the conditions for cleaning the substrate surface and the conditions for forming the intermediate layer.
すなわち、以下に示すように、実施例1と同様の複数の凸部の形成された基板の上面に、RFスパッタ法を用いて柱状結晶の集合体(多結晶)からなるAlNからなる厚さ50nmバッファ層を形成した(バッファ層形成工程)。
スパッタ成膜装置としては、高周波式の電源を持ち、ターゲット内でマグネットの位置を動かすことができる機構を持っているものを使用した。まず、複数の凸部の形成された基板をスパッタ成膜装置のチャンバ内へ導入して750℃まで加熱し、チャンバ内に窒素ガスだけを15sccmの流量で導入した後、チャンバ内の圧力を0.08Paに保持して、基板側に500Wの高周波バイアスを印加して基板を窒素プラズマに曝すことで、基板の表面を洗浄した(前処理)。
That is, as shown below, a thickness of 50 nm made of AlN made of aggregates of columnar crystals (polycrystal) is formed on the upper surface of a substrate on which a plurality of projections similar to Example 1 are formed using RF sputtering. A buffer layer was formed (buffer layer forming step).
As the sputtering film forming apparatus, an apparatus having a high-frequency power source and a mechanism capable of moving the position of the magnet in the target was used. First, a substrate having a plurality of convex portions is introduced into a chamber of a sputter deposition apparatus and heated to 750 ° C., and only nitrogen gas is introduced into the chamber at a flow rate of 15 sccm, and then the pressure in the chamber is reduced to 0. The surface of the substrate was cleaned (pretreatment) by holding the substrate at 0.08 Pa and applying a high frequency bias of 500 W to the substrate side to expose the substrate to nitrogen plasma.
続いて、チャンバ内にアルゴンおよび窒素ガスを導入し、基板の温度を500℃まで低下させた。その後、2000Wの高周波バイアスを金属Alターゲット側に印加し、チャンバ内の圧力を0.5Paに保ち、Arガスを15sccm、窒素ガスを5sccm流通させた条件(ガス全体に対する窒素の比は25%)で、複数の凸部の形成された基板上にAlNからなるバッファ層を成膜した。成長レートは0.08nm/sであった。なお、ターゲット内のマグネットは、基板洗浄の際もバッファ層成膜の際も揺動させておいた。そして、予め測定した成膜速度に従って規定した時間の間成膜を行い、50nmのAlN層からなるバッファ層を複数の凸部の形成された基板上に堆積した後、プラズマを立てるのを止め、基板温度を低下させた。 Subsequently, argon and nitrogen gas were introduced into the chamber, and the temperature of the substrate was lowered to 500 ° C. Thereafter, a high frequency bias of 2000 W was applied to the metal Al target side, the pressure in the chamber was kept at 0.5 Pa, Ar gas was flowed at 15 sccm, and nitrogen gas was flowed at 5 sccm (the ratio of nitrogen to the total gas was 25%) Thus, a buffer layer made of AlN was formed on the substrate on which the plurality of convex portions were formed. The growth rate was 0.08 nm / s. Note that the magnet in the target was swung both when the substrate was cleaned and when the buffer layer was formed. Then, film formation is performed for a prescribed time according to a film formation speed measured in advance, and after depositing a buffer layer composed of a 50 nm AlN layer on a substrate on which a plurality of protrusions are formed, the plasma is stopped from standing up, The substrate temperature was lowered.
このようにして得られたバッファ層上に、実施例1と同様にしてGaN層を形成し、得られたGaN層の表面の平坦性を観察した。また、GaN層のX線ロッキングカーブの半値幅(XRC−FWHM)を測定した。GaN層の平坦性およびXRCの半値幅(XRC−FWHM)の結果を表1に示す。表1に示すように、実施例5の結果は、実施例1と同等であった。 A GaN layer was formed on the buffer layer thus obtained in the same manner as in Example 1, and the flatness of the surface of the obtained GaN layer was observed. Moreover, the half width (XRC-FWHM) of the X-ray rocking curve of the GaN layer was measured. Table 1 shows the flatness of the GaN layer and the XRC half-width (XRC-FWHM) results. As shown in Table 1, the result of Example 5 was equivalent to Example 1.
[実施例6]
実施例5と同様の方法で作製したIII族窒化物半導体層上に、実施例2と同様の方法により発光素子を作製した。
[Example 6]
A light emitting device was fabricated by the same method as in Example 2 on the group III nitride semiconductor layer fabricated by the same method as in Example 5.
このようにして得られた発光素子について、20Vの逆方向電圧を印加した時の逆方向電流(リーク電流(IR))を測定した。その結果を表2に示す。
表1および表2より、実施例6では、実施例5で作製したIII族窒化物半導体層の結晶性が良く平坦性も良好であったため、発光素子の逆方向電流は3μA以下と良好であった。
The light emitting element thus obtained was measured for a reverse current (leakage current (IR)) when a reverse voltage of 20 V was applied. The results are shown in Table 2.
From Table 1 and Table 2, in Example 6, since the group III nitride semiconductor layer produced in Example 5 had good crystallinity and good flatness, the reverse current of the light emitting element was as good as 3 μA or less. It was.
[実施例7、実施例8、比較例7、比較例8]
「基部幅」「高さ」「基部幅/4」「隣接する凸部間の間隔」「凸部表面C面の有無」を表3に示すものとしたこと以外は、実施例5と同様の方法によりIII族窒化物半導体層まで形成し、実施例2と同様の方法により発光素子を作製した。
なお、実施例7、実施例8、比較例7の凸部は、基部の平面形状が円形で上部に向かって徐々に外形が小さくなる形状であり、側面が外側に向かって湾曲したお椀状の形状であった。また、実施例7、実施例8、比較例7の凸部は、エッチング時間を変更することにより、凸部の高さを変えて得られたものである。
そして、得られた発光素子に順方向に20mAの電流を印加して、発光出力(Po)を測定した。その結果を表3に示す。
[Example 7, Example 8, Comparative Example 7, Comparative Example 8]
Except that “base width”, “height”, “base width / 4”, “interval between adjacent convex portions”, “presence / absence of convex surface C surface” are shown in Table 3, the same as in Example 5 A group III nitride semiconductor layer was formed by the method, and a light emitting device was manufactured by the same method as in Example 2.
In addition, the convex part of Example 7, Example 8, and the comparative example 7 is the shape where the planar shape of a base part is circular, and an external shape becomes small gradually toward an upper part, and the side surface curves the outer side. It was a shape. Moreover, the convex part of Example 7, Example 8, and the comparative example 7 was obtained by changing the height of a convex part by changing etching time.
And the electric current of 20 mA was applied to the obtained light emitting element in the forward direction, and the light emission output (Po) was measured. The results are shown in Table 3.
表3より、凸部のない比較例7と、凸部の高さが基部幅の1/4未満である比較例8では、発光出力が13mW以下と低かった。
これに対し、凸部の高さが基部幅の1/4以上である実施例7および実施例8では、発光出力が13mW以上と高かった。
From Table 3, the light emission output was as low as 13 mW or less in Comparative Example 7 having no convex portion and Comparative Example 8 in which the height of the convex portion was less than ¼ of the base width.
On the other hand, in Example 7 and Example 8 in which the height of the convex portion was ¼ or more of the base width, the light emission output was as high as 13 mW or more.
[実施例9]
次に、実施例9として、図3(図4も参照)に示すような発光素子1を作成し、図5に示すような、発光素子1が用いられてなるランプ3(発光ダイオード:LED)を作成した。
本例においては、まず、サファイアからなる基板101のc面上に、バッファ層102としてRFスパッタ法を用いてAlNからなる単結晶の層を形成したものの上に、下地層103として、MOCVD法を用いて、GaN(III族窒化物半導体)からなる層を以下の方法で形成した後、各層を積層した。
[Example 9]
Next, as Example 9, a light-emitting element 1 as shown in FIG. 3 (see also FIG. 4) was prepared, and a lamp 3 (light-emitting diode: LED) using the light-emitting element 1 as shown in FIG. It was created.
In this example, first, the MOCVD method is used as the
『バッファ層の形成』
まず、表面を鏡面研磨した直径2インチの(0001)c面サファイアからなる基板101を、チャンバ中へ導入した。この際、高周波式のスパッタ装置を用い、ターゲットとしては、金属Alからなるものを用いた。
そして、チャンバ内で基板101を500℃まで加熱し、窒素ガスを導入した後、基板101側に高周波バイアスを印加し、窒素プラズマに晒すことによって基板101表面を洗浄した。
"Formation of buffer layer"
First, a
Then, the
次いで、基板101の温度はそのままに、スパッタ装置内にアルゴン及び窒素ガスを導入した。そして、高周波バイアスを金属Alターゲット側に印加し、炉内の圧力を0.5Paに保ち、Arガスを5sccm、窒素ガスを15sccm流通させた条件下で、サファイアからなる基板101上に、AlNからなる単結晶のバッファ層102を成膜した。そして、予め測定した成膜速度に従い、規定した時間の処理により、40nmのAlN(バッファ層102)を成膜後、プラズマ動作を停止し、基板101の温度を低下させた。
Next, argon and nitrogen gas were introduced into the sputtering apparatus while keeping the temperature of the
そして、基板101上に形成したバッファ層102のX線ロッキングカーブ(XRC)を、X線測定装置(スペクトリス社製、型番:X‘pert Pro MRD)を用いて測定した。この測定は、CuKα線X線発生源を光源として用いて行なった。この結果、バッファ層102のXRC半値幅は0.1°と優れた特性を示しており、バッファ層102が良好に配向していることが確認できた。
Then, the X-ray rocking curve (XRC) of the
『下地層の形成』
次いで、AlN(バッファ層102)が成膜された基板101を、スパッタ装置内から取り出してMOCVD装置内に搬送し、バッファ層102上に、以下の手順でGaNからなる下地層103を成膜した。
まず、当該基板101を反応炉(MOCVD装置)内に導入した。次いで、反応炉内に窒素ガスを流通させた後、ヒータを作動させて、基板温度を室温から500℃に昇温した。そして、基板の温度を500℃に保ったまま、NH3ガスおよび窒素ガスを流通させて、気相成長反応炉内の圧力を95kPa(圧力単位:Pa)とした。続いて、基板温度を1000℃まで昇温させ、基板の表面をサーマルクリーニング(thermal cleaning)した。なお、サーマルクリーニングの終了後も、気相成長反応炉内への窒素ガスの供給を継続させた。
"Formation of underlayer"
Next, the
First, the
その後、アンモニアガスの流通を続けながら、水素雰囲気中で基板の温度を1100℃に昇温させるとともに、反応炉内の圧力を40kPaとした。基板温度が1100℃で安定するのを確認した後、トリメチルガリウム(TMG)の、気相成長反応炉内への供給を開始し、バッファ層102上に下地層103を構成するIII族窒化物半導体(GaN)を成膜する工程を開始した。このようにしてGaNを成長させた後、TMGの配管のバルブを切り替え、原料の反応炉への供給を終了してGaNの成長を停止した。
以上の工程により、基板101上に成膜された単結晶組織のAlNからなるバッファ層102の上に、アンドープで8μmの膜厚のGaNからなる下地層103を成膜した。
Then, while continuing the circulation of ammonia gas, the temperature of the substrate was raised to 1100 ° C. in a hydrogen atmosphere, and the pressure in the reactor was 40 kPa. After confirming that the substrate temperature is stabilized at 1100 ° C., the supply of trimethylgallium (TMG) into the vapor phase growth reactor is started, and the group III nitride semiconductor constituting the
Through the above steps, an
『nコンタクト層の形成』
下地層103の形成に引き続き、同じMOCVD装置によってGaNからなるnコンタクト層104aの初期層を形成した。この際、nコンタクト層104aにはSiをドープした。結晶成長は、Siのドーパント原料としてSiH4を流通させた以外は、下地層と同じ条件によって行った。
“Formation of n-contact layer”
Subsequent to the formation of the
以上説明したような工程により、表面に逆スパッタを施したサファイアからなる基板101上に、単結晶組織を持つAlNのバッファ層102を形成し、その上にアンドープで8μmの膜厚のGaN層(n型下地層103)と、5×1018cm−3のキャリア濃度を持つ2μmのSiドープGaN層(nコンタクト層104aをなす初期層)を形成した。成膜後に装置内から取り出した基板は無色透明であり、GaN層(ここではnコンタクト層104aをなす初期層)の表面は鏡面であった。
Through the process described above, an
上述のようにして形成したSiドープGaN層のX線ロッキングカーブ(XRC)を、X線測定装置(スペクトリス社製、型番:X‘pert Pro MRD)を用いて測定した。この測定は、Cuβ線X線発生源を光源として用い、対称面である(0002)面と非対称面である(10−10)面で行った。一般的に、III族窒化物化合物半導体の場合、(0002)面のXRCスペクトル半値幅は結晶の平坦性(モザイシティ)の指標となり、(10−10)面のXRCスペクトル半値幅は転位密度(ツイスト)の指標となる。この測定の結果、本発明の製造方法で作製したSiドープGaN層(nコンタクト層)は、(0002)面の測定では半値幅46arcsec、(10−10)面では220arcsecを示した。 The X-ray rocking curve (XRC) of the Si-doped GaN layer formed as described above was measured using an X-ray measurement apparatus (Spectris, model number: X'pert Pro MRD). This measurement was performed on a (0002) plane which is a symmetric plane and a (10-10) plane which is an asymmetric plane, using a Cuβ ray X-ray generation source as a light source. In general, in the case of a group III nitride compound semiconductor, the XRC spectrum half width of the (0002) plane is an index of crystal flatness (mosaicity), and the XRC spectrum half width of the (10-10) plane is the dislocation density (twist). ). As a result of this measurement, the Si-doped GaN layer (n contact layer) produced by the manufacturing method of the present invention showed a half-value width of 46 arcsec in the (0002) plane measurement and a 220 arcsec in the (10-10) plane.
『nクラッド層及び発光層の形成』
上記手順で作製したnコンタクト層104a上に、MOCVD法により、nクラッド層104b及び発光層105を積層した。
“Formation of n-cladding layer and light-emitting layer”
An n-clad
「nクラッド層104bの形成」
上記手順でnコンタクト層104aを成長させた基板をMOCVD装置に導入した後、アンモニアを流通させながら、キャリアガスを窒素として、基板温度を760℃へ低下させた。
この際、炉内の温度の変更を待つ間に、SiH4の供給量を設定した。流通させるSiH4の量については事前に計算を行い、Siドープ層の電子濃度が4×1018cm−3となるように調整した。アンモニアはそのままの流量で炉内へ供給し続けた。
"Formation of n-clad
After the substrate on which the n-
At this time, the supply amount of SiH 4 was set while waiting for the temperature change in the furnace. The amount of SiH 4 to be circulated performs calculations in advance and adjusted so that the electron concentration of the Si-doped layer is 4 × 10 18 cm -3. Ammonia continued to be fed into the furnace at the same flow rate.
次いで、アンモニアをチャンバ内に流通させながら、SiH4ガスと、バブリングによって発生させたTMI及びTEGの蒸気を炉内へ流通させ、Ga0.99In0.01Nからなる層を1.7nm、GaNからなる層を1.7nmで各々成膜した。このような成膜処理を19サイクル繰り返した後、最後に、Ga0.99In0.01Nからなる層を1.7nmで再度、成長させた。また、この工程処理を行なっている間は、SiH4の流通を継続した。これにより、SiドープのGa0.99In0.01NとGaNの超格子構造からなるnクラッド層104bを形成した。
Next, while circulating ammonia in the chamber, SiH 4 gas and vapors of TMI and TEG generated by bubbling were circulated into the furnace, and a layer composed of Ga 0.99 In 0.01 N was 1.7 nm, Each layer of GaN was formed at 1.7 nm. After 19 cycles of such a film formation process, finally, a layer made of Ga 0.99 In 0.01 N was grown again at 1.7 nm. In addition, while this process was performed, the distribution of SiH 4 was continued. As a result, an n-
「発光層の形成」
発光層105は、GaNからなる障壁層105aと、Ga0.92In0.08Nからなる井戸層105bとから構成され、多重量子井戸構造を有する。この発光層105の形成にあたっては、SiドープのGaInNとGaNの超格子構造からなるnクラッド層104c上に、まず、障壁層105aを形成し、この障壁層105a上に、In0.2Ga0.8Nからなる井戸層105bを形成した。このような積層手順を6回繰り返した後、6番目に積層した井戸層105b上に、7番目の障壁層105aを形成し、多重量子井戸構造を有する発光層105の両側に障壁層105aを配した構造とした。
`` Formation of light emitting layer ''
The light emitting layer 105 includes a
まず、基板温度は760℃のままでTEGaとSiH4の炉内への供給を開始し、所定の時間SiをドープしたGaNからなる初期障壁層を0.8nm形成し、TEGaとSiH4の供給を停止した。その後、サセプタの温度を920℃に昇温した。そして、TEGaとSiH4の炉内への供給を再開し、基板温度920℃のままで、さらに、1.7nmの中間障壁層の成長を行った後、TEGaとSiH4の炉内供給を停止した。続いて、サセプタ温度を760℃に下げ、TEGaとSiH4の供給を開始し、さらに、3.5nmの最終障壁層の成長を行った後、再びTEGaとSiH4の供給を停止して、GaN障壁層の成長を終了した。上述のような3段階の成膜処理により、初期障壁層、中間障壁層及び最終障壁層の3層からなり、総膜厚が6nmのSiドープGaN障壁層(障壁層105a)を形成した。SiH4の量は、Si濃度が1×1017cm−3になるように調整した。
First, supply of TEGa and SiH 4 into the furnace is started with the substrate temperature kept at 760 ° C., an initial barrier layer made of GaN doped with Si for a predetermined time is formed to 0.8 nm, and supply of TEGa and SiH 4 is performed. Stopped. Thereafter, the temperature of the susceptor was raised to 920 ° C. Then, the supply of TEGa and SiH 4 into the furnace was restarted, the substrate temperature was kept at 920 ° C., and a 1.7 nm intermediate barrier layer was grown. Then, the supply of TEGa and SiH 4 into the furnace was stopped. did. Subsequently, the susceptor temperature is lowered to 760 ° C., the supply of TEGa and SiH 4 is started, and after the final barrier layer of 3.5 nm is grown, the supply of TEGa and SiH 4 is stopped again, and the GaN Finished the growth of the barrier layer. By the three-stage film forming process as described above, an Si-doped GaN barrier layer (
上記GaN障壁層(障壁層105a)の成長終了後、TEGaとTMInを炉内へ供給して井戸層の成膜処理を行ない、3nmの膜厚を成すGa0.92In0.08N層(井戸層105b)を形成した。
そして、Ga0.92In0.08Nからなる井戸層105bの成長終了後、TEGaの供給量の設定を変更した。引き続いて、TEGaおよびSiH4の供給を再開し、2層目の障壁層105aの形成を行なった。
After the growth of the GaN barrier layer (
Then, after the growth of the
上述のような手順を6回繰り返すことにより、6層のSiドープGaNからなる障壁層105aと、6層のGa0.92In0.08Nからなる井戸層105bを形成した。
By repeating the above procedure six times, a
そして、6層目のGa0.92In0.08Nからなる井戸層105bを形成した後、引き続いて7層目の障壁層の形成を行った。7層目の障壁層の形成処理においては、まず、SiH4の供給を停止し、アンドープGaNからなる初期障壁層を形成した後、TEGaの炉内への供給を続けたままで基板温度を920℃に昇温し、この基板温度920℃にて規定の時間で中間障壁層の成長を行なった後、TEGaの炉内への供給を停止した。続いて、基板温度を760℃に下げ、TEGaの供給を開始し、最終障壁層の成長を行った後、再びTEGaの供給を停止し、GaN障壁層の成長を終了した。これにより、初期障壁層、中間障壁層及び最終障壁層の3層からなり、総膜厚が4nmのアンドープGaNからなる障壁層を形成した(図4における発光層105の内、最上層の障壁層105aを参照)。
Then, after forming a
以上の手順にて、厚さが不均一な井戸層(図4におけるn型層104側から1〜5層目の井戸層105b)と、厚さが均一な井戸層(図4におけるn型層104側から6層目の井戸層105bを参照)を含んだ多重量子井戸構造の発光層105を形成した。
Through the above procedure, a well layer having a non-uniform thickness (the first to fifth well layers 105b from the n-
『p型半導体層の形成』
上述の各工程に引き続き、同じMOCVD装置を用いて、4層のノンドープのAl0.06Ga0.94Nと3層のMgをドープしたGaNよりなる超格子構造を持つpクラッド層106aを成膜し、更に、その上に膜厚が200nmのMgドープGaNからなるpコンタクト層106bを成膜し、p型半導体層106とした。
“Formation of p-type semiconductor layer”
Subsequent to each of the above steps, a p-
まず、NH3ガスを供給しながら基板温度を975℃へ昇温した後、この温度でキャリアガスを窒素から水素に切り替えた。続いて、基板温度を1050℃に変更した。そして、炉内へTMGaとTMAlを供給することにより、ノンドープのAl0.06Ga0.94Nからなる層2.5nmを成膜した。引き続き、インターバルを取らずに、TMAlのバルブを閉じてCp2Mgのバルブを開け、MgをドープしたGaNの層を2.5nm成膜した。
以上のような操作を3回繰り返し、最後にアンドープAl0.06Ga0.94Nの層を形成することにより、超格子構造よりなるpクラッド層106aを形成した。
First, the substrate temperature was raised to 975 ° C. while supplying NH 3 gas, and then the carrier gas was switched from nitrogen to hydrogen at this temperature. Subsequently, the substrate temperature was changed to 1050 ° C. Then, a layer of 2.5 nm made of non-doped Al 0.06 Ga 0.94 N was formed by supplying TMGa and TMAl into the furnace. Subsequently, without taking an interval, the TMAl valve was closed and the Cp 2 Mg valve was opened to form a Mg-doped GaN layer of 2.5 nm.
The above operation was repeated three times, and finally a p-
その後、Cp2MgとTMGaのみを炉内へ供給して、200nmのp型GaNよりなるpコンタクト層106bを形成した。
Thereafter, only Cp 2 Mg and TMGa were supplied into the furnace to form a p-
上述のようにして作製したLED用のエピタキシャルウェーハは、c面を有するサファイアからなる基板101上に、単結晶構造を有するAlN層(バッファ層102)を形成した後、基板101側から順に、8μmのアンドープGaN層(下地層103)、5×1018cm−3の電子濃度を持つ2μmのSiドープGaN初期層と200nmのSiドープGaN再成長層とからなるnコンタクト層104a、4×1018cm−3のSi濃度を有し、20層の1.7nmのGa0.99In0.01Nと19層の1.7nmのGaNからなる超格子構造を有するクラッド層(nクラッド層104b)、GaN障壁層に始まってGaN障壁層に終わり、層厚が6nmとされた6層のSiドープのGaN障壁層(障壁層105a)と、層厚が3nmとされた6層のノンドープのGa0.92In0.08N井戸層(井戸層105b)と、ノンドープのGaNからなる最終障壁層を備える最上位障壁層(図4における発光層105の内、最上層の障壁層105aを参照)からなる多重量子井戸構造(発光層105)、膜厚が2.5nmのノンドープAl0.06Ga0.94Nからなる4つの層と、膜厚が2.5nmのMgドープAl0.01Ga0.99Nからなり超格子構造を有する3つの層から構成されるpクラッド層106a、及び、膜厚が200nmのMgドープGaNからなるpコンタクト層106bから構成されるp型半導体層106を積層した構造を有する。
The epitaxial wafer for LED produced as described above is formed by forming an AlN layer (buffer layer 102) having a single crystal structure on a
[実施例10]
上記実施例9で説明したような発光層105を形成する工程において、7層の障壁層105aの内、最後に形成する障壁層についてはノンドープとした点を除き、実施例9と同様の操作手順により、n型半導体層104、発光層105、p型半導体層106が順次積層されてなる、LED用のエピタキシャルウェーハを製造した。
[Example 10]
In the step of forming the light emitting layer 105 as described in the ninth embodiment, the same operation procedure as in the ninth embodiment is performed except that the last barrier layer among the seven
[実施例11]
上記実施例9及び実施例10で説明したような、発光層105上にp型半導体層106を形成する工程を以下に説明するような手順とした点を除き、実施例9と同様の操作手順により、LED用のエピタキシャルウェーハを製造した。
本例では、発光層105の上に、該発光層105の形成に用いたものと同じMOCVD装置を用いて、4層のノンドープのAl0.06Ga0.94Nと3層のMgをドープしたAl0.01Ga0.99よりなる超格子構造を持つp型クラッド層106aを、TMGa、TMAl及びCp2Mgの供給量を適宜調整して成膜し、更に、その上に膜厚が200nmのMgドープGaNからなるp型コンタクト層106bを成膜し、p型半導体層106とした。
[Example 11]
The operating procedure similar to that of Example 9 except that the step of forming the p-
In this example, four layers of non-doped Al 0.06 Ga 0.94 N and three layers of Mg are doped on the light-emitting layer 105 using the same MOCVD apparatus used for forming the light-emitting layer 105. The p-
[実施例12]
次いで、上記各実施例の方法で得られたLED用のエピタキシャルウェーハを用いて、LEDを作製した。
すなわち、例えば、上記エピタキシャルウェーハのMgドープGaN層(pコンタクト層106b)の表面に、公知のフォトリソグラフィー技術によってIZOからなる透光性正極109を形成し、その上に、クロム、チタン及び金を順に積層した構造を有する正極ボンディングパッド107(p電極ボンディングパッド)を形成し、p側電極とした。さらに、ウェーハに対してドライエッチングを施し、nコンタクト層104bのn側電極(負極)を形成する領域を露出させ、この露出領域にCr、Ti及びAuの3層が順に積層されてなる負極108(n側電極)を形成した。このような手順により、ウェーハ上に、図3に示すような形状を有する各電極を形成した。
[Example 12]
Subsequently, LED was produced using the epitaxial wafer for LED obtained by the method of each said Example.
That is, for example, a transparent positive electrode 109 made of IZO is formed on the surface of the Mg-doped GaN layer (p-
そして、上述の手順でp側及びn側の各電極が形成されたウェーハについて、サファイアからなる基板101の裏面を研削及び研磨してミラー状の面とした。そして、このウェーハを350μm角の正方形のチップに切断し、図3に示すような発光素子1とした。そして、各電極が上になるようにリードフレーム上に配置し、金線でリードフレームへ結線して発光ダイオード(LED)とした(図5のランプ3を参照)。上述のようにして作製した発光ダイオードのp側およびn側の電極間に順方向電流を流したところ、電流20mAにおける順方向電圧は3.1Vであった。また、p側の透光性正極109を通して発光状態を観察したところ、発光波長は460nmであり、発光出力は20mWを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
And about the wafer in which each electrode of p side and n side was formed in the above-mentioned procedure, the back surface of the board |
1…III族窒化物半導体発光素子、10…上面、11…平面、12…凸部、12c…表面、20…LED構造、101…基板、102…バッファ層、103…III族窒化物半導体層、104…n型層、104b…nクラッド層、105…発光層、106…p型層、106a…pクラッド層、107…正極ボンディングパッド、108…負極ボンディングパッド、3…ランプ DESCRIPTION OF SYMBOLS 1 ... Group III nitride semiconductor light-emitting device, 10 ... Upper surface, 11 ... Plane, 12 ... Projection, 12c ... Surface, 20 ... LED structure, 101 ... Substrate, 102 ... Buffer layer, 103 ... Group III nitride semiconductor layer, 104 ... n-type layer, 104b ... n-cladding layer, 105 ... light-emitting layer, 106 ... p-type layer, 106a ... p-cladding layer, 107 ... positive electrode bonding pad, 108 ... negative electrode bonding pad, 3 ... lamp
Claims (17)
基板の(0001)C面上に前記C面に非平行の表面からなる複数の凸部を形成することにより、前記基板上に前記C面からなる平面と前記凸部とからなる上面を形成する基板加工工程と、
前記上面上に前記III族窒化物半導体層をエピタキシャル成長させて、前記凸部を前記III族窒化物半導体層で埋めるエピ工程とを備えることを特徴とするIII族窒化物半導体層の製造方法。 In the method of manufacturing a group III nitride semiconductor layer, which forms a single crystal group III nitride semiconductor layer on a substrate,
By forming a plurality of convex portions made of a surface non-parallel to the C surface on the (0001) C surface of the substrate, an upper surface made of the flat surface made of the C surface and the convex portions is formed on the substrate. Substrate processing process;
An epitaxial process in which the group III nitride semiconductor layer is epitaxially grown on the upper surface and the protrusion is filled with the group III nitride semiconductor layer.
前記基板は、前記C面からなる平面と、前記C面に非平行の表面からなる複数の凸部とからなる上面を有するものであり、
III族窒化物半導体層は、前記上面上に前記凸部を埋める前記III族窒化物半導体層をエピタキシャル成長させて形成されたものであることを特徴とするIII族窒化物半導体発光素子。 A group III nitride semiconductor light emitting device in which an LED structure is formed on a single crystal group III nitride semiconductor layer formed on a substrate,
The substrate has an upper surface composed of a plane composed of the C surface and a plurality of convex portions composed of a surface non-parallel to the C surface,
The group III nitride semiconductor light-emitting device is characterized in that the group III nitride semiconductor layer is formed by epitaxially growing the group III nitride semiconductor layer filling the protrusions on the upper surface.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007286690A JP4908381B2 (en) | 2006-12-22 | 2007-11-02 | Group III nitride semiconductor layer manufacturing method, group III nitride semiconductor light emitting device, and lamp |
PCT/JP2007/074411 WO2008081717A1 (en) | 2006-12-22 | 2007-12-19 | Method for producing group iii nitride semiconductor layer, group iii nitride semiconductor light-emitting device, and lamp |
KR1020097012041A KR101071450B1 (en) | 2006-12-22 | 2007-12-19 | Method for producing group iii nitride semiconductor layer, group iii nitride semiconductor light-emitting device, and lamp |
US12/515,157 US8492186B2 (en) | 2006-12-22 | 2007-12-19 | Method for producing group III nitride semiconductor layer, group III nitride semiconductor light-emitting device, and lamp |
TW096148970A TWI385822B (en) | 2006-12-22 | 2007-12-20 | Method of producing group-iii nitride semiconductor layer, group-iii nitride semiconductor light-emitting device and lamp thereof |
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006346000 | 2006-12-22 | ||
JP2006346000 | 2006-12-22 | ||
JP2007224496 | 2007-08-30 | ||
JP2007224496 | 2007-08-30 | ||
JP2007274376 | 2007-10-22 | ||
JP2007274376 | 2007-10-22 | ||
JP2007286690A JP4908381B2 (en) | 2006-12-22 | 2007-11-02 | Group III nitride semiconductor layer manufacturing method, group III nitride semiconductor light emitting device, and lamp |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009027849A Division JP2009124174A (en) | 2006-12-22 | 2009-02-09 | Method for manufacturing group iii nitride semiconductor layer, group iii nitride semiconductor light-emitting device, and lamp |
JP2010026910A Division JP2010103578A (en) | 2006-12-22 | 2010-02-09 | Method for manufacturing group-iii nitride semiconductor layer |
JP2010162852A Division JP5246213B2 (en) | 2006-12-22 | 2010-07-20 | Group III nitride semiconductor light emitting device manufacturing method |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009123717A true JP2009123717A (en) | 2009-06-04 |
JP2009123717A5 JP2009123717A5 (en) | 2010-05-27 |
JP4908381B2 JP4908381B2 (en) | 2012-04-04 |
Family
ID=40815599
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007286690A Active JP4908381B2 (en) | 2006-12-22 | 2007-11-02 | Group III nitride semiconductor layer manufacturing method, group III nitride semiconductor light emitting device, and lamp |
JP2009027849A Pending JP2009124174A (en) | 2006-12-22 | 2009-02-09 | Method for manufacturing group iii nitride semiconductor layer, group iii nitride semiconductor light-emitting device, and lamp |
JP2010026910A Pending JP2010103578A (en) | 2006-12-22 | 2010-02-09 | Method for manufacturing group-iii nitride semiconductor layer |
JP2010162852A Active JP5246213B2 (en) | 2006-12-22 | 2010-07-20 | Group III nitride semiconductor light emitting device manufacturing method |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009027849A Pending JP2009124174A (en) | 2006-12-22 | 2009-02-09 | Method for manufacturing group iii nitride semiconductor layer, group iii nitride semiconductor light-emitting device, and lamp |
JP2010026910A Pending JP2010103578A (en) | 2006-12-22 | 2010-02-09 | Method for manufacturing group-iii nitride semiconductor layer |
JP2010162852A Active JP5246213B2 (en) | 2006-12-22 | 2010-07-20 | Group III nitride semiconductor light emitting device manufacturing method |
Country Status (3)
Country | Link |
---|---|
US (1) | US8492186B2 (en) |
JP (4) | JP4908381B2 (en) |
TW (1) | TWI385822B (en) |
Cited By (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011066073A (en) * | 2009-09-15 | 2011-03-31 | Showa Denko Kk | Semiconductor light-emitting element |
JP2011077265A (en) * | 2009-09-30 | 2011-04-14 | Toyoda Gosei Co Ltd | Method for manufacturing group iii nitride semiconductor |
WO2011065403A1 (en) * | 2009-11-26 | 2011-06-03 | 昭和電工株式会社 | Single-crystal sapphire for producing single-crystal sapphire substrate for led, single-crystal sapphire substrate for led, luminescent element, and processes for producing these |
JP2011134804A (en) * | 2009-12-22 | 2011-07-07 | Showa Denko Kk | Manufacturing method of semiconductor light-emitting element and semiconductor laminated substrate |
JP2011227188A (en) * | 2010-04-16 | 2011-11-10 | Showa Denko Kk | Reticle, manufacturing method for patterning substrate, manufacturing method for semiconductor multilayer substrate, and manufacturing method for semiconductor light-emitting element |
JP2012039151A (en) * | 2011-11-08 | 2012-02-23 | Toshiba Corp | Method for manufacturing semiconductor light emitting element |
US20120070924A1 (en) * | 2010-09-17 | 2012-03-22 | Su Hyoung Son | Method for manufacturing semiconductor light-emitting device |
JP2012069988A (en) * | 2011-11-29 | 2012-04-05 | Toshiba Corp | Semiconductor light-emitting element and method of manufacturing the same |
JP2012104564A (en) * | 2010-11-08 | 2012-05-31 | Showa Denko Kk | Semiconductor light-emitting element, method of manufacturing semiconductor light-emitting element, and lamp |
JP2013030816A (en) * | 2012-11-07 | 2013-02-07 | Toshiba Corp | Semiconductor light-emitting element |
JP2013062492A (en) * | 2011-08-22 | 2013-04-04 | Hitachi Cable Ltd | Nitride semiconductor template and light-emitting diode |
JP2013086976A (en) * | 2011-10-13 | 2013-05-13 | Tamura Seisakusho Co Ltd | Method for producing crystal laminated structure |
JP2013136474A (en) * | 2011-12-28 | 2013-07-11 | Nichia Corp | Substrate recovery method and method for producing nitride semiconductor elements using the recovery method |
US8658450B2 (en) | 2010-02-24 | 2014-02-25 | Kabushiki Kaisha Toshiba | Crystal growth method and semiconductor light emitting device |
US8691602B2 (en) | 2011-04-15 | 2014-04-08 | Toyoda Gosei Co., Ltd. | Method for producing semiconductor light-emitting chip |
JP2014067963A (en) * | 2012-09-27 | 2014-04-17 | Toyoda Gosei Co Ltd | Method for manufacturing group iii nitride semiconductor |
JP2014067964A (en) * | 2012-09-27 | 2014-04-17 | Toyoda Gosei Co Ltd | Method for manufacturing group iii nitride semiconductor |
JP2014529195A (en) * | 2011-09-30 | 2014-10-30 | ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. | Substrate having a concavo-convex pattern, light emitting diode having the same, and method for manufacturing light emitting diode |
CN104221169A (en) * | 2012-04-18 | 2014-12-17 | 互耐普勒斯有限公司 | Method for fabricating nanopatterned substrate for high-efficiency nitride-based light-emitting diode |
US8963122B2 (en) | 2012-08-16 | 2015-02-24 | Toyoda Gosei Co., Ltd. | Semiconductor light emitting element and light emitting device |
EP2477238A4 (en) * | 2009-09-07 | 2015-03-11 | El Seed Corp | Semiconductor light emitting element |
JP2015080000A (en) * | 2015-01-29 | 2015-04-23 | 株式会社東芝 | Semiconductor light-emitting element, nitride semiconductor layer growth substrate, and nitride semiconductor wafer |
US9048386B2 (en) | 2012-06-08 | 2015-06-02 | Toyoda Gosei Co., Ltd. | Semiconductor light-emitting element and light-emitting device |
US9064997B2 (en) | 2011-05-24 | 2015-06-23 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device, nitride semiconductor layer growth substrate, and nitride semiconductor wafer |
US9190561B2 (en) | 2011-12-28 | 2015-11-17 | Toyoda Gosei Co., Ltd. | Semiconductor light emitting element and light emitting device |
US9214336B2 (en) | 2012-09-27 | 2015-12-15 | Toyoda Gosei Co., Ltd. | Method for producing a group III nitride semiconductor |
JP2016072388A (en) * | 2014-09-29 | 2016-05-09 | 豊田合成株式会社 | Method for manufacturing group iii nitride semiconductor light-emitting element |
JP2016100363A (en) * | 2014-11-18 | 2016-05-30 | 日亜化学工業株式会社 | Nitride semiconductor element and manufacturing method of the same |
US9496459B2 (en) | 2012-10-11 | 2016-11-15 | Toyoda Gosei Co., Ltd. | Semiconductor light emitting element and light emitting device |
JP2017050439A (en) * | 2015-09-03 | 2017-03-09 | 豊田合成株式会社 | Uv light-emitting device and method for manufacturing the same |
JP2019041125A (en) * | 2018-11-28 | 2019-03-14 | 日亜化学工業株式会社 | Nitride semiconductor element and method for manufacturing the same |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0752060A (en) * | 1993-08-13 | 1995-02-28 | Matsushita Electric Works Ltd | Impact wrench |
JP5167974B2 (en) * | 2008-06-16 | 2013-03-21 | 豊田合成株式会社 | Group III nitride compound semiconductor light emitting device and method of manufacturing the same |
JPWO2010032423A1 (en) * | 2008-09-16 | 2012-02-02 | 昭和電工株式会社 | Method for manufacturing group III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device and lamp, and method for reducing variation in emission wavelength distribution of group III nitride semiconductor light emitting device wafer |
JP2010103424A (en) * | 2008-10-27 | 2010-05-06 | Showa Denko Kk | Method of manufacturing semiconductor light-emitting element |
US7952106B2 (en) * | 2009-04-10 | 2011-05-31 | Everlight Electronics Co., Ltd. | Light emitting diode device having uniform current distribution and method for forming the same |
US8476658B2 (en) * | 2009-11-25 | 2013-07-02 | Jing Jie Dai | Semiconductor light-emitting devices |
KR101047639B1 (en) * | 2010-04-19 | 2011-07-07 | 엘지이노텍 주식회사 | Semiconductor light emitting device, light emitting device package and fabricating method for semiconductor light emitting device |
JP5789782B2 (en) * | 2010-05-20 | 2015-10-07 | パナソニックIpマネジメント株式会社 | Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device |
US8765509B2 (en) * | 2010-09-30 | 2014-07-01 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride semiconductor light-emitting device |
KR101274651B1 (en) * | 2010-11-30 | 2013-06-12 | 엘지디스플레이 주식회사 | Light emitting diode and method for fabricating the same |
JP5492117B2 (en) | 2011-02-18 | 2014-05-14 | 株式会社東芝 | Nitride semiconductor multilayer structure, method of manufacturing the same, and nitride semiconductor device |
US8686433B2 (en) | 2011-09-01 | 2014-04-01 | Rohm Co., Ltd. | Light emitting device and light emitting device package |
CN102694086A (en) * | 2012-05-28 | 2012-09-26 | 华南理工大学 | Patterned substrate of LED chip and LED chip |
TWI543398B (en) * | 2012-08-03 | 2016-07-21 | 國家中山科學研究院 | Construction of led epitaxial layer |
KR20140027836A (en) * | 2012-08-27 | 2014-03-07 | 엘지이노텍 주식회사 | Light emitting device |
JP5440674B1 (en) * | 2012-09-18 | 2014-03-12 | ウシオ電機株式会社 | LED element and manufacturing method thereof |
KR101982626B1 (en) * | 2012-10-17 | 2019-05-27 | 엘지이노텍 주식회사 | Light emitting device and lighting device having the same |
JP6048233B2 (en) * | 2013-03-12 | 2016-12-21 | 豊田合成株式会社 | Group III nitride semiconductor light emitting device |
WO2014141601A1 (en) | 2013-03-14 | 2014-09-18 | キヤノンアネルバ株式会社 | Film formation method, method for manufacturing semiconductor light-emitting element, semiconductor light-emitting element, and lighting apparatus |
KR102289345B1 (en) * | 2014-02-06 | 2021-08-13 | 루미리즈 홀딩 비.브이. | Light emitting diode with structured substrate |
JP6248786B2 (en) * | 2014-04-25 | 2017-12-20 | 日亜化学工業株式会社 | Nitride semiconductor device and manufacturing method thereof |
KR101638738B1 (en) * | 2015-04-23 | 2016-07-11 | 영남대학교 산학협력단 | A patterned substrate for gallium nitride-based light emitting diode and the light emitting diode using the same |
US9899569B2 (en) | 2015-04-23 | 2018-02-20 | Research Cooperation Foundation Of Yeungnam University | Patterned substrate for gallium nitride-based light emitting diode and the light emitting diode using the same |
US10600825B2 (en) * | 2018-05-21 | 2020-03-24 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Manufacturing method for TFT array substrate and TFT array substrate |
JP6902569B2 (en) | 2019-04-17 | 2021-07-14 | 日機装株式会社 | Semiconductor light emitting element and manufacturing method of semiconductor light emitting element |
JP6811293B1 (en) * | 2019-08-21 | 2021-01-13 | 日機装株式会社 | Semiconductor light emitting element and manufacturing method of semiconductor light emitting element |
JP2022163949A (en) * | 2021-04-15 | 2022-10-27 | 株式会社ジャパンディスプレイ | Wafer for electronic component |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60173829A (en) * | 1984-02-14 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | Growing method of compound semiconductor thin-film |
JPH1084167A (en) * | 1996-06-17 | 1998-03-31 | Toshiba Corp | Gallium nitride system compound semiconductor light emitting device and its manufacturing method |
JPH1145892A (en) * | 1997-05-28 | 1999-02-16 | Sony Corp | Semiconductor device and manufacture of the same |
JP2003197961A (en) * | 2001-12-27 | 2003-07-11 | Toyoda Gosei Co Ltd | Group iii nitride-based compound semiconductor light emitting element |
JP2005101566A (en) * | 2003-08-19 | 2005-04-14 | Nichia Chem Ind Ltd | Semiconductor device, light emitting device and method for manufacturing its substrate |
JP2006196543A (en) * | 2005-01-11 | 2006-07-27 | Mitsubishi Cable Ind Ltd | Nitride semiconductor light emitting element and its manufacturing method |
JP2006313944A (en) * | 2006-08-25 | 2006-11-16 | Mitsubishi Cable Ind Ltd | Ultraviolet light emitting element |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04350156A (en) | 1991-05-27 | 1992-12-04 | Ishikawajima Harima Heavy Ind Co Ltd | Thin film forming device |
JPH05166794A (en) | 1991-12-11 | 1993-07-02 | Brother Ind Ltd | Substrate pretreatment method in forming film by sputtering |
JPH06177039A (en) | 1992-12-07 | 1994-06-24 | Canon Inc | Epitaxial film formation method |
JP2836687B2 (en) | 1993-04-03 | 1998-12-14 | 日亜化学工業株式会社 | Gallium nitride based compound semiconductor light emitting device |
US5627105A (en) | 1993-04-08 | 1997-05-06 | Varian Associates, Inc. | Plasma etch process and TiSix layers made using the process |
JPH07276706A (en) * | 1994-03-04 | 1995-10-24 | Xerox Corp | Digital printer and method of correcting ununiformity of ledpixel in led printing bar |
JP3436128B2 (en) | 1998-04-28 | 2003-08-11 | 日亜化学工業株式会社 | Method for growing nitride semiconductor and nitride semiconductor device |
JP3700492B2 (en) | 1999-09-21 | 2005-09-28 | 豊田合成株式会社 | Group III nitride compound semiconductor device |
US6367949B1 (en) * | 1999-08-04 | 2002-04-09 | 911 Emergency Products, Inc. | Par 36 LED utility lamp |
JP3994623B2 (en) * | 2000-04-21 | 2007-10-24 | 豊田合成株式会社 | Method for producing group III nitride compound semiconductor device |
US6841808B2 (en) * | 2000-06-23 | 2005-01-11 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor device and method for producing the same |
EP1378949A4 (en) * | 2001-03-21 | 2006-03-22 | Mitsubishi Cable Ind Ltd | Semiconductor light-emitting device |
JP3595277B2 (en) | 2001-03-21 | 2004-12-02 | 三菱電線工業株式会社 | GaN based semiconductor light emitting diode |
JP2002302764A (en) | 2001-04-04 | 2002-10-18 | Anelva Corp | Sputtering apparatus |
JP2002368344A (en) | 2001-06-06 | 2002-12-20 | Matsushita Electric Ind Co Ltd | Method for manufacturing nitride semiconductor element |
JP4023121B2 (en) * | 2001-09-06 | 2007-12-19 | 豊田合成株式会社 | N-type electrode, group III nitride compound semiconductor device, method for manufacturing n-type electrode, and method for manufacturing group III nitride compound semiconductor device |
JP4137611B2 (en) | 2002-11-26 | 2008-08-20 | 新明和工業株式会社 | Method for forming laminated film |
JP2005064492A (en) | 2003-07-28 | 2005-03-10 | Kyocera Corp | Single-crystal sapphire substrate, manufacturing method therefor, and semiconductor light-emitting element |
KR100714639B1 (en) * | 2003-10-21 | 2007-05-07 | 삼성전기주식회사 | light emitting device |
JP2005136106A (en) | 2003-10-29 | 2005-05-26 | Kyocera Corp | Single crystal sapphire substrate and its manufacturing method, and semiconductor light emitting device |
TWI234298B (en) * | 2003-11-18 | 2005-06-11 | Itswell Co Ltd | Semiconductor light emitting diode and method for manufacturing the same |
US20050179160A1 (en) * | 2004-02-12 | 2005-08-18 | Jeff Moreau | Method for increasing the surface friction of sheet piling segments |
KR100568297B1 (en) * | 2004-03-30 | 2006-04-05 | 삼성전기주식회사 | Nitride semiconductor light emitting device and manufacturing method thereof |
US7560294B2 (en) * | 2004-06-07 | 2009-07-14 | Toyoda Gosei Co., Ltd. | Light emitting element and method of making same |
JP2006060164A (en) | 2004-08-24 | 2006-03-02 | National Institute Of Advanced Industrial & Technology | Nitride semiconductor device and method of growing nitride semiconductor crystal |
JP4450202B2 (en) | 2004-10-21 | 2010-04-14 | 豊田合成株式会社 | Semiconductor manufacturing method |
JP4189386B2 (en) | 2005-01-27 | 2008-12-03 | ローム株式会社 | Method for growing nitride semiconductor crystal layer and method for producing nitride semiconductor light emitting device |
-
2007
- 2007-11-02 JP JP2007286690A patent/JP4908381B2/en active Active
- 2007-12-19 US US12/515,157 patent/US8492186B2/en active Active
- 2007-12-20 TW TW096148970A patent/TWI385822B/en active
-
2009
- 2009-02-09 JP JP2009027849A patent/JP2009124174A/en active Pending
-
2010
- 2010-02-09 JP JP2010026910A patent/JP2010103578A/en active Pending
- 2010-07-20 JP JP2010162852A patent/JP5246213B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60173829A (en) * | 1984-02-14 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | Growing method of compound semiconductor thin-film |
JPH1084167A (en) * | 1996-06-17 | 1998-03-31 | Toshiba Corp | Gallium nitride system compound semiconductor light emitting device and its manufacturing method |
JPH1145892A (en) * | 1997-05-28 | 1999-02-16 | Sony Corp | Semiconductor device and manufacture of the same |
JP2003197961A (en) * | 2001-12-27 | 2003-07-11 | Toyoda Gosei Co Ltd | Group iii nitride-based compound semiconductor light emitting element |
JP2005101566A (en) * | 2003-08-19 | 2005-04-14 | Nichia Chem Ind Ltd | Semiconductor device, light emitting device and method for manufacturing its substrate |
JP2006196543A (en) * | 2005-01-11 | 2006-07-27 | Mitsubishi Cable Ind Ltd | Nitride semiconductor light emitting element and its manufacturing method |
JP2006313944A (en) * | 2006-08-25 | 2006-11-16 | Mitsubishi Cable Ind Ltd | Ultraviolet light emitting element |
Cited By (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3293775A1 (en) | 2009-09-07 | 2018-03-14 | EL-Seed Corporation | Semiconductor light emitting element |
CN104600167A (en) * | 2009-09-07 | 2015-05-06 | 崇高种子公司 | Semiconductor light emitting element |
JP2016146502A (en) * | 2009-09-07 | 2016-08-12 | エルシード株式会社 | Semiconductor light-emitting element |
EP2477238A4 (en) * | 2009-09-07 | 2015-03-11 | El Seed Corp | Semiconductor light emitting element |
JP2015099939A (en) * | 2009-09-07 | 2015-05-28 | エルシード株式会社 | Semiconductor light-emitting element |
JP2011066073A (en) * | 2009-09-15 | 2011-03-31 | Showa Denko Kk | Semiconductor light-emitting element |
JP2011077265A (en) * | 2009-09-30 | 2011-04-14 | Toyoda Gosei Co Ltd | Method for manufacturing group iii nitride semiconductor |
WO2011065403A1 (en) * | 2009-11-26 | 2011-06-03 | 昭和電工株式会社 | Single-crystal sapphire for producing single-crystal sapphire substrate for led, single-crystal sapphire substrate for led, luminescent element, and processes for producing these |
JP2011134804A (en) * | 2009-12-22 | 2011-07-07 | Showa Denko Kk | Manufacturing method of semiconductor light-emitting element and semiconductor laminated substrate |
US8658450B2 (en) | 2010-02-24 | 2014-02-25 | Kabushiki Kaisha Toshiba | Crystal growth method and semiconductor light emitting device |
US9246055B2 (en) | 2010-02-24 | 2016-01-26 | Kabushiki Kaisha Toshiba | Crystal growth method and semiconductor light emitting device |
JP2011227188A (en) * | 2010-04-16 | 2011-11-10 | Showa Denko Kk | Reticle, manufacturing method for patterning substrate, manufacturing method for semiconductor multilayer substrate, and manufacturing method for semiconductor light-emitting element |
US8298842B2 (en) * | 2010-09-17 | 2012-10-30 | Lg Display Co., Ltd. | Method for manufacturing semiconductor light-emitting device |
US20120070924A1 (en) * | 2010-09-17 | 2012-03-22 | Su Hyoung Son | Method for manufacturing semiconductor light-emitting device |
JP2012104564A (en) * | 2010-11-08 | 2012-05-31 | Showa Denko Kk | Semiconductor light-emitting element, method of manufacturing semiconductor light-emitting element, and lamp |
US8614454B2 (en) | 2010-11-08 | 2013-12-24 | Toyoda Gosei Co., Ltd. | Semiconductor light-emitting device, manufacturing method thereof, and lamp |
US8691602B2 (en) | 2011-04-15 | 2014-04-08 | Toyoda Gosei Co., Ltd. | Method for producing semiconductor light-emitting chip |
US9064997B2 (en) | 2011-05-24 | 2015-06-23 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device, nitride semiconductor layer growth substrate, and nitride semiconductor wafer |
JP2013062492A (en) * | 2011-08-22 | 2013-04-04 | Hitachi Cable Ltd | Nitride semiconductor template and light-emitting diode |
JP2014529195A (en) * | 2011-09-30 | 2014-10-30 | ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. | Substrate having a concavo-convex pattern, light emitting diode having the same, and method for manufacturing light emitting diode |
JP2013086976A (en) * | 2011-10-13 | 2013-05-13 | Tamura Seisakusho Co Ltd | Method for producing crystal laminated structure |
JP2012039151A (en) * | 2011-11-08 | 2012-02-23 | Toshiba Corp | Method for manufacturing semiconductor light emitting element |
JP2012069988A (en) * | 2011-11-29 | 2012-04-05 | Toshiba Corp | Semiconductor light-emitting element and method of manufacturing the same |
JP2013136474A (en) * | 2011-12-28 | 2013-07-11 | Nichia Corp | Substrate recovery method and method for producing nitride semiconductor elements using the recovery method |
US9190561B2 (en) | 2011-12-28 | 2015-11-17 | Toyoda Gosei Co., Ltd. | Semiconductor light emitting element and light emitting device |
CN104221169A (en) * | 2012-04-18 | 2014-12-17 | 互耐普勒斯有限公司 | Method for fabricating nanopatterned substrate for high-efficiency nitride-based light-emitting diode |
JP2015515145A (en) * | 2012-04-18 | 2015-05-21 | ヒューネット プラス カンパニー リミテッドHunet Plus Co., Ltd. | Method of manufacturing a substrate for a high-efficiency nitride-based light-emitting diode having a nano-level pattern (MethodFor Fabricating NanoPatternedSubstituteForHighEfficiencyNitridebasedLightEmittingDiode) |
US9048386B2 (en) | 2012-06-08 | 2015-06-02 | Toyoda Gosei Co., Ltd. | Semiconductor light-emitting element and light-emitting device |
US8963122B2 (en) | 2012-08-16 | 2015-02-24 | Toyoda Gosei Co., Ltd. | Semiconductor light emitting element and light emitting device |
US9214336B2 (en) | 2012-09-27 | 2015-12-15 | Toyoda Gosei Co., Ltd. | Method for producing a group III nitride semiconductor |
JP2014067964A (en) * | 2012-09-27 | 2014-04-17 | Toyoda Gosei Co Ltd | Method for manufacturing group iii nitride semiconductor |
JP2014067963A (en) * | 2012-09-27 | 2014-04-17 | Toyoda Gosei Co Ltd | Method for manufacturing group iii nitride semiconductor |
US9496459B2 (en) | 2012-10-11 | 2016-11-15 | Toyoda Gosei Co., Ltd. | Semiconductor light emitting element and light emitting device |
JP2013030816A (en) * | 2012-11-07 | 2013-02-07 | Toshiba Corp | Semiconductor light-emitting element |
JP2016072388A (en) * | 2014-09-29 | 2016-05-09 | 豊田合成株式会社 | Method for manufacturing group iii nitride semiconductor light-emitting element |
JP2016100363A (en) * | 2014-11-18 | 2016-05-30 | 日亜化学工業株式会社 | Nitride semiconductor element and manufacturing method of the same |
US10164151B2 (en) | 2014-11-18 | 2018-12-25 | Nichia Corporation | Nitride semiconductor device and method for producing the same |
US10510927B2 (en) | 2014-11-18 | 2019-12-17 | Nichia Corporation | Method for producing nitride semiconductor device |
JP2015080000A (en) * | 2015-01-29 | 2015-04-23 | 株式会社東芝 | Semiconductor light-emitting element, nitride semiconductor layer growth substrate, and nitride semiconductor wafer |
JP2017050439A (en) * | 2015-09-03 | 2017-03-09 | 豊田合成株式会社 | Uv light-emitting device and method for manufacturing the same |
JP2019041125A (en) * | 2018-11-28 | 2019-03-14 | 日亜化学工業株式会社 | Nitride semiconductor element and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2009124174A (en) | 2009-06-04 |
JP2010263236A (en) | 2010-11-18 |
JP5246213B2 (en) | 2013-07-24 |
TW200840096A (en) | 2008-10-01 |
TWI385822B (en) | 2013-02-11 |
US20100025684A1 (en) | 2010-02-04 |
US8492186B2 (en) | 2013-07-23 |
JP4908381B2 (en) | 2012-04-04 |
JP2010103578A (en) | 2010-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4908381B2 (en) | Group III nitride semiconductor layer manufacturing method, group III nitride semiconductor light emitting device, and lamp | |
JP5521981B2 (en) | Manufacturing method of semiconductor light emitting device | |
WO2009154215A1 (en) | Iii-group nitride semiconductor light emitting element, method for manufacturing the element, and lamp | |
JP5556657B2 (en) | Group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp | |
KR101067122B1 (en) | Method of manufacturing group III nitride semiconductor, method of manufacturing group III nitride semiconductor light emitting device and group III nitride semiconductor light emitting device, and lamp | |
KR101071450B1 (en) | Method for producing group iii nitride semiconductor layer, group iii nitride semiconductor light-emitting device, and lamp | |
WO2013005789A1 (en) | Method of manufacture for nitride semiconductor light emitting element, wafer, and nitride semiconductor light emitting element | |
WO2010032423A1 (en) | Method for manufacturing iii nitride semiconductor light emitting element, iii nitride semiconductor light emitting element and lamp | |
JP2009277882A (en) | Method of manufacturing group iii nitride semiconductor light emitting element, group iii nitride semiconductor light emitting element, and lamp | |
WO2009142265A1 (en) | Iii nitride semiconductor light emitting element and method for manufacturing the same, and lamp | |
JP2010232649A (en) | Group-iii nitride semiconductor light-emitting element and method for manufacturing the same, and lamp | |
JP2008124254A (en) | Gallium nitride compound semiconductor light-emitting element | |
JP2007103774A (en) | Group iii nitride semiconductor stacked structure and its manufacturing method | |
JP2005268581A (en) | Gallium nitride family compound semiconductor light emitting device | |
JP2008034444A (en) | Group iii nitride semiconductor light emitting device, method of manufacturing same, and lamp | |
JP4925580B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
JP2007329312A (en) | Method of manufacturing laminated layer structure of group iii nitride semiconductor | |
JP2005235960A (en) | Method for manufacturing gallium nitride series semiconductor element | |
JP2010010444A (en) | Semiconductor light emitting element, lamp and method of manufacturing semiconductor light emitting element | |
JP2011082248A (en) | Semiconductor light emitting element and method of manufacturing the same, and lamp | |
JP2009176920A (en) | EPITAXIAL WAFER FOR AlGaInP-BASED SEMICONDUCTOR LIGHT-EMITTING ELEMENT AND ITS GROWTH METHOD | |
JP2011091442A (en) | Semiconductor light emitting diode of gallium nitride compound | |
JP2009224666A (en) | Group iii nitride semiconductor light emitting element, method of manufacturing group iii nitride semiconductor light emitting element, and lamp | |
JP2006019713A (en) | Group iii nitride semiconductor light-emitting device and led using same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20100412 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20100510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100720 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110113 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110118 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110415 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4908381 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |