JP2009117609A

JP2009117609A - 解析システム、解析方法および解析処理プログラム

Info

Publication number: JP2009117609A
Application number: JP2007288899A
Authority: JP
Inventors: Takahiro Fujimi; 孝弘藤見; Hiroaki Sekine; 弘昭関根
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2007-11-06
Filing date: 2007-11-06
Publication date: 2009-05-28

Abstract

【課題】半導体装置の不良解析の高精度化を図る。
【解決手段】半導体装置に形成される複数のＲＡＭについて、設計データとフェイルデータを用いて、不良ビット箇所を示す不良ビット箇所データを生成し、生成された不良ビット箇所データを、それに対応する不良ビットのモードや不良ビットが存在するＲＡＭの配置状態で分類し、あるいは生成された不良ビット箇所データを用いて各ＲＡＭの不良ビットの発生頻度をＲＡＭの規模で正規化する。また、不良ビット箇所データを用いてＦＢＭを表示するほか、分類や正規化の処理で得られたデータを所定の形態でグラフ化して表示する。これにより、ＲＡＭの不良解析をより精度良く行うことが可能になる。
【選択図】図１

Description

本発明は、解析システム、解析方法および解析処理プログラムに関し、特に、半導体装置の形成過程において不良解析を行う解析システム、解析方法および解析処理プログラムに関する。

ＲＡＭ（Random Access Memory）等のメモリ回路領域を有する半導体装置の開発・製造の際には、しばしばＦＢＭ（Fail Bit Map）を用いた不良解析が行われる。不良解析では、例えば、ウェハ上に形成された多数のチップについて得られた電気特性等の測定データを用い、ウェハ上、チップ上、あるいはＲＡＭ上の不良箇所をマップ状に表するＦＢＭを得る。そのＦＢＭ上の不良箇所に対応するウェハ上の部分は、さらに詳細に検査され、その結果は、不良発生原因の究明や製造プロセスの条件設定等に反映される。

不良解析の際には、取得したＦＢＭを、ウェハごと、チップごと、あるいはＲＡＭごとに表示するほか、複数のウェハのＦＢＭ同士、複数のチップのＦＢＭ同士、あるいは複数のＲＡＭのＦＢＭ同士を、それぞれ重ね合わせて表示することも行われている。

また、チップサイズやチップ数が異なる場合等にもＦＢＭの比較が行えるよう、ＦＢＭデータをチップサイズや欠陥数等で正規化する方法が提案されている（例えば、特許文献１〜３参照。）。なお、従来、表示方法に関し、複数種のデータを色分けして表示したり、データを相互に透過させて全データを同時出力したりする方法等も提案されている（例えば、特許文献４〜６参照。）。
特開平８−２９３５３３号公報特開２００４−１６５３９５号公報特開２００３−１００８２５号公報特開平５−２８２３１号公報特許第３００８９４３号公報特開平１０−３３３６５７号公報

ＲＡＭを有するチップでは、その品種が異なれば、ＲＡＭの規模（容量）、トランジスタ数、サイズ等の構成が異なっている場合が多く、また、ＲＡＭの構成は同じであってもそれがどのような向きで配置されているかといった配置状態が異なっている場合もある。また、１チップに複数のＲＡＭが形成されるようなチップでは、それら複数のＲＡＭの構成が異なっていたり、同じ構成であっても配置状態が異なっていたりする場合がある。

図９はＲＡＭの配置状態の一例を示す図である。
図９に例示するウェハ１００には、多数のチップ１０１が形成されており、各チップ１０１には、複数のＲＡＭ、ここでは３つのＲＡＭ１０２ａ，１０２ｂ，１０２ｃが形成されている。これら３つのＲＡＭ１０２ａ，１０２ｂ，１０２ｃは、例えば、同一構成ではあるが、ＲＡＭ１０２ａ，１０２ｂが同じ向きで配置され、ＲＡＭ１０２ｃがＲＡＭ１０２ａ（１０２ｂ）を図面右方向に９０°回転させた向きで配置されている（図中「Ｆ」の向きを参照。）。

このように、通常、ＲＡＭを有するチップには、所定の構成を有する１または２以上のＲＡＭが、所定の領域に、所定の向きで、配置されている。
ところで、そのようなチップを形成する際、ＲＡＭは、その構成によって不良ビット箇所や不良ビットの発生頻度が異なってくる場合があるほか、たとえ構成が同じでもその配置状態によって不良ビット箇所や不良ビットの発生頻度が異なってくる場合がある。

しかし、これまでの不良解析では、配置状態の異なるＲＡＭ、あるいはそのような配置状態の異なるＲＡＭを有するチップやウェハについて、それぞれ不良ビット箇所のデータを得ていたとしても、それらＲＡＭ間、チップ間、ウェハ間のデータの比較・解析を精度良く自動的に行うことができなかった。そのため、ＲＡＭの配置状態を考慮して、ＲＡＭ、チップおよびウェハの不良解析を、より精度良く行える手法が要望されていた。

本発明はこのような点に鑑みてなされたものであり、不良解析を精度良く行うことのできる解析システム、解析方法および解析処理プログラムを提供することを目的とする。

上記課題を解決するために、不良解析を行う解析システムにおいて、配置状態が異なる複数の回路領域についての不良箇所を示す不良箇所データを生成する不良箇所データ生成部と、前記不良箇所データを、前記不良箇所データが示す不良箇所を有する前記回路領域の配置状態によって分類する分類部と、を有する解析システムが提供される。

このような解析システムによれば、配置状態が異なる複数の回路領域について、不良箇所を示す不良箇所データが生成され、その不良箇所データが、それが示す不良箇所を有する回路領域の配置状態によって分類される。これにより、複数の回路領域について、配置状態を考慮した解析が行えるようになる。

また、本発明では、上記課題を解決するために、不良解析を行う解析方法において、不良箇所データ生成部によって、配置状態が異なる複数の回路領域についての不良箇所を示す不良箇所データを生成し、分類部によって、前記不良箇所データを、前記不良箇所データが示す不良箇所を有する前記回路領域の配置状態によって分類する解析方法が提供される。

このような解析方法によれば、複数の回路領域について、配置状態を考慮した解析が行えるようになる。
また、本発明では、コンピュータに不良解析を行う処理を実行させる解析処理プログラムにおいて、コンピュータを、配置状態が異なる複数の回路領域についての不良箇所を示す不良箇所データを生成する手段、前記不良箇所データを、前記不良箇所データが示す不良箇所を有する前記回路領域の配置状態によって分類する手段、として機能させる解析処理プログラムが提供される。

本発明では、配置状態が異なる複数の回路領域についての不良箇所データを、その不良箇所データが示す不良箇所が存在する回路領域の配置状態によって分類する。これにより、複数の回路領域について、配置状態を考慮した解析を行うことが可能になり、不良解析をより精度良く行うことが可能になる。

以下、本発明の実施の形態を、ＲＡＭを有するチップが形成されているウェハを用いた解析を例に、図面を参照して詳細に説明する。
図２は解析システムの概念図である。

図２に示す解析システム１は、設計データサーバ１０、テスタ２０、解析サーバ３０、および複数のパーソナルコンピュータ（ＰＣ）４０を備えている。設計データサーバ１０、テスタ２０および各ＰＣ４０は、ネットワーク等を介して解析サーバ３０と接続されている。

設計データサーバ１０には、ウェハのチップ形成に先立って行われるチップ設計（機能設計、論理設計、レイアウト設計等。）の際に得られたデータ（「設計データ」という。）が記憶されている。

テスタ２０は、ウェハに形成された各チップについて、テストパターンを入力したときの出力を測定し、その出力を基に、各チップの良／不良を判定する。テスタ２０には、どのテストパターンで期待された出力が得られなかったかの情報を示すデータ（「フェイルデータ」という。）が、各チップ測定時の測定条件（測定温度、電源電圧条件等。）と関連付けられて、記憶されている。

通常、設計データサーバ１０およびテスタ２０には、チップやＲＡＭの構成、ＲＡＭの配置状態等が異なる種々の品種や複数のロットのウェハについての設計データおよびフェイルデータがそれぞれ記憶されている。

解析サーバ３０は、まず、テスタ２０からフェイルデータを取得し、設計データサーバ１０から設計データを取得する。そして、フェイルデータに対し、そのフェイルデータが得られた品種やロットのウェハおよびチップの設計データを用いて、所定のデータ変換処理を行い、ＲＡＭの不良ビットのウェハ上およびチップ上での座標を示すデータ（「不良ビット箇所データ」という。）を生成する。これにより、フェイルデータが得られた品種やロットのウェハおよびチップにおける、不良ビットが存在するＲＡＭとそのＲＡＭの不良ビットが特定される。

さらに、解析サーバ３０は、生成された不良ビット箇所データを所定の条件（不良ビット箇所データに対応する不良ビットの分布状態（「モード」という。）や、不良ビットが存在するＲＡＭの配置状態等。）で分類したり、生成された不良ビット箇所データを用いて不良ビットの発生頻度を所定のパラメータ（ＲＡＭの規模、サイズ、面積、トランジスタ数等。）で正規化したりする。

ＰＣ４０は、解析サーバ３０で生成された不良ビット箇所データを、ＦＢＭとしてディスプレイ等に表示させる。ユーザは、このＰＣ４０を用い、ウェハごと、チップごと、ＲＡＭごとのＦＢＭを表示させることができ、さらに、複数のウェハ、チップ、ＲＡＭのＦＢＭをそれぞれ重ね合わせて表示させることもできる。

さらに、ＰＣ４０は、解析サーバ３０で生成された各種データを用い、それを所定の形態（モードごとの不良ビット発生頻度、ＲＡＭの配置状態ごとの不良ビット発生頻度、正規化後の不良ビット発生頻度等が認識可能な形態。）にグラフ化してディスプレイ等に表示させる。

ユーザは、ＰＣ４０から品種、ロット、ウェハ、チップ、ＲＡＭ、テスタ２０によるフェイルデータ測定時の測定条件等を指定し、その条件に該当する不良ビット箇所データを用いて、解析サーバ３０で所定の処理を実行させ、また、ＰＣ４０でＦＢＭを単独であるいは重ね合わせて表示させたり、グラフを表示させたりすることができる。

次に、このような解析システム１の構成について、詳細に説明する。
図１は解析システムの構成例を示す図である。
設計データサーバ１０は、設計データ記憶部１１を有しており、チップ設計時に得られた設計データは、この設計データ記憶部１１に記憶される。

テスタ２０は、所定のテストパターンを用いた測定を行う測定部２１を有している。さらに、テスタ２０は、測定部２１によって測定されたフェイルデータ、およびその測定時の測定条件が記憶されるテストデータ記憶部２２を有している。なお、フェイルデータは、その測定条件と関連付けられて、テストデータ記憶部２２に記憶される。

また、これら設計データサーバ１０およびテスタ２０には、複数の品種やロットのウェハについての設計データおよびフェイルデータが記憶される。
解析サーバ３０は、テスタ２０のテストデータ記憶部２２に記憶されているフェイルデータと、設計データサーバ１０の設計データ記憶部１１に記憶されている設計データとを用い、フェイルデータの所定の変換処理を行って、ＲＡＭの不良ビット箇所の座標を示す不良ビット箇所データを生成する不良ビット箇所データ生成部３１を有している。

不良ビット箇所データ生成部３１によって生成された不良ビット箇所データは、解析データ記憶部３２に記憶される。
このようにフェイルデータから不良ビット箇所データが生成されることで、フェイルデータが得られた品種やロットのウェハおよびチップにおける、不良ビットが存在するＲＡＭとそのＲＡＭの不良ビットが特定されるようになる。解析データ記憶部３２には、個々の不良ビット箇所データに、それが示す不良ビット箇所が存在するＲＡＭ、そのＲＡＭを有するチップおよびウェハ、そのウェハおよびチップのフェイルデータの測定条件、並びにいずれの品種やロットのものであるか等を識別可能な情報が、関連付けられて記憶される。すなわち、解析サーバ３０は、生成した個々の不良ビット箇所データを、どの品種およびロットのウェハの、どのチップの、どのＲＡＭの不良ビットのものであるかが識別可能なように、フェイルデータの測定条件と共に、解析データ記憶部３２に記憶する。

なお、この解析データ記憶部３２には、不良ビット箇所データの生成に用いた設計データが記憶されるようにしてもよい。
さらに、解析サーバ３０は、不良ビット箇所データ生成部３１で生成された不良ビット箇所データを、不良ビットのモードによって分類するモード分類部３３を有している。

ＲＡＭの不良ビットのモードとしては、単ビット不良、ライン不良、ブロック不良がある。単ビット不良は、不良ビットが単独で発生しているモードであり、ライン不良は、複数の不良ビットがビット線やワード線に沿って並んで発生しているモードであり、ブロック不良は、複数の不良ビットが特定領域に密集して発生しているモードである。

モード分類部３３は、不良ビット箇所データを用い、例えば設計データを用いてビット（不良ビットのほか、良ビットを含む。）間の位置関係を求めることによって不良ビットのモードを判別し、不良ビット箇所データを、それに対応する不良ビットのモードによって分類し、その分類結果を解析データ記憶部３２に記憶する。モード分類部３３は、例えば、不良ビット箇所データに、モードを識別するための情報（識別キー等。）を付与する。

また、解析サーバ３０は、不良ビット箇所データ生成部３１で生成された不良ビット箇所データを、ＲＡＭの配置状態によって分類するＲＡＭ配置分類部３４を有している。
異なるチップ間あるいは１チップ内にＲＡＭを配置する場合、ＲＡＭは、ある向きを基準（０°）にしたとき、そこから所定の方向に９０°，１８０°，２７０°といった所定の角度だけ回転させた状態で配置される場合がある。ＲＡＭ配置分類部３４は、設計データを用い、不良ビット箇所データを、それに対応するＲＡＭの配置状態によって分類し、その分類結果を解析データ記憶部３２に記憶する。ＲＡＭ配置分類部３４は、例えば、不良ビット箇所データに、ＲＡＭの配置状態を識別するための情報（識別キー等。）を付与する。

また、解析サーバ３０は、不良ビット箇所データ生成部３１で生成された不良ビット箇所データを用い、所定のＲＡＭの不良ビット数（不良ビット箇所データ数）を所定のパラメータを用いて正規化する正規化部３５を有している。例えば、設計データを用い、所定のＲＡＭの不良ビット数を所定のＲＡＭ規模によって正規化する。正規化部３５により正規化されたデータは、解析データ記憶部３２に記憶される。

なお、解析サーバ３０におけるモード分類部３３、ＲＡＭ配置分類部３４および正規化部３５の各処理で用いる設計データは、設計データサーバ１０の設計データ記憶部１１に記憶されているものを各処理の際に取得して用いることができる。また、解析データ記憶部３２に設計データを記憶している場合には、その設計データを各処理の際に用いることができる。また、各処理に必要な設計データを記憶しておく記憶部を解析サーバ３０に別途設けておいてもよい。

また、解析サーバ３０におけるモード分類部３３、ＲＡＭ配置分類部３４、正規化部３５の各処理を行うか否かは、ユーザが、例えばＰＣ４０を用いて、指定することができるようになっている。

ＰＣ４０は、ユーザがキーボードやマウス等により、解析サーバ３０における処理（モード分類部３３、ＲＡＭ配置分類部３４、正規化部３５の各処理。）やその処理条件（処理する不良ビット箇所データの対象範囲、モードやＲＡＭ配置状態の分類条件、正規化のパラメータ条件等。）の指定や、表示に用いるデータ（不良ビット箇所データ（識別情報が付与されたもの等を含む。）、正規化データ等。）の指定を行う入力部４１を有している。

さらに、ＰＣ４０は、入力部４１で指定されたデータを解析サーバ３０の解析データ記憶部３２から抽出する抽出部４２、および抽出されたデータを所定の形態（ＦＢＭ、グラフ等。）でディスプレイ等に表示する表示部４３を有している。

この図１に示したような構成を有する解析システム１では、まず、解析サーバ３０が、例えば定期的に、設計データサーバ１０の設計データ記憶部１１に記憶されている設計データ、およびテスタ２０のテストデータ記憶部２２に記憶されているフェイルデータを取得する。解析サーバ３０は、取得した設計データおよびフェイルデータを用い、不良ビット箇所データ生成部３１で不良ビット箇所データを生成する。

不良ビット箇所データ生成部３１では、まず、取得したフェイルデータに対し、設計データを用いた論理変換が行われる。この論理変換により、フェイルデータが論理アドレスに変換され、ＲＡＭが特定されると共に、ＲＡＭの不良ビットの論理的な位置が特定される。さらに、不良ビット箇所データ生成部３１では、そのような論理変換後のデータに対し、設計データを用いた物理変換が行われる。この物理変換により、論理的に特定された不良ビットの位置がウェハ上あるいはチップ上でのＸ，Ｙ座標に変換される。不良ビット箇所データ生成部３１では、このような論理変換および物理変換を経て、不良ビット箇所データが生成される。このような変換処理をフェイルデータに対して行うことで、生成された個々の不良ビット箇所データが、どの品種およびロットのウェハの、どのチップの、どのＲＡＭの不良ビットのものであるかが特定されるようになる。

解析サーバ３０は、不良ビット箇所データ生成部３１で生成した不良ビット箇所データを、解析データ記憶部３２に記憶する。その際、解析データ記憶部３２には、個々の不良ビット箇所データに、それが示す不良ビットについて特定された、品種、ロット、ウェハ、チップ、ＲＡＭ、フェイルデータ測定条件等が識別可能な情報が関連付けられて記憶される。

ユーザは、ＰＣ４０の入力部４１から、解析サーバ３０における処理やその処理条件を指定すると共に、表示に用いるデータを指定する。解析サーバ３０は、ＰＣ４０から指定された処理を実行し、処理後のデータを解析データ記憶部３２に記憶する。

すなわち、解析サーバ３０は、ユーザによるＰＣ４０からの指定により、モード分類部３３による処理の実行が必要な場合には、品種、ロット、ウェハ、チップ、ＲＡＭ、フェイルデータ測定条件等が指定された処理対象の不良ビット箇所データを、モード分類部３３で不良ビットのモードによって分類し、その分類結果を解析データ記憶部３２に記憶する。

また、解析サーバ３０は、ユーザによるＰＣ４０からの指定により、ＲＡＭ配置分類部３４による処理の実行が必要な場合には、品種、ロット、ウェハ、チップ、ＲＡＭ、フェイルデータ測定条件等が指定された処理対象の不良ビット箇所データを、ＲＡＭ配置分類部３４によりＲＡＭの配置状態によって分類し、その分類結果を解析データ記憶部３２に記憶する。

また、解析サーバ３０は、ユーザによるＰＣ４０からの指定により、正規化部３５による処理の実行が必要な場合には、品種、ロット、ウェハ、チップ、ＲＡＭ、フェイルデータ測定条件等が指定された処理対象の不良ビット箇所データを、正規化部３５で正規化し、その正規化したデータを解析データ記憶部３２に記憶する。

一方、ＰＣ４０の抽出部４２は、ユーザにより入力部４１で指定された条件に基づき、解析サーバ３０の解析データ記憶部３２から表示に用いるデータを抽出し、表示部４３は、その抽出されたデータをＦＢＭやグラフにして表示する。

ここで、上記解析システム１の処理について、より具体的に説明する。
まず、不良ビットのモードによる分類と、ＲＡＭの配置状態による分類とを行う場合の処理を例にして説明する。なお、不良ビットのモードは、単ビット不良、ライン不良、ブロック不良の３種類とし、ＲＡＭは、ある向きを基準（０°）に所定方向に９０°，１８０°，２７０°回転させた４種類の配置状態とする。

図３は不良ビットのモードおよびＲＡＭの配置状態による分類を行う場合の処理フローの一例を示す図である。
まず、テスタ２０のフェイルデータは、定期的に、設計データサーバ１０の設計データを用いて、解析サーバ３０の不良ビット箇所データ生成部３１により論理変換され（ステップＳ１）、さらに物理変換されて（ステップＳ２）、不良ビット箇所の座標を示す不良ビット箇所データが生成される。これにより、フェイルデータが得られた品種やロットのウェハおよびチップにおける、ＲＡＭとその不良ビットが特定される。

ここで、解析サーバ３０には、ＰＣ４０からモード分類部３３による処理とＲＡＭ配置分類部３４による処理の実行が指定される。また、解析サーバ３０には、それらの処理対象として、解析サーバ３０に記憶されているすべての不良ビット箇所データのうち、ＰＣ４０で品種、ロット、ウェハ、チップ、ＲＡＭ、フェイルデータ測定条件等で限定される特定のＲＡＭ（いずれの配置状態であるかを問わない。）についての不良ビット箇所データが指定される。

処理対象の不良ビット箇所データは、モード分類部３３により、所定の分類条件、ここでは単ビット不良、ライン不良、ブロック不良の３種類のモードに分類される（ステップＳ３）。

また、モード分類後、処理対象の不良ビット箇所データは、ＲＡＭ配置分類部３４により、ＲＡＭの配置状態に関する設計データを用い、どの配置状態のＲＡＭのものであるか、すなわちその配置の向きが０°，９０°，１８０°，２７０°のいずれかであるかによって分類される（ステップＳ４）。

そして、このようなモードおよびＲＡＭの配置状態による分類後の不良ビット箇所データが、ＰＣ４０からの指定を受けて解析サーバ３０から抽出され、ＰＣ４０の表示部４３により所定の形態で表示される（ステップＳ５）。

ウェハプロセスでは、同一構成のＲＡＭを形成する場合であっても、その配置状態が異なると、不良ビットの発生頻度や発生箇所が異なってくる場合がある。
図４および図５は処理結果の表示例を示す図であって、図４はＲＡＭの配置状態を考慮しなかった場合の表示例を示す図、図５はＲＡＭの配置状態を考慮した場合の表示例を示す図である。

ＲＡＭの配置状態を考慮しなかった場合、すなわち不良ビット箇所データのモード分類まで行い（ステップＳ１〜Ｓ３）、その分類後の不良ビット箇所データを表示した場合には、図４に示すようなグラフが得られる。図４より、単ビット不良が最も多く、ライン不良、ブロック不良がそれに続いている。

一方、図３に示したフローに従い、モード分類まで行ってさらにＲＡＭの配置状態を考慮した場合には、図５に示すようなＲＡＭの配置状態と不良ビット数との関係を示すグラフを得ることができる。図５より、ＲＡＭが９０°，２７０°回転している場合に単ビット不良が多発していることがわかる。図５のようなグラフを得ることで、不良ビット数のＲＡＭの配置状態に対する依存性を容易に認識することができる。

また、解析システム１でウェハ、チップ、ＲＡＭのＦＢＭを表示させる際には、解析サーバ３０の不良ビット箇所データの中から、ＰＣ４０で品種、ロット、ウェハ、チップ、ＲＡＭ、フェイルデータ測定条件等を指定した特定の不良ビット箇所データを用いて、ウェハごと、チップごと、ＲＡＭごと、あるいはＲＡＭ配置状態ごとに、ＦＢＭを単独であるいは重ね合わせて表示させることができる。

ＦＢＭを重ね合わせて表示させる場合には、例えば、ＦＢＭを重ね合わせたときに、不良ビットが重なる箇所ほど濃い色で表示させ、不良ビットが重ならない箇所は無色で表示させるようにする。これにより、色の濃さの違いから、不良ビットの発生箇所の集中の程度を容易に把握することができるようになる。また、ＲＡＭのサイズが異なるもののＦＢＭを重ね合わせる必要がある場合には、例えば、それらの縦横のサイズを合わせて正規化した上で、それらのＦＢＭを重ね合わせ、同様に不良ビットが重なる箇所ほど濃い色で表示させるようにする。

ＦＢＭを表示させることで、どの品種やロットで不良ビットが発生しやすいか、ＲＡＭのどの配置状態で不良ビットが発生しやすいか、どのビット位置で不良が発生しやすいか、といったことを容易に把握することが可能になる。

続いて、上記解析システム１の処理を、モード分類および正規化を行う場合の処理を例にして説明する。なお、ＲＡＭは、１Ｍビットと１０Ｍビットの２種類の規模とする。
図６は不良ビットのモードによる分類および正規化を行う場合の処理フローの一例を示す図である。

テスタ２０のフェイルデータは、設計データサーバ１０の設計データを用いて、解析サーバ３０の不良ビット箇所データ生成部３１により論理変換および物理変換され（ステップＳ１１，Ｓ１２）、不良ビット箇所データが生成される。これにより、フェイルデータが得られた品種やロットのウェハおよびチップにおける、ＲＡＭとその不良ビットが特定される。

ここで、解析サーバ３０には、ＰＣ４０からモード分類部３３による処理と正規化部３５による処理の実行が指定される。また、解析サーバ３０には、それらの処理対象として、解析サーバ３０に記憶されているすべての不良ビット箇所データのうち、ＰＣ４０で品種、ロット、ウェハ、チップ、ＲＡＭ、フェイルデータ測定条件等で限定される特定のＲＡＭ（１Ｍビットと１０Ｍビットの規模のもの。）についての不良ビット箇所データが指定される。

処理対象の不良ビット箇所データは、モード分類部３３により、単ビット不良、ライン不良、ブロック不良の３種類のモードに分類される（ステップＳ１３）。
また、モード分類後、処理対象の不良ビット箇所データは、正規化部３５により、ＲＡＭ規模に関する設計データを用いて、正規化される（ステップＳ１４）。例えば、正規化部３５により、１Ｍビットと１０ＭビットのＲＡＭについてそれぞれ得られた不良ビット数が、単位ビット当たりの不良ビット数に正規化される。

そして、このようなモード分類および正規化後の不良ビット箇所データが、ＰＣ４０からの指定を受けて解析サーバ３０から抽出され、ＰＣ４０の表示部４３により所定の形態で表示される（ステップＳ１５）。

図７および図８は処理結果の表示例を示す図であって、図７は正規化を行わなかった場合の表示例を示す図、図８は正規化を行った場合の表示例を示す図である。
正規化を行わなかった場合、すなわち不良ビット箇所データのモード分類まで行い（ステップＳ１〜Ｓ３）、その分類後のデータを表示した場合には、図７に示すようなグラフが得られる。図７を見る限り、１ＭビットＲＡＭの不良ビット数の方が、１０ＭビットＲＡＭの不良ビット数よりも圧倒的に少ない。

ただし、この情報からでは、そのような不良ビット数の差が、単にＲＡＭ規模の違いに起因して生じたものなのか、１０ＭビットＲＡＭ搭載品の形成時にプロセス上の不具合が発生したことにより生じたものなのか、判断することができない。

一方、図６に示したフローに従い、モード分類まで行ってさらに正規化を行った場合には、図８に示すようなグラフを得ることができる。ここでは、１ＭビットＲＡＭの不良ビット数はそのままで、１０ＭビットＲＡＭの不良ビット数を１Ｍビット当たりの不良ビット数に変換する。具体的には、各モードの不良ビット数を１０分の１にすることで、正規化を行っている。

図８より、正規化を行うと、１Ｍビット当たりでは、１ＭビットＲＡＭの不良ビット数の方が、１０ＭビットＲＡＭの不良ビット数よりも多くなることがわかる。すなわち、１Ｍビット当たりの不良ビットの発生頻度は、１ＭビットＲＡＭの方が高いことになる。図８のようなグラフを得ることで、規模が異なるＲＡＭの不良ビットの発生頻度を適正かつ容易に比較することができる。

なお、ここでは、ＲＡＭ規模を用いて正規化する場合を例示したが、トランジスタ数やＲＡＭ面積等を用いて正規化することも可能である。また、１ＭビットＲＡＭと１０ＭビットＲＡＭのように規模が異なる２種類のＲＡＭが１チップに形成されているような場合にも、上記の処理フローの例に従って正規化することが可能である。この場合は、例えば、ＲＡＭ規模で正規化した後、さらにその値をセルサイズ等で正規化して比較する。

また、解析システム１では、このように正規化を行った場合にも、解析サーバ３０の不良ビット箇所データの中から、ＰＣ４０で品種、ロット、ウェハ、チップ、ＲＡＭ、フェイルデータ測定条件等を指定した特定の不良ビット箇所データを用いて、ウェハごと、チップごと、あるいはＲＡＭごとに、ＦＢＭを単独であるいは重ね合わせて表示させることができる。

以上、解析システム１の処理フローを、モード分類部３３でのモード分類後にＲＡＭ配置分類部３４でのＲＡＭの配置状態による分類を行う場合、およびモード分類部３３によるモード分類後に正規化部３５による正規化を行う場合を例に、それぞれ説明した。このほか、処理の順序を変えて、ＲＡＭ配置分類部３４でのＲＡＭの配置状態による分類後にモード分類部３３でのモード分類を行ったり、正規化部３５による正規化後にモード分類部３３でのモード分類を行ったりすることもできる。

また、解析システム１では、モード分類、ＲＡＭの配置状態による分類、および正規化の３つの処理のうち、いずれか１つの処理のみを行うようにすることもできる。また、解析システム１では、モード分類を行わず、ＲＡＭの配置状態による分類と正規化を行うようにしたり、モード分類、ＲＡＭの配置状態による分類、および正規化の３つの処理をすべて行うようにしたりすることもできる。

例えば、ＲＡＭの規模が異なるＲＡＭのそれぞれについて配置状態が異なるもののデータがある場合、ＲＡＭの配置状態による分類と正規化の処理を行うと、ＲＡＭの規模ごとに、ＲＡＭの配置状態と正規化後の不良ビット数との関係を得ることができる。さらに、それらの処理に加えてモード分類の処理を行っていれば、ＲＡＭの規模ごとに、ＲＡＭの配置状態と、モードを区別した正規化後の不良ビット数との関係を得ることができる。

前述のように、いずれの処理を行うかの指定や、指定した処理の処理条件等は、ＰＣ４０から行うことができる。
また、この解析システム１での処理結果の表示方法は、図５や図８に示したような表示例に限定されるものではない。例えば、図５に例示したようなＲＡＭの配置状態と不良ビット数との関係のほか、ＲＡＭの配置状態と、不良メモリセル数、不良ＲＡＭ数あるいは不良チップ数等との関係を表示することもできる。

なお、上記の解析システム１の構成は一例であって、他の構成とすることも可能である。例えば、上記の解析システム１では、解析サーバ３０を備える構成としたが、この解析サーバ３０が有する処理機能を、ＰＣ４０が有するように構成することもできる。その場合、設計データサーバ１０の設計データや、テスタ２０のフェイルデータは、ＰＣ４０で取得され、ＰＣ４０では、所定の変換処理、分類処理、正規化処理等が実行され、指定された所定のデータがＦＢＭやグラフとして表示される。

また、上記の解析システム１では、解析サーバ３０が定期的に、設計データサーバ１０の設計データや、テスタ２０のフェイルデータを取得する場合を例示した。このほか、フェイルデータが取得されるたびに、不良ビット箇所データ生成部３１で不良ビット箇所データの生成を行って、解析データ記憶部３２に記憶しておき、その不良ビット箇所データを用いてモード分類等の指定された処理を実行するようにしてもよい。

また、解析サーバ３０が設計データやフェイルデータを取得するタイミングと、モード分類等の実行する処理をあらかじめ設定しておき、そのタイミングで所定の処理を自動的に実行し、その処理後のデータを解析データ記憶部３２に記憶しておくようにしてもよい。さらに、その処理後のデータを、特定のＰＣ４０に自動的に送信するようにしてもよい。

また、以上の説明では、回路領域としてＲＡＭを例示したが、上記のような解析システム１は、チップ内の配置状態を変えて形成可能な他の回路領域（メモリ回路領域に限らない。）についても、同様に適用可能である。

また、以上説明したような解析システムが有する処理機能は、コンピュータを用いて実現可能である。その場合、そのような解析システムが有すべき機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、所定の処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、磁気記録装置、光ディスク、光磁気記録媒体、半導体メモリ等、コンピュータで読み取り可能な記録媒体に記録しておくことができる。

解析システムの構成例を示す図である。解析システムの概念図である。不良ビットのモードおよびＲＡＭの配置状態による分類を行う場合の処理フローの一例を示す図である。ＲＡＭの配置状態を考慮しなかった場合の表示例を示す図である。ＲＡＭの配置状態を考慮した場合の表示例を示す図である。不良ビットのモードによる分類および正規化を行う場合の処理フローの一例を示す図である。正規化を行わなかった場合の表示例を示す図である。正規化を行った場合の表示例を示す図である。ＲＡＭの配置状態の一例を示す図である。

符号の説明

１解析システム
１０設計データサーバ
１１設計データ記憶部
２０テスタ
２１測定部
２２テストデータ記憶部
３０解析サーバ
３１不良ビット箇所データ生成部
３２解析データ記憶部
３３モード分類部
３４ＲＡＭ配置分類部
３５正規化部
４０ＰＣ
４１入力部
４２抽出部
４３表示部

Claims

不良解析を行う解析システムにおいて、
配置状態が異なる複数の回路領域についての不良箇所を示す不良箇所データを生成する不良箇所データ生成部と、
前記不良箇所データを、前記不良箇所データが示す不良箇所を有する前記回路領域の配置状態によって分類する分類部と、
を有することを特徴とする解析システム。
前記分類部は、前記不良箇所データを、所定の向きに対して前記回路領域が配置されている向きによって分類することを特徴とする請求項１記載の解析システム。
前記不良箇所データを、前記不良箇所データが示す不良箇所の分布状態によって分類する分布分類部をさらに有することを特徴とする請求項１または２に記載の解析システム。
前記不良箇所データを用いて前記回路領域の不良箇所の発生頻度を求め、前記発生頻度を正規化する正規化部をさらに有することを特徴とする請求項１〜３のいずれか１項に記載の解析システム。
不良解析を行う解析方法において、
不良箇所データ生成部によって、配置状態が異なる複数の回路領域についての不良箇所を示す不良箇所データを生成し、
分類部によって、前記不良箇所データを、前記不良箇所データが示す不良箇所を有する前記回路領域の配置状態によって分類する、
ことを特徴とする解析方法。
前記分類部は、前記不良箇所データを、所定の向きに対して前記回路領域が配置されている向きによって分類することを特徴とする請求項５記載の解析方法。
コンピュータに不良解析を行う処理を実行させる解析処理プログラムにおいて、
コンピュータを、
配置状態が異なる複数の回路領域についての不良箇所を示す不良箇所データを生成する手段、
前記不良箇所データを、前記不良箇所データが示す不良箇所を有する前記回路領域の配置状態によって分類する手段、
として機能させることを特徴とする解析処理プログラム。