JP2009111632A - 周波数変換器及びこれを用いた受信機及び送信機 - Google Patents

Abstract

【課題】雑音を抑圧し、かつ、高い信号利得が得られる周波数変換器を提供する。
【解決手段】正相入力電圧信号及び逆相入力電圧信号を正相入力電流信号及び逆相入力電流信号に変換する電圧−電流変換回路１００と；正相入力電流信号及び逆相入力電流信号を正相ローカル信号及び逆相ローカル信号に応じてスイッチングして正相出力電流信号及び逆相出力電流信号を生成するスイッチング回路と；正相出力電流信号及び逆相出力電流信号を電流−電圧変換して増幅し、正相出力電圧信号及び逆相出力電圧信号を生成する増幅回路３００と；電圧−電流変換回路とスイッチング回路との間及びスイッチング回路と増幅回路との間の少なくとも一方に挿入され、高周波信号成分の通過するキャパシタ及び低周波雑音成分の通過する抵抗を含む複数のＣＲ回路と；を具備する。
【選択図】 図２

Description

本発明はＲＦ信号用の周波数変換器及びこれを用いた受信機及び送信機に関する。

無線（ＲＦ）信号を受信または送信する無線端末では、周波数変換器が用いられる。例えば、受信機では受信ＲＦ信号とローカル（ＬＯ）信号とをミキシングして受信ベースバンド信号を生成するためにダウンコンバータが用いられ、送信機では送信ベースバンド信号とＬＯ信号とをミキシングして送信ＲＦ信号を生成するためにアップコンバータが用いられる。

周波数変換器の１つであるＣＭＯＳ(Complimentary Metal-Oxide Semiconductor)周波数変換器は、受信ベースバンド信号及び送信ベースバンド信号を処理するベースバンド処理部と同じＣＭＯＳプロセスにより製造される集積回路（ＩＣ）により実現可能であるため、アナログ信号処理ユニット及びデジタル信号処理ユニットをワンチップ化できる。上記ワンチップ化は、無線端末の小型化及び低価格化に寄与する。

一般に、アクティブダブルバランス型のＣＭＯＳミキサを使用したＣＭＯＳ周波数変換器は、ＣＭＯＳミキサ中のスイッチングトランジスタ対において大きな電流が流れるので、比較的大きな低周波フリッカ雑音（１／ｆ雑音）が発生することが知られている。一方、パッシブダブルバランス型のＣＭＯＳミキサを使用したＣＭＯＳ周波数変換器では、上記フリッカ雑音の問題を解消することができる。

パッシブダブルバランス型のＣＭＯＳミキサを使用したＣＭＯＳ周波数変換器を受信機で使用する場合、ＣＭＯＳミキサの前段には受信した差動ＲＦ信号を電圧−電流変換するための入力段、後段には電流−電圧変換アンプなどの増幅（出力）段が夫々設けられる。ＣＭＯＳミキサには、差動ＬＯ信号をゲート端子で受けて相補的にＯＮ／ＯＦＦを繰り返すＭＯＳトランジスタ対（スイッチングトランジスタ対）が含まれる。このスイッチングトランジスタ対を完全に相補的に動作させることは困難であり、両トランジスタが同時にＯＮとなる場合がある。両トランジスタがオンとなると、上記増幅段の入力換算雑音が、これらトランジスタを経由して（即ち、両トランジスタのオン抵抗を入力抵抗として）当該増幅段に入力され、増幅されてしまう。具体的には、増幅段が値Ｒｆの帰還抵抗を備えたオペアンプであり、上記トランジスタ対の各トランジスタのオン抵抗がＲｓであれば、雑音は当該増幅段によってＲｆ／２Ｒｓ（雑音利得）倍される。帰還抵抗の値Ｒｆは、ＭＯＳトランジスタのオン抵抗Ｒｓに比べて大きいため、上記雑音利得Ｒｆ／２Ｒｓは非常に大きな値となる。

非特許文献１には、スイッチングトランジスタ対の入力段側（ドレイン端子側）に抵抗値Ｒｉｎの抵抗対を挿入した構成が開示されている。当該構成は雑音利得の低減を目的としているわけではないものの、実際には前述した雑音源の入力抵抗が上記抵抗対によって増大し、入力抵抗の値は２（Ｒｓ＋Ｒｉｎ）となるため、雑音利得はＲｆ／２（Ｒｓ＋Ｒｉｎ）に低減する。
Paulo G.R. Silva, et al, "An 118 dB DR CT IF-to-Baseband ΣΔ Modulator for AM/FM/IBOC Radio Receivers, "IEEE International Solid-State Circuits Conference, Feb. 2006.

非特許文献１に開示される構成では、入力段側から見た抵抗値の増分Ｒｉｎが入力段に含まれる電流源の出力抵抗（インピーダンス）に比べて十分小さくない限り、当該電流源で生成される電流が上記出力抵抗に分流され、信号利得が劣化してしまう。前述したように、増幅段が抵抗値Ｒｆの帰還抵抗を備えたオペアンプであれば、抵抗値Ｒｆは数ｋΩ程度であることが多く、抵抗値Ｒｉｎもこれと同程度である。一方、入力段中の電流源の出力抵抗の値は高々数百Ω程度なので、上記分流は避けられず、信号利得の低下を招く。また、スイッチングトランジスタ対の入力段側に抵抗を挿入しているため、増幅段側（ソース端子側）とのインピーダンス差が大きくなる。この場合、スイッチングトランジスタのゲート端子へ入力されたローカル信号及びスイッチングトランジスタ内の寄生容量によって発生するスイッチングトランジスタのソース・ドレイン間に流れる電流が増加することによって、フリッカ雑音が増加する問題も生じる。

本発明は、雑音を抑圧し、かつ、高い信号利得が得られる周波数変換器を提供することを目的とする。

本発明の一態様に係る周波数変換器は、正相入力電圧信号及び逆相入力電圧信号を正相入力電流信号及び逆相入力電流信号に変換する電圧−電流変換回路と；前記正相入力電流信号及び逆相入力電流信号を正相ローカル信号及び逆相ローカル信号に応じてスイッチングして正相出力電流信号及び逆相出力電流信号を生成するスイッチング回路と；前記正相出力電流信号及び前記逆相出力電流信号を電流−電圧変換して増幅し、正相出力電圧信号及び逆相出力電圧信号を生成する増幅回路と；前記電圧−電流変換回路と前記スイッチング回路との間及び前記スイッチング回路と前記増幅回路との間の少なくとも一方に挿入され、高周波信号成分の通過するキャパシタ及び低周波雑音成分の通過する抵抗を含む複数のＣＲ回路と；を具備する。

本発明の他の態様に係る周波数変換器は、正相入力電圧信号及び逆相入力電圧信号を正相入力電流信号及び逆相入力電流信号に変換する電圧−電流変換回路と；前記正相入力電流信号及び逆相入力電流信号を正相ローカル信号及び逆相ローカル信号に応じてスイッチングして正相出力電流信号及び逆相出力電流信号を生成するスイッチング回路と；前記正相出力電流信号及び前記逆相出力電流信号を電流−電圧変換して増幅し、正相出力電圧信号及び逆相出力電圧信号を生成する増幅回路と；前記増幅回路の前段に挿入され、前記正相出力電流信号または前記逆相出力電流信号が夫々通過する２つの抵抗と；を具備する

本発明によれば、雑音を抑圧し、かつ、高い信号利得が得られる周波数変換器を提供できる。

以下、図面を参照して、本発明の実施形態について説明する。
（第１の実施形態）
図１に示すように、本発明の第１の実施形態に係るＣＭＯＳ周波数変換器は、入力段１００、ＣＭＯＳミキサ２００及び増幅段３００を含む。入力段１００は差動入力電圧信号ＩＮを電圧−電流変換して差動入力電流信号Ｉｉｎを生成し、ＣＭＯＳミキサ２００は差動入力電流信号Ｉｉｎと差動ローカル信号ＬＯを合成して差動出力電流信号Ｉｏｕｔを生成し、増幅段３００が差動出力電流信号Ｉｏｕｔを増幅して差動出力電圧信号ＯＵＴを生成する。以下、本実施形態に係るＣＭＯＳ周波数変換器をダウンコンバートに用いる場合について説明するが、当該ＣＭＯＳ周波数変換器をアップコンバートに用いてもよい。

入力段１００は、図２に示すように、差動入力電圧信号ＩＮの電圧値（正相入力電圧信号ＩＮ＋及び逆相入力電圧信号ＩＮ−の差分）に応じた電流を生成する（電圧制御）電流源Ｉ１０を含む。抵抗Ｒ１０は、電流源Ｉ１０の出力インピーダンスを等価的に示しており、抵抗Ｒ１０が実際に接続されているわけではない。電流源Ｉ１０の生成する電流は、ＣＭＯＳミキサ２００に対する差動入力電流信号Ｉｉｎとして用いられる。尚、一般的には、差動入力電流信号Ｉｉｎから直流成分を除去するために、入力段１００の出力側にキャパシタが設けられる。しかしながら、本実施形態に係るＣＭＯＳ周波数変換器では、後述するように、ＣＭＯＳミキサ２００中のＣＲ回路２０１及び２０２において、差動入力電圧信号Ｉｉｎに含まれる直流成分が除去される。従って、図２に示すように、本実施形態に係る入力段１００には直流成分除去のためのキャパシタを設ける必要が無い。

また、入力段１００の具体的構成の一例は、図３に示すように、ＭＯＳトランジスタＭ５１及びＭ５２と、電流源Ｉ５０と、負荷抵抗Ｒ５１及びＲ５２と、帰還インダクタＬ５１及びＬ５２とを含む。

ＭＯＳトランジスタＭ５１は、正相入力電圧信号ＩＮ＋をゲート端子で受けて、ドレイン端子から正相入力電流信号Ｉｉｎ＋を出力する。ＭＯＳトランジスタＭ５２は、逆相入力電圧信号ＩＮ−をゲート端子で受けて、ドレイン端子から逆相入力電圧信号Ｉｉｎ−を出力する。電源と、ＭＯＳトランジスタＭ５１及びＭ５２のドレイン端子との間には、負荷抵抗Ｒ５１及びＲ５２が夫々接続される。なお、前記の抵抗値は後述するスイッチングトランジスタのオン抵抗に比べ十分に高く、なおかつＭＯＳトランジスタＭ５１，Ｍ５２が動作可能な動作点を与える値が用いられる。

また、ＭＯＳトランジスタＭ５１及びＭ５２のソース端子は帰還インダクタＬ５１及びＬ５２を夫々介して、電流源Ｉ５０に共通に接続される。電流源Ｉ５０は、ＭＯＳトランジスタＭ５１及びＭ５２のドレイン電流の和が一定になるように制御する、テール電流源である。

ＣＭＯＳミキサ２００は、図２に示すように、パッシブ型ダブルバランス型ＣＭＯＳミキサであって、２組のスイッチングトランジスタ対ＭＳ１１−ＭＳ１２及びＭＳ１３−ＭＳ１４の前段に夫々、信号周波数に応じた信号経路が選択されるＣＲ回路２０１及び２０２を備えている。スイッチングトランジスタ対ＭＳ１１−ＭＳ１２及びＭＳ１３−ＭＳ１４は、ゲート端子に供給される差動ＬＯ信号に応じて相補的にＯＮ／ＯＦＦを繰り返す。即ち、ＭＯＳトランジスタＭＳ１１及びＭＳ１４がＯＮのときＭＯＳトランジスタＭＳ１２及びＭＳ１３はＯＦＦとなり、ＭＯＳトランジスタＭＳ１１及びＭＳ１４がＯＦＦのときＭＯＳトランジスタＭＳ１２及びＭＳ１３はＯＮとなる。ＭＯＳトランジスタＭＳ１１及びＭＳ１４がＯＮのとき、ＭＯＳトランジスタＭＳ１１のドレイン電流が正相出力電流信号Ｉｏｕｔ＋、ＭＯＳトランジスタＭＳ１４のドレイン電流が逆相出力電流信号Ｉｏｕｔ−として、夫々増幅段３００に入力される。一方、ＭＯＳトランジスタＭＳ１２及びＭＳ１３がＯＮのとき、ＭＯＳトランジスタＭＳ１３のドレイン電流が正相出力電流信号Ｉｏｕｔ＋、ＭＯＳトランジスタＭＳ１２のドレイン電流が逆相出力電流信号Ｉｏｕｔ−として、夫々増幅段３００に入力される。

ＣＲ回路２０２の構成はＣＲ回路２０１と同様であるので、以下、これについてのみ説明する。ＣＲ回路２０２については、以下の説明において、符号の読み替えや正相及び逆相の読み替え等を行うことにより理解される。

ＣＲ回路２０１は、抵抗Ｒ１１とキャパシタＣ１１及びＣ１２を含み、キャパシタＣ１１及びＣ１２は入力段１００からの正相入力電流信号Ｉｉｎ＋を並列に受けて、スイッチングトランジスタ対ＭＳ１１及びＭＳ１２に夫々渡す。尚、キャパシタＣ１１及びＣ１２のキャパシタンスは等しいことが望ましく、以下の説明では両者のキャパシタンスはＣとする。抵抗Ｒ１１はキャパシタＣ１１とＭＯＳトランジスタＭＳ１１との間の節点と、キャパシタＣ１２とＭＯＳトランジスタＭＳ１２との間の節点とを接続する。

ＣＲ回路２０１には、入力段１００からの高周波信号成分を含む正相入力電流信号Ｉｉｎ＋と、増幅段３００の入力換算雑音源３０２からの低周波雑音成分を含む雑音信号が流入する。ＣＲ回路２０１では、正相入力電流信号Ｉｉｎ＋にはキャパシタＣ１１及び／またはＣ１２を通過する信号経路が、雑音信号には抵抗Ｒ１１を通過する。具体的には、ＣＲ回路２０１を構成するキャパシタＣ１１及びＣ１２のインピーダンスは、ＲＦ周波数において抵抗Ｒ１１の抵抗値Ｒに比べて十分小さい。即ち、ＲＦ周波数帯の差動入力電圧信号ＩＮを電圧−電流変換して得られる正相入力電流信号Ｉｉｎ＋は、キャパシタＣ１１及び／またはＣ１２を通過して、ＭＳ１１及び／またはＭＳ１２に入力される。尚、このとき、正相入力電流信号Ｉｉｎ＋の直流成分はキャパシタＣ１１及び／またはＣ１２によって除去されている。一方、増幅段３００の入力換算雑音源３０２からの雑音信号の周波数は、ＲＦ周波数に比べてずっと低く、故に、キャパシタＣ１１及びＣ１２のインピーダンスは上昇し、上記雑音信号はほとんど通過しない。従って、入力換算雑音源３０２からの雑音信号は、ＭＳ１１→Ｒ１１→ＭＳ１２という経路を通過する。

増幅段３００は、図２に示すように、オペアンプ３０１に帰還素子３０３及び３０４が接続される帰還増幅回路である。以下、帰還素子３０３及び３０４として、抵抗値Ｒｆの抵抗を接続するものとして説明するが、これに限られず、キャパシタを接続して積分器を構成してもよいし、他の素子または回路を接続してフィルタを構成してもよい。即ち、増幅段３００は電流−電圧変換アンプであれば、その具体的構成は問われない。入力換算雑音源３０２は、増幅段３００における雑音を入力雑音に換算して等価的に表しているが、このような信号源が実際にオペアンプ３０１に接続されているわけではない。

また、増幅段３００の具体的構成の一例は、図４に示すように、ＭＯＳトランジスタＭ６１及びＭ６２と、電流源Ｉ６０と、帰還素子３０３及び３０４と、ＭＯＳトランジスタＭ６３及びＭ６４と、負荷抵抗Ｒ６１及びＲ６２とを含む。

ＭＯＳトランジスタＭ６１は、正相出力電流信号Ｉｏｕｔ＋をゲート端子で受けて、ドレイン端子から正相出力電圧信号ＯＵＴ＋を出力する。ＭＯＳトランジスタＭ６２は、逆相出力電流信号Ｉｏｕｔ−をゲート端子で受けて、ドレイン端子から逆相出力電圧信号ＯＵＴ−を出力する。電源と、ＭＯＳトランジスタＭ６１及びＭ６２のドレイン端子との間には、ＭＯＳトランジスタＭ６３及びＭ６４と、負荷抵抗Ｒ６１及びＲ６２とで構成される負荷回路が接続される。

また、ＭＯＳトランジスタＭ６１のゲート端子と、ＭＯＳトランジスタＭ６２のドレイン端子との間には帰還素子３０３が接続され、ＭＯＳトランジスタＭ６２のゲート端子と、ＭＯＳトランジスタＭ６１のドレイン端子との間には帰還素子３０４が接続される。Ｍ５２のソース端子は、電流源Ｉ６０に共通に接続される。電流源Ｉ６０は、ＭＯＳトランジスタＭ６１及びＭ６２のドレイン電流の和が一定になるように制御する、テール電流源である。

以下、図２のＣＭＯＳミキサ２００の動作について、入力段１００からの差動入力電流信号Ｉｉｎ及び増幅段３００中の入力換算雑音源３０２からの雑音信号の信号経路を中心に説明する。

差動入力電流信号Ｉｉｎは、ＣＲ回路２０１及び２０２を通過して、スイッチングトランジスタ対ＭＳ１１−ＭＳ１２及びＭＳ１３−ＭＳ１４に夫々入力され、差動出力電流信号Ｉｏｕｔとして出力される。ここで、ＣＲ回路２０１及び２０２において差動入力電圧信号Ｉｉｎが通過する経路及びそのインピーダンスについて、ＣＲ回路２０１を例に説明する。

まず、スイッチングトランジスタ対ＭＳ１１−ＭＳ１２が相補的に動作し、一方がＯＮで他方がＯＦＦの場合を考える。このとき、ＯＦＦのＭＯＳトランジスタには信号は流れないので、一方のＯＮしているＭＯＳトランジスタには、直列接続されたキャパシタ及び抵抗と、キャパシタとが並列接続された経路を通過した、正相入力電流信号Ｉｉｎ＋が流入する。例えば、ＭＯＳトランジスタＭＳ１１がＯＮしているのであれば、直列接続されたキャパシタＣ１２及びＲ１１と、キャパシタＣ１１とが並列接続された経路を通過した、正相入力電圧信号Ｉｉｎ＋が流入する。上記経路のインピーダンスは次の数式１で表される。

実際には、正相入力電流信号Ｉｉｎ＋はＲＦ周波数帯の信号であるからＲ＞＞１／ｓＣＲの関係となり、数式１中の１＋ｓＣＲ≒２＋ｓＣＲであるので、上記インピーダンスは１／ｓＣに近似される。従って、正相入力電流信号Ｉｉｎ＋は、抵抗Ｒ１１をほとんど通過せず、大部分がキャパシタＣ１１を通過して、ＭＯＳトランジスタＭＳ１１に入力される。

従って、ＣＲ回路２０１において、正相入力電流信号Ｉｉｎ＋が通過する経路のインピーダンスは、電流源Ｉ１０の出力インピーダンスＲ１０に比べて十分小さな値となる。従って、従来技術に見られる信号電流の分流の問題が生じず、電流源Ｉ１０で生成される電流のほとんどが正相入力電流信号Ｉｉｎ＋としてスイッチングトランジスタ対ＭＳ１１−ＭＳ１２に渡される。即ち、信号電流の分流による信号利得の低下が抑えられる。

また、従来技術では、挿入された抵抗Ｒによりスイッチングトランジスタ対から見た入力段側のインピーダンスと、増幅段側のインピーダンスとの不均衡により大きなフリッカ雑音が生じていたが、図２のＣＭＯＳ周波数変換器では前述したように、正相入力電流信号Ｉｉｎ＋に関して、スイッチングトランジスタ対ＭＳ１１−ＭＳ１２の入力段１００側のインピーダンス１／ｓＣは抵抗Ｒ１１に対し非常に小さいため、上記不均衡が生じず、フリッカ雑音を抑えられる。

雑音信号は、スイッチングトランジスタ対が相補的に動作する場合は問題とならないので、スイッチングトランジスタ対が過渡的にいずれもＯＮとなる場合について、雑音信号のＣＲ回路２０１における信号経路を例に説明する。

雑音信号がＭＯＳトランジスタＭＳ１１より入力され、ＣＲ回路２０１を通過して、ＭＯＳトランジスタＭＳ１２に出力される場合、ＣＲ回路２０１における経路候補は２つある。抵抗Ｒ１１を通過する経路及び直列接続されたキャパシタＣ１１及びＣ１２を通過する経路である。しかしながら、前述したように、雑音信号は低周波であるから、キャパシタＣ１１及びＣ１２のインピーダンスは増大し、抵抗Ｒ１１の抵抗値Ｒに比べて大きくなる。従って、抵抗Ｒ１１を通過する経路が選択される。即ち、雑音信号は、キャパシタＣ１１及びＣ１２を通過する経路にはほとんど流れず、抵抗Ｒ１１を通過する経路に主に流れ、当該経路のインピーダンスはＲに近似される。

従って、ＭＯＳトランジスタＭＳ１１及びＭＳ１２のオン抵抗の抵抗値をＲｓとすると、雑音信号は、抵抗値Ｒ＋２Ｒｓの入力抵抗でオペアンプ３０１に入力される。即ち、増幅段３００における雑音利得はＲｆ／（Ｒ＋２Ｒｓ）となる。一般的に、オン抵抗の抵抗値Ｒｓは数Ω程度で、帰還素子３０３及び３０４の抵抗値Ｒｆは数ｋΩ程度であり、抵抗Ｒ１１の抵抗値Ｒは上記抵抗値Ｒｆと同程度であるから、上記雑音利得はあまり大きな値でなく、従来例における雑音利得Ｒｆ／２Ｒｓに比べて大幅に低減することができる。

以上説明したように本実施形態に係るＣＭＯＳ周波数変換器は、高周波信号成分を含む差動入力電流信号にはキャパシタを通過する信号経路が、低周波雑音成分を含む雑音信号には抵抗を通過する信号経路が夫々選択されて提供されるＣＲ回路をＣＭＯＳミキサ内のスイッチングトランジスタ対の前段に設けるようにしている。従って本実施形態に係るＣＭＯＳ周波数変換器によれば、差動入力電流信号はインピーダンスの低い経路で上記ＣＲ回路を通過できるため、入力段における電流の分流による信号利得の低下が抑えられると共に、スイッチングトランジスタ対の入出力間のインピーダンスの不均衡によるフリッカ雑音の増大が抑えられる。また、スイッチングトランジスタ対が両方共ＯＮとなって、増幅段の入力換算雑音源からの雑音信号が上記ＣＲ回路を通過する場合には、抵抗を通過する経路が提供されるため、増幅段への入力抵抗が増大し、雑音利得が抑えられる。また、本実施形態に係るＣＭＯＳ周波数変換器は、入力段からの差動入力電流をＣＲ回路中のキャパシタで受けるため、入力段に直流成分除去用のキャパシタを設ける必要が無い。

（第２の実施形態）
図５に示すように、本発明の第２の実施形態に係るＣＭＯＳ周波数変換器は、上記図２に示すＣＭＯＳ周波数変換器において、入力段１００を入力段１１０に、ＣＭＯＳミキサ２００をＣＭＯＳミキサ２１０に夫々置き換えている。以下の説明では、図５において図１と同一部分には同一符号を付して示し、異なる部分を中心に述べる。以下、本実施形態に係るＣＭＯＳ周波数変換器をダウンコンバートに用いる場合について説明するが、当該ＣＭＯＳ周波数変換器をアップコンバートに用いてもよい。

図５に示すＣＭＯＳ周波数変換器では、入力段１１０が差動入力電圧信号ＩＮを電圧−電流変換して差動入力電流信号Ｉｉｎを生成し、ＣＭＯＳミキサ２１０が差動入力電流信号Ｉｉｎに差動ローカル信号ＬＯを合成して差動出力電流信号Ｉｏｕｔを生成し、増幅段３００が差動出力電流信号Ｉｏｕｔを増幅して差動出力電圧信号ＯＵＴを生成する。

入力段１１０は、図５に示すように、差動入力電圧信号ＩＮの電圧値（正相入力電圧信号ＩＮ＋及び逆相入力電圧信号ＩＮ−の差分）に応じた電流を生成する（電圧制御）電流源Ｉ２０を含む。抵抗Ｒ２０は、電流源Ｉ２０の出力インピーダンスを等価的に示しており、抵抗Ｒ２０が実際に接続されているわけではない。電流源Ｉ２０の生成する電流は、直流成分除去用のキャパシタＣ２５及びＣ２６を介して、ＣＭＯＳミキサ２１０に対する差動入力電流信号Ｉｉｎとして用いられる。

ＣＭＯＳミキサ２１０は、図５に示すように、パッシブ型ダブルバランス型ＣＭＯＳミキサであって、２組のスイッチングトランジスタ対ＭＳ２１−ＭＳ２２及びＭＳ２３−ＭＳ２４の前段に夫々、信号周波数に応じた信号経路が選択されるＣＲ回路２１１及び２１２を備えている。スイッチングトランジスタ対ＭＳ２１−ＭＳ２２及びＭＳ２３−ＭＳ２４は、ゲート端子に供給される差動ＬＯ信号に応じて相補的にＯＮ／ＯＦＦを繰り返す。即ち、ＭＯＳトランジスタＭＳ２１及びＭＳ２４がＯＮのときＭＯＳトランジスタＭＳ２２及びＭＳ２３はＯＦＦとなり、ＭＯＳトランジスタＭＳ２１及びＭＳ２４がＯＦＦのときＭＯＳトランジスタＭＳ２２及びＭＳ２３はＯＮとなる。ＭＯＳトランジスタＭＳ２１及びＭＳ２４がＯＮのとき、ＭＯＳトランジスタＭＳ２１のドレイン電流が正相出力電流信号Ｉｏｕｔ＋、ＭＯＳトランジスタＭＳ２４のドレイン電流が逆相出力電流信号Ｉｏｕｔ−として、夫々増幅段３００に入力される。一方、ＭＯＳトランジスタＭＳ２２及びＭＳ２３がＯＮのとき、ＭＯＳトランジスタＭＳ２３のドレイン電流が正相出力電流信号Ｉｏｕｔ＋、ＭＯＳトランジスタＭＳ２２のドレイン電流が逆相出力電流信号Ｉｏｕｔ−として、夫々増幅段３００に入力される。

ＣＲ回路２１２の構成はＣＲ回路２１１と同様であるので、以下、これについてのみ説明する。ＣＲ回路２１２については、以下の説明において、符号の読み替えや正相及び逆相の読み替え等を行うことにより理解される。

ＣＲ回路２１１は、並列接続された抵抗Ｒ２１及びキャパシタＣ２１と、並列接続された抵抗Ｒ２２及びキャパシタＣ２２とが、正相入力電流信号Ｉｉｎ＋を並列に受ける回路である。抵抗Ｒ２１及び抵抗Ｒ２２の抵抗値は等しいことが望ましく、また、キャパシタＣ２１及びキャパシタＣ２２のキャパシタンスも等しいことが望ましい。以下の説明では抵抗Ｒ２１及びＲ２２の抵抗値をＲ、キャパシタＣ２１及びＣ２２のキャパシタンスをＣとする。

ＣＲ回路２１１には、入力段１１０からの高周波信号成分を含む正相入力電流信号Ｉｉｎ＋と、増幅段３００の入力換算雑音源３０２からの低周波雑音成分を含む雑音信号が流入する。ＣＲ回路２１１では、正相入力電流信号Ｉｉｎ＋にはキャパシタＣ２１及び／またはＣ２２を通過する信号経路が、雑音信号には抵抗Ｒ２１及びＲ２２を通過する信号経路が夫々選択されて提供される。具体的には、ＣＲ回路２１１を構成するキャパシタＣ２１及びＣ２２のインピーダンスは、ＲＦ周波数において抵抗Ｒ２１及びＲ２２の抵抗値Ｒに比べて十分小さい。即ち、ＲＦ周波数帯の差動入力電圧信号ＩＮを電圧−電流変換して得られる正相入力電流信号Ｉｉｎ＋は、キャパシタＣ２１及び／またはＣ２２を通過して、ＭＳ２１及び／またはＭＳ２２に流入する。一方、増幅段３００の入力換算雑音源３０２からの雑音信号の周波数は、ＲＦ周波数に比べてずっと低く、故に、キャパシタＣ２１及びＣ２２のインピーダンスは上昇し、上記雑音信号はほとんど通過しない。従って、入力換算雑音源３０２からの雑音信号は、抵抗Ｒ２１及び抵抗Ｒ２２を通過する。

以下、図５のＣＭＯＳミキサ２１０の動作について、入力段１１０からの差動入力電流信号Ｉｉｎ及び増幅段３００中の入力換算雑音源３０２からの雑音信号の信号経路を中心に説明する。

差動入力電流信号Ｉｉｎは、ＣＲ回路２１１及び２１２を通過して、スイッチングトランジスタ対ＭＳ２１−ＭＳ２２及びＭＳ２３−ＭＳ２４に夫々入力され、差動出力電流信号Ｉｏｕｔとして出力される。ここで、ＣＲ回路２１１及び２１２において差動入力電圧信号Ｉｉｎが通過する経路及びそのインピーダンスについて、ＣＲ回路２１１を例に説明する。

正相入力電流信号Ｉｉｎ＋の通過する経路は、キャパシタンスＣのキャパシタ及び抵抗値Ｒの抵抗の並列接続が含まれるから、インピーダンスは次の数式２で表される。

実際には、前述したように、正相入力電流信号Ｉｉｎ＋はＲＦ周波数帯の信号であるから、１＋ｓＣＲ≒ｓＣＲであるので、上記インピーダンスは１／ｓＣに近似される。正相入力電流信号Ｉｉｎ＋は、抵抗をほとんど通過せず、大部分がキャパシタを通過して、ＭＯＳトランジスタに入力される。

また、ＣＲ回路２１１において、正相入力電流信号Ｉｉｎ＋が通過する経路のインピーダンス（≒１／ｓＣ）は、電流源Ｉ２０の出力インピーダンスＲ２０に比べて十分小さな値となる。従って、従来技術に見られる信号電流の分流の問題が生じず、電流源Ｉ２０で生成される電流のほとんどが正相入力電流信号Ｉｉｎ＋としてスイッチングトランジスタ対ＭＳ２１−ＭＳ２２に渡される。即ち、信号電流の分流による信号利得の低下が抑えられる。

また、従来技術では、スイッチングトランジスタ対の入力段側のインピーダンスと、増幅段側のインピーダンスとの不均衡により大きなフリッカ雑音が生じていたが、図２のＣＭＯＳ周波数変換器では前述したように、正相入力電流信号Ｉｉｎ＋に関して、スイッチングトランジスタ対ＭＳ１１−ＭＳ１２の入力段１００側のインピーダンス１／ｓＣが非常に小さく、上記不均衡が生じないため、フリッカ雑音を抑えられる。

雑音信号は、スイッチングトランジスタ対が相補的に動作する場合は問題とならないので、スイッチングトランジスタ対が過渡的にいずれもＯＮとなる場合について、雑音信号のＣＲ回路２１１における信号経路を例に説明する。

雑音信号は、ＣＲ回路２１１において、並列接続された抵抗Ｒ２１及びキャパシタＣ２１を通過してから、並列接続された抵抗Ｒ２２及びキャパシタＣ２２を通過する。雑音信号は低周波であり、キャパシタＣ２５のインピーダンスが増大するので、入力段１１０側への信号漏れは無視できる。また、前述したように、雑音信号は低周波であるから、キャパシタＣ２１及びＣ２２のインピーダンスは増大し、抵抗Ｒ２１及びＲ２２の抵抗値Ｒに比べて大きくなる。従って、ＣＲ回路２１１では、抵抗Ｒ２１及びＲ２２を通過する経路が選択される。即ち、雑音信号は、キャパシタＣ２１及びＣ２２を通過する経路にはほとんど流れず、抵抗Ｒ２１及び抵抗Ｒ２２を通過する経路に主に流れ、当該経路のインピーダンスは２Ｒに近似される。

従って、ＭＯＳトランジスタＭＳ２１及びＭＳ２２のオン抵抗の抵抗値をＲｓとすると、雑音信号は、抵抗値２Ｒ＋２Ｒｓの入力抵抗でオペアンプ３０１に入力される。即ち、増幅段３００における雑音利得はＲｆ／（２Ｒ＋２Ｒｓ）となる。一般的に、オン抵抗の抵抗値Ｒｓは数Ω程度で、帰還素子３０３及び３０４の抵抗値Ｒｆは数ｋΩ程度であり、抵抗Ｒ２１及び抵抗Ｒ２２の抵抗値Ｒは上記抵抗値Ｒｆと同程度であるから、上記雑音利得はあまり大きな値でなく、従来例における雑音利得Ｒｆ／２Ｒｓに比べて大幅に低減されている。

以上説明したように本実施形態に係るＣＭＯＳ周波数変換器は、高周波信号成分を含む差動入力電流信号にはキャパシタを通過する信号経路が、低周波雑音成分を含む雑音信号には抵抗を通過する信号経路が夫々選択されて提供されるＣＲ回路をＣＭＯＳミキサ内のスイッチングトランジスタ対の前段に設けるようにしている。従って本実施形態に係るＣＭＯＳ周波数変換器によれば、差動入力電流信号はインピーダンスの低い経路で上記ＣＲ回路を通過できるため、入力段における電流の分流による信号利得の低下が抑えられると共に、スイッチングトランジスタ対の入出力間のインピーダンスの不均衡によるフリッカ雑音の増大が抑えられる。また、スイッチングトランジスタ対が両方共ＯＮとなって、増幅段の入力換算雑音源からの雑音信号が上記ＣＲ回路を通過する場合には、抵抗を通過する経路が提供されるため、増幅段への入力抵抗が増大し、雑音利得が抑えられる。

（第３の実施形態）
図６に示すように、本発明の第３の実施形態に係るＣＭＯＳ周波数変換器は、上記図５に示すＣＭＯＳ周波数変換器において、ＣＭＯＳミキサ２１０をＣＭＯＳミキサ２２０に置き換えている。以下の説明では、図６において図５と同一部分には同一符号を付して示し、異なる部分を中心に述べる。以下、本実施形態に係るＣＭＯＳ周波数変換器をアップコンバートに用いる場合について説明するが、当該ＣＭＯＳ周波数変換器をダウンコンバートに用いてもよい。

図６に示すＣＭＯＳ周波数変換器では、入力段１１０が差動入力電圧信号ＩＮを電圧−電流変換して差動入力電流信号Ｉｉｎを生成し、ＣＭＯＳミキサ２２０が差動入力電流信号Ｉｉｎに差動ローカル信号ＬＯを合成して差動出力電流信号Ｉｏｕｔを生成し、増幅段３００が差動出力電流信号Ｉｏｕｔを増幅して差動出力電圧信号ＯＵＴを生成する。

ＣＭＯＳミキサ２２０は、図６に示すように、パッシブ型ダブルバランス型ＣＭＯＳミキサであって、２組のスイッチングトランジスタ対ＭＳ３１−ＭＳ３２及びＭＳ３３−ＭＳ３４の後段に夫々、信号周波数に応じた信号経路が選択されるＣＲ回路２２１及び２２２を備えている。スイッチングトランジスタ対ＭＳ３１−ＭＳ３２及びＭＳ３３−ＭＳ３４は、ゲート端子に供給される差動ＬＯ信号に応じて相補的にＯＮ／ＯＦＦを繰り返す。即ち、ＭＯＳトランジスタＭＳ３１及びＭＳ３４がＯＮのときＭＯＳトランジスタＭＳ３２及びＭＳ３３はＯＦＦとなり、ＭＯＳトランジスタＭＳ３１及びＭＳ３４がＯＦＦのときＭＯＳトランジスタＭＳ３２及びＭＳ３３はＯＮとなる。ＭＯＳトランジスタＭＳ３１及びＭＳ３４がＯＮのとき、ＭＯＳトランジスタＭＳ３１のドレイン電流がＣＲ回路２２１を通過して正相出力電流信号Ｉｏｕｔ＋として、ＭＯＳトランジスタＭＳ３４のドレイン電流がＣＲ回路２２２を通過して逆相出力電流信号Ｉｏｕｔ−として、夫々増幅段３００に入力される。一方、ＭＯＳトランジスタＭＳ３２及びＭＳ３３がＯＮのとき、ＭＯＳトランジスタＭＳ３３のドレイン電流がＣＲ回路２２２を通過して正相出力電流信号Ｉｏｕｔ＋として、ＭＯＳトランジスタＭＳ３２のドレイン電流がＣＲ回路２２１を通過して逆相出力電流信号Ｉｏｕｔ−として、夫々増幅段３００に入力される。

ＣＲ回路２２２の構成はＣＲ回路２２１と同様であるので、以下、これについてのみ説明する。ＣＲ回路２２２については、以下の説明において、符号の読み替えや正相及び逆相の読み替え等を行うことにより理解される。

ＣＲ回路２２１は、並列接続された抵抗Ｒ３１及びキャパシタＣ３１と、並列接続された抵抗Ｒ３２及びキャパシタＣ３２とが、ＭＯＳトランジスタＭ３１及びＭ３２に夫々接続される回路である。抵抗Ｒ３１及び抵抗Ｒ３２の抵抗値は等しいことが望ましく、また、キャパシタＣ３１及びキャパシタＣ３２のキャパシタンスも等しいことが望ましい。以下の説明では抵抗Ｒ３１及びＲ３２の抵抗値をＲ、キャパシタＣ３１及びＣ３２のキャパシタンスをＣとする。

ＣＲ回路２２１には、スイッチングトランジスタ対ＭＳ３１−ＭＳ３２からの高周波信号成分を含む信号と、増幅段３００の入力換算雑音源３０２からの低周波雑音成分を含む雑音信号が流入する。ＣＲ回路２２１では、スイッチングトランジスタ対Ｍ３１−Ｍ３２からの信号にはキャパシタＣ３１及び／またはＣ３２を通過する信号経路が、雑音信号には抵抗Ｒ３１及びＲ３２を通過する信号経路が夫々選択されて提供される。具体的には、ＣＲ回路２２１を構成するキャパシタＣ３１及びＣ３２のインピーダンスは、ＲＦ周波数において抵抗Ｒ３１及びＲ３２の抵抗値Ｒに比べて十分小さい。即ち、スイッチングトランジスタ対ＭＳ３１−ＭＳ３２からの出力信号は、差動ＬＯ信号を用いてＲＦ周波数帯にアップコンバートされているので、キャパシタＣ３１及び／またはＣ３２を通過して、増幅段３００に入力される。一方、増幅段３００の入力換算雑音源３０２からの雑音信号の周波数は、ＲＦ周波数に比べてずっと低く、故に、キャパシタＣ３１及びＣ３２のインピーダンスは上昇し、上記雑音信号はほとんど通過しない。従って、入力換算雑音源３０２からの雑音信号は、抵抗Ｒ３１及び抵抗Ｒ３２を通過する。

以下、図６のＣＭＯＳミキサ２２０の動作について、スイッチングトランジスタ対からの出力信号及び増幅段３００中の入力換算雑音源３０２からの雑音信号の信号経路を中心に説明する。

スイッチングトランジスタ対からの出力信号は、ＣＲ回路２２１及び２２２を通過して、増幅段３００に夫々入力され、差動出力電流信号Ｉｏｕｔとして出力される。ここで、ＣＲ回路２２１及び２２２においてスイッチングトランジスタ対からの出力信号が通過する経路及びそのインピーダンスについて、ＣＲ回路２２１を例に説明する。

スイッチングトランジスタ対ＭＳ３１−ＭＳ３２からの出力信号の通過する経路は、キャパシタンスＣのキャパシタ及び抵抗値Ｒの抵抗の並列接続が含まれるから、インピーダンスは先の数式２で表される。実際には、前述したように、スイッチングトランジスタ対ＭＳ３１−ＭＳ３２からの出力信号はＲＦ周波数帯の信号であるから、１＋ｓＣＲ≒ｓＣＲであるので、上記インピーダンスは１／ｓＣに近似される。スイッチングトランジスタ対ＭＳ３１−ＭＳ３２からの出力信号は、抵抗Ｒ３１及びＲ３２をほとんど通過せず、大部分がキャパシタＣ３１及び／またはＣ３２を通過して、増幅段３００に入力される。

また、ＣＭＯＳミキサ２２０において、入力段１１０とスイッチングトランジスタ対ＭＳ３１−ＭＳ３２及びＭＳ３３−ＭＳ３４の間に何ら素子が挿入されていない。スイッチングトランジスタ対ＭＳ３１−ＭＳ３２及びＭＳ３３−ＭＳ３４への入力インピーダンスは、電流源Ｉ２０の出力インピーダンスＲ２０に比べて十分小さな値となる。従って、従来技術に見られる信号電流の分流の問題が生じず、電流源Ｉ２０で生成される電流のほとんどが差動入力電流信号Ｉｉｎとしてスイッチングトランジスタ対ＭＳ３１−ＭＳ３２及びＭＳ３３−ＭＳ３４に渡される。即ち、信号電流の分流による信号利得の低下が抑えられる。

また、従来技術では、スイッチングトランジスタ対の入力段側のインピーダンスと、増幅段側のインピーダンスとの不均衡により大きなフリッカ雑音が生じていたが、図６のＣＭＯＳ周波数変換器では前述したように、正相入力電流信号Ｉｉｎ＋に関して、スイッチングトランジスタ対ＭＳ４１−ＭＳ４２の入力段１１０側のインピーダンス１／ｓＣが非常に小さく、上記不均衡が生じないため、フリッカ雑音を抑えられる。

雑音信号は、スイッチングトランジスタ対が相補的に動作する場合は問題とならないので、スイッチングトランジスタ対が過渡的にいずれもＯＮとなる場合について、雑音信号のＣＲ回路２２１における信号経路を例に説明する。

雑音信号は、ＣＲ回路２２１において、並列接続された抵抗Ｒ３１及びキャパシタＣ３１を通過してから、ＭＯＳトランジスタＭＳ３１及びＭＳ３２を経由して、並列接続された抵抗Ｒ３２及びキャパシタＣ３２を通過する。雑音信号は低周波であり、キャパシタＣ２５のインピーダンスが増大するので、入力段１１０側への信号漏れは無視できる。また、前述したように、雑音信号は低周波であるから、キャパシタＣ３１及びＣ３２のインピーダンスは増大し、抵抗Ｒ３１及びＲ３２の抵抗値Ｒに比べて大きくなる。従って、ＣＲ回路２２１では、抵抗Ｒ３１及びＲ３２を通過する経路が選択される。即ち、雑音信号は、キャパシタＣ３１及びＣ３２を通過する経路にはほとんど流れず、抵抗Ｒ３１及び抵抗Ｒ３２を通過する経路に主に流れ、当該経路のインピーダンスは２Ｒに近似される。

従って、ＭＯＳトランジスタＭＳ３１及びＭＳ３２のオン抵抗の抵抗値をＲｓとすると、雑音信号は、抵抗値２Ｒ＋２Ｒｓの入力抵抗でオペアンプ３０１に入力される。即ち、増幅段３００における雑音利得はＲｆ／（２Ｒ＋２Ｒｓ）となる。一般的に、オン抵抗の抵抗値Ｒｓは数Ω程度で、帰還素子３０３及び３０４の抵抗値Ｒｆは数ｋΩ程度であり、抵抗Ｒ３１及び抵抗Ｒ３２の抵抗値Ｒは上記抵抗値Ｒｆと同程度であるから、上記雑音利得はあまり大きな値でなく、従来例における雑音利得Ｒｆ／２Ｒｓに比べて大幅に低減される。

以上説明したように本実施形態に係るＣＭＯＳ周波数変換器は、スイッチングトランジスタ対からの高周波信号成分を含む信号にはキャパシタを通過する信号経路が、低周波雑音成分を含む雑音信号には抵抗を通過する信号経路が夫々選択されて提供されるＣＲ回路をＣＭＯＳミキサ内のスイッチングトランジスタ対の後段に設けるようにしている。従って本実施形態に係るＣＭＯＳ周波数変換器によれば、スイッチングトランジスタ対からの信号は非常にインピーダンスの低い経路で上記ＣＲ回路を通過できるため、スイッチングトランジスタ対の入出力間のインピーダンスの不均衡によるフリッカ雑音の増大が抑えられる。また、スイッチングトランジスタ対と入力段との間に素子を挿入しないため、入力段における電流の分流による信号利得の低下が抑えられる。また、スイッチングトランジスタ対が両方共ＯＮとなって、増幅段の入力換算雑音源からの雑音信号が上記ＣＲ回路を通過する場合には、抵抗を通過する経路が提供されるため、増幅段への入力抵抗が増大し、雑音利得が抑えられる。

（第４の実施形態）
図７に示すように、本発明の第４の実施形態に係るＣＭＯＳ周波数変換器は、上記図６に示すＣＭＯＳ周波数変換器において、ＣＭＯＳミキサ２２０をＣＭＯＳミキサ２３０に置き換えている。以下の説明では、図７において図６と同一部分には同一符号を付して示し、異なる部分を中心に述べる。以下、本実施形態に係るＣＭＯＳ周波数変換器をダウンコンバートに用いる場合について説明するが、当該ＣＭＯＳ周波数変換器をアップコンバートに用いてもよい。

図７に示すＣＭＯＳ周波数変換器では、入力段１１０が差動入力電圧信号ＩＮを電圧−電流変換して差動入力電流信号Ｉｉｎを生成し、ＣＭＯＳミキサ２３０が差動入力電流信号Ｉｉｎに差動ローカル信号ＬＯを合成して差動出力電流信号Ｉｏｕｔを生成し、増幅段３００が差動出力電流信号Ｉｏｕｔを増幅して差動出力電圧信号ＯＵＴを生成する。

ＣＭＯＳミキサ２３０は、図７に示すように、パッシブ型ダブルバランス型ＣＭＯＳミキサであって、出力端子の前段に抵抗Ｒ４１及びＲ４２が挿入されている。スイッチングトランジスタ対ＭＳ４１−ＭＳ４２及びＭＳ４３−ＭＳ４４は、ゲート端子に供給される差動ＬＯ信号に応じて相補的にＯＮ／ＯＦＦを繰り返す。即ち、ＭＯＳトランジスタＭＳ４１及びＭＳ４４がＯＮのときＭＯＳトランジスタＭＳ４２及びＭＳ４３はＯＦＦとなり、ＭＯＳトランジスタＭＳ４１及びＭＳ４４がＯＦＦのときＭＯＳトランジスタＭＳ４２及びＭＳ４３はＯＮとなる。ＭＯＳトランジスタＭＳ４１及びＭＳ４４がＯＮのとき、ＭＯＳトランジスタＭＳ４１のドレイン電流が抵抗Ｒ４１を通過して正相出力電流信号Ｉｏｕｔ＋として、ＭＯＳトランジスタＭＳ４４のドレイン電流が抵抗Ｒ４２を通過して逆相出力電流信号Ｉｏｕｔ−として、夫々増幅段３００に入力される。一方、ＭＯＳトランジスタＭＳ４２及びＭＳ４３がＯＮのとき、ＭＯＳトランジスタＭＳ４３のドレイン電流が抵抗４２を通過して正相出力電流信号Ｉｏｕｔ＋として、ＭＯＳトランジスタＭＳ４２のドレイン電流が抵抗４１を通過して逆相出力電流信号Ｉｏｕｔ−として、夫々増幅段３００に入力される。

以下、図７のＣＭＯＳミキサ２３０の動作について、増幅段３００中の入力換算雑音源３０２からの雑音信号の信号経路を中心に説明する。
雑音信号は、スイッチングトランジスタ対が相補的に動作する場合は問題とならないので、スイッチングトランジスタ対が過渡的にいずれもＯＮとなる場合について、雑音信号のＣＭＯＳミキサ２３０における信号経路を説明する。

雑音信号は、ＣＭＯＳミキサ２３０において、抵抗Ｒ４１を通過してから、スイッチングトランジスタ対ＭＳ４１−ＭＳ４２側と、スイッチングトランジスタ対ＭＳ４３−ＭＳ４４側とに分岐する。分岐した雑音信号は、夫々ＭＯＳトランジスタＭＳ４１→ＭＳ４２及びＭＯＳトランジスタＭＳ４３→ＭＳ４４を通過して、再び合流し、抵抗Ｒ４２を通過して増幅段３００に入力される。

従って、抵抗Ｒ４１及びＲ４２の抵抗値をＲ、ＭＯＳトランジスタＭＳ４１及びＭＳ４２のオン抵抗の抵抗値をＲｓとすると、雑音信号は、抵抗値２Ｒ＋２Ｒｓの入力抵抗でオペアンプ３０１に入力される。即ち、増幅段３００における雑音利得はＲｆ／（２Ｒ＋２Ｒｓ）となる。一般的に、オン抵抗の抵抗値Ｒｓは数Ω程度で、帰還素子３０３及び３０４の抵抗値Ｒｆは数ｋΩ程度であり、抵抗Ｒ４１及び抵抗Ｒ４２の抵抗値Ｒは上記抵抗値Ｒｆと同程度であるから、上記雑音利得はあまり大きな値でなく、従来例における雑音利得Ｒｆ／２Ｒｓに比べて大幅に低減される。

また、ＣＭＯＳミキサ２３０において、入力段１１０とスイッチングトランジスタ対ＭＳ４１−ＭＳ４２及びＭＳ４３−ＭＳ４４の間に何ら素子が挿入されていない。スイッチングトランジスタ対ＭＳ４１−ＭＳ４２及びＭＳ４３−ＭＳ４４への入力インピーダンスは、電流源Ｉ２０の出力インピーダンスＲ２０に比べて十分小さな値となる。従って、従来技術に見られる信号電流の分流の問題が生じず、電流源Ｉ２０で生成される電流のほとんどが差動入力電流信号Ｉｉｎとしてスイッチングトランジスタ対ＭＳ４１−ＭＳ４２及びＭＳ４３−ＭＳ４４に渡される。即ち、信号電流の分流による信号利得の低下が抑えられる。

また、従来技術では、スイッチングトランジスタ対の入力段側のインピーダンスと、増幅段側のインピーダンスとの不均衡により大きなフリッカ雑音が生じていたが、図６のＣＭＯＳ周波数変換器では前述したように、正相入力電流信号Ｉｉｎ＋に関して、スイッチングトランジスタ対ＭＳ４１−ＭＳ４２の入力段１１０側のインピーダンスが非常に小さく、上記不均衡が生じないため、フリッカ雑音を抑えられる。

以上説明したように本実施形態に係るＣＭＯＳ周波数変換器は、ＣＭＯＳミキサ内の出力端子の前段に抵抗を設けるようにしている。従って本実施形態に係るＣＭＯＳ周波数変換器によれば、スイッチングトランジスタ対と入力段との間に素子を挿入しないため、入力段における電流の分流による信号利得の低下が抑えられる。また、スイッチングトランジスタ対が両方共ＯＮとなって、増幅段の入力換算雑音源からの低周波雑音信号が上記抵抗を通過する場合には、増幅段への入力抵抗が増大し、雑音利得が抑えられる。また、差動のスイッチングトランジスタの電流入力端子がショートされることにより、スイッチングトランジスタ対の入出力間のインピーダンスの不均衡によるフリッカ雑音の増大が抑えられる。

（第５の実施形態）
図８に示すように、本発明の第５の実施形態に係る受信機は、アンテナ４０１、低雑音増幅器（ＬＮＡ）４０２、直交復調器４１０、ローカル器４２０、フィルタ４２１、４２２及びベースバンド処理部４２３を有する。また、直交復調器４１０は、本発明の第１乃至第４のいずれかの実施形態に係る周波数変換器４１１、４１２及び９０°移相器４１３を含む。

図８の受信機において、アンテナ４０１によって受信されたＲＦ信号は、ＬＮＡ４０２により増幅された後、直交復調器４１０に入力され、互いに直交する２つの受信ベースバンド信号（Ｉ信号及びＱ信号）が生成される。Ｉ信号及びＱ信号の生成については後述する。受信ベースバンド信号は、フィルタ４２１及び４２２によって高周波成分を除去されてから、アナログ−デジタル変換器及びＤＳＰ（デジタル・シグナル・プロセッサ）を含むベースバンド処理部４２３によって処理され、元のデータ信号が複号・再生される。

周波数変換器４１１は、ＬＮＡ４０２からＩＮ端子に入力されるＲＦ周波数帯の受信信号と、ローカル器４２０からＬＯ端子に入力されるローカル信号との乗算を行って、Ｉ信号を生成する。９０°移相器４１３は、ローカル器４２０からのローカル信号を９０°位相シフトさせる。周波数変換器４１２は、ＬＮＡ４０２からＩＮ端子に入力されるＲＦ周波数帯の受信信号と、９０°移相器４１３からＬＯ端子に入力される９０°位相シフトされたローカル信号との乗算を行って、Ｑ信号を生成する。

以上説明したように、本実施形態に係る受信機では、受信ＲＦ信号をダウンコンバートして受信ベースバンド信号を生成するために、前述した第１乃至第４のいずれかの実施形態に係る周波数変換器を用いている。従って、本実施形態に係る受信機によれば、高利得かつ低雑音の受信ベースバンド信号が得られる。

（第６の実施形態）
図８に示すように、本発明の第６の実施形態に係る送信機は、ベースバンド処理部５０１、直交変調器５１０、ローカル器５２０、フィルタ５２１、電力増幅器５２２及びアンテナ５２３を有する。また、直交変調器５１０は、本発明の第１乃至第４のいずれかの実施形態に係る周波数変換器５１１、５１２及び９０°移相器５１３を含む。

図９の送信機において、ベースバンド処理部５０１は、送信対象となるデータ信号に応じた送信ベースバンド信号（Ｉ信号及びＱ信号）を生成する。直交変調器５１０は、送信ベースバンド信号を直交変調して、送信ＲＦ信号を生成する。送信ＲＦ信号は、フィルタ５２１によって低域成分を除去され、ＰＡ５２２によって電力増幅され、アンテナ５２３から送信される。

周波数変換器５１１は、ベースバンド処理部５０１からＩＮ端子に入力されるＩ信号と、ローカル器５２０からＬＯ端子に入力されるローカル信号との乗算を行う。９０°移相器５１３は、ローカル器５２０からのローカル信号を９０°位相シフトさせる。周波数変換器４１２は、ベースバンド処理部５０１からＩＮ端子に入力されるＱ信号と、９０°移相器４１３からＬＯ端子に入力される９０°位相シフトされたローカル信号との乗算を行う。周波数変換器５１１及び５１２の出力信号は合成され、送信ＲＦ信号が生成される。

以上説明したように、本実施形態に係る受信機では、送信ベースバンド信号をアップコンバートして送信ＲＦ信号を生成するために、前述した第１乃至第４のいずれかの実施形態に係る周波数変換器を用いている。従って、本実施形態に係る受信機によれば、高利得かつ低雑音の送信ＲＦ信号が得られる。

なお、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また上記各実施形態に開示されている複数の構成要素を適宜組み合わせることによって種々の発明を形成できる。また例えば、各実施形態に示される全構成要素からいくつかの構成要素を削除した構成も考えられる。さらに、異なる実施形態に記載した構成要素を適宜組み合わせてもよい。

第１の実施形態に係るＣＭＯＳ周波数変換器を示すブロック図。 図１のＣＭＯＳ周波数変換器を示す回路図 図１の入力段の具体的回路の一例を示す回路図。 図１の増幅段の具体的回路の一例を示す回路図。 第２の実施形態に係るＣＭＯＳ周波数変換器を示す回路図。 第３の実施形態に係るＣＭＯＳ周波数変換器を示す回路図。 第４の実施形態に係るＣＭＯＳ周波数変換器を示す回路図。 第５の実施形態に係る受信機を示すブロック図。 第６の実施形態に係る送信機を示すブロック図。

符号の説明

１００，１１０・・・入力段
２００・・・ＣＭＯＳミキサ
２０１，２０２・・・ＣＲ回路
２１０・・・ＣＭＯＳミキサ
２１１，２１２・・・ＣＲ回路
２２０・・・ＣＭＯＳミキサ
２２１，２２２・・・ＣＲ回路
２３０・・・ＣＭＯＳミキサ
３００・・・増幅段
３０１・・・オペアンプ
３０２・・・入力換算雑音源
３０３，３０４・・・帰還素子
４０１・・・アンテナ
４０２・・・低雑音増幅器
４１０・・・直交復調器
４１１，４１２・・・周波数変換器
４１３・・・９０°移相器
４２０・・・ローカル器
４２１・・・フィルタ
４２２・・・フィルタ
４２３・・・ベースバンド処理部
５０１・・・ベースバンド処理部
５１０・・・直交変調器
５１１・・・周波数変換器
５１２・・・周波数変換器
５１３・・・９０°移相器
５２０・・・ローカル器
５２１・・・フィルタ
５２２・・・電力増幅器
５２３・・・アンテナ

Claims (12)

1. 正相入力電圧信号及び逆相入力電圧信号を正相入力電流信号及び逆相入力電流信号に変換する電圧−電流変換回路と；
   前記正相入力電流信号及び逆相入力電流信号を正相ローカル信号及び逆相ローカル信号に応じてスイッチングして正相出力電流信号及び逆相出力電流信号を生成するスイッチング回路と；
   前記正相出力電流信号及び前記逆相出力電流信号を電流−電圧変換して増幅し、正相出力電圧信号及び逆相出力電圧信号を生成する増幅回路と；
   前記電圧−電流変換回路と前記スイッチング回路との間及び前記スイッチング回路と前記増幅回路との間の少なくとも一方に挿入され、高周波信号成分の通過するキャパシタ及び低周波雑音成分の通過する抵抗を含む複数のＣＲ回路と；
   を具備することを特徴とする周波数変換器。
2. 前記キャパシタの無線周波数帯におけるインピーダンスは、前記スイッチング回路中のトランジスタのオン抵抗及び前記抵抗の値より低いことを特徴とする請求項１記載の周波数変換器。
3. 前記ＣＲ回路は、前記電圧−電流変換回路と前記スイッチング回路との間に挿入され、前記正相入力電流信号または前記逆相入力電流信号が共通に入力される２つのキャパシタと、前記２つのキャパシタの出力間を接続する抵抗とを含むことを特徴とする請求項１記載の周波数変換器。
4. 前記ＣＲ回路は、前記電圧−電流変換回路と前記スイッチング回路との間に挿入され、前記正相入力電流信号または前記逆相入力電流信号が共通に入力される、２対のキャパシタ及び抵抗の並列接続を含むことを特徴とする請求項１記載の周波数変換器。
5. 前記ＣＲ回路は、前記スイッチング回路と前記増幅回路との間に挿入され、前記正相出力電流信号が入力されるキャパシタ及び抵抗の並列接続と、前記逆相出力電流信号が入力されるキャパシタ及び抵抗の並列接続とを含むことを特徴とする請求項１記載の周波数変換器。
6. 受信された無線信号を前記正相入力電圧信号及び前記逆相入力電圧信号として、前記正相ローカル信号及び前記逆相ローカル信号を用いてダウンコンバートを行う請求項１記載の周波数変換器を含むことを特徴とする受信機。
7. 前記電圧−電流変換回路は、
   電源と；
   前記正相入力電圧信号をゲート端子で受け、前記正相電流入力信号をドレイン端子より出力する第１のＭＯＳトランジスタと；
   前記逆相入力電圧信号をゲート端子で受け、前記逆相電流入力信号をドレイン端子より出力する第２のＭＯＳトランジスタと；
   前記電源と、前記第１及び第２のＭＯＳトランジスタのドレイン端子との間に挿入される抵抗と；
   前記第１及び前記第２のＭＯＳトランジスタのソース端子に共通に接続され、前記第１及第２のＭＯＳトランジスタのドレイン電流の和を制御する電流源と；
   前記第１及び前記第２のＭＯＳトランジスタのソース端子及び前記電流源との間に挿入される帰還用インダクタと；
   を含むことを特徴とする請求項１記載の周波数変換器。
8. 前記増幅回路は、
   電源と；
   前記正相出力電流信号をゲート端子で受け、前記正相出力電圧信号をドレイン端子より出力する第１のＭＯＳトランジスタと；
   前記逆相出力電流信号をゲート端子で受け、前記逆相出力電圧信号をドレイン端子より出力する第２のＭＯＳトランジスタと；
   前記電源と、前記第１及び第２のＭＯＳトランジスタのドレイン端子との間に挿入される負荷回路と；
   前記第１及び前記第２のＭＯＳトランジスタのソース端子に共通に接続され、前記第１及第２のＭＯＳトランジスタのドレイン電流の和を制御する電流源と；
   前記第１のＭＯＳトランジスタのゲート端子と、前記第２のＭＯＳトランジスタのドレイン端子との間を接続する第１の帰還素子と；
   前記第２のＭＯＳトランジスタのゲート端子と、前記第１のＭＯＳトランジスタのドレイン端子との間を接続する第２の帰還素子と；
   を含むことを特徴とする請求項１記載の周波数変換器。
9. 正相入力電圧信号及び逆相入力電圧信号を正相入力電流信号及び逆相入力電流信号に変換する電圧−電流変換回路と；
   前記正相入力電流信号及び逆相入力電流信号を正相ローカル信号及び逆相ローカル信号に応じてスイッチングして正相出力電流信号及び逆相出力電流信号を生成するスイッチング回路と；
   前記正相出力電流信号及び前記逆相出力電流信号を電流−電圧変換して増幅し、正相出力電圧信号及び逆相出力電圧信号を生成する増幅回路と；
   前記増幅回路の前段に挿入され、前記正相出力電流信号または前記逆相出力電流信号が夫々通過する２つの抵抗と；
   を具備することを特徴とする周波数変換器。
10. 受信された無線信号を前記正相入力電圧信号及び前記逆相入力電圧信号として、前記正相ローカル信号及び前記逆相ローカル信号を用いてダウンコンバートを行うことを特徴とする請求項９記載の周波数変換器を含む受信機。
11. 前記電圧−電流変換回路は、
    電源と；
    前記正相入力電圧信号をゲート端子で受け、前記正相電流入力信号をドレイン端子より出力する第１のＭＯＳトランジスタと；
    前記逆相入力電圧信号をゲート端子で受け、前記逆相電流入力信号をドレイン端子より出力する第２のＭＯＳトランジスタと；
    前記電源と、前記第１及び第２のＭＯＳトランジスタのドレイン端子との間に挿入される抵抗と；
    前記第１及び前記第２のＭＯＳトランジスタのソース端子に共通に接続され、前記第１及第２のＭＯＳトランジスタのドレイン電流の和を制御する電流源と；
    前記第１及び前記第２のＭＯＳトランジスタのソース端子及び前記電流源との間に挿入される帰還用インダクタと；
    を含むことを特徴とする請求項９記載の周波数変換器。
12. 前記増幅回路は、
    電源と；
    前記正相出力電流信号をゲート端子で受け、前記正相出力電圧信号をドレイン端子より出力する第１のＭＯＳトランジスタと；
    前記逆相出力電流信号をゲート端子で受け、前記逆相出力電圧信号をドレイン端子より出力する第２のＭＯＳトランジスタと；
    前記電源と、前記第１及び第２のＭＯＳトランジスタのドレイン端子との間に挿入される負荷回路と；
    前記第１及び前記第２のＭＯＳトランジスタのソース端子に共通に接続され、前記第１及第２のＭＯＳトランジスタのドレイン電流の和を制御する電流源と；
    前記第１のＭＯＳトランジスタのゲート端子と、前記第２のＭＯＳトランジスタのドレイン端子との間を接続する第１の帰還素子と；
    前記第２のＭＯＳトランジスタのゲート端子と、前記第１のＭＯＳトランジスタのドレイン端子との間を接続する第２の帰還素子と；
    を含むことを特徴とする請求項９記載の周波数変換器。

Images