JP2009103864A - Liquid crystal device and electronic apparatus with the same - Google Patents

Liquid crystal device and electronic apparatus with the same Download PDF

Info

Publication number
JP2009103864A
JP2009103864A JP2007274740A JP2007274740A JP2009103864A JP 2009103864 A JP2009103864 A JP 2009103864A JP 2007274740 A JP2007274740 A JP 2007274740A JP 2007274740 A JP2007274740 A JP 2007274740A JP 2009103864 A JP2009103864 A JP 2009103864A
Authority
JP
Japan
Prior art keywords
liquid crystal
substrate
pixel
crystal device
common electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007274740A
Other languages
Japanese (ja)
Other versions
JP5072530B2 (en
Inventor
Atsushi Ito
淳 伊藤
Shin Fujita
伸 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007274740A priority Critical patent/JP5072530B2/en
Publication of JP2009103864A publication Critical patent/JP2009103864A/en
Application granted granted Critical
Publication of JP5072530B2 publication Critical patent/JP5072530B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal device capable of obtaining satisfactory transmittance by controlling occurrence of disclination, and to provide an electronic apparatus with the liquid crystal device. <P>SOLUTION: The liquid crystal device comprises: a gate wiring 46 formed on a first substrate 14; a data wiring 44 crossing the gate wiring 46 and defining a region of a rectangular pixel 40; a thin film transistor 42 connected to the gate wiring 46 and the data wiring 44; a common electrode 38 which has a plurality of slit-shaped aperture parts 50 and wherein a long axis direction or a short axis direction of the aperture part 50 and a region frame of the pixel 40 cross each other at the right angle; a pixel electrode 34 connected to the thin film transistor 42 and superposed on the common electrode 38; a second substrate 12 disposed opposite to the first substrate 14; and a liquid crystal layer 30 provided between the first substrate 14 and the second substrate 12, wherein, a liquid crystal panel is formed by the first substrate 14, the second substrate 12 and the liquid crystal layer 30, and the pixel electrode 34 and the common electrode 38 are inclined in a vertical direction or a horizontal direction of the liquid crystal panel. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、液晶装置及びそれを備えた電子機器に関するものである。   The present invention relates to a liquid crystal device and an electronic apparatus including the same.

フリンジフィールドスイッチングモード液晶表示装置(Fringe Field Switching mode Liquid Crystal Display:FFSモードLCD)は、インプレインスイッチング(In Plane Switching:IPS)モードLCDの低い開口率及び透過率を改善するために提案された。   A fringe field switching mode liquid crystal display (FFS mode LCD) has been proposed in order to improve the low aperture ratio and transmittance of an in plane switching (IPS) mode LCD.

図13は、従来技術によるFFSモードLCDを示す平面図である。図示したように、複数のゲート配線130及びデータ配線132は、単位画素を限定するように、第1光透過性絶縁基板(図示せず)上に交叉配列される。薄膜トランジスタ134がゲート配線130とデータ配線132との交叉部に設けられる。共通電極(図示せず)は、前記のように交叉配列されたゲート配線130及びデータ配線132により限定された画素領域内にプレート形状で配置される。   FIG. 13 is a plan view showing a conventional FFS mode LCD. As shown in the drawing, the plurality of gate lines 130 and the data lines 132 are crossed on a first light-transmissive insulating substrate (not shown) so as to limit unit pixels. A thin film transistor 134 is provided at the intersection of the gate wiring 130 and the data wiring 132. The common electrode (not shown) is disposed in a plate shape in the pixel region defined by the gate wiring 130 and the data wiring 132 that are cross-arranged as described above.

画素電極136は、画素領域内に共通電極と電気的に絶縁され、且つ薄膜トランジスタ134と接するように配置される。画素電極136は、内部に複数のスリットS1、S2、S3が設けられる。ここで、スリットS1、S2、S3は、画素の長辺の中心にゲート配線130と平行に配置される基準スリットS1と、基準スリットS1の上下部に所定の傾きで配置される複数の上部スリットS2及び下部スリットS3とで分類される。   The pixel electrode 136 is disposed in the pixel region so as to be electrically insulated from the common electrode and in contact with the thin film transistor 134. The pixel electrode 136 is provided with a plurality of slits S1, S2, and S3. Here, the slits S1, S2, and S3 are a reference slit S1 that is arranged in parallel with the gate wiring 130 at the center of the long side of the pixel, and a plurality of upper slits that are arranged at a predetermined inclination above and below the reference slit S1. It is classified by S2 and lower slit S3.

共通信号線138が、共通電極に共通信号を印加するため、ゲート配線130と隣接して画素の縁部にゲート配線130と平行に配列される。又、共通信号線138は、共通電極の一部分と接し、画素電極136の一部分と重なるように配列される。   In order to apply a common signal to the common electrode, the common signal line 138 is arranged adjacent to the gate wiring 130 and in parallel with the gate wiring 130 at the edge of the pixel. The common signal line 138 is arranged so as to be in contact with a part of the common electrode and overlap with a part of the pixel electrode 136.

図示していないが、前述した構造のアレイ基板から所定距離をもって離隔して、第2光透過性絶縁基板上にブラックマトリクス及びカラーフィルタを含む所定のエレメントを形成したカラーフィルタ基板が配置され、そして、複数の陽又は陰の液晶分子を含む液晶層(図示せず)が第1及び第2光透過性絶縁基板の間に介在される。   Although not shown, a color filter substrate having predetermined elements including a black matrix and a color filter formed on a second light-transmissive insulating substrate is disposed at a predetermined distance from the array substrate having the structure described above, and A liquid crystal layer (not shown) including a plurality of positive or negative liquid crystal molecules is interposed between the first and second light-transmissive insulating substrates.

又、アレイ基板とカラーフィルタ基板との各内側面には、第1及び第2水平配向膜が形成され、各外側面には第1及び第2偏光板が設置される。   Further, first and second horizontal alignment films are formed on the inner side surfaces of the array substrate and the color filter substrate, and first and second polarizing plates are provided on the outer side surfaces.

ここで、第1及び第2水平配向膜は、陽の液晶が適用される場合、ゲート配線130と平行な方向に、陰の液晶が適用される場合、データ配線132と平行な方向にラビングされる。第1及び第2偏光板は、それらの透過軸がノーマリブラックモードで作動するように、互いに垂直に設置され、特にそれらのうち1つの偏光板は、配向膜のラビング軸の方向と平行な透過軸を有するように設置される。   Here, the first and second horizontal alignment films are rubbed in a direction parallel to the gate wiring 130 when a positive liquid crystal is applied, and in a direction parallel to the data wiring 132 when a negative liquid crystal is applied. The The first and second polarizing plates are installed perpendicular to each other so that their transmission axes operate in a normally black mode, and in particular one of them is parallel to the direction of the rubbing axis of the alignment film. Installed to have a transmission axis.

このような構造のFFSモードLCDにおいて、共通電極と画素電極136との間に電界が形成される場合、共通電極と画素電極136間の距離より、アレイ基板とカラーフィルタ基板との間隔が大きいため、2つの電極の間及び電極上部にフリンジフィールドが形成される。このフリンジフィールドは、共通電極及び画素電極136上部を含む全領域に至るので、装置の駆動に際して、共通電極及び画素電極136の間に配置された液晶分子はもちろん、各共通電極及び画素電極136の上部にある液晶分子も動作する。   In the FFS mode LCD having such a structure, when an electric field is formed between the common electrode and the pixel electrode 136, the distance between the array substrate and the color filter substrate is larger than the distance between the common electrode and the pixel electrode 136. A fringe field is formed between and above the two electrodes. Since this fringe field reaches the entire region including the upper part of the common electrode and the pixel electrode 136, not only the liquid crystal molecules arranged between the common electrode and the pixel electrode 136 but also the common electrode and the pixel electrode 136 when the device is driven. The liquid crystal molecules at the top also work.

従って、FFSモードLCDでは、共通電極及び画素電極が、いずれも光透過性導電膜からなるので、高開口率を有し、そして、電極の上部にある液晶分子も動作するから、向上した高透過率を有する。更に、1つの画素領域内で、又は隣接する画素領域の間に、対称の2方向の電界が形成されるので、液晶分子の屈折率異方性が補償される。これにより色ずれを防止できる(例えば、特許文献1参照)。   Therefore, in the FFS mode LCD, since the common electrode and the pixel electrode are both made of a light-transmitting conductive film, it has a high aperture ratio, and the liquid crystal molecules on the upper part of the electrode also operate. Have a rate. Furthermore, a symmetrical electric field in two directions is formed in one pixel region or between adjacent pixel regions, so that the refractive index anisotropy of liquid crystal molecules is compensated. As a result, color misregistration can be prevented (see, for example, Patent Document 1).

特開2002−182230号公報JP 2002-182230 A

しかしながら、FFSモードLCDは、高開口率及び高透過率を有する及び色ずれを防止するという利点があるが、共通電極と画素電極との間にフリンジフィールドが形成される時、ラビング軸の角度を30度或いは45度等にすると、画素電極136のスリットS2、S3のエッジ部が鋭角になることから、スリット内の電界が複数の方向に存在することになり、一部の液晶が他の液晶と微妙に異なる方向に向くことになり、これらの配向方向が微妙に異なる液晶の境界領域にディスクリネーションと称される表示欠陥の発生がより表示領域にまで位置し、透過率低下を引き起こすという欠点がある。   However, the FFS mode LCD has an advantage of having a high aperture ratio and a high transmittance and preventing color shift, but when the fringe field is formed between the common electrode and the pixel electrode, the angle of the rubbing axis is changed. When the angle is set to 30 degrees or 45 degrees, the edge portions of the slits S2 and S3 of the pixel electrode 136 become acute angles, so that the electric field in the slit exists in a plurality of directions, and some liquid crystals are in other liquid crystals. The display defect, called disclination, is located in the boundary area of the liquid crystal where the alignment directions are slightly different from each other. There are drawbacks.

又、FFSモードLCDは、画素電極136にスリットS1、S2、S3を設けている。このようにすると、画素電極136のスリットの幅L或いは間隔Wが疎らになる。例えば電極幅が大きいところでは、IPSモードと同じく透過率が下がる傾向にあり、良好なLCDパネルを得ることは容易ではない。   In the FFS mode LCD, the pixel electrodes 136 are provided with slits S1, S2, and S3. In this way, the slit width L or interval W of the pixel electrode 136 becomes sparse. For example, where the electrode width is large, the transmittance tends to decrease as in the IPS mode, and it is not easy to obtain a good LCD panel.

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.

[適用例1]第1基板と、前記第1基板上に、形成されたゲート配線と、前記ゲート配線と交差して、矩形状の画素の領域を定義するデータ配線と、前記ゲート配線及び前記データ配線に連結されている薄膜トランジスタと、前記画素の領域と対応し、複数のスリット状の開口部を有し、前記開口部の長軸方向或いは短軸方向と前記画素の領域枠との交差角が直角である共通電極と、前記薄膜トランジスタに連結され前記共通電極と重なる画素電極と、前記第1基板と向かい合うように配置された第2基板と、前記第1基板と前記第2基板との間に設けられた液晶層と、を含み、前記第1基板と前記第2基板と前記液晶層とにより、液晶パネルを形成し、前記画素電極及び前記共通電極を前記液晶パネルの上下方向又は左右方向に対し傾斜させたことを特徴とする液晶装置。   Application Example 1 A first substrate, a gate wiring formed on the first substrate, a data wiring defining a rectangular pixel region intersecting the gate wiring, the gate wiring, and the gate wiring A thin film transistor connected to a data line, and a plurality of slit-like openings corresponding to the pixel region, and an intersection angle between the major axis direction or the minor axis direction of the opening and the pixel region frame A common electrode having a right angle, a pixel electrode connected to the thin film transistor and overlapping the common electrode, a second substrate disposed to face the first substrate, and between the first substrate and the second substrate A liquid crystal panel, and a liquid crystal panel is formed by the first substrate, the second substrate, and the liquid crystal layer, and the pixel electrode and the common electrode are arranged in a vertical direction or a horizontal direction of the liquid crystal panel. Inclined against A liquid crystal device, characterized in that the.

これによれば、スリット状のパターンの長軸方向或いは短軸方向と画素の領域枠(画素として表示に寄与する領域の枠のこと)との交差角が直角である画素電極及び共通電極を液晶パネルの上下方向又は左右方向に対し傾斜させることで、ディスクリネーションの発生を制御し、良好な透過率を得ることができる。   According to this, the pixel electrode and the common electrode in which the crossing angle between the major axis direction or the minor axis direction of the slit-like pattern and the pixel region frame (the frame of the region contributing to display as a pixel) is a right angle is used as the liquid crystal. By tilting the panel with respect to the vertical direction or the horizontal direction, the occurrence of disclination can be controlled and good transmittance can be obtained.

[適用例2]第1基板と、前記第1基板上に、形成されたゲート配線と、前記ゲート配線と交差して、矩形状の画素の領域を定義するデータ配線と、前記ゲート配線及び前記データ配線に連結されている薄膜トランジスタと、前記画素の領域と対応して形成された共通電極と、前記薄膜トランジスタに連結され前記共通電極と重なり、複数のスリット状の開口部を有し、前記開口部の長軸方向或いは短軸方向と前記画素の領域枠との交差角が直角である画素電極と、前記第1基板と向かい合うように配置された第2基板と、前記第1基板と前記第2基板との間に設けられた液晶層と、を含み、前記第1基板と前記第2基板と前記液晶層とにより、液晶パネルを形成し、前記画素電極及び前記共通電極を前記液晶パネルの上下方向又は左右方向に対し傾斜させたことを特徴とする液晶装置。   Application Example 2 A first substrate, a gate wiring formed on the first substrate, a data wiring defining a rectangular pixel region intersecting the gate wiring, the gate wiring, and the gate wiring The thin film transistor connected to the data line, the common electrode formed corresponding to the pixel region, the thin film transistor connected to the thin film transistor and overlapping the common electrode, and having a plurality of slit-like openings, A pixel electrode whose crossing angle between the major axis direction or the minor axis direction of the pixel and a region frame of the pixel is a right angle, a second substrate disposed so as to face the first substrate, the first substrate, and the second substrate A liquid crystal layer provided between the substrate and the first substrate, the second substrate, and the liquid crystal layer to form a liquid crystal panel, and the pixel electrode and the common electrode are arranged above and below the liquid crystal panel. Direction or left-right direction Liquid crystal device is characterized in that is against tilting.

これによれば、スリット状のパターンの長軸方向或いは短軸方向と画素の領域枠との交差角が直角である共通電極及び画素電極を液晶パネルの上下方向又は左右方向に対し傾斜させることで、ディスクリネーションの発生を制御し、良好な透過率を得ることができる。   According to this, the common electrode and the pixel electrode whose crossing angle between the major axis direction or the minor axis direction of the slit-like pattern and the pixel region frame is a right angle are inclined with respect to the vertical direction or the horizontal direction of the liquid crystal panel. It is possible to control the occurrence of disclination and obtain good transmittance.

[適用例3]上記液晶装置であって、前記第2基板は、前記画素電極の縦横の境界領域と対向する領域に遮光膜を有し、前記画素電極又は前記共通電極の少なくとも一部を前記遮光膜とオーバーラップさせることを特徴とする液晶装置。   Application Example 3 In the liquid crystal device, the second substrate has a light-shielding film in a region facing a vertical and horizontal boundary region of the pixel electrode, and at least a part of the pixel electrode or the common electrode is provided in the liquid crystal device. A liquid crystal device characterized by being overlapped with a light shielding film.

これによれば、ディスクリネーションの発生を最小限に抑え、画素の領域を従来以上に有効利用し、液晶パネル輝度の向上が図れる。   According to this, the occurrence of disclination can be minimized, the pixel area can be used more effectively than before, and the brightness of the liquid crystal panel can be improved.

[適用例4]上記液晶装置であって、前記画素電極及び前記共通電極は、光透過性導電膜からなることを特徴とする液晶装置。   Application Example 4 In the above liquid crystal device, the pixel electrode and the common electrode are made of a light transmissive conductive film.

これによれば、画素の領域を従来以上に有効利用し、液晶パネル輝度の向上が図れる。   According to this, the pixel area can be used more effectively than before, and the brightness of the liquid crystal panel can be improved.

[適用例5]上記液晶装置であって、前記薄膜トランジスタは、前記画素の領域外に設けられていることを特徴とする液晶装置。   Application Example 5 In the liquid crystal device, the thin film transistor is provided outside the pixel region.

これによれば、画像表示領域から開口率を下げる要因である薄膜トランジスタやコンタクト部を外へ出すことにより、画像表示領域を表示として有効に使い切ることができる。   According to this, the image display area can be effectively used up as a display by moving out the thin film transistor and the contact part, which are factors that lower the aperture ratio from the image display area.

[適用例6]上記のいずれかに記載の液晶装置を備えたことを特徴とする電子機器。   Application Example 6 Electronic equipment comprising the liquid crystal device according to any one of the above.

これによれば、ディスクリネーションの発生を制御し、良好な透過率を得る電子機器を提供できる。   According to this, it is possible to provide an electronic device that controls the occurrence of disclination and obtains good transmittance.

本実施形態について図面を参照して以下に説明する。尚、説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。又、カラーフィルタや配向膜等の図示は省略してある。   This embodiment will be described below with reference to the drawings. In each of the drawings used for the description, the scale of each layer and each member is different in order to make each layer and each member recognizable on the drawing. Further, illustration of a color filter, an alignment film, and the like is omitted.

(全体構成)
図1(A)、(B)は、各々本実施形態に係る液晶装置10をその上に形成された各構成要素と共に対向基板12の側から見た平面図、及びそのI−I断面図である。より詳しくは対向基板12の法線方向から見た平面図である。本明細書では、対向基板12の法線方向から見ることを「平面視」とも呼ぶ。
(overall structure)
FIGS. 1A and 1B are a plan view of the liquid crystal device 10 according to the present embodiment as viewed from the side of the counter substrate 12 together with the components formed thereon, and a sectional view taken along the line II of FIG. is there. More specifically, it is a plan view seen from the normal direction of the counter substrate 12. In this specification, viewing from the normal direction of the counter substrate 12 is also referred to as “plan view”.

図1(A)、(B)において、本実施形態に係る液晶装置10は、透過型のアクティブマトリクス型液晶装置であり、素子基板(第1基板)14の上には、シール部16が対向基板(第2基板)12の縁に沿うように設けられている。素子基板14において、シール部16の外側の領域には、データ配線駆動回路18及び実装端子20が素子基板14の一辺に沿って設けられており、実装端子20が配列された辺に隣接する2辺に沿っては、ゲート配線駆動回路22が形成されている。素子基板14の残る一辺には、画像表示領域24の両側に設けられたゲート配線駆動回路22間をつなぐための複数の配線26が設けられており、更に、額縁28の下側等を利用して、プリチャージ回路や検査回路等の周辺回路が設けられることもある。対向基板12は、シール部16と略同じ輪郭を備えており、このシール部16によって対向基板12が素子基板14に固着されている。そして、素子基板14と対向基板12との間に液晶層30が保持されている。素子基板14と対向基板12と液晶層30とにより液晶パネル32が形成されている。   1A and 1B, a liquid crystal device 10 according to this embodiment is a transmissive active matrix liquid crystal device, and a seal portion 16 is opposed to an element substrate (first substrate) 14. It is provided along the edge of the substrate (second substrate) 12. In the element substrate 14, the data wiring drive circuit 18 and the mounting terminal 20 are provided along one side of the element substrate 14 in a region outside the seal portion 16, and 2 adjacent to the side where the mounting terminal 20 is arranged. A gate wiring drive circuit 22 is formed along the side. On the remaining one side of the element substrate 14, a plurality of wirings 26 are provided for connecting the gate wiring driving circuits 22 provided on both sides of the image display region 24, and the lower side of the frame 28 is used. In some cases, peripheral circuits such as a precharge circuit and an inspection circuit are provided. The counter substrate 12 has substantially the same contour as the seal portion 16, and the counter substrate 12 is fixed to the element substrate 14 by the seal portion 16. The liquid crystal layer 30 is held between the element substrate 14 and the counter substrate 12. A liquid crystal panel 32 is formed by the element substrate 14, the counter substrate 12, and the liquid crystal layer 30.

詳しくは後述するが、素子基板14には、画素電極34がマトリクス状に形成されている。これに対して、対向基板12には、シール部16の内側領域に遮光性材料からなる額縁28が形成され、その内側が画像表示領域24とされている。対向基板12では、素子基板14の画素電極34の縦横の境界領域と対向する領域にブラックマトリクス或いはブラックストライプ等と称せられる遮光膜36が形成される場合もある。   As will be described in detail later, pixel electrodes 34 are formed in a matrix on the element substrate 14. On the other hand, a frame 28 made of a light-shielding material is formed in the inner region of the seal portion 16 on the counter substrate 12, and the inner side is an image display region 24. In the counter substrate 12, a light shielding film 36 called a black matrix or a black stripe may be formed in a region facing the vertical and horizontal boundary regions of the pixel electrode 34 of the element substrate 14.

本実施形態の液晶装置10は、液晶層30をFFSモードで駆動する。このため、素子基板14の上には、画素電極34に加えて共通電極38も形成されており、対向基板12には、対向電極が形成されていない。   The liquid crystal device 10 of the present embodiment drives the liquid crystal layer 30 in the FFS mode. Therefore, the common electrode 38 is formed on the element substrate 14 in addition to the pixel electrode 34, and the counter substrate 12 is not formed with the counter electrode.

(液晶装置10の詳細な構成)
図2を参照して、本実施形態に係る液晶装置10及びそれに用いた素子基板14の構成を説明する。
図2は、本実施形態に係る液晶装置10に用いた素子基板14の画像表示領域24の電気的な構成を示す等価回路図である。
(Detailed configuration of the liquid crystal device 10)
With reference to FIG. 2, the structure of the liquid crystal device 10 according to the present embodiment and the element substrate 14 used therein will be described.
FIG. 2 is an equivalent circuit diagram showing an electrical configuration of the image display region 24 of the element substrate 14 used in the liquid crystal device 10 according to the present embodiment.

図2に示すように、画像表示領域24には矩形状の複数の画素40がマトリクス状に形成されている。複数の画素40の各々には、画素電極34及び画素電極34を制御するための画素スイッチング用の薄膜トランジスタ42が形成されており、データ信号(画像信号)を線順次で供給するデータ配線44が薄膜トランジスタ42のソースに電気的に接続されている。薄膜トランジスタ42のゲートにはゲート配線46が電気的に接続されており、所定のタイミングで、ゲート配線46に走査信号を線順次で印加するように構成されている。画素電極34は、薄膜トランジスタ42のドレインに電気的に接続されており、薄膜トランジスタ42を一定期間だけオン状態とすることにより、データ配線44から供給されるデータ信号を各画素40に所定のタイミングで書き込む。このようにして画素電極34を介して、図1(B)に示す液晶層30に書き込まれた所定レベルの画素信号は、素子基板14に形成された共通電極38との間で一定期間保持される。ここで、画素電極34と共通電極38との間には保持容量48が形成されており、画素電極34の電圧は、例えば、ソース電圧が印加された時間よりも3桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる液晶装置10が実現できる。   As shown in FIG. 2, a plurality of rectangular pixels 40 are formed in a matrix in the image display area 24. Each of the plurality of pixels 40 is formed with a pixel electrode 34 and a pixel switching thin film transistor 42 for controlling the pixel electrode 34, and a data wiring 44 for supplying a data signal (image signal) in a line-sequential manner is a thin film transistor. 42 is electrically connected to the source. A gate wiring 46 is electrically connected to the gate of the thin film transistor 42, and a scanning signal is applied to the gate wiring 46 in a line sequential manner at a predetermined timing. The pixel electrode 34 is electrically connected to the drain of the thin film transistor 42, and the data signal supplied from the data wiring 44 is written to each pixel 40 at a predetermined timing by turning on the thin film transistor 42 for a certain period. . A pixel signal of a predetermined level written in the liquid crystal layer 30 shown in FIG. 1B through the pixel electrode 34 in this way is held for a certain period with the common electrode 38 formed on the element substrate 14. The Here, a storage capacitor 48 is formed between the pixel electrode 34 and the common electrode 38, and the voltage of the pixel electrode 34 is held for, for example, a time that is three orders of magnitude longer than the time when the source voltage is applied. The Thereby, the charge retention characteristic is improved, and the liquid crystal device 10 capable of performing display with a high contrast ratio can be realized.

図2では、共通電極38がゲート配線駆動回路22から延びた配線のように示してあるが、素子基板14の画像表示領域24の略全面に形成されており、所定の電位に保持される。   In FIG. 2, the common electrode 38 is shown as a wiring extending from the gate wiring driving circuit 22, but is formed on substantially the entire surface of the image display region 24 of the element substrate 14 and is held at a predetermined potential.

(各画素40の詳細な構成)
図3(A)、(B)は、各々本実施形態に係る液晶装置10の画素40の1つ分の断面図及び素子基板14において相隣接する画素40の平面図であり、図3(A)は、図3(B)のIII−III線に相当する位置で液晶装置10を切断したときの断面図に相当する。又、図3(B)では、画素電極34は長い点線で示し、データ配線44及びそれと同時形成された薄膜は一点鎖線で示し、ゲート配線46は二点鎖線で示し、共通電極38において部分的に除去された箇所は実線で示してある。
(Detailed configuration of each pixel 40)
3A and 3B are a cross-sectional view of one pixel 40 of the liquid crystal device 10 according to the present embodiment and a plan view of the pixels 40 adjacent to each other in the element substrate 14, respectively. ) Corresponds to a cross-sectional view when the liquid crystal device 10 is cut at a position corresponding to the line III-III in FIG. In FIG. 3B, the pixel electrode 34 is indicated by a long dotted line, the data wiring 44 and a thin film formed at the same time are indicated by a one-dot chain line, and the gate wiring 46 is indicated by a two-dot chain line. The removed parts are indicated by solid lines.

図3(A)、(B)に示すように、素子基板14上には、マトリクス状に複数の光透過性を有する画素電極34(長い点線で囲まれた領域)が画素40毎に形成され、画素電極34の縦横の境界領域に沿ってデータ配線44及びゲート配線46が形成されている。画素40は、平面視で液晶パネル32の上下方向又は左右方向に対して傾斜するように配置されている。又、画素電極34及び共通電極38は、平面視で液晶パネル32の上下方向又は左右方向に対して傾斜するように配置されている。つまり、画素電極34及び共通電極38は、画素40の傾きに対し、画素40の矩形状に合わせて配置されている。   As shown in FIGS. 3A and 3B, a plurality of light-transmissive pixel electrodes 34 (regions surrounded by long dotted lines) are formed on the element substrate 14 for each pixel 40 in a matrix. A data wiring 44 and a gate wiring 46 are formed along the vertical and horizontal boundary regions of the pixel electrode 34. The pixels 40 are arranged so as to be inclined with respect to the vertical direction or the horizontal direction of the liquid crystal panel 32 in plan view. Further, the pixel electrode 34 and the common electrode 38 are disposed so as to be inclined with respect to the vertical direction or the horizontal direction of the liquid crystal panel 32 in a plan view. That is, the pixel electrode 34 and the common electrode 38 are arranged in accordance with the rectangular shape of the pixel 40 with respect to the inclination of the pixel 40.

又、素子基板14の画像表示領域24(図1(A)参照)の略全面には光透過性導電膜等(例えばITO(Indium Tin Oxide)膜)からなる共通電極38が形成されており、共通電極38には、スリット状の開口部50(実線で示す)が複数、形成されている。本実施形態において、複数の開口部50は、ゲート配線46の延設方向に沿って互いに平行に延びている。開口部50の端部は、画素40の領域枠に沿わせた角度である(開口部50の端部と画素40の領域枠との交差角度は0度である)。これにより、ディスクリネーションが画像表示領域24内に入り込むことを防止できる。共通電極38は、開口部50の長軸方向或いは短軸方向と画素40の領域枠との交差角が直角になるように配置されている。共通電極38は、少なくとも一部を遮光膜36とオーバーラップするように配置されている。これにより、画像表示領域24内にディスクリネーションが入り込むことを防止できる。ここで、画素40の領域枠とは、画素40として表示に寄与する領域の枠のことであり、画素ピッチの中で表示動作に寄与しない領域は画素領域ではないものとしている。尚、上記構成は、共通電極38に替えて画素電極34に開口部50が形成されていてもよい。   Further, a common electrode 38 made of a light transmissive conductive film or the like (for example, an ITO (Indium Tin Oxide) film) is formed on substantially the entire surface of the image display region 24 (see FIG. 1A) of the element substrate 14. A plurality of slit-like openings 50 (shown by solid lines) are formed in the common electrode 38. In the present embodiment, the plurality of openings 50 extend in parallel with each other along the extending direction of the gate wiring 46. The end of the opening 50 is an angle along the region frame of the pixel 40 (the intersection angle between the end of the opening 50 and the region frame of the pixel 40 is 0 degree). Thereby, it is possible to prevent the disclination from entering the image display area 24. The common electrode 38 is arranged so that the intersection angle between the major axis direction or the minor axis direction of the opening 50 and the region frame of the pixel 40 is a right angle. The common electrode 38 is disposed so as to at least partially overlap the light shielding film 36. Thereby, it is possible to prevent the disclination from entering the image display area 24. Here, the area frame of the pixel 40 is a frame of an area that contributes to display as the pixel 40, and an area that does not contribute to the display operation in the pixel pitch is not a pixel area. In the configuration described above, the opening 50 may be formed in the pixel electrode 34 instead of the common electrode 38.

素子基板14の配向膜(図示せず)及び対向基板12の配向膜(図示せず)は、いずれも平面視で開口部50の長軸方向或いは短軸方向と所定角度α(例えば所定角度αは5度である)を有する方向にラビング処理されている。ラビング処理は、液晶パネル32の上下方向又は左右方向とは異なる方向に設けられている。   The alignment film (not shown) of the element substrate 14 and the alignment film (not shown) of the counter substrate 12 are both a predetermined angle α (for example, a predetermined angle α) with the major axis direction or minor axis direction of the opening 50 in plan view. Is 5 degrees). The rubbing process is provided in a direction different from the vertical direction or the horizontal direction of the liquid crystal panel 32.

画像表示領域24においては、複数のゲート配線46と複数のデータ配線44とが交差するように形成されている。画素40は、ゲート配線46とデータ配線44とで囲まれた矩形状の領域に対応して設けられており、画素40毎に画素電極34が形成されている。   In the image display region 24, a plurality of gate lines 46 and a plurality of data lines 44 are formed so as to intersect each other. The pixel 40 is provided corresponding to a rectangular region surrounded by the gate wiring 46 and the data wiring 44, and a pixel electrode 34 is formed for each pixel 40.

図3(A)に示す素子基板14の基体は、石英基板や耐熱性のガラス基板等の光透過性絶縁基板14Aからなり、対向基板12の基体は、石英基板や耐熱性のガラス基板等の光透過性絶縁基板12Aからなる。本実施形態では、光透過性絶縁基板12A,14Aのいずれについてもガラス基板が用いられている。   3A includes a light-transmitting insulating substrate 14A such as a quartz substrate or a heat-resistant glass substrate, and the substrate of the counter substrate 12 includes a quartz substrate or a heat-resistant glass substrate. It consists of a light transmissive insulating substrate 12A. In this embodiment, a glass substrate is used for both of the light transmissive insulating substrates 12A and 14A.

素子基板14には、光透過性絶縁基板14Aの表面にシリコン酸化膜等からなる下地保護膜(図示せず)が形成されていると共に、その表面側において、各画素電極34に隣接する位置にトップゲート構造の薄膜トランジスタ42が形成されている。図3(A)、(B)に示すように、薄膜トランジスタ42は、島状の半導体膜52Aに対して、チャネル形成領域52B、ソース領域52C、ドレイン領域52Dが形成された構造を備えており、チャネル形成領域52Bの両側に低濃度領域を備えたLDD(Lightly Doped Drain)構造を有するように形成されることもある。本実施形態において、半導体膜52Aは、素子基板14に対してアモルファスシリコン膜を形成した後、レーザアニールやランプアニール等により多結晶化されたポリシリコン膜である。   On the element substrate 14, a base protective film (not shown) made of a silicon oxide film or the like is formed on the surface of the light transmissive insulating substrate 14 A, and on the surface side thereof, at a position adjacent to each pixel electrode 34. A thin film transistor 42 having a top gate structure is formed. As shown in FIGS. 3A and 3B, the thin film transistor 42 has a structure in which a channel formation region 52B, a source region 52C, and a drain region 52D are formed on an island-shaped semiconductor film 52A. The channel formation region 52B may be formed to have an LDD (Lightly Doped Drain) structure having low concentration regions on both sides. In the present embodiment, the semiconductor film 52A is a polysilicon film that is polycrystallized by laser annealing, lamp annealing, or the like after an amorphous silicon film is formed on the element substrate.

半導体膜52Aの上層には、シリコン酸化膜、シリコン窒化膜、或いはそれらの積層膜からなるゲート絶縁膜54が形成され、ゲート絶縁膜54の上層には、ゲート配線46の一部がゲート電極として重なっている。本実施形態では、半導体膜52Aがコの字形状に屈曲しおり、ゲート電極がチャネル方向における2箇所に形成されたツインゲート構造を有している。   A gate insulating film 54 made of a silicon oxide film, a silicon nitride film, or a laminated film thereof is formed on the upper layer of the semiconductor film 52A, and a part of the gate wiring 46 serves as a gate electrode on the upper layer of the gate insulating film 54. overlapping. In the present embodiment, the semiconductor film 52A is bent in a U shape and has a twin gate structure in which gate electrodes are formed at two locations in the channel direction.

ゲート電極(ゲート配線46)の上層にはシリコン酸化膜、シリコン窒化膜、或いはそれらの積層膜からなる層間絶縁膜56が形成されている。層間絶縁膜56の表面にはデータ配線44が形成され、このデータ配線44は、層間絶縁膜56に形成されたコンタクトホール56Aを介して最もデータ配線44側に位置するソース領域52Cに電気的に接続している。又、層間絶縁膜56の表面にはドレイン電極58が形成されており、ドレイン電極58は、データ配線44と同時形成された導電膜である。ドレイン電極58は、層間絶縁膜56に形成されたコンタクトホール56Bを介してドレイン領域52Dに電気的に接続している。   An interlayer insulating film 56 made of a silicon oxide film, a silicon nitride film, or a laminated film thereof is formed on the gate electrode (gate wiring 46). A data wiring 44 is formed on the surface of the interlayer insulating film 56, and the data wiring 44 is electrically connected to a source region 52C located closest to the data wiring 44 via a contact hole 56A formed in the interlayer insulating film 56. Connected. A drain electrode 58 is formed on the surface of the interlayer insulating film 56, and the drain electrode 58 is a conductive film formed simultaneously with the data wiring 44. The drain electrode 58 is electrically connected to the drain region 52D through a contact hole 56B formed in the interlayer insulating film 56.

データ配線44及びドレイン電極58の上層側には、層間絶縁膜60が形成されている。本実施形態において、層間絶縁膜60は、厚さが1.5〜3.0μmの厚い感光性樹脂からなる平坦化膜として形成されている。   An interlayer insulating film 60 is formed on the upper side of the data wiring 44 and the drain electrode 58. In the present embodiment, the interlayer insulating film 60 is formed as a planarizing film made of a thick photosensitive resin having a thickness of 1.5 to 3.0 μm.

層間絶縁膜60の表面にはITO膜からなる画素電極34が島状に形成されている。画素電極34は、層間絶縁膜60に形成されたコンタクトホール60Aを介してドレイン電極58に電気的に接続し、このドレイン電極58は、層間絶縁膜56及びゲート絶縁膜54に形成されたコンタクトホール56Bを介してドレイン領域52Dに電気的に接続している。ここで、コンタクトホール60Aのアスペクト比は0.4以上である。   Pixel electrodes 34 made of an ITO film are formed in an island shape on the surface of the interlayer insulating film 60. The pixel electrode 34 is electrically connected to the drain electrode 58 through a contact hole 60 </ b> A formed in the interlayer insulating film 60, and the drain electrode 58 is a contact hole formed in the interlayer insulating film 56 and the gate insulating film 54. It is electrically connected to the drain region 52D through 56B. Here, the aspect ratio of the contact hole 60A is 0.4 or more.

画素電極34の表面には電極間絶縁膜62が形成されている。本実施形態において、電極間絶縁膜62は、膜厚が400nm以下のシリコン酸化膜或いはシリコン窒化膜からなる。   An interelectrode insulating film 62 is formed on the surface of the pixel electrode 34. In the present embodiment, the interelectrode insulating film 62 is made of a silicon oxide film or a silicon nitride film having a thickness of 400 nm or less.

電極間絶縁膜62の上層には、前述した共通電極38が形成されている。ここで、共通電極38は、画素電極34に対する対向電極と機能すると共に、画素電極34に対して電極間絶縁膜62を介して対向している。従って、画素電極34と共通電極38との間には、電極間絶縁膜62を誘電体膜とする保持容量48が形成されている。又、画素電極34と共通電極38との間に形成された電界によって液晶層30を駆動することができ、画像を表示することができる。   The common electrode 38 described above is formed on the upper layer of the interelectrode insulating film 62. Here, the common electrode 38 functions as a counter electrode with respect to the pixel electrode 34, and is opposed to the pixel electrode 34 via the interelectrode insulating film 62. Therefore, a storage capacitor 48 having the interelectrode insulating film 62 as a dielectric film is formed between the pixel electrode 34 and the common electrode 38. Further, the liquid crystal layer 30 can be driven by an electric field formed between the pixel electrode 34 and the common electrode 38, and an image can be displayed.

(コンタクトホール60A周辺の構成)
このように本実施形態では、素子基板14上には、画素スイッチング用の薄膜トランジスタ42と、薄膜トランジスタ42を覆う層間絶縁膜56,60と、層間絶縁膜60に形成されたコンタクトホール60A及びドレイン電極58を介して薄膜トランジスタ42のドレイン領域52Dに電気的に接続された画素電極34と、この画素電極34を覆う電極間絶縁膜62と、この電極間絶縁膜62の上層に形成された共通電極38とが順に形成されている。
(Configuration around contact hole 60A)
As described above, in the present embodiment, on the element substrate 14, the pixel switching thin film transistor 42, the interlayer insulating films 56 and 60 covering the thin film transistor 42, and the contact hole 60 </ b> A and the drain electrode 58 formed in the interlayer insulating film 60. A pixel electrode 34 electrically connected to the drain region 52D of the thin film transistor 42 via the electrode, an interelectrode insulating film 62 covering the pixel electrode 34, and a common electrode 38 formed in an upper layer of the interelectrode insulating film 62, Are formed in order.

(製造方法)
図4は、本実施形態に係る液晶装置10に用いた素子基板14の製造方法を示す工程断面図である。本実施形態の液晶装置10の製造工程のうち、素子基板14の製造工程では、ガラス基板からなる光透過性絶縁基板14Aの表面にシリコン酸化膜からなる下地保護膜(図示せず)を形成した後、薄膜トランジタ形成工程を行う。
具体的には、先ず、ポリシリコン膜からなる半導体膜52Aを島状に形成する。それには、基板温度が150〜450℃の温度条件下で、光透過性絶縁基板14Aの全面に、非晶質シリコン膜からなる半導体膜をプラズマCVD法により、例えば、40〜50nmの厚さに形成した後、レーザアニール法等により、シリコン膜を多結晶化させた後、フォトリソグラフィ技術を用いてパターニングし、半導体膜52Aを形成する。
(Production method)
FIG. 4 is a process cross-sectional view illustrating a method for manufacturing the element substrate 14 used in the liquid crystal device 10 according to the present embodiment. Among the manufacturing processes of the liquid crystal device 10 of the present embodiment, in the manufacturing process of the element substrate 14, a base protective film (not shown) made of a silicon oxide film was formed on the surface of the light-transmitting insulating substrate 14A made of a glass substrate. Thereafter, a thin film transistor forming step is performed.
Specifically, first, a semiconductor film 52A made of a polysilicon film is formed in an island shape. For this purpose, a semiconductor film made of an amorphous silicon film is formed on the entire surface of the light transmissive insulating substrate 14A under a temperature condition of 150 to 450 ° C. by plasma CVD, for example, to a thickness of 40 to 50 nm. After the formation, the silicon film is polycrystallized by a laser annealing method or the like, and then patterned using a photolithography technique to form the semiconductor film 52A.

次に、CVD法等を用いて、半導体膜52Aの表面にシリコン窒化膜やシリコン酸化膜、或いはそれらの積層膜からなるゲート絶縁膜54を形成する。   Next, a gate insulating film 54 made of a silicon nitride film, a silicon oxide film, or a laminated film thereof is formed on the surface of the semiconductor film 52A by using a CVD method or the like.

次に、光透過性絶縁基板14Aの表面全体にモリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜等の金属膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、ゲート配線46(ゲート電極)を形成する。   Next, after forming a metal film such as a molybdenum film, an aluminum film, a titanium film, a tungsten film, or a tantalum film on the entire surface of the light-transmitting insulating substrate 14A, patterning is performed using a photolithography technique, and a gate wiring 46 (gate Electrode).

次に、半導体膜52Aに不純物を導入して、ソース領域52Cやドレイン領域52D等を形成する。   Next, impurities are introduced into the semiconductor film 52A to form a source region 52C, a drain region 52D, and the like.

次に、第1層間絶縁膜形成工程においては、CVD法等を用いて、シリコン窒化膜やシリコン酸化膜、或いはそれらの積層膜からなる層間絶縁膜56を形成する。   Next, in the first interlayer insulating film forming step, an interlayer insulating film 56 made of a silicon nitride film, a silicon oxide film, or a laminated film thereof is formed using a CVD method or the like.

次に、フォトリソグラフィ技術を用いて、層間絶縁膜56にコンタクトホール56A、56Bを形成する。   Next, contact holes 56A and 56B are formed in the interlayer insulating film 56 by using a photolithography technique.

次に、光透過性絶縁基板14Aの表面全体にモリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜、或いはそれらの積層膜等の金属膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、データ配線44及びドレイン電極58を形成する。   Next, a metal film such as a molybdenum film, an aluminum film, a titanium film, a tungsten film, a tantalum film, or a laminated film thereof is formed on the entire surface of the light transmissive insulating substrate 14A, and then patterned using a photolithography technique. Then, the data wiring 44 and the drain electrode 58 are formed.

次に、第2層間絶縁膜形成工程において、感光性樹脂を塗布した後、露光、現像し、図4(A)に示すように、コンタクトホール60Aを備えた層間絶縁膜60(平坦化膜)を1.5〜3.0μmの厚さに形成する。   Next, in the second interlayer insulating film forming step, a photosensitive resin is applied, and then exposed and developed. As shown in FIG. 4A, the interlayer insulating film 60 (planarizing film) provided with the contact holes 60A. Is formed to a thickness of 1.5 to 3.0 μm.

次に、光透過性絶縁基板14Aの表面全体にITO膜からなる光透過性導電膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図4(B)に示すように、画素電極34を形成する。   Next, after forming a light-transmitting conductive film made of an ITO film on the entire surface of the light-transmitting insulating substrate 14A, patterning is performed using a photolithography technique, and the pixel electrode 34 is formed as shown in FIG. Form.

次に、電極間絶縁膜形成工程においては、CVD法等を用いて、図4(C)に示すように、膜厚が400nm以下のシリコン窒化膜やシリコン酸化膜からなる電極間絶縁膜62を形成する。   Next, in the interelectrode insulating film forming step, as shown in FIG. 4C, an interelectrode insulating film 62 made of a silicon nitride film or a silicon oxide film having a thickness of 400 nm or less is formed using a CVD method or the like. Form.

次に、図4(D)に示すように、光透過性絶縁基板14Aの表面全体にITO膜からなる光透過性導電膜64を形成した後、感光性樹脂の塗布、露光、現像を行い、図4(E)に示すように、共通電極38を残す領域にレジストマスク66を形成する。そして、レジストマスク66を形成した状態で、光透過性導電膜64をエッチングし、共通電極38を形成する(図3(A)参照)。   Next, as shown in FIG. 4D, after forming a light-transmitting conductive film 64 made of an ITO film on the entire surface of the light-transmitting insulating substrate 14A, a photosensitive resin is applied, exposed, and developed. As shown in FIG. 4E, a resist mask 66 is formed in a region where the common electrode 38 is left. Then, with the resist mask 66 formed, the light transmissive conductive film 64 is etched to form the common electrode 38 (see FIG. 3A).

[その他の実施形態]
続いて、その他の実施形態について説明する。本実施形態は、共通電極38の複数の開口部50の形成位置が上記の実施形態と異なり、その他の点は上記の実施形態と同様である。
図5〜図7は、本実施形態に係る液晶装置の画素の平面図である。
[Other Embodiments]
Subsequently, other embodiments will be described. The present embodiment is different from the above embodiment in the formation positions of the plurality of openings 50 of the common electrode 38, and the other points are the same as the above embodiment.
5 to 7 are plan views of pixels of the liquid crystal device according to the present embodiment.

先ず、図5に示すように、液晶装置68は、複数の画素70がマトリクス状に配置されている。画素70の共通電極72は、ゲート配線46と平行に等間隔で配列された複数のブレンチ74と、ゲート配線46の延設方向に沿って互いに平行に延びているスリット状の複数の開口部50と、ブレンチ74の一端を連結するバー76と、を含む櫛歯形状が形成されている。画素70(共通電極72)は、液晶パネルの上下方向又は左右方向に対し傾斜するように配置されている。開口部50の長軸方向或いは短軸方向と画素70の領域枠との交差角は直角になるように配置されている。素子基板14の配向膜(図示せず)及び対向基板12の配向膜(図示せず)は、いずれも平面視で開口部50の長軸方向或いは短軸方向と所定角度α(例えば所定角度αは5度である)を有する方向にラビング処理されている。   First, as shown in FIG. 5, the liquid crystal device 68 includes a plurality of pixels 70 arranged in a matrix. The common electrode 72 of the pixel 70 includes a plurality of french 74 arranged in parallel with the gate wiring 46 at equal intervals, and a plurality of slit-shaped openings 50 extending in parallel with each other along the extending direction of the gate wiring 46. And a bar 76 connecting one end of the French 74 is formed. The pixel 70 (common electrode 72) is disposed so as to be inclined with respect to the vertical direction or the horizontal direction of the liquid crystal panel. The crossing angle between the major axis direction or the minor axis direction of the opening 50 and the region frame of the pixel 70 is arranged to be a right angle. The alignment film (not shown) of the element substrate 14 and the alignment film (not shown) of the counter substrate 12 are both a predetermined angle α (for example, a predetermined angle α) with the major axis direction or minor axis direction of the opening 50 in plan view. Is 5 degrees).

次に、図6に示すように、液晶装置78は、複数の画素80がマトリクス状に配置されている。画素80の共通電極82は、データ配線44の延設方向に沿って互いに平行に延びているスリット状の複数の開口部50を含んでいる。画素80(共通電極82)は、液晶パネルの上下方向又は左右方向に対し傾斜するように配置されている。開口部50の長軸方向或いは短軸方向と画素80の領域枠との交差角は直角になるように配置されている。   Next, as shown in FIG. 6, the liquid crystal device 78 has a plurality of pixels 80 arranged in a matrix. The common electrode 82 of the pixel 80 includes a plurality of slit-like openings 50 extending in parallel with each other along the extending direction of the data wiring 44. The pixel 80 (common electrode 82) is disposed so as to be inclined with respect to the vertical direction or the horizontal direction of the liquid crystal panel. The crossing angle between the major axis direction or the minor axis direction of the opening 50 and the region frame of the pixel 80 is arranged to be a right angle.

次に、図7に示すように、液晶装置84は、複数の画素86がマトリクス状に配置されている。画素86の共通電極88は、データ配線44と平行に等間隔で配列された複数のブレンチ74と、データ配線44の延設方向に沿って互いに平行に延びているスリット状の複数の開口部50と、ブレンチ74の一端を連結するバー76と、を含む櫛歯形状が形成されている。画素86(共通電極88)は、液晶パネルの上下方向又は左右方向に対し傾斜するように配置されている。開口部50の長軸方向或いは短軸方向と画素86の領域枠との交差角は直角になるように配置されている。   Next, as shown in FIG. 7, the liquid crystal device 84 has a plurality of pixels 86 arranged in a matrix. The common electrode 88 of the pixel 86 includes a plurality of French 74 arranged in parallel with the data wiring 44 at equal intervals, and a plurality of slit-shaped openings 50 extending in parallel with each other along the extending direction of the data wiring 44. And a bar 76 connecting one end of the French 74 is formed. The pixel 86 (common electrode 88) is disposed so as to be inclined with respect to the vertical direction or the horizontal direction of the liquid crystal panel. The crossing angle between the major axis direction or the minor axis direction of the opening 50 and the region frame of the pixel 86 is arranged to be a right angle.

又、本実施形態は、薄膜トランジスタ42及びコンタクト部(図示せず)の形成位置が上記の実施形態と異なり、その他の点は上記の実施形態と同様である。
図8〜図11は、本実施形態に係る液晶装置の画素の平面図である。
Further, the present embodiment is different from the above embodiment in the formation positions of the thin film transistor 42 and the contact portion (not shown), and the other points are the same as the above embodiment.
8 to 11 are plan views of pixels of the liquid crystal device according to this embodiment.

先ず、図8に示すように、液晶装置90は、複数の画素92がマトリクス状に配置されている。画素92の共通電極38は、ゲート配線46の延設方向に沿って互いに平行に延びているスリット状の複数の開口部50を含んでいる。画素92(共通電極38)は、液晶パネルの上下方向又は左右方向に対し傾斜するように配置されている。開口部50の長軸方向或いは短軸方向と画素92の領域枠との交差角は直角になるように配置されている。更に、液晶装置90は、複数の画素92を傾けることで発生したスペース内に薄膜トランジスタ42が形成されている。   First, as shown in FIG. 8, the liquid crystal device 90 has a plurality of pixels 92 arranged in a matrix. The common electrode 38 of the pixel 92 includes a plurality of slit-like openings 50 extending in parallel with each other along the extending direction of the gate wiring 46. The pixel 92 (common electrode 38) is disposed so as to be inclined with respect to the vertical direction or the horizontal direction of the liquid crystal panel. The crossing angle between the major axis direction or the minor axis direction of the opening 50 and the region frame of the pixel 92 is arranged to be a right angle. Further, in the liquid crystal device 90, the thin film transistor 42 is formed in a space generated by tilting the plurality of pixels 92.

次に、図9に示すように、液晶装置94は、複数の画素96がマトリクス状に配置されている。画素96の共通電極72は、ゲート配線46と平行に等間隔で配列された複数のブレンチ74と、ゲート配線46の延設方向に沿って互いに平行に延びているスリット状の複数の開口部50と、ブレンチ74の一端を連結するバー76と、を含む櫛歯形状が形成されている。画素96(共通電極72)は、液晶パネルの上下方向又は左右方向に対し傾斜するように配置されている。開口部50の長軸方向或いは短軸方向と画素96の領域枠との交差角は直角になるように配置されている。更に、液晶装置94は、複数の画素96を傾けることで発生したスペース内に薄膜トランジスタ42が形成されている。   Next, as shown in FIG. 9, the liquid crystal device 94 has a plurality of pixels 96 arranged in a matrix. The common electrode 72 of the pixel 96 includes a plurality of blanches 74 arranged in parallel with the gate wiring 46 at equal intervals, and a plurality of slit-shaped openings 50 extending in parallel with each other along the extending direction of the gate wiring 46. And a bar 76 connecting one end of the French 74 is formed. The pixel 96 (common electrode 72) is disposed so as to be inclined with respect to the vertical direction or the horizontal direction of the liquid crystal panel. The crossing angle between the major axis direction or the minor axis direction of the opening 50 and the region frame of the pixel 96 is arranged to be a right angle. Further, in the liquid crystal device 94, the thin film transistor 42 is formed in a space generated by tilting the plurality of pixels 96.

次に、図10に示すように、液晶装置98は、複数の画素100がマトリクス状に配置されている。画素100の共通電極82は、データ配線44の延設方向に沿って互いに平行に延びているスリット状の複数の開口部50を含んでいる。画素100(共通電極82)は、液晶パネルの上下方向又は左右方向に対し傾斜するように配置されている。開口部50の長軸方向或いは短軸方向と画素100の領域枠との交差角は直角になるように配置されている。更に、液晶装置98は、複数の画素100を傾けることで発生したスペース内に薄膜トランジスタ42が形成されている。   Next, as shown in FIG. 10, the liquid crystal device 98 includes a plurality of pixels 100 arranged in a matrix. The common electrode 82 of the pixel 100 includes a plurality of slit-like openings 50 extending in parallel with each other along the extending direction of the data wiring 44. The pixel 100 (common electrode 82) is disposed so as to be inclined with respect to the vertical direction or the horizontal direction of the liquid crystal panel. The crossing angle between the long axis direction or the short axis direction of the opening 50 and the region frame of the pixel 100 is arranged to be a right angle. Further, in the liquid crystal device 98, the thin film transistor 42 is formed in a space generated by tilting the plurality of pixels 100.

次に、図11に示すように、液晶装置102は、複数の画素104がマトリクス状に配置されている。画素104の共通電極88は、データ配線44と平行に等間隔で配列された複数のブレンチ74と、データ配線44の延設方向に沿って互いに平行に延びているスリット状の複数の開口部50と、ブレンチ74の一端を連結するバー76と、を含む櫛歯形状が形成されている。画素104(共通電極88)は、液晶パネルの上下方向又は左右方向に対し傾斜するように配置されている。開口部50の長軸方向或いは短軸方向と画素104の領域枠との交差角は直角になるように配置されている。更に、液晶装置102は、複数の画素104を傾けることで発生したスペース内に薄膜トランジスタ42が形成されている。   Next, as shown in FIG. 11, the liquid crystal device 102 includes a plurality of pixels 104 arranged in a matrix. The common electrode 88 of the pixel 104 includes a plurality of French 74 arranged in parallel with the data wiring 44 at equal intervals, and a plurality of slit-shaped openings 50 extending in parallel with each other along the extending direction of the data wiring 44. And a bar 76 connecting one end of the French 74 is formed. The pixel 104 (common electrode 88) is disposed so as to be inclined with respect to the vertical direction or the horizontal direction of the liquid crystal panel. The crossing angle between the major axis direction or the minor axis direction of the opening 50 and the region frame of the pixel 104 is arranged to be a right angle. Further, in the liquid crystal device 102, the thin film transistor 42 is formed in a space generated by tilting the plurality of pixels 104.

これにより、薄膜トランジスタ42及びコンタクト部を、画素92,96,100,104を傾けることで生まれたスペースに入れることで画素92,96,100,104の表示領域が拡大し、良好な透過率、輝度の液晶装置90,94,98,102を得ることができる。尚、上記構成では共通電極に開口部50を形成したが、共通電極に替えて画素電極に開口部50が形成されていてもよい。   Accordingly, the display area of the pixels 92, 96, 100, and 104 is expanded by placing the thin film transistor 42 and the contact portion in a space created by tilting the pixels 92, 96, 100, and 104. Liquid crystal devices 90, 94, 98, and 102 can be obtained. Although the opening 50 is formed in the common electrode in the above configuration, the opening 50 may be formed in the pixel electrode instead of the common electrode.

[電子機器への搭載例]
次に、上述した実施形態に係る液晶装置10を適用した電子機器について説明する。図12(A)に、液晶装置10を備えたモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ106は、液晶装置10と本体部108を備える。本体部108には、電源スイッチ110及びキーボード112が設けられている。図12(B)に、液晶装置10を備えた携帯電話機の構成を示す。携帯電話機114は、複数の操作ボタン116及びスクロールボタン118、並びに液晶装置10を備える。スクロールボタン118を操作することによって、液晶装置10に表示される画面がスクロールされる。図12(C)に、液晶装置10を適用した情報携帯端末(PDA:Personal Digital Assistants)の構成を示す。情報携帯端末120は、複数の操作ボタン122及び電源スイッチ124、並びに液晶装置10を備える。電源スイッチ124を操作すると、住所録やスケジュール帳といった各種の情報が液晶装置10に表示される。
[Example of mounting on electronic equipment]
Next, an electronic apparatus to which the liquid crystal device 10 according to the above-described embodiment is applied will be described. FIG. 12A illustrates a configuration of a mobile personal computer including the liquid crystal device 10. The personal computer 106 includes the liquid crystal device 10 and a main body 108. The main body unit 108 is provided with a power switch 110 and a keyboard 112. FIG. 12B illustrates a structure of a mobile phone provided with the liquid crystal device 10. The mobile phone 114 includes a plurality of operation buttons 116, scroll buttons 118, and the liquid crystal device 10. By operating the scroll button 118, the screen displayed on the liquid crystal device 10 is scrolled. FIG. 12C shows the configuration of a portable information terminal (PDA: Personal Digital Assistants) to which the liquid crystal device 10 is applied. The information portable terminal 120 includes a plurality of operation buttons 122, a power switch 124, and the liquid crystal device 10. When the power switch 124 is operated, various types of information such as an address book and a schedule book are displayed on the liquid crystal device 10.

尚、液晶装置10が適用される電子機器としては、図12に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、及びタッチパネルを備えた機器等が挙げられる。そして、これらの各種電子機器の表示部として、前述した液晶装置10が適用可能である。   Note that electronic devices to which the liquid crystal device 10 is applied include, in addition to those shown in FIG. 12, a digital still camera, a liquid crystal television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation device, a pager, an electronic notebook, and a calculator. , A word processor, a workstation, a video phone, a POS terminal, and a device equipped with a touch panel. And the liquid crystal device 10 mentioned above is applicable as a display part of these various electronic devices.

本実施形態に係る液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、及びそのI−I断面図。The top view which looked at the liquid crystal device concerning this embodiment from the counter substrate side with each component formed on it, and its II sectional view. 本実施形態に係る液晶装置に用いた素子基板の画像表示領域の電気的な構成を示す等価回路図。FIG. 3 is an equivalent circuit diagram illustrating an electrical configuration of an image display area of an element substrate used in the liquid crystal device according to the embodiment. 本実施形態に係る液晶装置の画素1つ分の断面図及び素子基板において相隣接する画素の平面図。FIG. 4 is a cross-sectional view of one pixel of the liquid crystal device according to the present embodiment and a plan view of adjacent pixels on the element substrate. 本実施形態に係る液晶装置に用いた素子基板の製造方法を示す工程断面図。Process sectional drawing which shows the manufacturing method of the element substrate used for the liquid crystal device which concerns on this embodiment. その他の実施形態に係る液晶装置の画素の平面図。The top view of the pixel of the liquid crystal device which concerns on other embodiment. その他の実施形態に係る液晶装置の画素の平面図。The top view of the pixel of the liquid crystal device which concerns on other embodiment. その他の実施形態に係る液晶装置の画素の平面図。The top view of the pixel of the liquid crystal device which concerns on other embodiment. その他の実施形態に係る液晶装置の画素の平面図。The top view of the pixel of the liquid crystal device which concerns on other embodiment. その他の実施形態に係る液晶装置の画素の平面図。The top view of the pixel of the liquid crystal device which concerns on other embodiment. その他の実施形態に係る液晶装置の画素の平面図。The top view of the pixel of the liquid crystal device which concerns on other embodiment. その他の実施形態に係る液晶装置の画素の平面図。The top view of the pixel of the liquid crystal device which concerns on other embodiment. 本実施形態に係る液晶装置を用いた電子機器の説明図。Explanatory drawing of the electronic device using the liquid crystal device which concerns on this embodiment. 従来の液晶装置の画素1つ分の平面図。The top view for one pixel of the conventional liquid crystal device.

符号の説明Explanation of symbols

10…液晶装置 12…対向基板(第2基板) 12A…光透過性絶縁基板 14…素子基板(第1基板) 14A…光透過性絶縁基板 16…シール部 18…データ配線駆動回路 20…実装端子 22…ゲート配線駆動回路 24…画像表示領域 26…配線 28…額縁 30…液晶層 32…液晶パネル 34…画素電極 36…遮光膜 38…共通電極 40…画素 42…薄膜トランジスタ 44…データ配線 46…ゲート配線 48…保持容量 50…開口部 52A…半導体膜 52B…チャネル形成領域 52C…ソース領域 52D…ドレイン領域 54…ゲート絶縁膜 56…層間絶縁膜 56A,56B…コンタクトホール 58…ドレイン電極 60…層間絶縁膜 60A…コンタクトホール 62…電極間絶縁膜 64…光透過性導電膜 66…レジストマスク 68…液晶装置 70…画素 72…共通電極 74…ブレンチ 76…バー 78…液晶装置 80…画素 82…共通電極 84…液晶装置 86…画素 88…共通電極 90…液晶装置 92…画素 94…液晶装置 96…画素 98…液晶装置 100…画素 102…液晶装置 104…画素 106…パーソナルコンピュータ 108…本体部 110…電源スイッチ 112…キーボード 114…携帯電話機 116…操作ボタン 118…スクロールボタン 120…情報携帯端末 122…操作ボタン 124…電源スイッチ。   DESCRIPTION OF SYMBOLS 10 ... Liquid crystal device 12 ... Opposite board | substrate (2nd board | substrate) 12A ... Light-transmissive insulating board 14 ... Element board | substrate (1st board | substrate) 14A ... Light-transmissive insulating board 16 ... Seal part 18 ... Data wiring drive circuit 20 ... Mounting terminal DESCRIPTION OF SYMBOLS 22 ... Gate wiring drive circuit 24 ... Image display area 26 ... Wiring 28 ... Frame 30 ... Liquid crystal layer 32 ... Liquid crystal panel 34 ... Pixel electrode 36 ... Light shielding film 38 ... Common electrode 40 ... Pixel 42 ... Thin-film transistor 44 ... Data wiring 46 ... Gate Wiring 48 ... Retention capacitance 50 ... Opening 52A ... Semiconductor film 52B ... Channel formation region 52C ... Source region 52D ... Drain region 54 ... Gate insulation film 56 ... Interlayer insulation film 56A, 56B ... Contact hole 58 ... Drain electrode 60 ... Interlayer insulation Film 60A ... Contact hole 62 ... Interelectrode insulating film 64 ... Light transmissive Electrode film 66 ... resist mask 68 ... liquid crystal device 70 ... pixel 72 ... common electrode 74 ... brench 76 ... bar 78 ... liquid crystal device 80 ... pixel 82 ... common electrode 84 ... liquid crystal device 86 ... pixel 88 ... common electrode 90 ... liquid crystal device 92 ... Pixel 94 ... Liquid crystal device 96 ... Pixel 98 ... Liquid crystal device 100 ... Pixel 102 ... Liquid crystal device 104 ... Pixel 106 ... Personal computer 108 ... Main body 110 ... Power switch 112 ... Keyboard 114 ... Mobile phone 116 ... Operation button 118 ... Scroll button 120 ... information portable terminal 122 ... operation button 124 ... power switch.

Claims (6)

第1基板と、
前記第1基板上に形成されたゲート配線と、
前記ゲート配線と交差して矩形状の画素の領域を定義するデータ配線と、
前記ゲート配線及び前記データ配線に連結されている薄膜トランジスタと、
前記画素の領域と対応し、複数のスリット状の開口部を有し、前記開口部の長軸方向或いは短軸方向と前記画素の領域枠との交差角が直角である共通電極と、
前記薄膜トランジスタに連結され前記共通電極と重なる画素電極と、
前記第1基板と向かい合うように配置された第2基板と、
前記第1基板と前記第2基板との間に設けられた液晶層と、
を含み、
前記第1基板と前記第2基板と前記液晶層とにより、液晶パネルを形成し、
前記画素電極及び前記共通電極を前記液晶パネルの上下方向又は左右方向に対し傾斜させたことを特徴とする液晶装置。
A first substrate;
A gate wiring formed on the first substrate;
A data line that intersects the gate line and defines a rectangular pixel region;
A thin film transistor connected to the gate line and the data line;
A common electrode corresponding to the region of the pixel, having a plurality of slit-like openings, and a crossing angle between a major axis direction or a minor axis direction of the openings and the region frame of the pixel is a right angle;
A pixel electrode connected to the thin film transistor and overlapping the common electrode;
A second substrate disposed to face the first substrate;
A liquid crystal layer provided between the first substrate and the second substrate;
Including
A liquid crystal panel is formed by the first substrate, the second substrate, and the liquid crystal layer,
A liquid crystal device, wherein the pixel electrode and the common electrode are inclined with respect to a vertical direction or a horizontal direction of the liquid crystal panel.
第1基板と、
前記第1基板上に、形成されたゲート配線と、
前記ゲート配線と交差して、矩形状の画素の領域を定義するデータ配線と、
前記ゲート配線及び前記データ配線に連結されている薄膜トランジスタと、
前記画素の領域と対応して形成された共通電極と、
前記薄膜トランジスタに連結され前記共通電極と重なり、複数のスリット状の開口部を有し、前記開口部の長軸方向或いは短軸方向と前記画素の領域枠との交差角が直角である画素電極と、
前記第1基板と向かい合うように配置された第2基板と、
前記第1基板と前記第2基板との間に設けられた液晶層と、
を含み、
前記第1基板と前記第2基板と前記液晶層とにより、液晶パネルを形成し、
前記画素電極及び前記共通電極を前記液晶パネルの上下方向又は左右方向に対し傾斜させたことを特徴とする液晶装置。
A first substrate;
A gate wiring formed on the first substrate;
A data line that intersects the gate line and defines a region of a rectangular pixel;
A thin film transistor connected to the gate line and the data line;
A common electrode formed corresponding to the region of the pixel;
A pixel electrode connected to the thin film transistor and overlapping the common electrode, having a plurality of slit-like openings, and a crossing angle between a major axis direction or a minor axis direction of the openings and a region frame of the pixel is a right angle; ,
A second substrate disposed to face the first substrate;
A liquid crystal layer provided between the first substrate and the second substrate;
Including
A liquid crystal panel is formed by the first substrate, the second substrate, and the liquid crystal layer,
A liquid crystal device, wherein the pixel electrode and the common electrode are inclined with respect to a vertical direction or a horizontal direction of the liquid crystal panel.
請求項1又は2に記載の液晶装置において、
前記第2基板は、前記画素電極の縦横の境界領域と対向する領域に遮光膜を有し、
前記画素電極又は前記共通電極の少なくとも一部を前記遮光膜とオーバーラップさせることを特徴とする液晶装置。
The liquid crystal device according to claim 1 or 2,
The second substrate has a light shielding film in a region facing a vertical and horizontal boundary region of the pixel electrode,
A liquid crystal device, wherein at least a part of the pixel electrode or the common electrode overlaps the light shielding film.
請求項1〜3のいずれか一項に記載の液晶装置において、
前記画素電極及び前記共通電極は、光透過性導電膜からなることを特徴とする液晶装置。
The liquid crystal device according to any one of claims 1 to 3,
The liquid crystal device, wherein the pixel electrode and the common electrode are made of a light transmissive conductive film.
請求項1〜4のいずれか一項に記載の液晶装置において、
前記薄膜トランジスタは、前記画素の領域外に設けられていることを特徴とする液晶装置。
The liquid crystal device according to any one of claims 1 to 4,
The liquid crystal device, wherein the thin film transistor is provided outside a region of the pixel.
請求項1〜5のいずれか一項に記載の液晶装置を備えたことを特徴とする電子機器。   An electronic apparatus comprising the liquid crystal device according to claim 1.
JP2007274740A 2007-10-23 2007-10-23 Liquid crystal device and electronic device including the same Active JP5072530B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007274740A JP5072530B2 (en) 2007-10-23 2007-10-23 Liquid crystal device and electronic device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007274740A JP5072530B2 (en) 2007-10-23 2007-10-23 Liquid crystal device and electronic device including the same

Publications (2)

Publication Number Publication Date
JP2009103864A true JP2009103864A (en) 2009-05-14
JP5072530B2 JP5072530B2 (en) 2012-11-14

Family

ID=40705615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007274740A Active JP5072530B2 (en) 2007-10-23 2007-10-23 Liquid crystal device and electronic device including the same

Country Status (1)

Country Link
JP (1) JP5072530B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104570526A (en) * 2014-12-08 2015-04-29 深圳市华星光电技术有限公司 Liquid crystal display panel
US10884296B2 (en) 2016-11-17 2021-01-05 Panasonic Liquid Crystal Display Co., Ltd. Display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08334770A (en) * 1995-06-08 1996-12-17 Victor Co Of Japan Ltd Projection type liquid crystal display device
JP2007226175A (en) * 2006-01-26 2007-09-06 Epson Imaging Devices Corp Liquid crystal device and electronic equipment
JP2007264231A (en) * 2006-03-28 2007-10-11 Epson Imaging Devices Corp Ffs mode liquid crystal display panel

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08334770A (en) * 1995-06-08 1996-12-17 Victor Co Of Japan Ltd Projection type liquid crystal display device
JP2007226175A (en) * 2006-01-26 2007-09-06 Epson Imaging Devices Corp Liquid crystal device and electronic equipment
JP2007264231A (en) * 2006-03-28 2007-10-11 Epson Imaging Devices Corp Ffs mode liquid crystal display panel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104570526A (en) * 2014-12-08 2015-04-29 深圳市华星光电技术有限公司 Liquid crystal display panel
WO2016090751A1 (en) * 2014-12-08 2016-06-16 深圳市华星光电技术有限公司 Liquid crystal display panel
US10884296B2 (en) 2016-11-17 2021-01-05 Panasonic Liquid Crystal Display Co., Ltd. Display device

Also Published As

Publication number Publication date
JP5072530B2 (en) 2012-11-14

Similar Documents

Publication Publication Date Title
JP5079448B2 (en) Liquid crystal device and electronic device including the same
US10126609B2 (en) Liquid crystal display device
JP5079462B2 (en) Liquid crystal device and electronic device
JP4678031B2 (en) Liquid crystal device and electronic device
JP4395130B2 (en) Liquid crystal display device and manufacturing method thereof
JP2008058573A (en) Liquid crystal device and electronic apparatus
JP2008268841A (en) Liquid crystal device, method of manufacturing liquid crystal device, and electronic apparatus
JP4569836B2 (en) Liquid crystal device
JP5106991B2 (en) Liquid crystal device and electronic device
JP4655943B2 (en) Electro-optical device, manufacturing method thereof, and conductive layer connection structure
JP4905136B2 (en) Liquid crystal device
JP2011059157A (en) Liquid crystal device and electronic apparatus
JP2008268844A (en) Liquid crystal display device and electronic apparatus
JP5072530B2 (en) Liquid crystal device and electronic device including the same
JP4007381B2 (en) Electro-optic device
JP2006301476A (en) Electrooptical device and its manufacturing method, and electronic equipment
JP2008216435A (en) Liquid crystal device and electronic equipment
JP2010107700A (en) Method for manufacturing electric solid device, electric solid device, and liquid crystal device
JP4798094B2 (en) Electro-optic device
JP2008157997A (en) Liquid crystal device and electronic equipment
JP5141531B2 (en) Electro-optical device and method of manufacturing electro-optical device
US20230308616A1 (en) Electro-optical device and electronic apparatus
JP2009128739A (en) Liquid crystal device and electronic apparatus
JP2010109130A (en) Manufacturing method of electric solid state device, electric solid state device, and electro-optic device
KR20080062806A (en) Liquid crystal display device and method of fabricating the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100817

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120821

R150 Certificate of patent or registration of utility model

Ref document number: 5072530

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250