JP4007381B2 - Electro-optic device - Google Patents
Electro-optic device Download PDFInfo
- Publication number
- JP4007381B2 JP4007381B2 JP2005304048A JP2005304048A JP4007381B2 JP 4007381 B2 JP4007381 B2 JP 4007381B2 JP 2005304048 A JP2005304048 A JP 2005304048A JP 2005304048 A JP2005304048 A JP 2005304048A JP 4007381 B2 JP4007381 B2 JP 4007381B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- layer
- electro
- relay electrode
- relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、液晶等の電気光学物質を用いた電気光学装置に関する。 The present invention relates to an electro-optical device using an electro-optical material such as liquid crystal.
従来、一対の基板間に液晶等の電気光学物質を挟持して、一方の基板上に形成された電気回路により、当該液晶等の光学特性を変化させて表示を行う電気光学装置では、基板上に複数のトランジスタ、走査線、データ線、画素電極、蓄積容量、外部からの入射光を遮光するための層、及びこれらの電極や配線を絶縁するための層が設けられている(例えば、特許文献1参照)。 Conventionally, in an electro-optical device in which an electro-optical material such as liquid crystal is sandwiched between a pair of substrates and an optical circuit formed on one substrate is used to change the optical characteristics of the liquid crystal or the like, display is performed on the substrate. Are provided with a plurality of transistors, a scanning line, a data line, a pixel electrode, a storage capacitor, a layer for shielding incident light from the outside, and a layer for insulating these electrodes and wiring (for example, patents) Reference 1).
トランジスタのソース電極は、絶縁膜に形成された複数のコンタクトホール及び中継電極層を介して画素電極と電気的に接続されている。また、液晶等の光学特性を保持するために形成される蓄積容量の一方の電極には、別の中継電極層を介して、外部からコモン電位を入力するための固定電極層が電気的に接続されている。固定電極層は、上記一方の基板上にマトリクス状に形成されている。そして、各々の画素電極は上下左右の画素の固定電極層にマトリクス状に接続されている。 A source electrode of the transistor is electrically connected to the pixel electrode through a plurality of contact holes and a relay electrode layer formed in the insulating film. In addition, a fixed electrode layer for inputting a common potential from the outside is electrically connected to one electrode of the storage capacitor formed to maintain optical characteristics such as liquid crystal through another relay electrode layer Has been. The fixed electrode layer is formed in a matrix on the one substrate. Each pixel electrode is connected in a matrix to the fixed electrode layers of the upper, lower, left and right pixels.
また、画素電極につながる複数の中継電極層のうちの1つは、固定電極層と同じ層に形成されている。このとき、固定電極層と同層の中継電極層の形成領域には2つのコンタクトホールが形成されている。1つは、中継電極層を画素電極に接続するためのコンタクトホールであり、もう1つは、中継用電極をトランジスタの半導体層(ドレイン電極又はソース電極)に接続するためのコンタクトホールである。この場合、中継電極層と固定電極層は同じ層に形成されているため、これらを電気的に分離する必要がある。このため、基板上に形成される単位画素のサイズ(平面寸法)としては、少なくとも、中継電極層のサイズ、2つのコンタクトホールのサイズ、中継電極層及び固定電極層を分離するためのスペースをレイアウトできるだけのサイズを確保する必要がある。 One of the plurality of relay electrode layers connected to the pixel electrode is formed in the same layer as the fixed electrode layer. At this time, two contact holes are formed in the formation region of the relay electrode layer that is the same layer as the fixed electrode layer. One is a contact hole for connecting the relay electrode layer to the pixel electrode, and the other is a contact hole for connecting the relay electrode to the semiconductor layer (drain electrode or source electrode) of the transistor. In this case, since the relay electrode layer and the fixed electrode layer are formed in the same layer, it is necessary to electrically separate them. For this reason, as the size (planar dimension) of the unit pixel formed on the substrate, at least the size of the relay electrode layer, the size of the two contact holes, and the space for separating the relay electrode layer and the fixed electrode layer are laid out. It is necessary to secure as much size as possible.
さらに、画素電極に直接つながる中継電極層は、当該中継電極層と別の層に形成された他の中継電極層を介してトランジスタに接続し、固定電極層は、蓄積容量を形成する一方の電極に上記他の中継電極層と同層の中継電極層を介して接続している。このため、上記中継電極層の周りには、上記別々の層で形成された各中継電極層とそれらを分離するためのスペースをレイアウトするためのサイズを確保する必要もある。また、画素の開口率を規定する遮光部分のサイズも、上記中継電極層のサイズや固定電極層の幅、さらには中継電極層と固定電極層とを分離するためのスペースのサイズにより制約されている。 Further, the relay electrode layer directly connected to the pixel electrode is connected to the transistor through another relay electrode layer formed on a layer different from the relay electrode layer, and the fixed electrode layer is one electrode forming a storage capacitor. Are connected to the other relay electrode layer through the same relay electrode layer. Therefore, it is necessary to secure a size for laying out the relay electrode layers formed of the separate layers and a space for separating them around the relay electrode layer. In addition, the size of the light shielding portion that defines the aperture ratio of the pixel is also restricted by the size of the relay electrode layer, the width of the fixed electrode layer, and the size of the space for separating the relay electrode layer and the fixed electrode layer. Yes.
このような電気光学装置では、高品位な画質を得るために、画素の狭ピッチ化や開口率の向上が求められている。しかしながら、上記従来の電気光学装置では、マトリクス状の固定電極層、この固定電極層と同層の中継電極層、これらを電気的に分離するためのスペース、さらには別層の中継電極層とそれらを分離するためのスペースを確保する必要がある。このため、画素の狭ピッチ化・高開口率化を実現することが困難な状況になっている。特に、画素電極に直接つながる中継電極層の周りには、コンタクトホールの形成や固定電極層の配線ラインのためのスペース、さらには電気的分離のためのスペースなどを確保する必要があるため、それらのレイアウトに占有される面積が広くなり、画素の狭ピッチ化・高開口率化を実現するうえで大きな妨げとなっている。また、それを実現する方法としては、蓄積容量の一方の電極を、トランジスタを構成する層や、走査線、データ線、固定電極層とは別の層で形成する方法、あるいは中継電極層を多層に増やしてレイアウトする方法もあるが、こうした方法では製造プロセスが煩雑化するため、歩留り低下等の問題が発生する。 In such an electro-optical device, in order to obtain a high-quality image, it is required to reduce the pixel pitch and improve the aperture ratio. However, in the conventional electro-optical device, the matrix-like fixed electrode layer, the relay electrode layer that is the same layer as the fixed electrode layer, a space for electrically separating them, and another relay electrode layer and those layers It is necessary to secure a space for separating. For this reason, it is difficult to realize a narrow pixel pitch and a high aperture ratio. In particular, around the relay electrode layer directly connected to the pixel electrode, it is necessary to secure a space for forming a contact hole, a wiring line for the fixed electrode layer, and a space for electrical separation. This increases the area occupied by the layout, which is a major obstacle to realizing a narrow pitch and a high aperture ratio of the pixels. In addition, as a method for realizing this, one electrode of the storage capacitor is formed by a layer other than the layer constituting the transistor, the scanning line, the data line, and the fixed electrode layer, or the relay electrode layer is formed in multiple layers. There is a method of increasing the number of layouts, but this method complicates the manufacturing process and causes problems such as a decrease in yield.
本発明は、上記課題を解決するためになされたもので、その目的とするところは、製造プロセスを煩雑化させることなく、画素の狭ピッチ化や高開口率化を実現することができる電気光学装置を提供することにある。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide an electro-optical device capable of realizing a narrow pixel pitch and a high aperture ratio without complicating the manufacturing process. To provide an apparatus.
このような目的を達成するための本発明は、次の様な基本構成を備えた電気光学装置に関するものである。すなわち、電気光学物質層を介して対向する一対の基板のうち、一方の基板上に、第1の方向に沿って形成された走査線と、前記第1の方向に交差する第2の方向に沿って形成されたデータ線と、前記走査線及び前記データ線の交差部に対応して設けられた画素電極と、前記画素電極をスイッチング制御するトランジスタと、前記画素電極に電気的に接続された蓄積容量と、蓄積容量の一方の電極に固定電位を供給する固定電極層とを含む積層構造を有している。そして、これらの走査線、データ線、トランジスタおよび蓄積容量を、画素電極の周囲の遮光領域内に配置してなる。また、画素電極とトランジスタの半導体層とは、データ線と同層の第1中継電極層と、固定電極層と同層の第2中継電極層とを介して電気的に接続されている。固定電極層は、遮光性を備え、前記第1の方向で隣り合うデータ線の間で分断され、この分断部分に前記固定電極層と分離した状態で前記第2中継電極層が形成されている。 The present invention for achieving such an object relates to an electro-optical device having the following basic configuration. That is, of the pair of substrates facing each other through the electro-optic material layer, the scanning line formed along the first direction on one substrate and the second direction intersecting the first direction. A data line formed along the pixel line, a pixel electrode provided corresponding to an intersection of the scan line and the data line, a transistor for switching control of the pixel electrode, and the pixel electrode electrically connected The stacked structure includes a storage capacitor and a fixed electrode layer that supplies a fixed potential to one electrode of the storage capacitor. These scanning lines, data lines, transistors and storage capacitors are arranged in a light shielding region around the pixel electrode. Further, the pixel electrode and the semiconductor layer of the transistor are electrically connected via a first relay electrode layer that is the same layer as the data line and a second relay electrode layer that is the same layer as the fixed electrode layer. The fixed electrode layer has light shielding properties and is divided between adjacent data lines in the first direction, and the second relay electrode layer is formed in a state separated from the fixed electrode layer at the divided portion. .
そして、第1の発明は、上述基本構成で示した固定電極層において、第1の方向に延設された部分(ダミー配線部と記す)の第2の方向の線幅が、当該固定電極層と同層の第2中継電極層における第2の方向の線幅よりも狭く設定されていることを特徴としている。 According to the first invention, in the fixed electrode layer shown in the basic configuration described above, the line width in the second direction of the portion (denoted as a dummy wiring portion) extending in the first direction is the fixed electrode layer. It is characterized in that it is set narrower than the line width in the second direction in the second relay electrode layer of the same layer.
このような第1の発明構成の電気光学装置では、第1の方向で隣り合うデータ線の間で固定電極層を分断し、この分断部分に固定電極層と分離した状態で当該固定電極層と同層の第2中継電極層を形成した構成において、固定電極層におけるダミー配線部の第2方向の線幅を、第2中継電極層の第2方向の線幅よりも小さく設定したことにより、第2中継電極層を用いても画素電極の接続を十分に確保した状態で、ダミー配線部を配置した部分において、画素の開口が第2方向を広げることができる。したがって、画素の開口率が向上する。 In the electro-optical device configured as described above, the fixed electrode layer is divided between adjacent data lines in the first direction, and the fixed electrode layer is separated from the fixed electrode layer at the divided portion. In the configuration in which the second relay electrode layer of the same layer is formed, the line width in the second direction of the dummy wiring portion in the fixed electrode layer is set smaller than the line width in the second direction of the second relay electrode layer, Even when the second relay electrode layer is used, the opening of the pixel can expand the second direction in the portion where the dummy wiring portion is disposed in a state where the connection of the pixel electrode is sufficiently secured. Therefore, the aperture ratio of the pixel is improved.
また、第2の発明は、上記基本構成において次のような特徴を有している。すなわち、第2中継電極層の上層及び下層の各絶縁膜に開口径の異なる2つのコンタクトホールが形成されている。そして、これらの2つのコンタクトホールは、第2の方向に配列され、かつ第1の方向において開口径の小さいコンタクトホールは開口径の大きいコンタクトホールの形成幅の範囲内に配置されていることを特徴としている。 The second invention has the following features in the basic configuration. That is, two contact holes having different opening diameters are formed in the upper and lower insulating films of the second relay electrode layer . These two contact holes are arranged in the second direction, and the contact holes having a small opening diameter in the first direction are arranged within the range of the formation width of the contact hole having a large opening diameter. It is a feature.
またさらに、第3の発明は、上記基本構成において次のような特徴を有している。すなわち、蓄積容量の一方の電極と前記固定電極層とは、データ線と同層の容量中継電極層を介して電気的に接続されている。そして、容量中継電極層の上層及び下層の各絶縁膜に開口径の異なる2つのコンタクトホールが形成されると共に、これらの2つのコンタクトホールは、前記第2の方向に配列され、かつ第1の方向において開口径の小さいコンタクトホールは開口径の大きいコンタクトホールの形成幅の範囲内に配置されていることを特徴としている。
Furthermore, the third invention has the following characteristics in the basic configuration. That is, one electrode of the storage capacitor and the fixed electrode layer are electrically connected via the capacitor relay electrode layer that is the same layer as the data line. Then, two contact holes having different opening diameters are formed in the upper and lower insulating films of the capacitor relay electrode layer, and these two contact holes are arranged in the second direction, and the first The contact hole having a small opening diameter in the direction is arranged within the range of the formation width of the contact hole having a large opening diameter.
以上のような第2,第3の発明構成の電気光学装置では、電極層の上層と下層とに配置したコンタクトホールを第2の方向に配列させ、かつ第1の方向に開口径の大きいコンタクトホールの形成幅の範囲内に、もう一方のコンタクトホールを配置することで、2つのコンタクトホールを配置するための第1の方向に必要なスペースを、開口径の大きなコンタクトホールの形成に必要な一定量とすることができる。これにより、2つのコンタクトホールの合わせずれ量の分だけ、コンタクトホールの形成のために必要な第1の方向のスペースを削減することができる。したがって、第1の方向における画素ピッチを狭ピッチ化することができる。 In the electro-optical device having the above-described second and third invention configurations, the contact holes arranged in the upper layer and the lower layer of the electrode layer are arranged in the second direction, and the contact has a large opening diameter in the first direction. By arranging the other contact hole within the range of the hole formation width, the space required in the first direction for arranging the two contact holes is necessary for forming the contact hole having a large opening diameter. It can be a certain amount. Thereby, the space in the first direction necessary for forming the contact hole can be reduced by the amount of misalignment between the two contact holes. Therefore, the pixel pitch in the first direction can be narrowed.
以上説明したように第1の発明の電気光学装置によれば、画素の開口が第2の方向における画素開口を広げることで、画素の開口率の向上を図ることが可能であり、これにより、製造プロセスを煩雑化させることなく、第1の方向における画素の狭ピッチ化を実現することができる。また、第2、第3の発明の電気光学装置によれば、コンタクトホールの形成のために必要な第1の方向のスペースを削減して縮小することが可能であり、これにより、製造プロセスを煩雑化させることなく、第1の方向における画素ピッチを狭ピッチ化することができる。 As described above, according to the electro-optical device of the first invention, it is possible to improve the aperture ratio of the pixel by expanding the pixel aperture in the second direction. The pixel pitch can be reduced in the first direction without complicating the manufacturing process. In addition, according to the electro-optical devices of the second and third inventions, it is possible to reduce and reduce the space in the first direction necessary for forming the contact hole, thereby reducing the manufacturing process. The pixel pitch in the first direction can be narrowed without complicating.
以下、本発明に係る電気光学装置を、例えば電気光学物質として液晶物質を用いたアクティブマトリクス型の液晶表示装置に適用した場合の具体的な実施の形態につき、図面を用いて詳細に説明する。ただし、本発明は液晶表示装置への適用に限らず、例えば電気光学物質として有機EL(エレクトロ・ルミネッセンス)物質を用いた有機EL表示装置など、電気光学物質を用いて構成される電気光学装置全般に広く適用可能である。 Hereinafter, a specific embodiment in which the electro-optical device according to the invention is applied to, for example, an active matrix liquid crystal display device using a liquid crystal material as an electro-optical material will be described in detail with reference to the drawings. However, the present invention is not limited to the application to a liquid crystal display device, and for example, electro-optical devices in general using an electro-optical material, such as an organic EL display device using an organic EL (electro-luminescence) material as an electro-optical material. Widely applicable to.
さらに本発明は、上述した電気光学装置を備える電子機器、例えば、テレビ、コンピュータ用モニタ、車載モニタ、携帯電話、携帯端末、モニタ付きカメラ(ビデオカメラ、デジタルカメラ等)、タッチパネル、POS(Point Of Sales)端末などの電子機器にも適用可能である。 Furthermore, the present invention provides an electronic apparatus including the above-described electro-optical device, such as a television, a computer monitor, an in-vehicle monitor, a mobile phone, a mobile terminal, a camera with a monitor (video camera, digital camera, etc.), a touch panel, a POS (Point Of). It can also be applied to electronic devices such as (Sales) terminals.
<第1実施形態>
図1は本発明が適用される液晶表示装置の画素回路の構成例を示す回路図である。図において、画素1は、図示しない液晶表示パネル上に行列状に二次元配置されるものである。液晶表示パネルは、液晶物質層を一対(2枚)の基板で挟んで構成されるものである。したがって、一対の基板は、互いに液晶物質層を介して対向する状態に配置される。一般に、一対の基板は、光透過性を有するガラス基板を用いて構成される。そして、一方の基板には画素単位で画素電極が形成され、これに対向する他方の基板には全画素共通の対向電極が形成される。以降の説明では、画素電極を有する基板をアレイ基板、対向電極を有する基板を対向基板と呼ぶこととする。
<First Embodiment>
FIG. 1 is a circuit diagram showing a configuration example of a pixel circuit of a liquid crystal display device to which the present invention is applied. In the figure,
画素1は、例えばTFT(Thin Film Transistor;薄膜トランジスタ)からなるトランジスタ2と、このトランジスタ2のドレイン電極に画素電極が接続された液晶セル3と、トランジスタ2のドレイン電極に一方の電極が接続された蓄積容量4とを有する構成となっている。トランジスタ2は、液晶セル3の画素電極をスイッチング制御するものである。液晶セル3は、画素電極と対向電極との間で誘電体として機能するため、等価回路的に液晶容量CLCを構成するものとなる。蓄積容量4は、液晶セル3の画素電極に印加される信号電圧の電位を維持するために、当該画素電極に電気的に接続されている。
The
トランジスタ2のゲート電極は走査線5に接続されている。また、トランジスタ2のソース電極はデータ線6に接続されている。走査線5は、第1の方向となる水平方向に沿って複数形成されるものであり、データ線6は、第1の方向に交差する第2の方向となる垂直方向に沿って複数形成されるものである。これに対して、画素1は、走査線5及びデータ線6の交差部に1つずつ形成されるものである。液晶セル3の対向電極及び蓄積容量4の他方の電極は、それぞれコモン線7に接続されている。コモン線7は、液晶セル3の対向電極及び蓄積容量4の他方の電極に対して、各画素共通のコモン電圧Vcomを与えるものである。
The gate electrode of the
図2は本発明が適用される液晶表示装置におけるアレイ基板の積層構造を示す断面図である。また、図3は第1実施形態に係る当該アレイ基板の主要部の平面レイアウト図である。なお、図2においては、アレイ基板の積層構造に含まれる主要な構成要素を全て表示するために、各々の構成要素の平面的な位置関係を実際の構造とは異なる状態で表現している。 FIG. 2 is a sectional view showing a laminated structure of an array substrate in a liquid crystal display device to which the present invention is applied. FIG. 3 is a plan layout view of the main part of the array substrate according to the first embodiment. In FIG. 2, in order to display all the main components included in the laminated structure of the array substrate, the planar positional relationship of each component is expressed in a state different from the actual structure.
図示のように、アレイ基板10は、例えば、ガラス基板、石英基板、シリコン基板からなるもので、その基板上に、上述した走査線5、データ線6、画素電極11等を含む積層構造を有するものとなっている。この積層構造は、アレイ基板10に近い側(下層側)から順に、第1層、第2層、第3層、第4層、第5層、第6層の多層配線構造となっている。このうち、第1層は、走査線5を含み、第2層は、トランジスタ2を構成する半導体層12を含むものとなっている。また、第3層は、蓄積容量の一方の電極(以下、「蓄積容量電極」とも記す)13とトランジスタ2のゲート電極14とを含み、第4層は、データ線6と容量中継電極層15と第1中継電極層16とを含むものとなっている。さらに、第5層は、固定電極層17と第2中継電極層18とを含み、第6層は、画素電極11を含むものとなっている。
As shown in the figure, the
したがって、蓄積容量電極13とトランジスタ2のゲート電極14は互いに同じ層(第3層)に形成されている。同様に、データ線6と容量中継電極層15と第1中継電極層16とは互いに同じ層(第4層)に形成され、固定電極層17と第2中継電極層18も互いに同じ層(第5層)に形成されている。ここで、互い同じ層、つまり「同層」とは、電気的又は機械的に接続されているか否かにかかわらず、同じ製造プロセス(成膜プロセス)によってほぼ同時に形成される層をいう。このように画素電極11と半導体層12との間で、中継電極層15,16,18をデータ層6や固定電極層17などの機能層と同じ層に形成することにより、多層配線の層数を減して製造プロセスの簡素化を図ることができる。
Therefore, the
アレイ基板10の表面には下地絶縁膜20が形成され、この下地絶縁膜20の上に上記第1層〜第6層の多層配線構造が形成されている。また、第1層〜第6層のうち、第1層と第2層の間には第1絶縁膜21が、第2層と第3層の間には第2絶縁膜22が、第3層と第4層の間には第3絶縁膜23が、第4層と第5層の間には第4絶縁膜24が、第5層と第6層の間には第5絶縁膜25が、それぞれ形成されている。
A
このうち、第5絶縁膜25の膜厚に関しては、水平方向で隣接する画素電極間距離の0.5倍以上に設定することが望ましい。例えば、水平方向で隣接する画素電極間距離が1.0μmに設定されている場合は、第5絶縁膜5の膜厚を500nm以上とするのが好ましく、さらに望ましくは750nm以上とするのがよい。このように第5絶縁膜5の膜厚を十分に確保することにより、画素電位に接続された中継電極層と相隣接する画素の画素電極との間に生じる寄生容量が小さくなるとともに、画素電位とコモン電位の間に生じる電界を小さくすることができる。この結果、電気光学物質の光学的な特性劣化を抑制し、良好な画質を維持することができる。
Among these, the film thickness of the fifth insulating
以下、上述した配線および電極層の詳細な構成を下層側から順に説明する。 Hereinafter, the detailed configuration of the above-described wiring and electrode layers will be described in order from the lower layer side.
走査線5は、例えばチタン(Ti)、クロム(Cr)、アルミニウム(Al)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)等の金属のうちの少なくとも1つを含む、金属単体、合金、金属シリサイド、ポリシリコン、又はこれらを積層したものからなる。走査線5には、画素を駆動するトランジスタ2のゲート電極14がコンタクトホール26を介して電気的に接続されている。コンタクトホール26は、半導体層12とはずれた位置で、第1絶縁膜21及び第2絶縁膜22を貫通する状態で形成されている。
The scanning line 5 is, for example, a simple metal including at least one of metals such as titanium (Ti), chromium (Cr), aluminum (Al), tungsten (W), tantalum (Ta), and molybdenum (Mo). It consists of an alloy, metal silicide, polysilicon, or a laminate of these. A gate electrode 14 of the
半導体層12は、例えばポリシリコン等からなるもので、ゲート電極14とともにトランジスタ2を構成している。トランジスタ2のソース電極(半導体層12の一端部)には、コンタクトホール27を介してデータ線6が電気的に接続されている。また、トランジスタ2のドレイン電極(半導体層12の他端部)には、コンタクトホール28を介して第1中継電極層16が電気的に接続されている。コンタクトホール27,28は、第2絶縁膜22及び第3絶縁膜23を貫通する状態で形成されている。
The semiconductor layer 12 is made of, for example, polysilicon, and constitutes the
蓄積容量電極13は、第2絶縁膜22を介して当該電極13と対向する半導体層12との間で蓄積容量を構成するものである。蓄積容量電極13には、コンタクトホール29を介して容量中継電極層16が電気的に接続されている。コンタクトホール29は、第3絶縁膜23を貫通する状態で形成されている。
The
容量中継電極層15は、当該容量中継電極層15の上層(第5層)の固定電極層17と、当該容量中継電極層15の下層(第3層)の蓄積容量電極13との間で、電気的な接続を中継するものである。このため、容量中継電極層15には、コンタクトホール30を介して固定電極層17が電気的に接続されている。コンタクトホール30は、第4絶縁膜24を貫通する状態で形成されている。
The capacitor
第1中継電極層16は、当該第1中継電極層16の上層(第5層)に形成された第2中継電極層18とともに、第6層の画素電極11と第2層の半導体層12との間で、電気的な接続を中継するものである。このため、第1中継電極層16には、コンタクトホール31を介して第2中継電極層18が電気的に接続され、第2中継電極層18には、コンタクトホール32を介して画素電極11が電気的に接続されている。コンタクトホール31は、第4絶縁膜24を貫通する状態で形成され、コンタクトホール32は、第5絶縁膜25を貫通する状態で形成されている。
The first
固定電極層17は、アレイ基板10上に形成された蓄積容量電極13に対して、固定電位となるコモン電位Vcomを供給するもので、アレイ基板10と対向基板とを貼り合わせた状態では、垂直方向の一端又は両端が、対向基板側の対向電極に電気的に接続されている。固定電極層17は、データ線6と平行な垂直方向(第2の方向)に沿う主配線部17Aと、走査線5と平行な水平方向(第1の方向)に沿うダミー配線部17Bとを有するもので、ダミー配線部17Bは、垂直方向で隣り合う画素電極11を区分する位置で、主配線部17Aから水平方向の一方と他方に突出した状態で形成されている。また、固定電極層17は、例えばアルミニウム、チタン、モリブデン等の低抵抗の金属材料を含む多層膜からなり、その低抵抗金属材料の上層及び下層の少なくとも一方に遮光性材料からなる遮光層を含んでいる。遮光層は、例えばタングステン等の低反射金属単体、合金、シリサイド等を用いて形成されるものである。これにより、固定電極層17は、画素電極11の周囲の遮光領域で、不要な光の透過を遮る遮光層の機能を兼ねるものとなっている。
The fixed
このように固定電極層17が遮光層を兼ねる構成とすれば、別途、遮光膜を形成するための工程を設ける必要がなくなるため、製造コストの削減及び歩留まりの向上を図りつつ、高品位の画質を実現することができる。
If the fixed
固定電極層17による画素電極11周囲の遮光領域内には、上述したトランジスタ2、蓄積容量4、走査線5、データ線6等が配置されている。例えば、上述のように固定電極層17が遮光膜を兼ねる構成であれば、トランジスタ2及びデータ線6は、主に垂直方向に沿う固定電極層17の主配線部17Aによって遮光される領域に形成され、走査線5は、主に水平方向に沿う固定電極層17のダミー配線部17Bによって遮光される領域に形成される。また、蓄積容量4は、走査線5及びデータ線6の交差部付近で固定電極層17により遮光される領域に形成される。
In the light shielding region around the
ただし、水平方向(第1の方向)で隣り合うデータ線6の間では、固定電極層17のダミー配線部17Bが途中(ほぼ中間位置)で分断しており、この分断部分に固定電極層17から分離した状態、すなわち固定電極層17のダミー配線部17Bとの間に隙間(配線パターンの途切れ部分)を介在させた状態で、第2中継電極層18が島状に形成されている。これにより、固定電極層17は、実質的に垂直方向に沿うストライプ状の配線ラインを形成するものとなるが、その配線ラインを上記アルミニウム等の低抵抗の材料で形成することにより、マトリクス状の配線ラインを形成したものと同等レベルにインピーダンスを設定することができる。したがって、下層の蓄積容量電極13に対して、コモン電位Vcomを安定的に供給することができる。
However, between the data lines 6 adjacent in the horizontal direction (first direction), the
第2中継電極層18は、平面視的に垂直方向(第2方向)に長い長方形に形成され、後に詳細に説明するように、その垂直方向の線幅L1dは、固定電極層17のダミー配線部17Bの垂直方向の線幅L1cよりも大きく設定されていることが本第1実施形態のポイントになる。第2中継電極層18は、液晶表示パネルの製造工程のなかで、アレイ基板10上の全面に形成した固定電極層17をリソグラフィ技術等でパターニングする際に、固定電極層17のダミー配線部17Bと第2中継電極層18との隙間部分をエッチング等で取り除くことにより形成されるものである。またこの第2中継電極層18は、固定電極層17と共に、画素電極11の周囲の遮光領域で、不要な光の透過を遮る遮光層の機能を兼ねるものとなっている。
The second
また、第2中継電極層18の下層の第4絶縁膜24に形成されたコンタクトホール31と、第2中継電極層18の上層の第5絶縁膜25に形成されたコンタクトホール32とは、平面視的に垂直方向(第2の方向)で隣り合う位置に並べて形成されている。すなわち、第2中継電極層18の形成領域において、コンタクトホール31は画素の外側に形成され、コンタクトホール32は画素の内側に配置される。
The
画素電極11は、ITO(Indium Tin Oxide)等の透明導電性材料によって形成されるものである。画素電極11は、アレイ基板10上で走査線5及びデータ線6の交差部に対応するかたちでマトリクス状に複数設けられるものである。画素電極11の周りは、遮光層を兼ねる固定電極層17によって囲まれた状態になっている。
The
図4は、図3におけるアレイ基板の主要部を拡大した平面レイアウト図である。以下には、先の図1〜図3を参照し、図4に基づいて本第1実施形態のポイントとなる固定電極層17と第2中継電極層18の周辺部分の構成について詳細に説明する。
FIG. 4 is an enlarged plan view of the main part of the array substrate in FIG. Hereinafter, with reference to FIG. 1 to FIG. 3, the configuration of the peripheral portions of the fixed
上述したように、ダミー配線部17Bの垂直方向(第2方向)の線幅L1cは、第2中継電極層18の垂直方向の線幅L1dよりも小さく設定されていることが本発明のポイントになる。そして特に、第2中継電極層18にコンタクトホール32を介して接続された画素電極11が配置されている画素側において、図3の平面図の2点鎖線で示す縮小領域aが削られた状態で、ダミー配線17Bの線幅L1cが縮小されていることが重要である。
As described above, the point of the present invention is that the line width L1c in the vertical direction (second direction) of the
ここで、第2中継電極層18は、画素電極11との接続が十分に図られるように画素電極11に対して十分に、例えば2.0μm程度の幅でオーバーラップした状態で設けられる必要がある。また、第2中継電極層18は、固定電極層17と共に、画素電極11の周囲の遮光領域において遮光層の機能を兼ねるものであるため、垂直方向(第2方向)に隣接する画素の画素電極(11)の端縁と0.5μm程度の幅でオーバーラップさせる必要がある。したがって、第2中継電極層18における垂直方向(第2方向)の線幅L1dは、以上のような状態を満たす値に設定されていることとする。例えば、第2中継電極層18の上下には、コンタクトホール31,32が接続されているが、これらのコンタクトホール31,32の垂直方向の開口幅L31,L32、第2中継電極層18に対するコンタクトホール31,32の配置位置のプロセス上における余裕を考慮したスペースL2、コンタクトホール32の端部と画素電極11の端部との間に設定される製造過程での加工寸法の変化を考慮したスペースL5、画素電極11と隣接する画素電極(11)を加工するために必要なスペースを確保することを考慮してコンタクトホール31との間に設定されるスペースL6とすると、第2中継電極層18に必要な線幅L1dは、L1d=L31+L32+2×L2+L5+L6となる。
Here, the second
一方、固定電極層17におけるダミー配線部17Bは、画素電極11の周囲の遮光領域において遮光層の機能を兼ねるものであるため、両側の端縁が垂直方向に隣接して配置される画素電極11,(11)の端縁とオーバーラップして配置され、かつダミー配線部17B上において画素電極11,(11)が電気的に分離可能に、その線幅L1cが設定されていれば良い。そして、固定電位を供給するための固定電極層17Bにおけるダミー配線部17Bの垂直方向の線幅L1cは、コンタクトホールL29,L30の開口幅L29,L30、第2中継電極層18に対するコンタクトホール29,30の配置位置のプロセス上における余裕を考慮したスペースL2とすると、L1c=2×L1+2×L2となる。
On the other hand, since the
以上より、ダミー配線部17Bの線幅L1cは、第2中継電極18の線幅L1dよりもL5+L6の寸法分だけ小さい幅でレイアウトされる。つまり、第2中継電極18は、画素電極11との接続が十分に図られるように画素電極11に対して十分にオーバーラップさせる必要があるのに対して、ダミー配線部17Bはこれを考慮する必要がないため、画素電極11とのオーバーラップ幅を少なく設定でき、この分だけ線幅L1cを縮小することが可能なのである。そしてこのようなダミー配線部17Bの垂直方向の線幅L1cの縮小により、先の図3に示した領域aを開口領域とすることができ、画素の高開口率化が実現できる。
From the above, the line width L1c of the
また図5は、図4における水平方向の断面図であり、図2の主要部を拡大した断面図である。本第1実施形態の電気光学装置では、第2中継電極18と、当該第2中継電極層18と同層で形成された固定電極層17のダミー配線部17Bとが電気的に分離され、その平面的な間隔L7およびL8は、1.0μm以下で形成されており、分離された領域の下層には第1中継電極16が配置されている。そして特に、下層に配置された第1中継電極16が、上記間隔L7,L8と平面視的な重なりを有して設けられていることとする。
5 is a cross-sectional view in the horizontal direction in FIG. 4, and is an enlarged cross-sectional view of the main part of FIG. In the electro-optical device of the first embodiment, the
これにより、画素電極11側から外部からの入射光100が入射し、遮光層を兼ねる固定電極層17と第2中継電極層18との間隔L7,L8から下層に漏れ込んだ場合、この入射光100が間隔L7,L8に重なる状態で配置された第1中継電極16に入射して遮光される。この結果、入射光100が、第2中継電極層18よりも下層に漏れこんで散乱し、さらに中継電極15あるいは19の下層に入射することで、TFTに光が照射し素子特性を劣化させたり、基板の反対側へ光が漏れ、コントラスト等の低下を引き起こすことを防止できる。
Thereby, when incident light 100 from the outside enters from the
尚、第2中継電極層18の水平方向(第1方向)レイアウトに必要な寸法Lhcは、第2中継電極層18の水平方向の線幅L9とし、固定電極層17との分離に必要な間隔L7,L8を合わせてLhc=L7+L8+L9となる。このため、水平方向に必要なレイアウトを狭め、画素ピッチの狭ピッチ化を図るためには、L9はコンタクト31の径に依存しているため、間隔L7,L8を縮める必要がある。
The dimension Lhc necessary for the horizontal (first direction) layout of the second
ここで図6には、アルミニウムからなる固定電極層および第2中継電極層の膜厚T1に対する形成可能な電極間隔L7,L8の関係を調べた実験結果を示す。形成可能な電極間隔L7,L8とは、リソグラフィ技術による加工性とエッチング技術による加工性を合せたものであり、アルミニウムを含む多層膜を固定電極層および第2中継電極層に用いた場合は、その膜厚に対して形成可能な電極間隔L7,L8は異なる。 Here, FIG. 6 shows the experimental results of examining the relationship between the electrode spacings L7 and L8 that can be formed with respect to the film thickness T1 of the fixed electrode layer made of aluminum and the second relay electrode layer. The electrode spacings L7 and L8 that can be formed are a combination of workability by lithography and workability by etching. When a multilayer film containing aluminum is used for the fixed electrode layer and the second relay electrode layer, The electrode spacings L7 and L8 that can be formed differ with respect to the film thickness.
そして、高抵抗の材質で抵抗を下げるため、あるいは遮光性を高めるために膜厚を厚く設定した場合には、電極間隔L7,L8は、ある程度の値に設定する必要がある。実験からは膜厚T1が1.0μm以下の厚さであれば、間隔L7,L8を1.0μm以下で形成することができる。したがって、画素の狭ピッチ化のためには固定電極層および第2中継電極層の膜厚T1を1.0μm以下に規定することで、間隔L7,L8を1.0μm以下で形成して水平方向の狭ピッチ化が実現できる。 When the film thickness is set to be high in order to lower the resistance with a high-resistance material or to improve the light shielding property, it is necessary to set the electrode intervals L7 and L8 to a certain value. From the experiment, when the film thickness T1 is 1.0 μm or less, the distances L7 and L8 can be formed with 1.0 μm or less. Therefore, in order to reduce the pitch of the pixels, by defining the film thickness T1 of the fixed electrode layer and the second relay electrode layer to 1.0 μm or less, the distances L7 and L8 are formed to 1.0 μm or less and the horizontal direction Narrow pitch can be realized.
図7は、アレイ基板10の全体構成を示す平面図である。この図に示すように、アレイ基板10の中央には上述下構成の画素がマトリックス状に配置された画像表示領域101が配置される。固定電極層における主配線部17Aの垂直方向の長さは、この画像表示領域101の垂直方向の長さLvmとほぼ一致する。この長さLvmは、電気光学装置のサイズによって異なるが、主配線部17Aにはある程度の低い配線抵抗が要求される。
FIG. 7 is a plan view showing the entire configuration of the
図8は、長さLvm=15mmとした場合においての、膜厚100nmのアルミニウムを含む積層膜からなる固定電極層17における、主配線部17Aの線幅L10に対する配線抵抗のグラフである。このグラフに示すように、線幅L10=1.0μm以上の範囲では、配線抵抗は線幅L10にほぼ比例している。そして、画像表示領域の固定電極層の長さLvmが短くてすむサイズの電気光学装置では、線幅L10=1.0μmで配線抵抗値R1が、1.E+03<R1<1.E+04である。したがって、主配線部17Aの線幅L10=1.0μmまで細くすることが可能である。一方、主配線部17Aの線幅L10の上限は、画素の開口率を確保する観点から2.0μm以下が好ましい。したがって、固定電極層17における主配線部17Aの線幅L10(図3参照)は、1.0μm以上2.0μm以下であることとする。
FIG. 8 is a graph of wiring resistance with respect to the line width L10 of the
また、長さLvmがさらに小さくなれば、固定電極層17の線幅は小さくできる。例えば、長さLvm=15mm、主配線部17Aの線幅L10=2.0μmの場合の抵抗値と同程度の抵抗値(≒1.E+03)を維持するためには、長さLvm=10mmにおいては固定電極層の線幅1.4μm程度で良い。
Further, if the length Lvm is further reduced, the line width of the fixed
また、図9に、固定電極層17の膜厚T1に対する配線抵抗のグラフである。尚、固定電極層17は、幅1.0μmのアルミニウムで構成されたものである。このグラフに示すように、固定電極層(低抵抗の金属配線を含む導電性層)において、膜厚80nm以上の範囲では、固定電極層の画像表示領域における垂直方向(第2方向)の長さLvm=15mmの電気光学装置を駆動するために必要な配線抵抗値(R1)を十分満たしており、固定電極層の膜厚は80nm以上を確保することで、高品位の画像を得ることができる。
FIG. 9 is a graph of the wiring resistance against the film thickness T1 of the fixed
<第2実施形態>
図10は、本発明の第2実施形態の特徴部を説明するための主要部の平面レイアウト図である。この図に示す第2実施形態が、上述した第1実施形態と異なるところは、第2中継電極層18とコンタクトホール31、32のレイアウトであり、他の構成は同様であることとする。
Second Embodiment
FIG. 10 is a plan layout view of the main part for explaining the characteristic part of the second embodiment of the present invention. The second embodiment shown in this figure is different from the first embodiment described above in the layout of the second
すなわち、本第2実施形態においては、第2中継電極層18の上層および下層に形成されたコンタクトホー31,32(図2参照)が、平面視的に垂直方向(第2の方向)に配列して設けられている。これらのコンタクトホー31,32は、異なる開口径で形成されている。そして、開口径が大きいコンタクトホール32における水平方向(第1の方向)の開口径L32aの形成幅の範囲内に、これよりも小さい開口径L31aのコンタクトホール31が配置された構成となっている。このため、コンタクトホール31,32は、これらの製造工程における水平方向の合わせずれの余裕度以上の差の開口径で構成されている必要がある。尚、本図面では、第2中継電極層18の上層に配置されるコンタクトホール32が、下層に配置されるコンタクトホール31よりも大きい場合を図示したが、逆であっても良い。
That is, in the second embodiment, the contact holes 31 and 32 (see FIG. 2) formed in the upper and lower layers of the second
このように、一方のコンタクトホール32の開口径L32aの内側に、これよりも開口径の小さい他方のコンタクトホール31をレイアウトすることにより、島状の第2中継電極層18周りの平面レイアウトに必要となる水平方向の必要寸法Lhaは、第2中継電極層18に対するコンタクトホール32の配置位置のプロセス上における余裕を考慮したスペースL2、第2中継電極層18と固定電極層17との間隔L7,L8とすると、Lha=L32a+2×L2+L7+L8となり、コンタクトホール31とコンタクトホール32との合わせずれの余裕度を考慮する必要がなくなる。
Thus, by laying out the
またさらに、コンタクトホール31とコンタクトホール32との水平方向の開口幅の差を大きくすることにより、コンタクトホール32の径のL32aの範囲内であれば、コンタクトホール31を自由にレイアウトできる。たとえば、コンタクトホール31によって第2中継電極18と接続されている第1中継電極16(図3参照)が、コンタクトホール32と一辺が重なるようにレイアウトされている場合でも、コンタクトホール31は、第1中継電極16端部から寸法L4の距離を離してレイアウトされ、コンタクトホール31と第1中継電極16とは、製造の過程で加工寸法が変化しても、水平方向のスペースを増やすことなく、十分な余裕を持って重なって形成することができる。したがって、水平方向における画素ピッチを狭くすることが可能である。
Furthermore, by increasing the difference in the horizontal opening width between the
<第3実施形態>
図11は、本発明の第3実施形態の特徴部を説明するための主要部の平面レイアウト図である。この図に示す第3実施形態が、上述した第2実施形態と異なるところは、固定電極17に接続されるコンタクトホール29、30のレイアウトであり、他の構成は同様であることとする。
<Third Embodiment>
FIG. 11 is a plan layout view of the main part for explaining the characteristic part of the third embodiment of the present invention. The third embodiment shown in this figure differs from the second embodiment described above in the layout of the contact holes 29 and 30 connected to the fixed
すなわち、本第3実施形態においては、固定電極層17の下層において、容量中継電極層15の上層および下層に形成されたコンタクトホー29,30(図2参照)が、平面視的に垂直方向(第2の方向)に配列して設けられている。これらのコンタクトホー29,30は、異なる開口径で形成されている。本図面では、容量中継電極15の上層に配置されるコンタクトホール39が、下層に配置されるコンタクトホール29よりも大きい場合を図示した。そして、開口径が大きいコンタクトホール30における水平方向(第1の方向)の開口径の形成幅の範囲内に、開口径が小さいコンタクトホール29が配置された構成となっていることは、第2実施形態におけるコンタクトホール31,32の関係と同様である。尚、本図面では、容量中継電極15の上層に配置されるコンタクトホール30が、下層に配置されるコンタクトホール29よりも大きい場合を図示したが、逆であっても良い。
In other words, in the third embodiment, in the lower layer of the fixed
このような構成とすることにより、コンタクトホール31,32で説明した場合と同様に、コンタクトホール29,30の水平方向に係るレイアウトは、合わせずれの余裕度を考慮する必要がなくなる。また、またレイアウトの自由度が増す。例えば、さらに、コンタクトホール29によって容量中継電極15と接続されている容量電極13が、コンタクトホール30と一辺が重なるようにレイアウト場合でも、コンタクトホール29は、容量電極14端部から十分な余裕を持って形成することができる。したがって、水平方向における画素ピッチを狭くすることが可能である。
By adopting such a configuration, the layout of the contact holes 29 and 30 in the horizontal direction need not take into account the margin of misalignment, as in the case described with the contact holes 31 and 32. In addition, the degree of freedom in layout increases. For example, even when the
尚、図面上においては、第2実施形態で説明したようにコンタクトホール31,32の開口径が異なる場合を図示した。しかしながら、本第2実施形態は、コンタクトホール31,32の開口径が同一で、コンタクトホール29,30の開口径のみが異なる構成であっても良い。ただし、コンタクトホール31,32の開口径も第2実施形態で説明したように異なる構成とすることにより、水平方向の画素ピッチを狭くする効果が高くなる。 In the drawing, the case where the opening diameters of the contact holes 31 and 32 are different as shown in the second embodiment is illustrated. However, the second embodiment may be configured such that the opening diameters of the contact holes 31 and 32 are the same and only the opening diameters of the contact holes 29 and 30 are different. However, the opening diameters of the contact holes 31 and 32 are different from each other as described in the second embodiment, so that the effect of narrowing the pixel pitch in the horizontal direction is enhanced.
また、上述した第2実施形態および第3実施形態は、固定電極層17におけるダミー配線部17Bの垂直方向の線幅が、第2中継電極18における垂直方向の線幅よりも小さい場合を例示した。しかしながら、第2実施形態および第3実施形態は、固定電極層17におけるダミー配線部17Bの垂直方向の線幅と、第2中継電極18における垂直方向の線幅とが同じ構成にも適用可能であり、このような場合であっても、水平方向の画素ピッチを狭めることが可能である。
The second and third embodiments described above exemplify cases where the vertical line width of the
1…画素、2…トランジスタ、3…液晶セル、4…蓄積容量、5…走査線、6…データ線、10…アレイ基板、11…画素電極、12…半導体層、13…蓄積容量電極、14…ゲート電極、15,16,18…中継電極層、17…固定電極層、20〜25…絶縁膜、26〜32…コンタクトホール
DESCRIPTION OF
Claims (7)
前記画素電極と前記トランジスタの半導体層とは、前記データ線と同層の第1中継電極層と、前記固定電極層と同層で前記第1中継電極よりも上層の第2中継電極層とを介して電気的に接続され、
前記固定電極層は、前記第1の方向で隣り合うデータ線の間で分断され、この分断部分に前記第2中継電極層が形成されていると共に、
前記第2中継電極層の第2の方向の線幅は、該第2中継電極層にコンタクトホールを介して接続された画素電極が配置されている画素側において、前記固定電極層の前記第1の方向に延設された部分の第2の方向の線幅よりも大きく設定されている。
ことを特徴とする電気光学装置。 Of the pair of substrates facing each other through the electro-optic material layer, the scanning line formed on one substrate along the first direction and the second direction intersecting the first direction A formed data line, a pixel electrode provided corresponding to an intersection of the scanning line and the data line, a transistor for switching control of the pixel electrode , a storage capacitor, and one electrode of the storage capacitor An electro-optical device having a laminated structure including a fixed electrode layer for supplying a potential ,
The pixel electrode and the semiconductor layer of the transistor include a first relay electrode layer that is the same layer as the data line, and a second relay electrode layer that is the same layer as the fixed electrode layer and above the first relay electrode. Electrically connected through
The fixed electrode layer is divided between adjacent data lines in the first direction, and the second relay electrode layer is formed in the divided portion .
The line width in the second direction of the second relay electrode layer is such that the first electrode of the fixed electrode layer is arranged on the pixel side where the pixel electrode connected to the second relay electrode layer via a contact hole is disposed. It is set larger than the line width in the second direction of the portion extending in the direction.
An electro-optical device.
前記第2中継電極層の上層及び下層の各絶縁膜に開口径の異なる2つのコンタクトホールが形成されると共に、
前記2つのコンタクトホールは、前記第2の方向に配列され、かつ前記第1の方向において開口径の小さいコンタクトホールは開口径の大きいコンタクトホールの形成幅の範囲内に配置される
ことを特徴とする電気光学装置。 The electro-optical device according to claim 1.
Two contact holes having different opening diameters are formed in the upper and lower insulating films of the second relay electrode layer,
The two contact holes are arranged in the second direction, and the contact holes having a small opening diameter in the first direction are arranged within the range of the formation width of the contact hole having a large opening diameter. An electro-optical device.
前記画素電極と前記トランジスタの半導体層とは、前記データ線と同層の第1中継電極層と、前記固定電極層と同層の第2中継電極層とを介して電気的に接続され、
前記固定電極層は、前記第1の方向で隣り合うデータ線の間で分断され、この分断部分に前記第2中継電極層が形成されていると共に、
前記固定電極層において前記第1の方向に延設された部分の第2の方向の線幅が、前記第2中継電極層における前記第2の方向の線幅よりも狭く設定され、
前記蓄積容量の一方の電極と前記固定電極層とは、前記データ線と同層の容量中継電極層を介して電気的に接続され、
前記容量中継電極層の上層及び下層の各絶縁膜に開口径の異なる2つのコンタクトホールが形成されると共に、
前記2つのコンタクトホールは、前記第2の方向に配列され、かつ前記第1の方向において開口径の小さいコンタクトホールは開口径の大きいコンタクトホールの形成幅の範囲内に配置される
ことを特徴とする電気光学装置。 Of the pair of substrates facing each other through the electro-optic material layer, the scanning line formed on one substrate along the first direction and the second direction intersecting the first direction A formed data line, a pixel electrode provided corresponding to an intersection of the scanning line and the data line, a transistor for switching control of the pixel electrode , a storage capacitor, and one electrode of the storage capacitor An electro-optical device having a laminated structure including a fixed electrode layer for supplying a potential ,
The pixel electrode and the semiconductor layer of the transistor are electrically connected via a first relay electrode layer that is the same layer as the data line and a second relay electrode layer that is the same layer as the fixed electrode layer,
The fixed electrode layer is divided between adjacent data lines in the first direction, and the second relay electrode layer is formed in the divided portion .
The line width in the second direction of the portion extending in the first direction in the fixed electrode layer is set to be narrower than the line width in the second direction in the second relay electrode layer,
One electrode of the storage capacitor and the fixed electrode layer are electrically connected via a capacitor relay electrode layer in the same layer as the data line,
Two contact holes with different opening diameters are formed in the upper and lower insulating films of the capacitive relay electrode layer,
The two contact holes are arranged in the second direction, and the contact holes having a small opening diameter in the first direction are disposed within the range of the formation width of the contact hole having a large opening diameter. An electro-optical device.
前記第2中継電極層の上層及び下層の各絶縁膜に開口径の異なる2つのコンタクトホールが形成されると共に、 Two contact holes having different opening diameters are formed in the upper and lower insulating films of the second relay electrode layer,
前記2つのコンタクトホールは、前記第2の方向に配列され、かつ前記第1の方向において開口径の小さいコンタクトホールは開口径の大きいコンタクトホールの形成幅の範囲内に配置される The two contact holes are arranged in the second direction, and the contact holes having a small opening diameter in the first direction are arranged within the range of the formation width of the contact hole having a large opening diameter.
ことを特徴とする電気光学装置。 An electro-optical device.
前記画素電極と前記トランジスタの半導体層とは、前記データ線と同層の第1中継電極層と、前記固定電極層と同層で前記第1中継電極よりも上層の第2中継電極層とを介して電気的に接続され、
前記第2中継電極層の第2の方向の線幅は、該第2中継電極層にコンタクトホールを介して接続された画素電極が配置されている画素側において、前記固定電極層の前記第1の方向に延設された部分の第2の方向の線幅よりも大きく設定されている。
ことを特徴とする電気光学装置。 The electro-optical device according to claim 3.
The pixel electrode and the semiconductor layer of the transistor include a first relay electrode layer that is the same layer as the data line, and a second relay electrode layer that is the same layer as the fixed electrode layer and above the first relay electrode. Electrically connected through
The line width in the second direction of the second relay electrode layer is such that the first electrode of the fixed electrode layer is arranged on the pixel side where the pixel electrode connected to the second relay electrode layer via a contact hole is disposed. It is set larger than the line width in the second direction of the portion extending in the direction.
An electro-optical device.
前記画素電極と前記トランジスタの半導体層とは、前記データ線と同層の第1中継電極層と、前記固定電極層と同層の第2中継電極層とを介して電気的に接続され、
前記固定電極層は、前記第1の方向で隣り合うデータ線の間で分断され、この分断部分に前記第2中継電極層が形成されていると共に、
前記蓄積容量の一方の電極と前記固定電極層とは、前記データ線と同層の容量中継電極層を介して電気的に接続され、
前記容量中継電極層の上層及び下層の各絶縁膜に開口径の異なる2つのコンタクトホールが形成され、
前記2つのコンタクトホールは、前記第2の方向に配列され、かつ前記第1の方向において開口径の小さいコンタクトホールは開口径の大きいコンタクトホールの形成幅の範囲内に配置される
ことを特徴とする電気光学装置。 Of the pair of substrates facing each other through the electro-optic material layer, the scanning line formed on one substrate along the first direction and the second direction intersecting the first direction A formed data line, a pixel electrode provided corresponding to an intersection of the scanning line and the data line, a transistor for switching control of the pixel electrode , a storage capacitor, and one electrode of the storage capacitor An electro-optical device having a laminated structure including a fixed electrode layer for supplying a potential ,
The pixel electrode and the semiconductor layer of the transistor are electrically connected via a first relay electrode layer that is the same layer as the data line, and a second relay electrode layer that is the same layer as the fixed electrode layer,
The fixed electrode layer is divided between adjacent data lines in the first direction, and the second relay electrode layer is formed in the divided portion .
One electrode of the storage capacitor and the fixed electrode layer are electrically connected via a capacitor relay electrode layer in the same layer as the data line,
Two contact holes having different opening diameters are formed in the upper and lower insulating films of the capacitor relay electrode layer,
The two contact holes are arranged in the second direction, and the contact hole having a small opening diameter in the first direction is disposed within a range of formation of a contact hole having a large opening diameter. An electro-optical device.
前記第2中継電極層の上層及び下層の各絶縁膜に開口径の異なる2つのコンタクトホールが形成されると共に、
前記2つのコンタクトホールは、前記第2の方向に配列され、かつ前記第1の方向において開口径の小さいコンタクトホールは開口径の大きいコンタクトホールの形成幅の範囲内に配置される
ことを特徴とする電気光学装置。 The electro-optical device according to claim 6.
Two contact holes having different opening diameters are formed in the upper and lower insulating films of the second relay electrode layer,
The two contact holes are arranged in the second direction, and the contact holes having a small opening diameter in the first direction are arranged within the range of the formation width of the contact hole having a large opening diameter. An electro-optical device.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005304048A JP4007381B2 (en) | 2005-10-19 | 2005-10-19 | Electro-optic device |
US11/747,561 US7508462B2 (en) | 2005-05-18 | 2007-05-11 | Electro-optical device and electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005304048A JP4007381B2 (en) | 2005-10-19 | 2005-10-19 | Electro-optic device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007199305A Division JP4798094B2 (en) | 2007-07-31 | 2007-07-31 | Electro-optic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007114352A JP2007114352A (en) | 2007-05-10 |
JP4007381B2 true JP4007381B2 (en) | 2007-11-14 |
Family
ID=38096632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005304048A Expired - Fee Related JP4007381B2 (en) | 2005-05-18 | 2005-10-19 | Electro-optic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4007381B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4798094B2 (en) * | 2007-07-31 | 2011-10-19 | ソニー株式会社 | Electro-optic device |
JP5540517B2 (en) * | 2008-02-22 | 2014-07-02 | 凸版印刷株式会社 | Image display device |
JP7352826B2 (en) * | 2019-10-21 | 2023-09-29 | セイコーエプソン株式会社 | Electro-optical devices and electronic equipment |
-
2005
- 2005-10-19 JP JP2005304048A patent/JP4007381B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007114352A (en) | 2007-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5079448B2 (en) | Liquid crystal device and electronic device including the same | |
US8547513B2 (en) | Liquid crystal display device and method of manufacturing the same | |
US20060273316A1 (en) | Array substrate having enhanced aperture ratio, method of manufacturing the same and display apparatus having the same | |
JP2006276582A (en) | Liquid crystal display device | |
JP5171412B2 (en) | Liquid crystal display device and electronic device | |
JP6218949B2 (en) | Active matrix substrate and liquid crystal panel | |
KR20110130854A (en) | Liquid crystal display device and manufacturing method of the same | |
JPWO2017213180A1 (en) | Display device and manufacturing method thereof | |
JP2008209437A (en) | Liquid crystal device | |
JP4655943B2 (en) | Electro-optical device, manufacturing method thereof, and conductive layer connection structure | |
WO2016021319A1 (en) | Active matrix substrate, liquid crystal panel, and method for manufacturing active matrix substrate | |
KR101109963B1 (en) | Liquid crystal display and method for the same | |
JP4905136B2 (en) | Liquid crystal device | |
JP4007381B2 (en) | Electro-optic device | |
US20120081273A1 (en) | Pixel structure, pixel array and display panel | |
JP4798094B2 (en) | Electro-optic device | |
JP6587668B2 (en) | Display device | |
US7508462B2 (en) | Electro-optical device and electronic equipment | |
JP2001092378A (en) | Active matrix substrate | |
JP4007377B2 (en) | Electro-optical device and electronic apparatus | |
JP4656104B2 (en) | Electro-optical device and electronic apparatus | |
JP4656105B2 (en) | Electro-optical device and electronic apparatus | |
JP2006301476A (en) | Electrooptical device and its manufacturing method, and electronic equipment | |
JP5072530B2 (en) | Liquid crystal device and electronic device including the same | |
JP6501879B2 (en) | ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, AND METHOD FOR MANUFACTURING ACTIVE MATRIX SUBSTRATE |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20070124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070820 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4007381 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |