JP2009098610A - タイミングコントローラ、これを含む液晶表示装置及び液晶表示装置の駆動方法 - Google Patents

タイミングコントローラ、これを含む液晶表示装置及び液晶表示装置の駆動方法 Download PDF

Info

Publication number
JP2009098610A
JP2009098610A JP2008115502A JP2008115502A JP2009098610A JP 2009098610 A JP2009098610 A JP 2009098610A JP 2008115502 A JP2008115502 A JP 2008115502A JP 2008115502 A JP2008115502 A JP 2008115502A JP 2009098610 A JP2009098610 A JP 2009098610A
Authority
JP
Japan
Prior art keywords
video signal
clock signal
representative video
signal
representative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008115502A
Other languages
English (en)
Other versions
JP5348371B2 (ja
Inventor
Hyun-Seok Ko
賢 錫 高
Meishu Kin
明 洙 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2009098610A publication Critical patent/JP2009098610A/ja
Application granted granted Critical
Publication of JP5348371B2 publication Critical patent/JP5348371B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • G09G3/3426—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines the different display panel areas being distributed in two dimensions, e.g. matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0646—Modulation of illumination source brightness and image signal correlated to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Abstract

【課題】ＥＭＩを減らすことができるタイミングコントローラ、これを含む液晶表示装置及び液晶表示装置の駆動方法を提供する。
【解決手段】液晶表示装置は、第１クロック信号に同期した映像信号の入力を受け、第１クロック信号の周波数より低い周波数の第２クロック信号に同期して代表映像信号を出力する第１タイミングコントローラと、代表映像信号に対応する光データ信号を出力する第２タイミングコントローラと、光データ信号に応答して発光ブロックの輝度を制御するバックライトドライバと、を備える。
【選択図】図４

Description

本発明は、タイミングコントローラ、これを含む液晶表示装置及び液晶表示装置の駆動方法に関するものである。
液晶表示装置は、画素電極が具備された第１表示板、共通電極が具備された第２表示板、第１表示板と第２表示板との間に注入された誘電率異方性（ｄｉｅｌｅｃｔｒｉｃ ａｎｉｓｏｔｒｏｐｙ）を有する液晶層を有する液晶パネルを含む。画素電極と共通電極の間に電界が形成されて、この電界の強度が調節されることによって液晶パネルを透過する光の量が制御されて所望の画像が表示される。液晶表示装置はそれ自体が発光型表示装置ではないため、多数の発光ブロックを含む。
このような液晶表示装置は、第１タイミングコントローラと第２タイミングコントローラを含む。第１タイミングコントローラは外部から映像信号及び外部制御信号の入力を受け、ゲートドライバ、データドライバを制御する。第２タイミングコントローラは、第１タイミングコントローラから液晶パネルに表示される映像情報が提供され、映像情報に対応して発光ブロックの輝度を制御する。ここで、映像情報は速い速度で第１タイミングコントローラから第２タイミングコントローラに提供される。これによって電磁波障害（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ、以下ＥＭＩという）が発生し得る。
特開２００７−００６７９５８号公報
そこで、本発明は、上記従来の問題点に鑑みてなされたもので、本発明の目的は、ＥＭＩを減らせるタイミングコントローラを提供することにある。
本発明の他の目的は、ＥＭＩを減らせる液晶表示装置を提供することにある。
本発明の更に他の目的は、ＥＭＩを減らせる液晶表示装置の駆動方法を提供することにある。
本発明が解決しようとする課題は上記で言及した課題に制限されず、言及されていない或いは他の課題は次の記載によって当業者に明確に理解し得るものである。
上記目的を達成するためになされた本発明のタイミングコントローラは、第１クロック信号に同期した多数の映像信号の入力を受けて多数の代表映像信号を決定する代表値決定部と、前記第１クロック信号の周波数より低い周波数の第２クロック信号に同期して前記各代表映像信号をシリアルで出力する直列化器と、を備えることを特徴とする。
上記他の目的を達成するためになされた本発明の液晶表示装置は、第１クロック信号に同期した映像信号の入力を受け、該第１クロック信号の周波数より低い周波数の第２クロック信号に同期して代表映像信号を出力する第１タイミングコントローラと、前記代表映像信号に対応する光データ信号を出力する第２タイミングコントローラと、前記光データ信号に応答して発光ブロックの輝度を制御するバックライトドライバと、を備えることを特徴とする。
上記更に他の目的を達成するためになされた本発明の液晶表示装置の駆動方法は、第１クロック信号に同期した映像信号の入力を受け、該第１クロック信号の周波数より低い周波数の第２クロック信号に同期して代表映像信号を出力する段階と、前記代表映像信号に対応する光データ信号を供給する段階と、前記光データ信号に応答して前記発光ブロックの輝度を制御する段階と、を有することを特徴とする。
その他の特徴の具体的な事項は、以下に述べる詳細な説明及び図面に含まれている。
このような本発明のタイミングコントローラ、これを含む液晶表示装置及び液晶表示装置の駆動方法によれば、ＥＭＩを減らすことができる。
本発明の利点及び特徴、そして、それらを達成する方法は、図面と共に詳細に後述する実施形態を参照すると明確になる。しかし、本発明は以下で開示される実施形態に限定されず、異なる多様な形態で具現することができ、単に本実施形態は、本発明の開示が完全になるように、本発明が属する技術分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。明細書全体において同一参照符号は同一構成要素を示す。
一つの素子（ｅｌｅｍｅｎｔｓ）が他の素子と“連結された（ｃｏｎｎｅｃｔｅｄ ｔｏ）”或いは“カップリングされた（ｃｏｕｐｌｅｄ ｔｏ）”と指称することは、他の素子と直接連結或いはカップリングされた場合、或いは中間に他の素子を介在した場合をすべて含む。反面、一つの素子が異なる素子と“直接連結された（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ ｔｏ）”或いは“直接カップリングされた（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ ｔｏ）”と指称することは中間に他の素子を介在しないことを示す。明細書全体において同一参照符号は同一構成要素を示す。“及び／又は”は言及されたアイテムの各々及び一つ以上のすべての組合せを含む。
たとえ、第１、第２等が多様な素子、構成要素及び／又はセクションを叙述するために使用されても、これら素子、構成要素及び／又はセクションはこれら用語によって制限されないことはもちろんである。これらの用語は単に一つの素子、構成要素或いはセクションを他の素子、構成要素或いはセクションと区別するために使用するものである。従って、以下で言及される第１素子、第１構成要素或いは第１セクションは本発明の技術的思想内において第２素子、第２構成要素或いは第２セクションであり得ることはもちろんである。
本明細書において使用された用語は実施形態を説明するためのものであり、本発明を制限しようとするものではない。本明細書で、単数型は文句に特別に言及しない限り複数型も含む。明細書で使用される“含む（ｃｏｍｐｒｉｓｅｓ又はｃｏｍｐｒｉｓｉｎｇ）”は言及された構成要素、段階、動作及び／又は素子は一つ以上の他の構成要素、段階、動作及び／又は素子の存在或いは追加を排除しない。
他の定義がなければ、本明細書において使用されるすべての用語（技術及び科学的用語を含む）は本発明が属する技術分野における通常の知識を有する者に共通に理解し得る意味で使用され得るものである。また、一般的に使用される辞典に定義されている用語は明白に特別に定義されていない限り理想的に或いは過度に解釈されない。
請求項に記載のタイミングコントローラは、以下で開示されるタイミングコントローラ、第１タイミングコントローラ及び第２タイミングコントローラのうちのどれか一つであり得る。
以下、本発明のタイミングコントローラ、これを含む液晶表示装置及び液晶表示装置の駆動方法を実施するための最良の形態の具体例を、図面を参照しながら詳細に説明する。
先ず、図１乃至図６を参照して、本発明の一実施形態によるイミングコントローラ、これを含む液晶表示装置及び液晶表示装置の駆動方法を説明する。図１は、本発明の一実施形態によるタイミングコントローラ、これを含む液晶表示装置及び液晶表示装置の駆動方法を説明するためのブロック図であり、図２は、一つの画素の等価回路図であり、図３は、図１の発光ブロックの配列形態と発光ブロック及びバックライトドライバの連結関係を説明するためのブロック図であり、図４は、図１の第１タイミングコントローラを説明するためのブロック図であり、図５は、図４の第１タイミングコントローラの動作を説明するための概念図であり、図６は、図３の直列化器を説明するためのブロック図である。
図１を参照すると、液晶表示装置１０は、液晶パネル３００、ゲートドライバ４００、データドライバ５００、第１タイミングコントローラ６００、第２タイミングコントローラ７００、第１乃至第ｍバックライトドライバ８００＿１〜８００＿ｍ、及び第１乃至第ｍバックライトドライバ８００＿１〜８００＿ｍ各々に連結された発光ブロック（ＬＢ）を含む。
液晶パネル３００は、多数の表示ブロック（ＤＢ１〜ＤＢ（ｎ×ｍ））に区分され得る。例えば、多数の表示ブロック（ＤＢ１〜ＤＢ（ｎ×ｍ））は、（ｎ×ｍ）行列形態で配列され、多数の発光ブロック（ＬＢ）と対応する。各表示ブロック（ＤＢ１〜ＤＢ（ｎ×ｍ））は多数の画素を含む。液晶パネル３００は多数のゲートライン（Ｇ１−Ｇｉ）と多数のデータライン（Ｄ１〜Ｄｊ）を含む。
図２に一つの画素に対する等価回路が示されている。画素（ＰＸ）、例えば、ｆ番目（ｆ＝１〜ｉ）ゲートライン（Ｇｆ）とｇ番目（ｇ＝１〜ｊ）データライン（Ｄｇ）に連結された画素（ＰＸ）は、ゲートライン（Ｇｆ）及びデータライン（Ｄｇ）に連結されたスイッチング素子（Ｑｐ）と、これに連結された液晶キャパシタ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｃａｐａｃｉｔｏｒ）（Ｃｌｃ）及び維持キャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）（Ｃｓｔ）を含む。液晶キャパシタ（Ｃｌｃ）は、第１表示板１００の画素電極（ＰＥ）、第２表示板２００の共通電極（ＣＥ）、及びその間の液晶１５０を含んで構成される。共通電極（ＣＥ）の一部には色フィルタ（ＣＦ）が形成されている。
ゲートドライバ４００は、第１タイミングコントローラ６００からゲート制御信号（ＣＯＮＴ２）が供給されてゲート信号をゲートライン（Ｇ１〜Ｇｋ）に印可する。ここでゲート信号はゲートオン／オフ電圧発生部（図示せず）から供給されたゲートオン電圧（Ｖｏｎ）とゲートオフ電圧（Ｖｏｆｆ）の組合せで構成される。ゲート制御信号（ＣＯＮＴ１）は、ゲートドライバ４００の動作を制御するための信号であって、ゲートドライバ４００の動作を開始する垂直開始信号、ゲートオン電圧の出力時期を決定するゲートクロック信号及びゲートオン電圧のパルス幅を決定する出力イネイブル信号などを含み得る。
データドライバ５００は、第１タイミングコントローラ６００からデータ制御信号（ＣＯＮＴ１）が供給されて映像データ電圧をデータライン（Ｄ１〜Ｄｊ）に印可する。データ制御信号（ＣＯＮＴ１）はＲ、Ｇ、Ｂ映像信号（Ｒ、Ｇ、Ｂ）に対応する映像データ信号及びデータドライバ５００の動作を制御する信号を含む。データドライバ５００の動作を制御する信号はデータドライバ５００の動作を開始する水平開始信号及び映像データ電圧の出力を指示する出力指示信号などを含み得る。
ゲートドライバ４００或いはデータドライバ５００は、可撓性印刷回路フィルム（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｆｉｌｍ）（図示せず）の上に装着されてテープキャリアパッケージ（ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）の形態で液晶パネル３００に付着し得る。これとは異なり、ゲートドライバ４００或いはデータドライバ５００は、表示信号線（Ｇ１−Ｇｉ、Ｄ１〜Ｄｊ）とスイッチング素子（Ｑｐ）などと共に液晶パネル３００に集積され得る。
第１タイミングコントローラ６００は、外部のグラフィック制御機（図示せず）からＲ、Ｇ、Ｂ映像信号（Ｒ、Ｇ、Ｂ）及びこれの表示を制御する外部制御信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ、Ｍｃｌｋ、ＤＥ）を受信する。Ｒ、Ｇ、Ｂ映像信号（Ｒ、Ｇ、Ｂ）及び制御信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ、Ｍｃｌｋ、ＤＥ）に基づいてデータ制御信号（ＣＯＮＴ１）及びゲート制御信号（ＣＯＮＴ２）を生成する。外部制御信号の例としては、垂直同期信号（Ｖｓｙｎｃ）と水平同期信号（Ｈｓｙｎｃ）、メインクロック信号（Ｍｃｌｋ）、データイネイブル信号（ＤＥ）等がある。ここでＲ、Ｇ、Ｂ映像信号（Ｒ、Ｇ、Ｂ）はメインクロック（Ｍｃｌｋ）に同期して入力され得る。例えば、Ｒ、Ｇ、Ｂ映像信号（Ｒ、Ｇ、Ｂ）がそれぞれ８ビット（ｋ＝８）の信号の場合、２４個のラインを通し、並列で入力され得る。
また、第１タイミングコントローラ６００は、メインクロック信号（Ｍｃｌｋ）に同期したＲ、Ｇ、Ｂ映像信号（Ｒ、Ｇ、Ｂ）の入力を受け、各表示ブロック（ＤＢ１〜ＤＢ（ｎ×ｍ））に対応する代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ）、ＲＧ＿ＤＢ１〜ＲＧ＿ＤＢ（ｎ×ｍ）、ＲＢ＿ＤＢ１〜ＲＢ＿ＤＢ（ｎ×ｍ））を決定し、伝送クロック信号（Ｔｃｌｋ）に同期して代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ）、ＲＧ＿ＤＢ１〜ＲＧ＿ＤＢ（ｎ×ｍ）、ＲＢ＿ＤＢ１〜ＲＢ＿ＤＢ（ｎ×ｍ））を第２タイミングコントローラ（７００）に供給する。ここで、伝送クロック信号（Ｔｃｌｋ）の周波数はメインクロック信号（Ｍｃｌｋ）の周波数より低い。また、代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ））はシリアルで供給され得る。
各代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ）、ＲＧ＿ＤＢ１〜ＲＧ＿ＤＢ（ｎ×ｍ）、ＲＢ＿ＤＢ１〜ＲＢ＿ＤＢ（ｎ×ｍ））は、各表示ブロック（ＤＢ１〜ＤＢ（ｎ×ｍ））に供給されるＲ、Ｇ、Ｂ映像信号（Ｒ、Ｇ、Ｂ）の代表値であり得る。例えば、第１タイミングコントローラ６００は、第１表示ブロック（ＤＢ１）に供給されるＲ、Ｇ、Ｂ映像信号（Ｒ、Ｇ、Ｂ）の入力を受け、Ｒ映像信号（Ｒ）の代表値の代表映像信号（ＲＲ＿ＤＢ１）、Ｇ映像信号（Ｇ）の代表値の代表映像信号（ＲＧ＿ＤＢ１）及びＢ映像信号（Ｂ）の代表値である代表映像信号（ＲＢ＿ＤＢ１）を決定し、これらを伝送クロック信号（Ｔｃｌｋ）に同期して第２タイミングコントローラ７００に出力する。次に、第１タイミングコントローラ６００は、第２表示ブロック（ＤＢ２）に供給されるＲ、Ｇ、Ｂ映像信号（Ｒ、Ｇ、Ｂ）の入力を受け、Ｒ映像信号（Ｒ）の代表値である代表映像信号（ＲＲ＿ＤＢ２）、Ｇ映像信号（Ｇ）の代表値である代表映像信号（ＲＧ＿ＤＢ２）及びＢ映像信号（Ｂ）の代表値の代表映像信号（ＲＢ＿ＤＢ２）を決定し、これらを伝送クロック信号（Ｔｃｌｋ）に同期して第２タイミングコントローラ７００に出力する。
このような方法で、第１タイミングコントローラ６００は、多数の表示ブロック（ＤＢ１〜ＤＢ（ｎ×ｍ））各々に対応する代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ）、ＲＧ＿ＤＢ１〜ＲＧ＿ＤＢ（ｎ×ｍ）、ＲＢ＿ＤＢ１〜ＲＢ＿ＤＢ（ｎ×ｍ））を決定し、第２タイミングコントローラ７００に出力する。ここで、各表示ブロック（ＤＢ１〜ＤＢ（ｎ×ｍ））に対応する代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ）、ＲＧ＿ＤＢ１〜ＲＧ＿ＤＢ（ｎ×ｍ）、ＲＢ＿ＤＢ１〜ＲＢ＿ＤＢ（ｎ×ｍ））は、各表示ブロック（ＤＢ１〜ＤＢ（ｎ×ｍ））に供給されるＲ、Ｇ、Ｂ信号（Ｒ、Ｇ、Ｂ）の平均値であり得る。或いは、各代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ）、ＲＧ＿ＤＢ１〜ＲＧ＿ＤＢ（ｎ×ｍ）、ＲＢ＿ＤＢ１〜ＲＢ＿ＤＢ（ｎ×ｍ））は、各表示ブロック（ＤＢ１〜ＤＢ（ｎ×ｍ））に供給されるＲ、Ｇ、Ｂ信号（Ｒ、Ｇ、Ｂ）の最大値であり得る。但し、第１タイミングコントローラ６００が表示ブロック（ＤＢ１〜ＤＢ（ｎ×ｍ））各々に対応する代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ）、ＲＧ＿ＤＢ１〜ＲＧ＿ＤＢ（ｎ×ｍ）、ＲＢ＿ＤＢ１〜ＲＢ＿ＤＢ（ｎ×ｍ））を決定する方法はこれに限定されない。
第２タイミングコントローラ７００は、伝送クロック信号（Ｔｃｌｋ）に同期した代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ）、ＲＧ＿ＤＢ１〜ＲＧ＿ＤＢ（ｎ×ｍ）、ＲＢ＿ＤＢ１〜ＲＢ＿ＤＢ（ｎ×ｍ））が供給され、各代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ）、ＲＧ＿ＤＢ１〜ＲＧ＿ＤＢ（ｎ×ｍ）、ＲＢ＿ＤＢ１〜ＲＢ＿ＤＢ（ｎ×ｍ））に対応する光データ信号（ＬＤＡＴ）を第１乃至第ｍバックライトドライバ（８００＿１〜８００＿ｍ）に供給する。ここで、光データ信号（ＬＤＡＴ）はシリアルバス（ＳＢ）を通して供給され得る。
各バックライトドライバ（８００＿１〜８００＿ｍ）は、多数の発光ブロック（ＬＢ１〜ＬＢ（ｎ×ｍ））と連結され、光データ信号（ＬＤＡＴ）に応答して各発光ブロック（ＬＢ１〜ＬＢ（ｎ×ｍ））の輝度を制御する。例えば、図３に示したように、多数の発光ブロック（ＬＢ１〜ＬＢ（ｎ×ｍ））が（ｎ×ｍ）行列形態で配列されて多数の表示ブロック（ＤＢ１〜ＤＢ（ｎ×ｍ））と対応され得る。ここで、ｍ個の各バックライトドライバ（８００＿１〜８００＿ｍ）は、発光ブロック（ＬＢ１〜ＬＢ（ｎ×ｍ））の縦列（ｃｏｌｕｍｎ）と連結され、各発光ブロック（ＬＢ１〜ＬＢ（ｎ×ｍ））の輝度を制御し得る。各バックライトドライバ（８００＿１〜８００＿ｍ）は、光データ信号（ＬＤＡＴ）に応答して、パルス幅変調信号を出力して各発光ブロック（ＬＢ１〜ＬＢ（ｎ×ｍ））の輝度を制御し得る。或いはバックライトドライバ（８００＿１〜８００＿ｍ）は、光データ信号（ＬＤＡＴ）に応答して各発光ブロック（ＬＢ１〜ＬＢ（ｎ×ｍ））に供給される電流量を調節し、各発光ブロック（ＬＢ１〜ＬＢ（ｎ×ｍ））の輝度を制御し得る。本発明において、各バックライトドライバ（８００＿１〜８００＿ｍ）が各発光ブロック（ＬＢ１〜ＬＢ（ｎ×ｍ））の輝度を制御する方法はこれに限定されない。
整理すると、第２タイミングコントローラ７００は、第１タイミングコントローラ６００から各表示ブロック（ＤＢ１〜ＤＢ（ｎ×ｍ））の代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ）、ＲＧ＿ＤＢ１〜ＲＧ＿ＤＢ（ｎ×ｍ）、ＲＢ＿ＤＢ１〜ＲＢ＿ＤＢ（ｎ×ｍ））が供給され、各代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ）、ＲＧ＿ＤＢ１〜ＲＧ＿ＤＢ（ｎ×ｍ）、ＲＢ＿ＤＢ１〜ＲＢ＿ＤＢ（ｎ×ｍ））に対応する光データ信号（ＬＤＡＴ）を各バックライトドライバ（８００＿１〜８００＿ｍ）に供給する。各発光ブロック（ＬＢ１〜ＬＢ（ｎ×ｍ））の輝度は各表示ブロック（ＤＢ１〜ＤＢ（ｎ×ｍ））の代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ）、ＲＧ＿ＤＢ１〜ＲＧ＿ＤＢ（ｎ×ｍ）、ＲＢ＿ＤＢ１〜ＲＢ＿ＤＢ（ｎ×ｍ））に対応する光データ信号（ＬＤＡＴ）によって制御される。
ここで、第１タイミングコントローラ６００は低い周波数の伝送クロック信号（Ｔｃｌｋ）に同期して代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ））を第２タイミングコントローラ７００に供給する。例えば、伝送クロック信号（Ｔｃｌｋ）の周波数はメインクロック信号（Ｍｃｌｋ）の周波数より低い。従って、第１タイミングコントローラ６００が代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ）、ＲＧ＿ＤＢ１〜ＲＧ＿ＤＢ（ｎ×ｍ）、ＲＢ＿ＤＢ１〜ＲＢ＿ＤＢ（ｎ×ｍ））を第２タイミングコントローラ７００に供給する時、ＥＭＩが減る。以下で更に具体的に説明する。
図４を参照すると、第１タイミングコントローラ６００は、代表値決定部６１０、メモリ６２０及び直列化器６３０を含む。説明の便宜上Ｒ映像信号（Ｒ）を例えに説明する。
代表値決定部６１０は、メインクロック信号（Ｍｃｌｋ）に同期したＲ映像信号（Ｒ）の入力を受け、各表示ブロック（ＤＢ１〜ＤＢ（ｎ×ｍ））に供給されるＲ映像信号の代表値である代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ））を決定する。
図５を参照すると、時間０から時間ｔ１の間、第１表示ブロック（ＤＢ１）に表示されるＲ映像信号（Ｒ）がメインクロック信号（Ｍｃｌｋ）に同期して第１タイミングコントローラ６００に入力されると、代表値決定部６１０はフラグ信号（ＦＬＡＧ）をイネイブルして第１表示ブロック（ＤＢ１）に対応する代表映像信号（ＲＲ＿ＤＢ１）を決定する。
但し、時間０から時間ｔ１の間、第１表示ブロック（ＤＢ１）に表示されるＲ映像信号（Ｒ）だけが入力されないことがある。時間０から時間ｔ１の間、第１表示ブロック（ＤＢ１）の他にも第２表示ブロック乃至第ｍ表示ブロック（ＤＢ２〜ＤＢｍ）に該当するＲ映像信号（Ｒ）の一部も入力され得る。即ち、Ｒ映像信号（Ｒ）は、表示ブロック（ＤＢ１〜ＤＢ（ｎ×ｍ））に関係なく、各ゲートライン（Ｇ１−Ｇｉ）に連結された画素に対応して順次に入力される。言い換えると、第１表示ブロック（ＤＢ１）に該当するＲ映像信号（Ｒ）が入力されて次に第２表示ブロック（ＤＢ２）に該当するＲ映像信号（Ｒ）が入力されないことがある。従って、液晶表示装置はメモリ（図示せず）を含み、メモリは各ゲートライン（Ｇ１−Ｇｉ）に連結された画素に対応して順次に入力されるＲ映像信号（Ｒ）を臨時に保存し得る。時間ｔ１では第１表示ブロック（ＤＢ１）に表示されるすべてのＲ映像信号（Ｒ）がメモリに入力されて保存されると、代表値決定部は、メインクロック信号（Ｍｃｌｋ）に同期してメモリから第１表示ブロック（ＤＢ１）に表示されるＲ映像信号（Ｒ）を読出し、フラグ信号（ＦＬＡＧ）をイネイブルして第１表示ブロック（ＤＢ１）に対応する代表映像信号（ＲＲ＿ＤＢ１）を決定し得る。即ち、液晶表示装置は表示ブロック（ＤＢ１〜ＤＢ（ｎ×ｍ））の行（ｒｏｗ）に対応するＲ映像信号（Ｒ）を保存し得るメモリを更に具備し得る。ここで、第１表示ブロック（ＤＢ１）に対応する代表映像信号（ＲＲ＿ＤＢ１）は８ビットとして１１００１１００であり得る。フラグ信号（ＦＬＡＧ）は代表値決定部６１０内部で生成される信号であり得るし、或いは外部で提供される信号でもあり得る。
第１表示ブロック（ＤＢ１）に対応する代表映像信号（ＲＲ＿ＤＢ１）が決定されると、時間ｔ２で代表映像信号（ＲＲ＿ＤＢ１）がメモリ（６２０）に書込まれ得る。ここで、代表映像信号（ＲＲ＿ＤＢ１）はメインクロック信号（Ｍｃｌｋ）に同期してメモリ６２０に書込まれ得る。即ち、ｔ２でメインクロック信号（Ｍｃｌｋ）に同期して８ビットの代表映像信号（ＲＲ＿ＤＢ１）１１００１１００が並列にメモリ６２０に書込まれ得る。但し、代表映像信号（ＲＲ＿ＤＢ１）がメインクロック信号（Ｍｃｌｋ）に同期せず、他のクロック信号に同期してメモリ６２０に書込まれることもあり得る。また、代表映像信号（ＲＲ＿ＤＢ１）のビット数はＲ映像信号（Ｒ）のビット数である８ビットより大きいか小さいこともある。
時間ｔ３で、直列化器６３０はメモリ６２０から第１表示ブロック（ＤＢ１）に対応する代表映像信号（ＲＲ＿ＤＢ１）を読出す。直列化器（６３０）は伝送クロック信号（Ｔｃｌｋ）に同期して代表映像信号（ＲＲ＿ＤＢ１）をメモリ（６２０）から読出し得る。但し、代表映像信号（ＲＲ＿ＤＢ１）が伝送クロック信号（Ｔｃｌｋ）に同期せず、他のクロック信号に同期して直列化器６３０に伝送され得る。次に、直列化器６３０は伝送クロック信号（Ｔｃｌｋ）に同期して代表映像信号（ＲＲ＿ＤＢ１）をビット単位のシリアルで伝送する。例えば、最下位ビット（ＬＳＢ）である０から最上位ビット（ＭＳＢ）である１まで１ビットずつ順次に伝送し得る。ここで、伝送クロック信号（Ｔｃｌｋ）の周波数はメインクロック信号（Ｍｃｌｋ）の周波数より低い。例えば、メインクロック信号（Ｍｃｌｋ）の周波数は約１４０ＭＨｚであり、伝送クロック信号（Ｔｃｌｋ）の周波数は約４ＭＨｚであり得る。このような直列化器６３０の内部構成に対する詳細な説明は後述する。
次に、代表値決定部６１０は、第２表示ブロック（ＤＢ２）に表示されるＲ映像信号（Ｒ）の入力を受け、時間ｔ４でフラグ信号（ＦＬＡＧ）をイネイブルして第２表示ブロック（ＤＢ２）に対応する代表映像信号（ＲＲ＿ＤＢ２）を決定する。上述したように、代表値決定部６１０は第２表示ブロック（ＤＢ２）に表示されるＲ映像信号（Ｒ）をメモリ（図示せず）から読出し、時間ｔ４でフラグ信号（ＦＬＡＧ）をイネイブルして第２表示ブロック（ＤＢ２）に対応する代表映像信号（ＲＲ＿ＤＢ２）を決定し得る。そして、時間ｔ５で代表値決定部６１０は、第２表示ブロック（ＤＢ２）に対応する代表映像信号（ＲＲ＿ＤＢ２）をメモリ６２０に書込む。ここで、代表映像信号（ＲＲ＿ＤＢ２）はメインクロック信号（Ｍｃｌｋ）に同期してメモリ６２０に書込まれ得る。このような方式で、順次に各代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ））が決定され、伝送クロック信号（Ｔｃｌｋ）に同期してシリアルに伝送される。
整理すると、第１タイミングコントローラ６００は、例えば、約１４０ＭＨｚのメインクロック信号（Ｍｃｌｋ）に同期したＲ、Ｇ、Ｂ映像信号（Ｒ、Ｇ、Ｂ）の入力を受ける。そして、第１タイミングコントローラ６００は、約４ＭＨｚの低い伝送クロック信号（Ｔｃｌｋ）に同期して代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ））を第２タイミングコントローラに出力する。即ち、上述した方法で伝送クロック信号（Ｔｃｌｋ）の周波数を低くし得る。従って、代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ））が第２タイミングコントローラ７００に伝送される過程でＥＭＩを減らせる。
図６を参照して、図４の直列化器６３０に対して詳細に説明する。直列化器６３０は、多数のラッチ部（６４０＿１〜６４０＿（ｎ×ｍ））と、多数の伝送部（６５０＿１〜６５０＿（ｎ×ｍ））及びマルチプレクサ（ｍｕｌｔｉｐｌｅｘｅｒ）（６６０）を含む。直列化器６３０は、伝送クロック信号（Ｔｃｌｋ）に同期してメモリ６２０から代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ））を読出し、シリアルで代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ））を出力する。便宜上メインクロック信号（Ｍｃｌｋ）及び伝送クロック信号（Ｔｃｌｋ）の入出力は図示していない。
各ラッチ部（６４０＿１〜６４０＿（ｎ×ｍ））は、上記伝送クロック信号（Ｔｃｌｋ）に同期して多数ビット、例えば、８ビットの各代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ））を上記メモリ６２０から読出して保存し得る。各伝送部（６５０＿１〜６５０＿（ｎ×ｍ））は、伝送クロック信号（Ｔｃｌｋ）に同期して各ラッチ部（６４０＿１〜６４０＿（ｎ×ｍ））に保存された上記各代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ））をビット単位で出力し得る。
マルチプレクサ６６０は、各伝送部（６５０＿１〜６５０＿（ｎ×ｍ））の出力をシリアルで伝送し得る。例えば、最初の伝送部（６５０＿１）の出力を伝送し、次に２番目の伝送部（６５０＿２）の出力を伝送し、第（ｎ×ｍ）番目、伝送部（６５０＿（ｎ×ｍ））の出力を伝送し得る。但し、本実施形態でマルチプレクサ６６０は省略され得る。この場合、各伝送部（６５０＿１〜６５０＿（ｎ×ｍ））は代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ））を順次に出力し得る構成となる。
図７及び図８を参照して、本発明の他の実施形態によるタイミングコントローラ、これを含む液晶表示装置及び液晶表示装置の駆動方法に対して説明する。図７は、本発明の他の実施形態によるタイミングコントローラ、これを含む液晶表示装置及び液晶表示装置の駆動方法を説明するためのブロック図であり、図８は、図７の直列化器を説明するためのブロック図である。図４及び図６に示した構成要素と同一な機能をする構成要素に対しては同じ図面符号を使用し、説明の便宜上該当する同一構成要素に対する詳細な説明は省略する。
図７を参照すると、図４に示した実施形態とは異なり、第１タイミングコントローラ６０１はメモリ６２０を含まない。即ち、代表値決定部６１０がメインクロック信号（Ｍｃｌｋ）に同期して代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ））を出力すると、直列化器６３０は伝送クロック信号（Ｔｃｌｋ）に同期して代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ））をシリアルで出力する。伝送クロック信号（Ｔｃｌｋ）の周波数はメインクロック信号（Ｍｃｌｋ）の周波数より低い。
図８を参照して更に具体的に説明すると、各ラッチ部（６４１＿１〜６４１＿（ｎ×ｍ））はメインクロック信号（Ｍｃｌｋ）に同期した代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ））の入力を受けて保存する。各伝送部（６５１＿１〜６５１＿（ｎ×ｍ））は伝送クロック信号（Ｔｃｌｋ）に同期してラッチ部（６４１＿１〜６４１＿（ｎ×ｍ））に保存された代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ））をビット単位で伝送する。マルチプレクサ６６０は、各伝送部（６５１＿１〜６５１＿（ｎ×ｍ））の出力をシリアルで伝送し得る。但し、マルチプレクサ６６０は上記のように省略され得る。
図９を参照して、本発明の更に他の実施形態によるタイミングコントローラ、これを含む液晶表示装置及び液晶表示装置の駆動方法に対して説明する。図９は、本発明の更に他の実施形態によるタイミングコントローラ、これを含む液晶表示装置及び液晶表示装置の駆動方法を説明するためのブロック図である。図４に示した構成要素と同一な機能をする構成要素に対しては同一な図面符号を使用し、説明の便宜上該当する同一構成要素に対する詳細な説明は省略する。図９を参照すると、図４又は図７に示した実施形態とは異なり、第１タイミングコントローラ６０２は直列化器６３０を含まない。即ち、代表値決定部６１０がメインクロック信号（Ｍｃｌｋ）に同期して代表映像信号（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ））をメモリ６２０に書込むと、第２タイミングコントローラ７００は伝送クロック信号（Ｔｃｌｋ）に同期して映像代表信号を読出す。ここで、伝送クロック信号（Ｔｃｌｋ）の周波数はメインクロック信号（Ｍｃｌｋ）の周波数より低く、代表映像信号は並列（ＲＲ＿ＤＢ１〜ＲＲ＿ＤＢ（ｎ×ｍ））に読出される。
図１０を参照して、本発明の更に他の実施形態によるタイミングコントローラ、これを含む液晶表示装置に対して説明する。図１０は、本発明の更に他の実施形態によるタイミングコントローラ及びこれを含む液晶表示装置を説明するためのブロック図である。図４に示した構成要素と同一な機能をする構成要素に対しては同じ図面符号を使用し、説明の便宜上該当する同一構成要素に対する詳細な説明は省略する。
図１０を参照すると、第１タイミングコントローラ６０３は、図４に示した実施形態とは異なり、制御信号生成部６７０と映像処理部６８０を更に含む。
制御信号生成部６７０は、外部制御信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ、Ｍｃｌｋ、ＤＥ）の入力を受けてデータ制御信号（ＣＯＮＴ１）及びゲート制御信号（ＣＯＮＴ２）を出力する。例えば、制御信号生成部６７０は、図１に示したゲートドライバ４００の動作を開始する垂直開始信号（ＳＴＶ）、ゲートオン電圧の出力時期を決定するゲートクロック信号（ＣＰＶ）及びゲートオン電圧のパルス幅を決定する出力イネイブル信号（ＯＥ）、図１に示したデータドライバ５００の動作を開始する水平開始信号（ＳＴＨ）及び映像データ電圧の出力を指示する出力指示信号（ＴＰ）を出力し得る。
映像処理部６８０は、Ｒ、Ｇ、Ｂ映像信号（Ｒ、Ｇ、Ｂ）の入力を受けて信号処理し、映像データ信号（ＤＡＴ）を出力する。映像処理部６８０は、液晶の応答速度向上或いは表示品質向上のため、Ｒ、Ｇ、Ｂ映像信号（Ｒ、Ｇ、Ｂ）のグレー（ｇｒａｙ）を補正して映像データ信号（ＤＡＴ）を出力し得る。
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
本発明の一実施形態によるタイミングコントローラ、これを含む液晶表示装置及び液晶表示装置の駆動方法を説明するためのブロック図である。 一つの画素の等価回路図である。 図１の発光ブロックの配列形態と発光ブロック及びバックライトドライバの連結関係を説明するためのブロック図である。 図１の第１タイミングコントローラを説明するためのブロック図である。 図４の第１タイミングコントローラの動作を説明するための概念図である。 図３の直列化器を説明するためのブロック図である。 本発明の他の実施形態によるタイミングコントローラ、これを含む液晶表示装置及び液晶表示装置の駆動方法を説明するためのブロック図である。 図７の直列化器を説明するためのブロック図である。 本発明の更に他の実施形態によるタイミングコントローラ、これを含む液晶表示装置及び液晶表示装置の駆動方法を説明するためのブロック図である。 本発明の更に他の実施形態によるタイミングコントローラ及びこれを含む液晶表示装置を説明するためのブロック図である。
符号の説明
１０ 液晶表示装置
１００ 第１表示板
１５０ 液晶
２００ 第２表示板
３００ 液晶パネル
４００ ゲートドライバ
５００ データドライバ
６００、６０１、６０２、６０３ 第１タイミングコントローラ
６１０ 代表値決定部
６２０ メモリ
６３０、６３１ 直列化器
６４０＿１〜６４０＿（ｎ×ｍ）、６４１＿１〜６４１＿（ｎ×ｍ） ラッチ部
６５０＿１〜６５０＿（ｎ×ｍ）、６５１＿１〜６５１＿（ｎ×ｍ） 伝送部
６６０ マルチプレクサ
６７０ 制御信号生成部
６８０ 映像処理部
７００ 第２タイミングコントローラ
８００＿１〜８００＿ｍ バックライトドライバ

Claims (19)

  1. 第１クロック信号に同期した多数の映像信号の入力を受けて多数の代表映像信号を決定する代表値決定部と、
    前記第１クロック信号の周波数より低い周波数の第２クロック信号に同期して前記各代表映像信号をシリアルで出力する直列化器と、を備えることを特徴とするタイミングコントローラ。
  2. メモリを更に備え、
    前記代表値決定部は、前記第１クロック信号に同期して前記代表映像信号を前記メモリに書込み、
    前記直列化器は、前記第２クロック信号に同期して前記各代表映像信号を前記メモリから読出すことを特徴とする請求項１に記載のタイミングコントローラ。
  3. 前記直列化器は、
    前記第２クロック信号に同期して前記多数ビットの前記各代表映像信号を前記メモリから読出して保存する多数のラッチ部と、
    前記各ラッチ部に保存された前記各代表映像信号をビット単位で出力する多数の伝送部と、を含むことを特徴とする請求項２に記載のタイミングコントローラ。
  4. 前記直列化器は、前記各伝送部の出力をシリアルで伝送するマルチプレクサ（ｍｕｌｔｉｐｌｅｘｅｒ）を更に含むことを特徴とする請求項３に記載のタイミングコントローラ。
  5. 前記直列化器は、
    前記各代表映像信号を保存する多数のラッチ部と、
    前記第２クロック信号に同期して前記各ラッチ部に保存された前記各代表映像信号をビット単位で出力する伝送部と、を含むことを特徴とする請求項１に記載のタイミングコントローラ。
  6. 第１クロック信号に同期した映像信号の入力を受け、該第１クロック信号の周波数より低い周波数の第２クロック信号に同期して代表映像信号を出力する第１タイミングコントローラと、
    前記代表映像信号に対応する光データ信号を出力する第２タイミングコントローラと、
    前記光データ信号に応答して発光ブロックの輝度を制御するバックライトドライバと、を備えることを特徴とする液晶表示装置。
  7. 前記第１タイミングコントローラは、前記代表映像信号をシリアルに前記第２タイミングコントローラに出力することを特徴とする請求項６に記載の液晶表示装置。
  8. 前記各発光ブロックと対応して多数の表示ブロックに区分される表示パネルを更に備え、
    前記各代表映像信号は、前記各表示ブロックに供給される映像信号の代表値であることを特徴とする請求項６に記載の液晶表示装置。
  9. 前記第１タイミングコントローラは、前記第１クロック信号に同期した前記映像信号の入力を受けて前記各表示ブロックに対応する前記代表映像信号を決め、
    前記第１クロック信号に同期して前記代表映像信号をメモリに書込み、
    前記第２クロック信号に同期して前記代表映像信号を前記メモリから読出し、
    前記読出された代表映像信号をシリアルで前記第２タイミングコントローラに出力することを特徴とする請求項８に記載の液晶表示装置。
  10. 前記第１タイミングコントローラは、
    メモリと、
    前記映像信号の入力を受けて前記各表示ブロックに対応する前記代表映像信号を決定し、前記第１クロック信号に同期して前記各代表映像信号を前記メモリに書込む代表値決定部と、
    前記第２クロック信号に同期して前記各代表映像信号を前記メモリから読出し、前記読出された各代表映像信号をシリアルで前記第２タイミングコントローラに出力する直列化器と、を含むことを特徴とする請求項８に記載の液晶表示装置。
  11. 前記直列化器は、
    前記第２クロック信号に同期して前記多数ビットの前記各代表映像信号を前記メモリから読出して保存する多数のラッチ部と、
    前記各ラッチ部に保存された前記各代表映像信号をビット単位で出力する多数の伝送部と、を含むことを特徴とする請求項１０に記載の液晶表示装置。
  12. 前記直列化器は、前記各伝送部の出力をシリアルで伝送するマルチプレクサ（ｍｕｌｔｉｐｌｅｘｅｒ）を更に含むことを特徴とする請求項１１に記載の液晶表示装置。
  13. 前記第１タイミングコントローラは、
    前記第１クロック信号に同期した前記映像信号の入力を受けて前記各表示ブロックに対応する前記代表映像信号を決定する代表値決定部と、
    前記各代表映像信号を保存する多数のラッチ部と、
    前記第２クロック信号に同期して前記各ラッチ部に保存された前記各代表映像信号をビット単位で出力する伝送部と、を含むことを特徴とする請求項８に記載の液晶表示装置。
  14. 液晶パネルと該液晶パネルに光を供給する発光ブロックとを備える液晶表示装置の駆動方法であって、
    第１クロック信号に同期した映像信号の入力を受け、該第１クロック信号の周波数より低い周波数の第２クロック信号に同期して代表映像信号を出力する段階と、
    前記代表映像信号に対応する光データ信号を供給する段階と、
    前記光データ信号に応答して前記発光ブロックの輝度を制御する段階と、を有することを特徴とする液晶表示装置の駆動方法。
  15. 前記第２クロック信号に同期して前記代表映像信号を出力する段階は、前記代表映像信号をシリアルで出力することを特徴とする請求項１４に記載の液晶表示装置の駆動方法。
  16. 前記液晶パネルは、前記各発光ブロックと対応する多数の表示ブロックに区分され、
    前記代表映像信号は、前記各表示ブロックに供給される映像信号の代表値であることを特徴とする請求項１４に記載の液晶表示装置の駆動方法。
  17. 前記第２クロック信号に同期して前記代表映像信号を出力する段階は、
    前記第１クロック信号に同期した前記映像信号の入力を受ける段階と、
    前記各表示ブロックに対応する前記代表映像信号を決定する段階と、
    前記第１クロック信号に同期して前記代表映像信号をメモリに書込む段階と、
    前記第２クロック信号に同期して前記代表映像信号を前記メモリから読出す段階と、
    前記読出された代表映像信号をシリアルで出力する段階と、を含むことを特徴とする請求項１６に記載の液晶表示装置の駆動方法。
  18. 前記代表映像信号をシリアルで出力する段階は、
    前記多数ビットの前記各代表映像信号を前記メモリから読出してラッチ部に保存する段階と、
    前記ラッチ部に保存された前記各代表映像信号をビット単位で出力する段階と、を含むことを特徴とする請求項１７に記載の液晶表示装置の駆動方法。
  19. 前記第２クロック信号に同期して前記代表映像信号を出力する段階は
    前記第１クロック信号に同期した前記映像信号の入力を受けて前記各表示ブロックに対応する前記代表映像信号を決定する段階と、
    前記各代表映像信号をラッチ部に保存する段階と、
    前記第２クロック信号に同期して前記ラッチ部に保存された前記各代表映像信号をビット単位で出力する段階と、を含むことを特徴とする請求項１６に記載の液晶表示装置の駆動方法。
JP2008115502A 2007-10-18 2008-04-25 液晶表示装置及び液晶表示装置の駆動方法 Expired - Fee Related JP5348371B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0105196 2007-10-18
KR1020070105196A KR20090039506A (ko) 2007-10-18 2007-10-18 타이밍 컨트롤러, 이를 포함하는 액정 표시 장치 및 액정표시 장치의 구동 방법

Publications (2)

Publication Number Publication Date
JP2009098610A true JP2009098610A (ja) 2009-05-07
JP5348371B2 JP5348371B2 (ja) 2013-11-20

Family

ID=40262272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008115502A Expired - Fee Related JP5348371B2 (ja) 2007-10-18 2008-04-25 液晶表示装置及び液晶表示装置の駆動方法

Country Status (6)

Country Link
US (1) US8605026B2 (ja)
EP (1) EP2053590A3 (ja)
JP (1) JP5348371B2 (ja)
KR (1) KR20090039506A (ja)
CN (1) CN101414450A (ja)
TW (1) TWI436339B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2450739A4 (en) * 2009-07-03 2017-08-09 Sharp Kabushiki Kaisha Liquid crystal display device and light source control method
KR101588340B1 (ko) * 2009-11-17 2016-01-26 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
TWI418970B (zh) * 2010-01-20 2013-12-11 Novatek Microelectronics Corp 可調整控制時序之矽智產架構及相關驅動晶片
KR101341028B1 (ko) * 2010-12-28 2013-12-13 엘지디스플레이 주식회사 표시 장치
KR101781502B1 (ko) 2011-03-28 2017-09-26 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
US20140132493A1 (en) * 2012-11-15 2014-05-15 Shenzhen China Star Optoelectronics Technology Co., Ltd Clock Driver of Liquid Crystal Display
KR102261510B1 (ko) * 2014-11-04 2021-06-08 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
US11624934B2 (en) * 2017-11-02 2023-04-11 Interdigital Madison Patent Holdings, Sas Method and system for aperture expansion in light field displays

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09288469A (ja) * 1996-04-22 1997-11-04 Sharp Corp 液晶表示装置
JPH1145076A (ja) * 1997-07-24 1999-02-16 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
JPH1165535A (ja) * 1997-08-25 1999-03-09 Nec Corp 画像表示装置の駆動回路と駆動方法
JP2000338926A (ja) * 1999-05-31 2000-12-08 Matsushita Electric Ind Co Ltd 画像表示装置
JP2002156950A (ja) * 2000-09-08 2002-05-31 Hitachi Ltd 液晶表示装置
JP2002366107A (ja) * 2001-06-05 2002-12-20 Sharp Corp 表示装置
JP2004191490A (ja) * 2002-12-09 2004-07-08 Hitachi Displays Ltd 液晶表示装置
JP2005078090A (ja) * 2003-08-28 2005-03-24 Samsung Electronics Co Ltd 信号処理装置及び方法とその信号処理装置を含む表示装置
JP2005345552A (ja) * 2004-05-31 2005-12-15 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2006145798A (ja) * 2004-11-19 2006-06-08 Hitachi Displays Ltd 画像信号表示装置
JP2007003848A (ja) * 2005-06-24 2007-01-11 Hitachi Ltd 信号変換方法および信号変換装置
JP2007025187A (ja) * 2005-07-15 2007-02-01 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340070A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd 液晶表示装置
US6140946A (en) * 1997-11-07 2000-10-31 International Business Machines Corporation Asynchronous serialization/deserialization system and method
JP3462744B2 (ja) * 1998-03-09 2003-11-05 株式会社日立製作所 液晶表示制御装置、それを用いた液晶表示装置および情報処理装置
KR100330036B1 (ko) * 2000-06-29 2002-03-27 구본준, 론 위라하디락사 액정표시장치 및 그 구동방법
JP4104044B2 (ja) 2001-07-10 2008-06-18 株式会社 日立ディスプレイズ 液晶表示装置
US6738056B2 (en) * 2001-07-25 2004-05-18 Brillian Corporation System and method for handling the input video stream for a display
JP4322548B2 (ja) * 2003-05-09 2009-09-02 日本電気株式会社 データ形式変換回路
KR101266672B1 (ko) 2004-12-29 2013-05-28 엘지디스플레이 주식회사 액정표시장치와 그 제어방법
KR20070067958A (ko) 2005-12-26 2007-06-29 삼성전자주식회사 액정표시장치의 구동방법
KR101192779B1 (ko) 2005-12-29 2012-10-18 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법
EP2024957A1 (en) * 2006-05-09 2009-02-18 Koninklijke Philips Electronics N.V. Display device with a backlight
US20100002027A1 (en) * 2007-02-13 2010-01-07 Koninklijke Philips Electronics N.V. Display device and method

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09288469A (ja) * 1996-04-22 1997-11-04 Sharp Corp 液晶表示装置
JPH1145076A (ja) * 1997-07-24 1999-02-16 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
JPH1165535A (ja) * 1997-08-25 1999-03-09 Nec Corp 画像表示装置の駆動回路と駆動方法
JP2000338926A (ja) * 1999-05-31 2000-12-08 Matsushita Electric Ind Co Ltd 画像表示装置
JP2002156950A (ja) * 2000-09-08 2002-05-31 Hitachi Ltd 液晶表示装置
JP2002366107A (ja) * 2001-06-05 2002-12-20 Sharp Corp 表示装置
JP2004191490A (ja) * 2002-12-09 2004-07-08 Hitachi Displays Ltd 液晶表示装置
JP2005078090A (ja) * 2003-08-28 2005-03-24 Samsung Electronics Co Ltd 信号処理装置及び方法とその信号処理装置を含む表示装置
JP2005345552A (ja) * 2004-05-31 2005-12-15 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2006145798A (ja) * 2004-11-19 2006-06-08 Hitachi Displays Ltd 画像信号表示装置
JP2007003848A (ja) * 2005-06-24 2007-01-11 Hitachi Ltd 信号変換方法および信号変換装置
JP2007025187A (ja) * 2005-07-15 2007-02-01 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器

Also Published As

Publication number Publication date
TW200919436A (en) 2009-05-01
JP5348371B2 (ja) 2013-11-20
EP2053590A2 (en) 2009-04-29
CN101414450A (zh) 2009-04-22
US8605026B2 (en) 2013-12-10
EP2053590A3 (en) 2010-06-09
KR20090039506A (ko) 2009-04-22
US20090102776A1 (en) 2009-04-23
TWI436339B (zh) 2014-05-01

Similar Documents

Publication Publication Date Title
JP5348371B2 (ja) 液晶表示装置及び液晶表示装置の駆動方法
CN107240372B (zh) 显示器驱动电路和包括显示器驱动电路的显示装置
US10181293B2 (en) Display apparatus and method for driving the same
JP4719429B2 (ja) 表示装置の駆動方法及び表示装置
EP2711919B1 (en) Display driving method
KR101574525B1 (ko) 표시 장치와 그 구동 방법
JP2006243185A (ja) 動画像表示に適した液晶表示装置
KR101420472B1 (ko) 유기발광다이오드 표시장치와 그 구동방법
JP2008107777A (ja) タイミングコントローラ及びこれを備える液晶表示装置
KR20130012381A (ko) 표시 장치 및 그 구동 방법
JP2009169398A (ja) 表示装置及びその駆動方法
JP2010020316A (ja) 液晶表示装置
TW200629207A (en) Liquid crystal display and driving method thereof
WO2020258428A1 (zh) 一种显示装置
KR102133225B1 (ko) 픽셀 데이터 모니터링 장치 및 방법과 이를 채용한 표시 시스템
US20210256917A1 (en) Display device and electronic device
US10147363B2 (en) Timing controller, display device including same and method of driving display device
KR101754786B1 (ko) 평판표시장치 및 그 구동방법
WO2021121435A1 (zh) 改善显示画质的方法及显示装置
KR102189928B1 (ko) MIP(Memory Inside Pixel) 디스플레이를 포함하는 시스템의 데이터 전송 방법
KR101957296B1 (ko) 전원공급장치와 이를 구비한 액정표시장치, 및 전원공급방법
KR20090043868A (ko) 액정 표시 장치 및 그의 구동 방법
KR102599528B1 (ko) 영상 데이터 식별 회로 및 패널 시스템 컨트롤러
US11631355B2 (en) Display system and display device
KR102450807B1 (ko) 스캔 구동 장치 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130806

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees