JP2009094638A - 高周波モジュール - Google Patents
高周波モジュール Download PDFInfo
- Publication number
- JP2009094638A JP2009094638A JP2007261166A JP2007261166A JP2009094638A JP 2009094638 A JP2009094638 A JP 2009094638A JP 2007261166 A JP2007261166 A JP 2007261166A JP 2007261166 A JP2007261166 A JP 2007261166A JP 2009094638 A JP2009094638 A JP 2009094638A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- input
- digital signal
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0037—Delay of clock signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Abstract
【課題】入力デジタル信号に対するクロックのより実効性の高い位相補償をより簡単な手法で実現する。
【解決手段】数十Gbps帯の伝送レートを有する入力デジタル信号と数十GHz帯のクロックとを入力信号とし、入力デジタル信号のレベルをクロックを用いて検出することにより入力デジタル信号に所定の処理を施す高速ロジック回路を備えた高周波モジュールであって、クロックに所定の遅延量を付与して高速ロジック回路に出力すると共に、遅延量を操作信号に基づいて可変設定する可変遅延回路と、入力デジタル信号と可変遅延回路から高速ロジック回路に入力されるクロックとの位相差を検出し、該位相差に応じた位相差信号を出力する位相比較器と、上記位相差信号から位相差を示す直流信号を抽出するフィルタと、上記直流信号から可変遅延回路に対応した遅延操作信号を生成する制御器とを具備する。
【選択図】図1
【解決手段】数十Gbps帯の伝送レートを有する入力デジタル信号と数十GHz帯のクロックとを入力信号とし、入力デジタル信号のレベルをクロックを用いて検出することにより入力デジタル信号に所定の処理を施す高速ロジック回路を備えた高周波モジュールであって、クロックに所定の遅延量を付与して高速ロジック回路に出力すると共に、遅延量を操作信号に基づいて可変設定する可変遅延回路と、入力デジタル信号と可変遅延回路から高速ロジック回路に入力されるクロックとの位相差を検出し、該位相差に応じた位相差信号を出力する位相比較器と、上記位相差信号から位相差を示す直流信号を抽出するフィルタと、上記直流信号から可変遅延回路に対応した遅延操作信号を生成する制御器とを具備する。
【選択図】図1
Description
本発明は、数十GHz帯あるいは数十Gbps帯の高周波デジタル信号を取り扱う高周波モジュールに関する。
本出願人は、下記非特許文献1として示されるURL(Uniform Resource Locator)に記載されているように、超高速化合物半導体技術を用いることにより40GHz帯のデジタル信号を処理することが可能な電子モジュールを製品化している。この電子モジュールには、40Gbps帯のパラレル信号を40GHz帯のクロックを使ってシリアル信号に変換するマルチプレクサ型、40Gbps帯のシリアル信号を40GHz帯のクロックを使ってパラレル信号に変換するデマルチプレクサ型、あるいは40Gbps帯の各種デジタル信号を40GHz帯のクロックを使ってラッチして出力するDタイプ・フリップフロップ型等がある。このような電子モジュールでは、クロックの周波数あるいは入力デジタル信号の伝送レートが極めて高いために、クロックと入力デジタル信号とについてかなり高精度な位相管理が必要になる。
一方、下記特許文献1には、複数の光変調部に対する駆動信号間の温度変動による遅延ずれを確実に補償することを目的とし、各光変調部を駆動する駆動信号の遅延量を各光変調部に対応して設けられた遅延量可変部から入力される変調信号によって調節することによって上記目的を達成する光伝送装置が開示されている。この光伝送装置は、要部温度に応じた遅延量データを多数取得し、この遅延量データに基づいて要部温度と遅延量との関係を与える関数を求め、温度モニタ部でモニタされた要部温度を上記関数に代入することによって要部温度に応じた遅延量データを求め、当該求められた遅延量データ(デジタル信号)をA/D変換器を用いて上記変調信号(アナログ信号)に変換して各駆動部に供給することにより上記駆動信号を生成する。
電子モジュールを紹介した横河電機株式会社ホームページ:http://www.yokogawa.co.jp/opt/ElectricModules/opt-emodule-lineup-ja.htm 特開2007−158415号公報
電子モジュールを紹介した横河電機株式会社ホームページ:http://www.yokogawa.co.jp/opt/ElectricModules/opt-emodule-lineup-ja.htm
ところで、上記電子モジュールにおけるクロックと入力デジタル信号との位相管理に、上記特許文献1の技術を利用することが考えられるが、要部温度と遅延量との関係を与える関数を求める作成作業は極めて煩雑であり、膨大な時間を要する。つまり、上記関数を求めるためには、光伝送装置を恒温槽に収納して複数の温度に順次設定し、各温度における駆動信号の遅延時間を計測し遅延量データとしてメモリに順次書き込む必要があり、このような作業には膨大な時間を要する。
また、このような遅延量テーブルは、温度のみをパラメータとしたものであり、よって温度以外の要因(例えば経時変化等)による駆動信号の遅延時間の変動(つまり位相変動)を考慮していないので、実効性の面で問題がある。
また、このような遅延量テーブルは、温度のみをパラメータとしたものであり、よって温度以外の要因(例えば経時変化等)による駆動信号の遅延時間の変動(つまり位相変動)を考慮していないので、実効性の面で問題がある。
本発明は、上述した事情に鑑みてなされたものであり、入力デジタル信号に対するクロックのより実効性の高い位相補償をより簡単な手法で実現することが可能な高周波モジュールを提供することを目的とするものである。
上記目的を達成するために、本発明では、第1の解決手段として、数十Gbps帯の伝送レートを有する入力デジタル信号と数十GHz帯のクロックとを入力信号とし、入力デジタル信号のレベルをクロックを用いて検出することにより入力デジタル信号に所定の処理を施す高速ロジック回路を備えた高周波モジュールであって、クロックに所定の遅延量を付与して高速ロジック回路に出力すると共に、遅延量を操作信号に基づいて可変設定する可変遅延回路と、入力デジタル信号と可変遅延回路から高速ロジック回路に入力されるクロックとの位相差を検出し、当該位相差に応じた位相差信号を出力する位相比較器と、該位相比較器から入力される位相差信号から位相差を示す直流信号を抽出するフィルタと、該フィルタから入力される直流信号から可変遅延回路に対応した遅延操作信号を生成する制御器とを具備する、という手段を採用する。
第2の解決手段として、上記第1の手段において、位相比較器に前記クロックを入力するための配線と入力デジタル信号を入力するための配線とは等しい配線長を有する、という手段を採用する。
第3の解決手段として、上記第1または第2の手段において、クロックは22GHzの周波数を有すると共に、入力デジタル信号は44Gbpsの伝送レートを有するシリアルデータであり、高速ロジック回路は、クロックを用いてシリアルデータの各レベルを検出することによりシリアルデータを1/2倍の伝送レートを有するパラレルデータにデータ変換する、という手段を採用する。
第2の解決手段として、上記第1の手段において、位相比較器に前記クロックを入力するための配線と入力デジタル信号を入力するための配線とは等しい配線長を有する、という手段を採用する。
第3の解決手段として、上記第1または第2の手段において、クロックは22GHzの周波数を有すると共に、入力デジタル信号は44Gbpsの伝送レートを有するシリアルデータであり、高速ロジック回路は、クロックを用いてシリアルデータの各レベルを検出することによりシリアルデータを1/2倍の伝送レートを有するパラレルデータにデータ変換する、という手段を採用する。
本発明によれば、数十Gbps帯の伝送レートを有する入力デジタル信号と数十GHz帯のクロックとを入力信号とする高周波モジュールにおいて、位相比較器が検出した入力デジタル信号と可変遅延回路から高速ロジック回路に入力されるクロックとの位相差に基づいて可変遅延回路の遅延量を可変設定するので、周囲温度の変動、その他の各種要因によって入力デジタル信号と可変遅延回路から高速ロジック回路に入力されるクロックとの位相差が変動しても、この変動が位相比較器、フィルタ、制御器及び可変遅延回路によって構成される位相制御ループによって速やかに是正される。したがって、本発明によれば、入力デジタル信号に対するクロックのより実効性の高い位相補償をより簡単な手法で実現することができる。
以下、図面を参照して、本発明の一実施形態について説明する。
図1は、本実施形態に係る高周波モジュールAのブロック図である。この高周波モジュールAは、バランス形式の入力シリアルデータ(伝送レート:44Gbps)及び当該入力シリアルデータの伝送レートの半分(1/2)の周波数(22GHz)を有するクロックを入力信号とし、上記シリアルデータの1/2倍の伝送レート(22Gbps)を有する2系統の出力パラレルデータを出力する高周波回路であり、金属製筐体内に実装されている。
図1は、本実施形態に係る高周波モジュールAのブロック図である。この高周波モジュールAは、バランス形式の入力シリアルデータ(伝送レート:44Gbps)及び当該入力シリアルデータの伝送レートの半分(1/2)の周波数(22GHz)を有するクロックを入力信号とし、上記シリアルデータの1/2倍の伝送レート(22Gbps)を有する2系統の出力パラレルデータを出力する高周波回路であり、金属製筐体内に実装されている。
このような本高周波モジュールAは、図示するように、入力コンデンサ1、入力アンプ2、クロック・マネジメント・ユニット3(以下、CMU3と称す。)、アンプ4、デマルチプレクサ5(以下、DEMUX5と称す。)、出力アンプ6A,6B、出力コンデンサ7A〜7D、位相比較器8、エラーアンプ9及びエラーアンプ制御器10から構成されている。
これら各構成要素のうち、CMU3、位相比較器8、エラーアンプ9及びエラーアンプ制御器10は、DEMUX5に入力されるクロックの位相が入力シリアルデータの位相に対して所定関係を維持するように、DEMUX5に入力されるクロックの位相を調節する位相制御ループを構成している。
入力コンデンサ1は、上記クロックの直流成分を除去して入力アンプ2に出力する。入力アンプ2は、クロックを増幅してCMU3に出力する。CMU3は、エラーアンプ制御器10から入力される操作信号に基づいた所定の遅延量をクロックに付与してアンプ4に出力する可変遅延回路である。アンプ4は、CMU3を通過することにより減衰したクロックを増幅してDEMUX5及び位相比較器8に出力する。
DEMUX5は、入力シリアルデータ(伝送レート:44Gbps)の各レベルを、当該伝送レートの半分(1/2)の周波数(22GHz)を有するクロックの遷移点(例えば立上がり点)で検出することにより、入力シリアルデータの1/2倍の伝送レート(22Gbps)を有する2系統の出力パラレルデータに変換し、当該出力パラレルデータをバランス形式の信号として出力する高速ロジック回路である。
各出力アンプ6A,6Bは、バランス入力、バランス出力型の増幅器であり、DEMUX5から入力されたバランス形式の出力パラレルデータをそれぞれ増幅して出力コンデンサ7A〜7Dに出力する。出力コンデンサ7A〜7Dは、各出力アンプ6A,6Bから入力されたバランス形式の出力パラレルデータの直流成分をカットして外部に出力する。
位相比較器8は、CMU3からDEMUX5に入力されるクロックと入力シリアルデータとの位相差を検出し、当該位相差に応じた位相差信号をエラーアンプ9に出力する。この位相比較器8としては、例えば文献:「IEEE Journal of Lightwave Technology, vol. LT-3, pp. 1312-1314, December 1985 Fig. 1. Self Correcting Clock recovery circuit.」に記載された位相制御発振回路が適用される。この位相制御発振回路は、クロックの遷移点でデータの各レベルを検出することによりクロックとデータとの位相差を検出し、当該位相差に基づいて上記クロックを発生するVCXO(Voltage Controlled Xtal Oscillator)の発振周波数(クロック周波数)を自動制御するものであるが、この位相制御発振回路における位相比較回路部を位相比較器8として用いることができる。
ここで、上記位相比較器8にクロックを入力するための配線L1と入力シリアルデータを入力するための配線L2とは等しい配線長を有する。すなわち、本高周波モジュールAでは、配線L1におけるクロックの遅延時間と配線L2における入力シリアルデータの遅延時間とが等しくなるように構成されている。このように配線L1,L2を等しい配線長とすることにより、入力シリアルデータの位相とクロックの位相とを所望の位相関係に高精度に設定することができる。
エラーアンプ9は、フィルタ機能を有する増幅器(本実施形態におけるフィルタに相当する。)であり、上記位相差信号からクロックと入力シリアルデータとの位相差を示す直流信号を抽出する、つまり記位相差信号に含まれるクロックと入力シリアルデータとの周波数差成分とクロックの周波数と入力シリアルデータの周波数とを加算した周波数成分とのうち、上記周波数差成分のみを抽出する共に、当該直流信号を増幅し直流信号としてエラーアンプ制御器10に出力する。このような直流信号は、クロックと入力シリアルデータとの周波数差に応じて直流電圧が変化する信号である。
エラーアンプ制御器10は、このような直流信号からCMU3に対応した操作信号を生成する。すなわち、エラーアンプ制御器10は、CMU3の離縁量の可変範囲が有限な一定範囲であることを考慮した操作信号を直流信号に基づいて生成してCMU3に出力する。なお、操作信号の詳細については後述する。
次に、このように構成された本高周波モジュールAの動作について、図2及び図3をも参照して詳しく説明する。
最初に、本高周波モジュールAの基本動作について図2をも参照して説明する。この図2に示すように、上記入力シリアルデータは、A系統のデータ(A0,A1,A2,……)とB系統のデータ(B0,B1,B2,……)とが時系列的に交互に配置されたシリアルデータである。上記DEMUX5は、このような入力シリアルデータにおける各データ(A0,B0,A1,B1,A2,B2,……)のレベルをCMU3等を介して入力される上記クロックの立上がり点t0,t1,t2,……で検出することにより、A系統のデータ(A0,A1,A2,……)とB系統のデータ(B0,B1,B2,……)とを分離して2系統の出力パラレルデータを生成する。
ここで、クロックの立上がり点t0,t1,t2,……で入力シリアルデータの各データ(A0,B0,A1,B1,A2,B2,……)のレベルを検出するに際して、入力シリアルデータが電気信号として極めて高速な44Gbpsという伝送レートの信号であるため、各データ(A0,B0,A1,B1,A2,B2,……)において、レベルが安定する時間幅、つまり図3における2Tは極めて短く、よってアイパターンの開口率も小さい。各データ(A0,B0,A1,B1,A2,B2,……)の各レベルを正確に検出するためには、図3に示すように、クロックの立上がり点tを時間幅2Tの中点に極力設定する必要がある。
上記エラーアンプ制御器10は、エラーアンプ9から入力される直流信号、つまり位相比較器8に入力されるクロックと入力シリアルデータとの位相差に応じて直流電圧が変化する信号に基づいて、クロックの立上がり点tが上記時間幅2Tの中点に位置するようにCMU3の遅延量を制御する。
図4は、CMU3の遅延可変範囲を示す模式図である。CMU3は、この図に示すように、クロックの位相に換算して例えば0°〜400°の範囲でクロックを遅延させる能力を有する。すなわち、CMU3は、図5に示すように、操作信号の直流電圧(操作電圧)が例えば0ボルト(V)から5ボルト(V)の電圧範囲で変化した場合に、入力アンプ2から入力されたクロックを0°〜400°の範囲で位相シフトさせる遅延特性を有する。
エラーアンプ制御器10は、このような遅延特性を有するCMU3を制御するための操作信号として、図5の実線で示すように、のこぎり波状に変化する操作電圧をエラーアンプ9から入力される直流信号から生成する。すなわち、エラーアンプ制御器10は、CMU3の遅延特性上に下限リミット値LIM1と上限リミット値LIM2とを設定し、エラーアンプ9から入力される直流信号が下限リミット値LIM1を下回ると、直流信号を上限リミット値LIM2に電圧シフトし、またエラーアンプ9から入力される直流信号が上限リミット値LIM2を上回ると、直流信号を下限リミット値LIM1に電圧シフトする操作電圧を操作信号として生成する。
このような操作信号によってクロックの遅延量が設定されることにより、図5の点Paで示すように、クロックの立上がり点tが入力シリアルデータの時間幅2Tの中点から位相進みした位置にあっても、また図5の点Pbで示すように、クロックの立上がり点tが入力シリアルデータの時間幅2Tの中点から位相遅れした位置にあっても、クロックの立上がり点tが上記時間幅2Tの中点に位置するように、CMU3の遅延量が矢印に沿って制御される。
このような本実施形態によれば、周囲温度の変動のみならず各種要因によってクロックの立上がり点tの位置が入力シリアルデータの時間幅2Tの中点から変動しても、この位相変動は位相制御ループによって速やかに是正されるので、入力シリアルデータに対するクロックのより実効性の高い位相補償を従来よりも簡単な手法で実現することができる。
なお、本発明は、上記実施形態に限定されるものではなく、例えば以下のような変形例が考えられる。
(1)上記実施形態では、高速ロジック回路をDEMUX5としたが、本発明の高速ロジック回路はこれに限定されない。高速ロジック回路としては、40GHz帯のパラレルデータを40GHz帯のクロックを使ってシリアルデータに変換するマルチプレクサや40GHz帯の各種デジタル信号を40GHz帯のクロックを使ってラッチして出力するDタイプ・フリップフロップ等でも良い。
(1)上記実施形態では、高速ロジック回路をDEMUX5としたが、本発明の高速ロジック回路はこれに限定されない。高速ロジック回路としては、40GHz帯のパラレルデータを40GHz帯のクロックを使ってシリアルデータに変換するマルチプレクサや40GHz帯の各種デジタル信号を40GHz帯のクロックを使ってラッチして出力するDタイプ・フリップフロップ等でも良い。
(2)上記実施形態では、図1に示した全構成要素を金属製筐体内に実装するようにしたが、エラーアンプ9及びエラーアンプ制御器10は、GHz帯の高周波信号ではなく直流電圧を取り扱う回路なので、上記金属製筐体とは別の筐体内に実装するようにしても良い。
A…高周波モジュール、1…入力コンデンサ、2…入力アンプ、3…クロック・マネジメント・ユニット3(CMU)、4…アンプ、5…デジタル・マルチプレクサ5(DEMUX)、6A,6B…出力アンプ、7A〜7D…出力コンデンサ、8…位相比較器、9…エラーアンプ(フィルタ)、10…エラーアンプ制御器
Claims (3)
- 数十Gbps帯の伝送レートを有する入力デジタル信号と数十GHz帯のクロックとを入力信号とし、前記入力デジタル信号のレベルを前記クロックを用いて検出することにより前記入力デジタル信号に所定の処理を施す高速ロジック回路を備えた高周波モジュールであって、
前記クロックに所定の遅延量を付与して前記高速ロジック回路に出力すると共に、前記遅延量を操作信号に基づいて可変設定する可変遅延回路と、
前記入力デジタル信号と前記可変遅延回路から前記高速ロジック回路に入力されるクロックとの位相差を検出し、当該位相差に応じた位相差信号を出力する位相比較器と、
該位相比較器から入力される位相差信号から前記位相差を示す直流信号を抽出するフィルタと、
該フィルタから入力される前記直流信号から前記可変遅延回路に対応した前記操作信号を生成する制御器と
を具備することを特徴とする高周波モジュール。 - 前記位相比較器に前記クロックを入力するための配線と前記入力デジタル信号を入力するための配線とは等しい配線長を有することを特徴とする請求項1記載の高周波モジュール。
- 前記クロックは22GHzの周波数を有すると共に、前記入力デジタル信号は44Gbpsの伝送レートを有するシリアルデータであり、
前記高速ロジック回路は、前記クロックを用いて前記シリアルデータの各レベルを検出することによりシリアルデータを1/2倍の伝送レートを有するパラレルデータにデータ変換する
ことを特徴とする請求項1または2記載の高周波モジュール。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007261166A JP2009094638A (ja) | 2007-10-04 | 2007-10-04 | 高周波モジュール |
US12/207,053 US20090091480A1 (en) | 2007-10-04 | 2008-09-09 | High-frequency module for performing effective phase compensation of clock for input digital signal |
EP08015950A EP2045954A2 (en) | 2007-10-04 | 2008-09-10 | High-frequency module for performing effective phase compensation of clock for input digital signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007261166A JP2009094638A (ja) | 2007-10-04 | 2007-10-04 | 高周波モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009094638A true JP2009094638A (ja) | 2009-04-30 |
Family
ID=39767173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007261166A Pending JP2009094638A (ja) | 2007-10-04 | 2007-10-04 | 高周波モジュール |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090091480A1 (ja) |
EP (1) | EP2045954A2 (ja) |
JP (1) | JP2009094638A (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3077661B2 (ja) * | 1998-03-12 | 2000-08-14 | 日本電気株式会社 | オーバーサンプリング型クロックリカバリ回路 |
US6292116B1 (en) * | 1999-05-17 | 2001-09-18 | Altera Corporation | Techniques and circuitry for accurately sampling high frequency data signals input to an integrated circuit |
US7095816B2 (en) * | 2001-03-07 | 2006-08-22 | Nippon Telegraph And Telephone Corporation | Clock/data recovery circuit |
US7139348B1 (en) * | 2002-04-09 | 2006-11-21 | Applied Micro Circuits Corporation | Distributed clock network using all-digital master-slave delay lock loops |
JP4781094B2 (ja) | 2005-11-30 | 2011-09-28 | 富士通株式会社 | 光送信装置 |
JP2007261166A (ja) | 2006-03-29 | 2007-10-11 | Oki Electric Ind Co Ltd | 印刷確認シート作成装置,印刷確認シート,印刷確認シートの作成方法,コンピュータプログラムおよび2次元コード作成装置 |
-
2007
- 2007-10-04 JP JP2007261166A patent/JP2009094638A/ja active Pending
-
2008
- 2008-09-09 US US12/207,053 patent/US20090091480A1/en not_active Abandoned
- 2008-09-10 EP EP08015950A patent/EP2045954A2/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP2045954A2 (en) | 2009-04-08 |
US20090091480A1 (en) | 2009-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107024855B (zh) | 用于校准数字到时间转换器(dtc)的系统和方法 | |
US8259888B2 (en) | Method of processing signal data with corrected clock phase offset | |
JP6594710B2 (ja) | クロックデータリカバリ回路 | |
JPWO2008114509A1 (ja) | クロックデータリカバリ回路、方法ならびにそれらを利用した試験装置 | |
CN107947793B (zh) | 一种用于多芯片模数转换器采样相位一致性校准的电路及方法 | |
JP2007221245A (ja) | 歪補償装置及び歪補償方法 | |
US9118306B2 (en) | Oversampling method for data signal and oversampling apparatus thereof | |
JP2012049863A (ja) | 半導体装置 | |
US20160094296A1 (en) | Distortion compensation device and compensation distortion method | |
TW201448473A (zh) | 非石英時脈產生器及其運作方法 | |
JP4463153B2 (ja) | 回路 | |
US9753468B2 (en) | Electronic circuit, power supply circuit, method of measuring circuit characteristics | |
JP5194390B2 (ja) | データ処理装置 | |
US9258109B2 (en) | Clock recovery method and apparatus | |
JP6098418B2 (ja) | 信号制御回路、情報処理装置及びデューティ算出方法 | |
JP2009094638A (ja) | 高周波モジュール | |
US9548855B2 (en) | Method and apparatus for managing estimation and calibration of non-ideality of a phase interpolator (PI)-based clock and data recovery (CDR) circuit | |
WO2009087960A1 (ja) | データ転送装置およびカメラ | |
JP5940413B2 (ja) | 半導体装置及び電子装置 | |
JP2009014363A (ja) | 半導体試験装置 | |
JP6447386B2 (ja) | Δς変調器及び送信機 | |
WO2016103981A1 (ja) | Δς変調器及び送信機 | |
JP6111739B2 (ja) | クロックスキュー補正回路、その補正方法、及びクロック分配装置 | |
JP5250380B2 (ja) | 絶対遅延時間発生装置 | |
JP2008187618A (ja) | 歪み補償装置 |