JP2009088556A - 半導体基材の製造方法 - Google Patents

半導体基材の製造方法 Download PDF

Info

Publication number
JP2009088556A
JP2009088556A JP2008312709A JP2008312709A JP2009088556A JP 2009088556 A JP2009088556 A JP 2009088556A JP 2008312709 A JP2008312709 A JP 2008312709A JP 2008312709 A JP2008312709 A JP 2008312709A JP 2009088556 A JP2009088556 A JP 2009088556A
Authority
JP
Japan
Prior art keywords
gas
semiconductor substrate
film
silane
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008312709A
Other languages
English (en)
Other versions
JP4372211B2 (ja
Inventor
Junichi Hanna
純一 半那
Kosaku Shimizu
耕作 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2008312709A priority Critical patent/JP4372211B2/ja
Publication of JP2009088556A publication Critical patent/JP2009088556A/ja
Application granted granted Critical
Publication of JP4372211B2 publication Critical patent/JP4372211B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】Si系半導体多結晶基材の製造において、CVD装置内での粉の発生を抑制し、かつ、500℃以下の低温において結晶性に優れた半導体素子の製造に有用なSi系結晶質半導体を製造する方法を提供することを目的とする。
【解決手段】Siに対して200〜500℃の範囲において化学的エッチング性を有するエッチング性ガスと、シラン系原料ガスと、該シラン系原料ガスの希釈率を上げるキャリアガスの存在下、前記シラン系原料ガスを加熱された基体により熱的に活性化させることにより、前記エッチング性ガスがSiのネットワーク構造の緩和と結晶化を促進させて、Siを主たる組成とする結晶質半導体材料を形成することを特徴としている。
【選択図】図2

Description

本発明は、Si系半導体結晶を基材上に形成する方法に関し、特に、平面ディスプレーや太陽電池等の大面積電子デバイスの製造に好適な低温CVD法による結晶質Si系薄膜の堆積法に関する。
太陽電池、ラインセンサ、薄膜トランジスタをはじめとする大面積電子デバイス用多結晶Si系半導体薄膜の製造においては、基板にガラスなどの安価な低融点材料の使用を可能にする500℃以下での低温成長技術の開発が大きな課題である。これまで、多結晶薄膜の作製には、対応するSi系非晶質膜を数百℃以上の温度において熱的に結晶化させる熱結晶化法やレーザ照射により結晶化させるレーザアニール法などのように予め堆積した非晶質膜を結晶化させる方法、あるいは、熱CVD法、プラズマCVD法、光CVD法などのようにSi系原料ガスを出発として、それを分解し気相から膜を堆積する気相成長法などが検討されてきた。
しかしながら、熱結晶化法では、600℃付近の高い温度で長時間の熱処理を必要とすること、またレーザアニール法ではレーザパワーの制限から一度のレーザ照射によって結晶化させうる面積に限度があり、大面積薄膜の作製に適用した場合、膜の均一性が確保できないこと、レーザの発振特性を最適に保つための光学系、電源等の維持に多額の費用を必要とするなどの実用上の問題のほか、基板上に予め非晶質Si系薄膜の形成を必要とするため、非晶質膜の堆積と結晶化という2段階の行程が必要となり、生産性、経済性の観点から工業技術としての問題点が指摘される。
一方、原料ガスを熱的に分解する熱CVD法では結晶質Si、SiGeなどのSi系半導体結晶質膜を堆積させるためには550〜600℃程度の高い成長温度を必要とし、ガラスなどの低融点の基材が利用できないという問題がある。また、原料ガスの分解にプラズマを用いるプラズマCVD法では、結晶質膜の低温成長は実現可能であるものの基板上に堆積する膜の結晶性は膜厚方向に結晶性の不均一性がみられ、特にガラスなどの非晶質基材上への500℃以下の低温成長では膜の堆積初期に基材上に非晶質相の生成を伴う場合が多く、結晶性の高い膜の作製には膜を厚く堆積する必要があり、薄膜トランジスタなどには適用できないという問題点がある。これに加えて、膜堆積にかかわる工業技術としての大きな問題点に粉の発生がある。
これらの技術においては、低温化を実現するために気相中で原料ガスの分解を行うため、生成された化学的に活性な堆積前駆体の気相中での凝集が避けられないため、本質的に粉の発生を抑制することが困難であるうえ、CVD装置内の内壁に堆積することによりダストの大きな原因となる。このため、定期的に成膜装置のエッチングを行うことによってCVD装置内に付着した粉や堆積物を除去する必要があり、堆積される膜が結晶質、あるいは、非晶質であるかは問わず、これらの方法における半導体材料の製造における生産性を大きく損なう原因となっている。
この問題は、特開昭62−156813、特開昭62−158875、特開昭62−142777、特開昭62−142780、特開昭62−139875、特開昭62−139876及び特開平02−259076に開示されている、原料ガスの分解にプラズマを用いる代わりに、弗素などの酸化剤とシランを積極的に気相中で反応させることによって原料ガスを気相中で分解し、気相中に生成される堆積前駆体を用いて低温で膜堆積を行うCVD技術においても、その解決には至っていない。
特許番号第2954039号には、ジシランと弗化ゲルマニウムを流量比20:0.9〜40:0.9の範囲で供給し、製膜基板を350〜450℃の間で加熱することにより基板表面にSi組成が80%以上の多結晶SiGe膜を製膜することを特徴とするSiGe膜の製膜方法が記載されている。この方法では、記載の流量比ではエッチング性ガスである弗化ゲルマニウムのシラン系原料であるジシランに対する流量比が小さいため、結晶化の促進効果が小さく、数Torr以下の低圧下でなければ結晶質SiGe膜が得られず、10Torrを越える高い圧力下では堆積膜は非晶質膜となることを確認される。均一性が重要となる大面積デバイス用結晶質基材の製造においては膜を堆積させる基体の温度むらを抑制できる数Torr以上の圧力の高い条件で膜堆積を行うことが肝要である。前記特許に記載の方法は、本発明が提供しようとする技術とは異なり、この点を解決できない。
本発明は、Si系半導体多結晶基材の製造において、CVD装置内での粉の発生を抑制し、かつ、500℃以下の低温において結晶性に優れた半導体素子の製造に有用なSi系結晶質半導体を製造する方法を提供することを目的とする。
本発明者は、Si系半導体材料を用いたデバイス製造における半導体膜のパーティクルの汚染や欠陥の発生の原因が、半導体薄膜の製造時におけるCVD装置内での粉の発生やCVD装置内壁に付着したダストや堆積膜の剥離による堆積膜への付着によるものであり、この原因が気相中での原料ガスの分解に基づく化学的に活性な堆積前駆体の形成と、その凝集、CVD装置内壁への堆積に起因するものであることに注目し、原料ガスの分解を膜が堆積すべき基板近傍に限定できる熱CVD法において、結晶質膜の形成を促進し得る働きをなす結晶化促進剤の探索を行った結果、CVD装置内での粉の発生を抑制し、かつ、500℃以下の低温で結晶性に優れたSi系半導体基材の製造法を開発するに至った。
すなわち、500℃以下の温度に設定された基体上にSi系原料ガスを供給し、加熱された基体による原料ガスを熱的に活性化させ膜堆積を促進させる条件下において、Siに対し200〜500℃の範囲において化学的なエッチング性を有するガスを共存させることにより、膜の成長と同時にエッチング効果による堆積膜の結晶への構造化を促進できることを見出した。特に、コールドウォール型のCVD装置を用いる場合、CVD装置の内壁はここで用いるシラン系原料ガスが熱的に分解される温度まで上昇することがないため、原理的にCVD装置内壁への膜の付着は極めて低いレベルに抑えられ、装置メンテナンスを大幅に軽減する。
すなわち、特許請求の範囲に記載の本発明の半導体基材の製造方法は、Siに対して200〜500℃の範囲において化学的エッチング性を有するエッチング性ガスと、シラン系原料ガスと、該シラン系原料ガスの希釈率を上げるキャリアガスの存在下、前記シラン系原料ガスを加熱された基体により熱的に活性化させることにより、前記エッチング性ガスがSiのネットワーク構造の緩和と結晶化を促進させて、Siを主たる組成とする結晶質半導体材料を形成することを特徴とする。
本発明の半導体基材の製造方法においては、さらに以下の構成を特徴とすることができる。
(1)前記エッチング性ガスと前記シラン系原料ガスの流量比(エッチング性ガス/シラン系原料ガス)が0.01〜1であること、
(2)前記エッチング性ガスが、弗素、塩素、臭素等のハロゲン、ClF 、ClF、BrF 、BrF等のハロゲン弗化物、NF 、またはその混合物から選ばれること、
(3)前記エッチング性ガスが、ハロゲン化ゲルマニウムであること、
(4)前記キャリアガスが、He、Ar、Ne、H 、N 、またはその混合物から選ばれること、
(5)前記シラン系原料ガスが、Si 2n+2 (n=1〜3)、Si 2n+2−m (X=F、Cl、Br、n=1〜3、m=1〜(2n+2))、あるいはその混合物から選ばれること、
(6)前記加熱された基体の温度が200〜500℃の範囲であること、
(7)前記加熱された基体が、ガラス材料、金属基材、半導体基材、有機基材から選ばれる少なくとも1種類の基体であること、
(8)前記Siを主たる組成とする結晶質半導体材料の形成時の圧力が1〜500Torrの範囲であること、
(9)前記Siを主たる組成とする半導体材料のホール測定により求めた移動度が1(cm /Vs)以上であること、
(10)形成される結晶質半導体材料のSi組成が80原子%以上であること、
(11)形成される結晶質半導体材料の成長表面においてGe組成の高い層が偏析していること、
(12)前記成長表面にGe組成の高い層が偏析した結晶半導体を活性層に用いて電界効果薄膜トランジスタとすること。
シランやジシランを原料ガスに用いる熱CVDでは、400℃以上の温度においてこれらの原料ガスは熱的に分解を始め、Si薄膜が堆積するが、堆積温度が600℃より低い場合は得られるSi膜は非晶質で、結晶質Si膜は堆積されない。これは、単に原料ガスが分解されても、膜の構造化が促進される要因がなければ膜の結晶化は誘起されないことを意味しており、基板温度を600℃以上に上昇させた場合は、Siが作るネットワーク構造の緩和が促進され結晶化に至るものと考えられる。ここに、前述のSiに対してエッチング性を有するガスが存在すると、これらのガスは形成されるSiのネットワーク構造をエッチングによって切断する作用があり、これによって構造的に弱い領域がエッチングされネットワーク構造の緩和、結晶化が促進される。
第一の効果は、パーティクルの発生やCVD装置内壁に堆積物等による欠陥形成や汚染をおさえて、500℃以下の低温でSi系結晶質半導体薄膜を作製できることである。その理由は、本発明によればSi系原料ガスが基板近傍でのみ選択的に分解され、エッチング性ガスによって結晶化が促進されるため、基体上のSi系結晶質半導体の堆積の際に、気相中での原料ガスの分解が抑えられるためパーティクルの発生やCVD装置内壁への膜の堆積が抑制できるためである。
第2の効果は、本発明によれば、Si系結晶質半導体の堆積は10Torr以上の高い圧力で堆積が可能なため、基板温度のむらが抑制でき均一大面積に膜の堆積が可能であることである。その理由は結晶化促進効果をエッチング性ガスの濃度やキャリヤガスの流量を適宜選択することにより、圧力の高い条件下においても結晶化を促進できるためである。
第3の効果は、高移動度の薄膜トランジスタを作製できることである。その理由は、表面近傍に偏析したGe組成の高い層をもつSi組成の高い多結晶SiGe膜が500℃以下の低温でガラス基板に堆積でき、Ge組成の高い層をトランジスタの活性層に用いる事ができるからである。
一般に、エッチング性ガスのSiに対するエッチング作用の強さは異なるため、同じ流量のエッチングガスを供給したとしても、その結晶化の促進効果は用いるエッチング性ガスにより異なる。このため、本発明で言う効果が現れるシラン系原料ガスに対するエッチング性ガスの流量比は一般に一つの流量比によって特定されず、エッチング性ガスの種類によって最適値な流量が設定される。一般に、シラン系原料ガスに対して、エッチング性ガスの流量比は、100:1〜0.2から選ぶことができる。エッチング性ガスの中にはシラン系原料ガス自身に対しても化学的な相互作用を有するものがあり、このような場合には、エッチング性ガスをシラン系原料ガス流量に対して10:1以下の流量比で用いることが重要である。過剰にエッチング性ガスを用いると、特開昭62−156813、特開昭62−158875、特開昭62−142777、特開昭62−142780、特開昭62−139875、特開昭62−139876及び特開平02−259076に開示されているごとく、原料ガス自身の分解が気相中で促進されてしまう結果、前述のごとく、気相中での活性堆積前駆体の凝集とCVD装置への膜の付着が起こり、結晶質膜の500℃以下での堆積は実現できるものの、パーティクルやダストによる堆積膜の汚染、欠陥の生成を抑制することはできず、本発明の特徴を有効に生かすことはできない。
前述のごとく、シラン系原料ガスと化学的に相互作用するエッチング性ガスを用いる場合には、気相中でのエッチングガスによる原料ガスの分解を抑制することが重要となる。このためには、膜堆積時の圧力を低下させるか、キャリアガスによる原料ガスの希釈率を上げることが有効であり、これによって、本発明の効果を引き出すことができる。
一方、エッチング性ガスのエッチング作用はそのガスの濃度(流量)の影響を受けるばかりでなく、その効果は基体の温度によって、得られる実効的な結晶化促進の効果は異なる。一般に、その作用の強さは熱活性化型となるため、膜を堆積する基体の温度が高いほどその効果は大きくなる。このため、結晶化促進効果を最適に引き出すためには、Si系半導体膜の堆積する温度を考慮して、前述の範囲内において、ガス流量比を決定する必要がある。
CVD装置内の圧力の違いは、エッチング性ガスのCVD装置内での滞在時間、加熱された基体の熱の伝導に効果をもつため、基体近傍のガス温度に影響を与える。このため、最終的に、基体上で膜の結晶化を促進するエッチング作用の強さが変化するため、前述のガス流量比を選択する際に考慮が必要である。
特に、本発明が重要な工業的利用に有用な大面積電子デバイス用Si系半導体基材の製造においては、大面積に均一に半導体膜を形成することが重要である。この場合、本発明における膜の堆積と結晶化の促進効果は強く温度に依存することから、膜が堆積される基体の温度を均一に保つことが本質的に重要である。この目的を果たす方法には、膜の堆積の際の圧力を1Torr〜500Torrの範囲に保つことが有効である。これによって、基体の温度の均一性を向上させることができる。
一方、一般に半導体膜の製造においては残留ガスによる不純物の混入による半導体膜の汚染の問題がある。これは圧力の高い条件で膜を堆積することによって大きく軽減できるため、この効果を考慮して実際の圧力を設定することが有効である。この圧力の調整には排気ポンプの排気速度の調節によることのほか、キャリアガスの流量を適宜設定することによって実現することができる。
以下の実施例によって、本発明を詳細に説明するが、これらによって限定されるものではない。
(実施例1)
図2を用いて本発明の実施の形態を説明する。反応容器の内部に設置されたヒーターと接触しておかれたガラス等の基体を450℃に保ち、同じく反応容器に設置されたガス吹き出し口より、反応圧力1Torr、He、ClF、Siをそれぞれ1000sccm、0.1sccm、2sccmをマスフローコントローにより供給し、膜堆積を60分行った。堆積膜の膜厚は0.52ミクロンで、図3に示す様に、XRD測定の結果、膜は(220)配向の多結晶Si膜で、Ramanスペクトルの半値全幅は8cm−1であった。キャリアガスにArを用いた場合は、堆積膜厚が0.7ミクロンであることをのぞいて同様の結果が得られた。また、H、Nを用いた場合は、結晶性、堆積速度ともHeを用いた場合と比較して大きな違いは見られなかった。一方、シラン系原料ガスとして、シランを用いた場合は、堆積速度が約1/4に減少する。Raman測定、XRD測定による結晶性の評価では、膜厚が小さいことを考慮すると、結晶性はむしろ向上しているものと考えられた。シラン系原料ガスにハロゲンで一部置換した例として、SiHClを用いた場合、特に大きな違いが堆積速度に見られ、ジシランを用いた場合に比較して1/10程度まで減少した。ラマンスペクトルによる評価では多結晶Si膜の成長が確認された。他のハロゲン置換したシラン系ガスについても同様であった。この場合、基板温度を500℃まで上げることにより、堆積速度は2倍程度まで回復する傾向が見られた。
(実施例2)
図4は、実施例1と同様な条件において、ジシラン、ClF流量比を0.001〜1間で変化させた場合の堆積速度をプロットしたものである。流量比が増加するに従い、堆積速度は急激に大きくなる。流量比が1付近では明らかに気相中でのジシランの分解が促進され、CVD装置内壁へのポリシラン様の堆積物が多く見られる結果となった。流量比の減少に伴い、器壁への付着物は顕著に減少し、流量比が0.1以下のところでは器壁への付着はほとんど認められなかった。膜は、いずれも(220)は配向の多結晶で、流量比が1を越える付近では膜の結晶性の低下が見られた。また、エッチング性ガスの流量比が0.01より小さい、0.005の場合は堆積速度が小さいばかりでなく、構造化が促進されず膜は非晶質であった。
(実施例3)
エッチング性ガスの種類を変えた場合の効果について図5に示す。この例では、エッチング性ガスにFとClFを用いた場合の結果である。いずれのガスも流量比が1より大きくなる領域では堆積速度はピークを持ちその後急激に減少する。また、前述の例の通り、流量比が0.1〜0.01付近ではダストやポリシラン様の器壁への堆積はほとんど見られなかったのに対し、流量比が1より大きくなる領域では気相中でのガスの分解が急速にすすみ、器壁のダストの付着とポリシラン様の汚れが顕著になることが堆積後の反応容器の観察から明らかとなった。しかしながら、得られた膜はいずれも(220)は配向の多結晶であった。BrF、BrFCをエッチング性ガスとして用いた場合も、基本的な傾向は同じで堆積速度はF、ClFを用いた場合の1/3程度であったがいずれの場合も膜の結晶化が見られた。
(実施例4)
図6は、実施例1に記載の条件でジシラン流量を一定として、エッチング性ガスに弗化ゲルマニウムを用いた場合、ガス流量比に対して堆積速度をプロットした結果である。流量比が0.1よりも大きいところでは膜の堆積が見られず、エッチングのみとなるが、流量比が0.1付近でピークを持った後堆積速度は緩やかに減少する。いずれも膜は多結晶結晶SiGe膜で流量比が0.1付近ではGe組成が急激に増大した。流量比が0.05〜0.01の領域ではSi組成が80原子%以上の多結晶であるが、流量比がさらに小さくなると、ラマンスペクトルの観察より膜は非晶質へと変化していた。
(実施例5)
図7は実施例1記載の条件で、エッチング性ガスにフッ素と弗化ゲルマニウムをもちいて、基板温度の効果を比較したものである。基板温度が300℃以下の場合は、フッ素を用いた場合、膜は非晶質で、弗化ゲルマニウムを用いた場合には全く膜の堆積は観測されなかった。フッ素の場合、300℃を越える温度では膜は結晶質となり堆積速度は基板温度とも増加し、最終的に飽和した。一方、弗化ゲルマニウムを用いた場合は、350〜400℃付近から堆積が認められる様になり、フッ素の場合と同様、基板温度の上昇に伴って、飽和する傾向が認められた。弗化ゲルマニウムの場合、基板温度が400〜450℃の領域では膜の組成はGe組成の高い多結晶膜であった。これは、エッチング性ガス種の違いにより膜の構造化に及ぼす作用の大きさが異なる例である。
(実施例6)
本系の膜堆積に与える圧力に効果を弗化ゲルマニウムをエッチングガスに用いた例によって図8に示す。他のガスを用いた場合も同様な結果であった。膜の堆積条件は実施例1に準ずる。反応圧1Torr以下の場合は結晶性に優れた多結晶SiGe膜が堆積するが、圧力を増加させると、膜の結晶性は低下し、この場合、10Torrを越える圧力範囲では非晶質が成長する。これは、流量比を大きくとることで結晶化は促進され、10Torrの条件では流量比を0.1まで増加させることによってSi組成の80%以上の多結晶SiGe膜を得ることができた。この場合、1Torr以下の領域では基板への膜堆積は不均一であるが、圧力を5〜10Torr以上の条件ではきわめて均一性に優れた膜が得られた。
(実施例9)
Si系原料ガスにジシランを用いて、エッチング性ガスに弗化ゲルマニウムを用いた場合を例に、膜堆積時の圧力と得られた多結晶膜のホール移動度についての結果を図9に示す。膜の堆積条件は圧力を除いて実施例1と同様である。圧力が0.6Torr以下の領域では膜の堆積が見られない。圧力の上昇に伴いSi組成の90%以上の多結晶SiGe膜が堆積し、そのホールは最大で30cm/Vsであった。更に圧力を上昇させる結晶性は急激に低下し、20Torrを越えるm領域では膜は非晶質となった。
(実施例10)
エッチング性ガスに弗化ゲルマニウムを用いて、ジシランとの組み合わせによりSi組成が80原子%以上を越える多結晶SiGe膜を堆積した例を図10示す。この場合、圧力は10Torr,実施1示す条件において、ジシラン流量を固定し、弗化ゲルマニウムの流量を変化させている。流量比が0.1を越えたあたりから急激にSi組成は低下する。流量比が0.05付近から膜の結晶性は急速に低下し、Si組成は高いもの非晶質膜となる。この条件では0.07〜0.15付近でSi組成が80原子%を越えるものが得られた。
(実施例11)
エッチング性ガスに弗化ゲルマニウムを用いSi系原料ジシランを用いて、He:500sccm、GeF=0.1sccm、Si=1sccm、圧力5Torrで膜堆積を行うと、膜の成長表面近傍にGeの偏析が見られる特徴的な他結晶SiGe膜が得られた。XRDの(2.20)Siのピーク位置から見積もったSi組成は92原子%であった。この膜のSIMS(70Ge、30Si)分析による組成プロファイルを図11に示す。スパッタリング速度3〜5Åから見積もると、10〜30nm付近まで特にGe組成の偏析が見られることがわかった。
(実施例12)
前述のGeが成長表面に偏析した高Si組成の多結晶SiGe膜を用いて、図1記載のTFTを試作し、その動作を確認した。図12は試作したTFTの動作特性をドレイン電流とゲート電圧の関係で示したもので、良好な特性を示していることが確認できる。
ゲルマニウム偏析層を活性層に用いた薄膜トランジスタの模式図。 本発明の実施を行う場合の装置の説明図。 得られた多結晶Si膜の結晶性を示すRaman、XRDスペクトル。 ClFをエッチング性ガスを例に用いて、ジシランとの流量比が膜の堆積に与える効果について説明するための図。 異なるエッチング性ガスが膜の堆積に与える効果を説明するための図。 弗化ゲルマニウムをエッチング性ガスに用いたときの堆積膜に与える効果を説明するための図。 ハロゲンをエッチング性ガスとして用いたときの効果を示す図。 堆積膜の結晶化に与える圧力の効果を示すための図。 堆積された多結晶膜のホール移動度。 弗化ゲルマニウムをエッチング性ガスとして用いた時の堆積膜のSi組成図。 Ge偏析層を有する多結晶SiGe膜のSIMS分析による組成プロファイル。 Ge偏析層を活性層に用いたTFTの動作特性図。

Claims (13)

  1. Siに対して200〜500℃の範囲において化学的エッチング性を有するエッチング性ガスと、シラン系原料ガスと、該シラン系原料ガスの希釈率を上げるキャリアガスの存在下、前記シラン系原料ガスを加熱された基体により熱的に活性化させることにより、前記エッチング性ガスがSiのネットワーク構造の緩和と結晶化を促進させて、Siを主たる組成とする結晶質半導体材料を形成することを特徴とする半導体基材の製造方法。
  2. 前記エッチング性ガスと前記シラン系原料ガスの流量比(エッチング性ガス/シラン系原料ガス)が0.01〜1であることを特徴とする請求項1に記載の半導体基材の製造方法。
  3. 前記エッチング性ガスが、弗素、塩素、臭素等のハロゲン、ClF、ClF、BrF、BrF等のハロゲン弗化物、NF、またはその混合物から選ばれることを特徴とする請求項1に記載の半導体基材の製造方法。
  4. 前記エッチング性ガスが、ハロゲン化ゲルマニウムであることを特徴とする請求項1に記載の半導体基材の製造方法。
  5. 前記キャリアガスがHe、Ar、Ne、H、N、またはその混合物から選ばれることを特徴とする請求項1に記載の半導体基材の製造方法。
  6. 前記シラン系原料ガスが、Si2n+2(n=1〜3)、Si2n+2−m(X=F、Cl、Br、n=1〜3、m=1〜(2n+2))、あるいはその混合物から選ばれることを特徴とする請求項1に記載の半導体基材の製造方法。
  7. 前記加熱された基体の温度が200〜500℃の範囲であることを特徴とする請求項1に記載の半導体基材の製造方法。
  8. 前記加熱された基体が、ガラス材料、金属基材、半導体基材、有機基材から選ばれる少なくとも1種類の基体であることを特徴とする請求項1に記載の半導体基材の製造方法。
  9. 前記Siを主たる組成とする結晶質半導体材料の形成時の圧力が1〜500Torrの範囲であることを特徴とする請求項1に記載の半導体基材の製造方法。
  10. 前記Siを主たる組成とする半導体材料のホール測定により求めた移動度が1(cm/Vs)以上であることを特徴とする請求項1に記載の半導体基材の製造方法。
  11. 形成される結晶質半導体材料のSi組成が80原子%以上であることを特徴とする請求項4に記載の半導体基材の製造方法。
  12. 形成される結晶質半導体材料の成長表面においてGe組成の高い層が偏析していることを特徴とする請求項に記載の半導体基材の製造方法。
  13. 前記成長表面にGe組成の高い層が偏析した結晶半導体を活性層に用いて電界効果薄膜トランジスタとすることを特徴とする請求項12に記載の半導体基材の製造方法
JP2008312709A 2008-12-08 2008-12-08 半導体基材の製造方法 Expired - Lifetime JP4372211B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008312709A JP4372211B2 (ja) 2008-12-08 2008-12-08 半導体基材の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008312709A JP4372211B2 (ja) 2008-12-08 2008-12-08 半導体基材の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP27730399A Division JP4321925B2 (ja) 1999-08-24 1999-08-24 半導体基材の製造方法

Publications (2)

Publication Number Publication Date
JP2009088556A true JP2009088556A (ja) 2009-04-23
JP4372211B2 JP4372211B2 (ja) 2009-11-25

Family

ID=40661467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008312709A Expired - Lifetime JP4372211B2 (ja) 2008-12-08 2008-12-08 半導体基材の製造方法

Country Status (1)

Country Link
JP (1) JP4372211B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106521452A (zh) * 2015-09-15 2017-03-22 超科技公司 2d金属硫属化物膜的激光辅助原子层沉积

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106521452A (zh) * 2015-09-15 2017-03-22 超科技公司 2d金属硫属化物膜的激光辅助原子层沉积
JP2017061743A (ja) * 2015-09-15 2017-03-30 ウルトラテック インク 2d金属カルコゲニド薄膜のレーザ利用原子層堆積

Also Published As

Publication number Publication date
JP4372211B2 (ja) 2009-11-25

Similar Documents

Publication Publication Date Title
JPH10291897A (ja) 微結晶フィルムの結晶化による多結晶フィルムの形成方法、薄膜トランジスタの形成方法、およびその方法によって形成される液晶ディスプレイ
US7521341B2 (en) Method of direct deposition of polycrystalline silicon
KR20150145265A (ko) 엑시머 레이저 어닐링 후의 개선된 폴리-실리콘 품질을 갖는 다층 비정질 실리콘 구조
JP6107198B2 (ja) クリーニングガス及びクリーニング方法
KR20090019691A (ko) 박막 제조 방법 및 박막 제조 장치
Ahn et al. Microwave-induced low-temperature crystallization of amorphous Si thin films
JP4321925B2 (ja) 半導体基材の製造方法
JP3965215B2 (ja) 半導体基材の製造方法
CN104966663A (zh) 低温多晶硅薄膜及其制备方法、以及薄膜晶体管
JP4372211B2 (ja) 半導体基材の製造方法
JP4527090B2 (ja) 半導体基材の製造方法
JP2000007317A (ja) シリコン膜の形成方法
JP2007165921A (ja) 半導体基材及びその製造方法
JP5666984B2 (ja) 炭素薄膜の作製方法
JP2000232066A (ja) 半導体基板の製造方法
RU2006132360A (ru) Способ изготовления тонких пленок кристаллического кремния и кремний-германиевого сплава и полупроводниковые приборы на их основе
Zhang et al. Silicon‐based narrow‐bandgap thin‐film semiconductor materials: polycrystalline SiGe prepared by reactive thermal CVD
JPH04318921A (ja) 薄膜トランジスタの製造方法
KR100233146B1 (ko) 다결정 실리콘의 제조 방법
Jeong et al. Properties of poly silicon films deposited on silicon seed-layers prepared by AIC process
JP2010262947A (ja) 選択的膜製造方法
JP2001237190A (ja) 多結晶シリコン薄膜およびその形成方法
Yoshizawa et al. Direct Nucleation of Crystalline SiGe on Substrates by Reactive Thermal CVD with Si 2 H 6 and GeF 4
Girginoudi et al. Deposition and crystallization of a-Si thin films by rapid thermal processing
JP5901048B2 (ja) 半導体基材およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090901

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4372211

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term