JP2009088169A - Element mounting substrate, semiconductor module, and method of manufacturing element mounting substrate - Google Patents
Element mounting substrate, semiconductor module, and method of manufacturing element mounting substrate Download PDFInfo
- Publication number
- JP2009088169A JP2009088169A JP2007254714A JP2007254714A JP2009088169A JP 2009088169 A JP2009088169 A JP 2009088169A JP 2007254714 A JP2007254714 A JP 2007254714A JP 2007254714 A JP2007254714 A JP 2007254714A JP 2009088169 A JP2009088169 A JP 2009088169A
- Authority
- JP
- Japan
- Prior art keywords
- mounting substrate
- element mounting
- insulating layer
- electrode
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、素子搭載用基板、半導体モジュール、および、素子搭載用基板の製造方法に関する。 The present invention relates to an element mounting substrate, a semiconductor module, and a method for manufacturing the element mounting substrate.
近年、LSI等の回路素子のさらなる高性能化、高機能化にともない、その消費電力は増加の傾向にある。また、電子機器の小型化にともなって、実装基板にも小型化、高密度化が求められている。このため、回路基板の体積当たりの消費電力(熱密度)は上昇し、その放熱対策の必要性が高まっている。 In recent years, power consumption has been on the rise as circuit elements such as LSIs are further enhanced in performance and functionality. Further, as electronic devices are downsized, mounting boards are also required to be downsized and high density. For this reason, the power consumption (heat density) per volume of the circuit board is increased, and the necessity for heat radiation countermeasures is increasing.
一方、機器の小型化、機器設計の自由度向上の要求から、フレキシブル基板が多用されるようになってきた。フレキシブル基板は、例えば、絶縁物からなる支持膜と、支持膜に接するように金属で形成された配線層とを含む。フレキシブル基板は硬質プリント基板に対して非常に薄く、同時に質量も小さいため、機器の小型化、軽量化に非常に貢献している。また、回路基板として、強度や機能性向上のために樹脂にガラス繊維を混入した絶縁層を有する基板も用いられている(例えば、特許文献1)。
本発明はこうした状況に鑑みてなされたものであり、その目的とするところは、放熱性の高い素子搭載用基板およびそれを備えた半導体モジュールを実現する技術を提供することにある。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a technology for realizing an element mounting substrate with high heat dissipation and a semiconductor module including the same.
上記課題を解決するために、本発明のある態様の素子搭載用基板は、絶縁性の樹脂で形成されているとともに該樹脂より熱伝導率の高い充填材を含む絶縁層と、絶縁層に設けられている電極と、を備える。充填材は、絶縁層の電極が露出している側と同じ側の表面から露出している露出部を有する。 In order to solve the above problems, an element mounting substrate according to an aspect of the present invention is provided with an insulating layer formed using an insulating resin and containing a filler having a higher thermal conductivity than the resin, and the insulating layer. An electrode. The filler has an exposed portion exposed from the surface on the same side as the side where the electrode of the insulating layer is exposed.
この態様によると、半導体素子を搭載して動作させた場合、半導体素子における発熱を絶縁層の樹脂より熱伝導率の高い充填材を介して放熱することが可能となる。 According to this aspect, when the semiconductor element is mounted and operated, heat generated in the semiconductor element can be radiated through the filler having a higher thermal conductivity than the resin of the insulating layer.
本発明の別の態様は、半導体モジュールである。この半導体モジュールは、半導体素子と、素子搭載用基板と、を備える。露出部は、半導体素子の表面と接触している。 Another embodiment of the present invention is a semiconductor module. This semiconductor module includes a semiconductor element and an element mounting substrate. The exposed portion is in contact with the surface of the semiconductor element.
この態様によると、半導体素子を動作させた場合、半導体素子における発熱を絶縁層の樹脂より熱伝導率の高い充填材を介して放熱することが可能な半導体モジュールを簡易な構成で実現することができる。 According to this aspect, when the semiconductor element is operated, a semiconductor module capable of dissipating heat generated in the semiconductor element through the filler having higher thermal conductivity than the resin of the insulating layer can be realized with a simple configuration. it can.
本発明のさらに別の態様は、素子搭載用基板の製造方法である。この方法は、絶縁性の樹脂で形成されているとともに該樹脂より熱伝導率の高い充填材を含む絶縁層を有する基板を用意する工程と、絶縁層に電極を形成する工程と、絶縁層の電極が露出している側と同じ側の表面を除去し、充填材の一部を露出させる工程と、を含む。 Yet another embodiment of the present invention is a method for manufacturing an element mounting substrate. The method includes the steps of preparing a substrate having an insulating layer formed of an insulating resin and including a filler having a higher thermal conductivity than the resin, forming an electrode on the insulating layer, Removing a surface on the same side as the side where the electrode is exposed, and exposing a part of the filler.
この態様によると、放熱性の高い素子搭載用基板を簡易に製造することができる。 According to this aspect, it is possible to easily manufacture an element mounting substrate with high heat dissipation.
本発明によれば、素子搭載用基板およびそれを備えた半導体モジュールの放熱性を高めることができる。 ADVANTAGE OF THE INVENTION According to this invention, the heat dissipation of an element mounting board | substrate and a semiconductor module provided with the same can be improved.
以下、本発明の実施の形態を図面を参照して説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、以下に述べる構成は例示であり、本発明の範囲を何ら限定するものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. Moreover, the structure described below is an illustration and does not limit the scope of the present invention at all.
(第1の実施の形態)
図1は、第1の実施の形態に係る素子搭載用基板の概略構成を示す断面図である。素子搭載用基板10は、絶縁性の樹脂で形成されている絶縁層12と、絶縁層12に設けられている電極14と、を備える。絶縁層12は、含有されている樹脂の熱伝導率より高い熱伝導率を有する充填材としてガラスクロス16を含んでいる。ガラスクロス16は、繊維の向きが基板の表面に垂直な方向と交差するように配向された繊維状の充填材である。本実施の形態に係る樹脂の熱伝導率は0.2W/m・K、ガラスクロス16の熱伝導率は1.0W/m・K程度である。ガラスクロス16は、絶縁層12の電極14が露出している側と同じ側の表面から露出している露出部16aを有する。
(First embodiment)
FIG. 1 is a cross-sectional view showing a schematic configuration of an element mounting substrate according to the first embodiment. The
そのため、周知の技術により所定の回路が形成されている半導体素子を素子搭載用基板10に搭載して動作させた場合、半導体素子における発熱を樹脂より熱伝導率の高いガラスクロス16を介して放熱することが可能となる。
Therefore, when a semiconductor element in which a predetermined circuit is formed by a known technique is mounted on the
また、素子搭載用基板10は、図1に示す絶縁層12の下面側に配線層18が形成されている。本実施の形態に係る電極14は、絶縁層12を貫通する孔に形成され、配線層18と一端が電気的に接続されているビア導体20を含んでいる。つまり、ビア導体20は、その他端が半導体素子の端子が接続される電極として機能する。
The
絶縁層12の配線層18が形成されていない側のガラスクロス16は、露出部16aの少なくとも一部の高さh1が電極14の高さh2よりも高くなるように構成されていてもよい。ここで、高さとは、絶縁層12の表面と平行な基準面に対して垂直な方向の凹凸の程度としてとらえることができる。これにより、素子搭載用基板10は、半導体素子が搭載され、半導体素子の端子と電極14とが接続された場合、露出部16aが半導体素子と接触する可能性が高くなるため、より放熱性を高めることができる。
The
次に、素子搭載用基板10の製造方法について説明する。図2乃至図4は、第1の実施の形態に係る素子搭載用基板の製造方法を示す工程断面図である。
Next, a method for manufacturing the
はじめに、図2(a)に示すように、絶縁性の樹脂で形成されているとともに該樹脂より熱伝導率の高いガラスクロス16を含む絶縁層12を有する基板22を用意する。絶縁層12は、その一方の面に第1の導体膜24が形成されているとともに他方の面に第2の導体膜26が形成されている。
First, as shown in FIG. 2A, a
次に、図2(b)に示すように、第2の導体膜26側からレーザを照射して第1の導体膜24が露出するまで絶縁層12の一部を除去し、開口部28を形成する。ここで、レーザ照射には、例えば、炭酸ガスレーザを用いることができる。レーザ照射は、エネルギー密度の高いビームによって任意の深さまで掘る第1の照射条件と、エネルギー密度の低いビームでビア側壁の形状を整える第2の照射条件の二段階で行われる。これにより、絶縁層12の表面から第1の導体膜24に近づくにつれて径が縮小するテーパ形状の側壁を有する直径80〜100μm程度の開口部28をビアとして形成することができる。
Next, as shown in FIG. 2B, a part of the
次に、図3(a)に示すように、無電解めっき法および電解めっき法を用いて開口部28の内面上に銅を約20μmの厚さでめっきする。この結果、開口部28の内部にビア導体30が形成され、ビアを介して第1の導体膜24と第2の導体膜26とが導通される。その後、図3(b)に示すように、公知の方法により第2の導体膜26を所定のパターンにエッチングして配線層18を形成する。
Next, as shown in FIG. 3A, copper is plated on the inner surface of the opening 28 to a thickness of about 20 μm using an electroless plating method and an electrolytic plating method. As a result, the
次に、図4(a)に示すように、第1の導体膜24を剥離し、更にビア導体30の一部をエッチングにより除去する。これにより、絶縁層12に電極14が形成される。その後、図4(b)に示すように、絶縁層12の、電極14が露出している側と同じ側の表面の樹脂を溶解、除去し、ガラスクロス16の一部を露出させ、素子搭載用基板10が製造される。このように、本実施の形態によれば、放熱性の高い素子搭載用基板10を簡易に製造することができる。また、本実施の形態では、ビア導体30の一部を除去して電極を形成しているので、露出部16aの高さが電極14の高さよりも高くなる素子搭載用基板を簡便に製造することができる。
Next, as shown in FIG. 4A, the
図5は、第1の実施の形態に係る半導体モジュールの製造方法を示す工程断面図である。はじめに、図5(a)に示すように、LSIやIC等の半導体素子32を素子搭載用基板10に搭載する。このとき、半導体素子32の端子34と素子搭載用基板10の電極14とは圧着による金属接合により接続される。圧着の際の圧力は、例えば、1.5MPa程度である。また、本実施の形態では、端子34と電極14の材質は同じ銅を用いているが、例えば、銅の表面に金をめっきし、金同士を圧着して接合してもよい。
FIG. 5 is a process sectional view showing the method for manufacturing the semiconductor module according to the first embodiment. First, as shown in FIG. 5A, a
その後、図5(b)に示すように、配線層18をソルダーレジスト層36により覆う。ソルダーレジスト層36は、配線層18の保護膜として機能し、エポキシ樹脂などを用いることができる。そして、はんだ印刷法を用いて、ソルダーレジスト層36の開口部から露出する部分の配線層18に対して外部接続端子として機能するはんだバンプ38を形成し、半導体モジュール100が完成する。
Thereafter, as shown in FIG. 5B, the
半導体モジュール100は、図5(b)に示すように、ガラスクロス16の露出部16aが、半導体素子32の端子34側の表面と接触している。このように、本実施の形態に係る半導体モジュール100は、半導体素子32における発熱を絶縁層12の樹脂より熱伝導率の高いガラスクロス16を介して放熱することが可能である。
In the
(第2の実施の形態)
第1の実施の形態に係る半導体モジュール100は、端子34と電極14との接続を金属接合により直接行っていたが、本実施の形態に係る半導体モジュールは、端子34と電極14との接合をはんだを介して行っている。以下、第1の実施の形態と異なる点を中心に説明する。
(Second Embodiment)
In the
図6および図7は、第2の実施の形態に係る素子搭載用基板の製造方法の工程断面図である。本実施の形態に係る素子搭載用基板は、図2に示す工程と同様にレーザで開口部28が形成された基板22を用いて製造される。
6 and 7 are process cross-sectional views of a method for manufacturing an element mounting substrate according to the second embodiment. The element mounting substrate according to the present embodiment is manufactured using the
図6(a)に示すように、本実施の形態に係る素子搭載用基板の製造方法によれば、無電解めっき法および電解めっき法を用いて開口部28をすべて銅で充填する。この結果、開口部28の内部にビア導体42が形成され、ビアを介して第1の導体膜24と第2の導体膜26とが導通される。その後、図6(b)に示すように、公知の方法により第2の導体膜26を所定のパターンにエッチングして配線層18を形成する。
As shown in FIG. 6A, according to the element mounting substrate manufacturing method of the present embodiment, all
次に、図7(a)に示すように、第1の導体膜24を剥離し、更にビア導体42の一部をエッチングにより除去する。これにより、絶縁層12に電極14が形成される。この際、ビア導体42は開口部28全体に充填されているため、除去されるビア導体42のエッチング量が多くなっても、ビア導体42に貫通孔ができることを防止することができる。
Next, as shown in FIG. 7A, the
また、ビア導体42のエッチング量が多くなることで、絶縁層12より凹んでいる側のビア導体42の表面と絶縁層12の表面との段差が大きくなる。そのため、図7(b)に示すように、絶縁層12の、電極14が露出している側と同じ側の表面の樹脂を溶解し除去した場合、ガラスクロス16の露出部16aが多くなり、露出部16aの高さh3と電極14の高さh4との差が大きくなる。このように、本実施の形態によれば、放熱性の更に高い素子搭載用基板40を簡易に製造することができる。また、本実施の形態では、ビア導体42の一部を除去して電極を形成しているので、露出部16aの高さが電極14の高さよりも高くなる素子搭載用基板を簡便に製造することができる。
Further, as the etching amount of the via
図8は、第2の実施の形態に係る半導体モジュールの製造方法を示す工程断面図である。はじめに、図8(a)に示すように、LSIやIC等の半導体素子32を素子搭載用基板40に搭載する。このとき、半導体素子32の端子34と素子搭載用基板10の電極14とは、はんだ44を介して接続される。素子搭載用基板40は、前述のように、露出部16aの高さh3と電極14の高さh4との差が、第1の実施の形態の素子搭載用基板10の場合よりも大きい。そのため、厚みのあるはんだ44を用いた半導体モジュールの製造が可能となり、製造工程の自由度が高まる。
FIG. 8 is a process cross-sectional view illustrating the method for manufacturing the semiconductor module according to the second embodiment. First, as shown in FIG. 8A, a
その後、図8(b)に示すように、配線層18をソルダーレジスト層36により覆う。ソルダーレジスト層36は、配線層18の保護膜として機能し、エポキシ樹脂などを用いることができる。そして、はんだ印刷法を用いて、ソルダーレジスト層36の開口部から露出する部分の配線層18に対して外部接続端子として機能するはんだバンプ38を形成し、半導体モジュール200が完成する。
Thereafter, as shown in FIG. 8B, the
半導体モジュール200は、図8(b)に示すように、ガラスクロス16の露出部16aが、半導体素子32の端子34側の表面と接触している。このように、本実施の形態に係る半導体モジュール200は、半導体素子32における発熱を絶縁層12の樹脂より熱伝導率の高いガラスクロス16を介して放熱することが可能である。
In the
(第3の実施の形態)
上述の各半導体モジュールでは、半導体素子の端子が表面より突出するように設けられていたが、本実施の形態では、半導体素子の端子が表面より凹んだ箇所に設けられている場合について説明する。
(Third embodiment)
In each of the semiconductor modules described above, the terminal of the semiconductor element is provided so as to protrude from the surface. However, in this embodiment, the case where the terminal of the semiconductor element is provided at a location recessed from the surface will be described.
図9は、第3の実施の形態に係る素子搭載用基板の製造方法の工程断面図である。本実施の形態に係る素子搭載用基板は、図3に示す工程で配線層18が形成された基板22を用いて製造される。
FIG. 9 is a process cross-sectional view of the element mounting substrate manufacturing method according to the third embodiment. The element mounting substrate according to the present embodiment is manufactured using the
本実施の形態に係る素子搭載用基板の製造方法によれば、図9(a)に示すように、第1の導体膜24の一部をエッチングにより除去し、その他の部分を電極14として機能する配線層として残しておく。これにより、ビア導体30の一部を除去する工程を必要とせずに、絶縁層12に配線層を含んだ電極14が形成される。その後、図9(b)に示すように、絶縁層12の、電極14が露出している側と同じ側であって第1の導体膜24が除去されている表面の樹脂を溶解、除去し、ガラスクロス16の一部を露出させ素子搭載用基板50が製造される。このように、本実施の形態によれば、放熱性の高い素子搭載用基板50を簡易に製造することができる。
According to the method for manufacturing an element mounting substrate according to the present embodiment, as shown in FIG. 9A, a part of the
また、本実施の形態では、第1の導体膜24の一部を残して電極14として用いるため、露出部16aの高さが電極14の高さよりも低くなる素子搭載用基板を簡便に製造することができる。
In the present embodiment, since a part of the
図10は、第3の実施の形態に係る半導体モジュールの製造方法を示す工程断面図である。はじめに、図10(a)に示すように、LSIやIC等の半導体素子52を素子搭載用基板50に搭載する。このとき、半導体素子52の端子54は、半導体素子52の表面より凹んだ箇所に設けられている。そのため、電極14が露出部16aより突出している素子搭載用基板50に半導体素子52を搭載しても、露出部16aが半導体素子52の表面に接触することが可能となる。
FIG. 10 is a process cross-sectional view illustrating the method of manufacturing the semiconductor module according to the third embodiment. First, as shown in FIG. 10A, a
つまり、搭載される半導体素子52の端子54が表面より凹んだ箇所に設けられている場合、ビア導体30の一部を除去して電極14を形成しなくても、半導体素子52の端子54が設けられている側の面と露出部16aとが接することが可能なため、工程を簡略化することができる。
That is, when the terminal 54 of the
その後、図10(b)に示すように、配線層18をソルダーレジスト層36により覆う。ソルダーレジスト層36は、配線層18の保護膜として機能し、エポキシ樹脂などを用いることができる。そして、はんだ印刷法を用いて、ソルダーレジスト層36の開口部から露出する部分の配線層18に対して外部接続端子として機能するはんだバンプ38を形成し、半導体モジュール300が完成する。
Thereafter, as shown in FIG. 10B, the
半導体モジュール300は、図10(b)に示すように、ガラスクロス16の露出部16aが、半導体素子32の端子34側の表面と接触している。このように、本実施の形態に係る半導体モジュール300は、半導体素子52における発熱を絶縁層12の樹脂より熱伝導率の高いガラスクロス16を介して放熱することが可能である。
In the
以上、本発明を上述の各実施の形態を参照して説明したが、これは例示であり、本発明は上述の各実施の形態に限定されるものではなく、各実施の形態の構成を適宜組み合わせたものや置換したものについても本発明に含まれるものである。また、当業者の知識に基づいて各種の設計変更等の変形を各実施の形態に対して加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうる。 The present invention has been described with reference to each of the above-described embodiments. However, this is an exemplification, and the present invention is not limited to each of the above-described embodiments, and the configuration of each embodiment is appropriately set. Combinations and substitutions are also included in the present invention. Various modifications such as design changes can be added to each embodiment based on the knowledge of those skilled in the art, and the embodiments to which such modifications are added are also included in the scope of the present invention. sell.
10 素子搭載用基板、 12 絶縁層、 14 電極、 16 ガラスクロス、 16a 露出部、 18 配線層、 20 ビア導体、 22 基板、 24 第1の導体膜、 26 第2の導体膜、 28 開口部、 30 ビア導体、 32 半導体素子、 34 端子、 36 ソルダーレジスト層、 38 はんだバンプ、 40 素子搭載用基板、 42 ビア導体、 44 はんだ、 50 素子搭載用基板、 52 半導体素子、 54 端子、 100 半導体モジュール。 10 element mounting substrate, 12 insulating layer, 14 electrodes, 16 glass cloth, 16a exposed portion, 18 wiring layer, 20 via conductor, 22 substrate, 24 first conductor film, 26 second conductor film, 28 opening, 30 via conductor, 32 semiconductor element, 34 terminal, 36 solder resist layer, 38 solder bump, 40 element mounting substrate, 42 via conductor, 44 solder, 50 element mounting substrate, 52 semiconductor element, 54 terminal, 100 semiconductor module.
Claims (10)
前記絶縁層に設けられている電極と、を備え、
前記充填材は、前記絶縁層の前記電極が露出している側と同じ側の表面から露出している露出部を有することを特徴とする素子搭載用基板。 An insulating layer formed of an insulating resin and including a filler having a higher thermal conductivity than the resin;
An electrode provided on the insulating layer,
The element mounting substrate, wherein the filler has an exposed portion exposed from a surface on the same side as the side where the electrode of the insulating layer is exposed.
前記電極は、前記配線層と電気的に接続されているビア導体を含むことを特徴とする請求項1に記載の素子搭載用基板。 A wiring layer formed on one surface of the insulating layer;
The element mounting substrate according to claim 1, wherein the electrode includes a via conductor electrically connected to the wiring layer.
前記絶縁層の他方の面上に形成されている第2の配線層と、
前記絶縁層を貫通し、前記第1の配線層と前記第2の配線層との間を電気的に接続するビア導体と、を備え、
前記電極は、前記第1の配線層の一部を含むことを特徴とする請求項1に記載の素子搭載用基板。 A first wiring layer formed on one surface of the insulating layer so as to be electrically connected to a semiconductor element;
A second wiring layer formed on the other surface of the insulating layer;
A via conductor that penetrates through the insulating layer and electrically connects the first wiring layer and the second wiring layer,
The element mounting substrate according to claim 1, wherein the electrode includes a part of the first wiring layer.
請求項1乃至5のいずれかに記載の素子搭載用基板と、を備え、
前記露出部は、前記半導体素子の表面と接触していることを特徴とする半導体モジュール。 A semiconductor element;
An element mounting substrate according to any one of claims 1 to 5,
The exposed module is in contact with the surface of the semiconductor element.
前記絶縁層に電極を形成する工程と、
前記電極が露出している側と同じ側の前記絶縁層の表面を除去し、充填材の一部を露出させる工程と、
を含むことを特徴とする素子搭載用基板の製造方法。 Preparing a substrate having an insulating layer formed of an insulating resin and including a filler having a higher thermal conductivity than the resin;
Forming an electrode on the insulating layer;
Removing the surface of the insulating layer on the same side as the side where the electrode is exposed, exposing a part of the filler;
A method for manufacturing an element mounting board, comprising:
一方の面に第1の導体膜が形成されているとともに他方の面に第2の導体膜が形成されている前記絶縁層にビアを形成する工程と、
前記ビアを介して前記第1の導体膜と前記第2の導体膜とを導通させるビア導体を形成する工程と、
前記第1の導体膜の少なくとも一部を除去する工程と、
を有し、
充填材の一部を露出させる工程は、前記第1の導体膜が除去されている前記絶縁層の表面を除去することを特徴とする請求項7に記載の素子搭載用基板の製造方法。 The step of forming the electrode includes:
Forming a via in the insulating layer having a first conductor film formed on one surface and a second conductor film formed on the other surface;
Forming a via conductor that electrically connects the first conductor film and the second conductor film through the via;
Removing at least a portion of the first conductor film;
Have
8. The method for manufacturing a device mounting board according to claim 7, wherein the step of exposing a part of the filler removes the surface of the insulating layer from which the first conductor film is removed.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007254714A JP5442192B2 (en) | 2007-09-28 | 2007-09-28 | Device mounting substrate, semiconductor module, and device mounting substrate manufacturing method |
PCT/JP2008/002186 WO2009022461A1 (en) | 2007-08-10 | 2008-08-08 | Circuit device, circuit device manufacturing method and portable device |
US12/673,409 US8258620B2 (en) | 2007-08-10 | 2008-08-08 | Circuit device, method of manufacturing the circuit device, device mounting board and semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007254714A JP5442192B2 (en) | 2007-09-28 | 2007-09-28 | Device mounting substrate, semiconductor module, and device mounting substrate manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009088169A true JP2009088169A (en) | 2009-04-23 |
JP5442192B2 JP5442192B2 (en) | 2014-03-12 |
Family
ID=40661221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007254714A Expired - Fee Related JP5442192B2 (en) | 2007-08-10 | 2007-09-28 | Device mounting substrate, semiconductor module, and device mounting substrate manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5442192B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009135452A (en) * | 2007-10-31 | 2009-06-18 | Sanyo Electric Co Ltd | Device mounting board, semiconductor module, and mobile device |
US9198290B2 (en) | 2011-09-15 | 2015-11-24 | Shinko Electric Industries Co., Ltd. | Wiring substrate, method of manufacturing the same, and semiconductor device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0574975A (en) * | 1991-09-17 | 1993-03-26 | Denki Kagaku Kogyo Kk | Matrix circuit substrate with connecting component |
JPH0964538A (en) * | 1995-08-23 | 1997-03-07 | Toppan Printing Co Ltd | Production of printed wiring board |
JP2003133730A (en) * | 2001-10-26 | 2003-05-09 | Matsushita Electric Works Ltd | Sheet material for manufacturing wiring board and multi-layer board |
JP2007027706A (en) * | 2005-06-17 | 2007-02-01 | Nec Corp | Wiring board, manufacturing method therefor and semiconductor package |
JP2007158193A (en) * | 2005-12-07 | 2007-06-21 | Matsushita Electric Ind Co Ltd | Electronic component mounting board, electronic component module, electronic component mounting structure, and manufacturing method of them |
JP2007189216A (en) * | 2005-12-16 | 2007-07-26 | Sumitomo Bakelite Co Ltd | Method of manufacturing multilayer wiring board |
-
2007
- 2007-09-28 JP JP2007254714A patent/JP5442192B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0574975A (en) * | 1991-09-17 | 1993-03-26 | Denki Kagaku Kogyo Kk | Matrix circuit substrate with connecting component |
JPH0964538A (en) * | 1995-08-23 | 1997-03-07 | Toppan Printing Co Ltd | Production of printed wiring board |
JP2003133730A (en) * | 2001-10-26 | 2003-05-09 | Matsushita Electric Works Ltd | Sheet material for manufacturing wiring board and multi-layer board |
JP2007027706A (en) * | 2005-06-17 | 2007-02-01 | Nec Corp | Wiring board, manufacturing method therefor and semiconductor package |
JP2007158193A (en) * | 2005-12-07 | 2007-06-21 | Matsushita Electric Ind Co Ltd | Electronic component mounting board, electronic component module, electronic component mounting structure, and manufacturing method of them |
JP2007189216A (en) * | 2005-12-16 | 2007-07-26 | Sumitomo Bakelite Co Ltd | Method of manufacturing multilayer wiring board |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009135452A (en) * | 2007-10-31 | 2009-06-18 | Sanyo Electric Co Ltd | Device mounting board, semiconductor module, and mobile device |
US9198290B2 (en) | 2011-09-15 | 2015-11-24 | Shinko Electric Industries Co., Ltd. | Wiring substrate, method of manufacturing the same, and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP5442192B2 (en) | 2014-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107112297B (en) | Printed circuit board, semiconductor device, method for manufacturing printed circuit board, and method for manufacturing semiconductor device | |
JP5561460B2 (en) | Wiring board and method for manufacturing wiring board | |
US8319115B2 (en) | Wiring board and manufacturing method thereof | |
JP2007123524A (en) | Substrate with built-in electronic part | |
JP2008160160A (en) | Wiring board and semiconductor device | |
WO2010052942A1 (en) | Wiring board with built-in electronic component and method for manufacturing the wiring board | |
JP2010287742A (en) | Method of manufacturing wiring substrate | |
JP2010021516A (en) | Manufacturing method of electronic-element-incorporated printed circuit board | |
KR100789530B1 (en) | Chip embedded printed circuit board and fabricating method of the same | |
JP2016208007A (en) | Printed circuit board, semiconductor package and method of manufacturing the same | |
KR100976201B1 (en) | Printed circuit board and method for manufacturing the same | |
JP3934104B2 (en) | Method for producing ball grid array substrate | |
KR20150064976A (en) | Printed circuit board and manufacturing method thereof | |
JP2005064446A (en) | Method of manufacturing laminating module | |
JP5599860B2 (en) | Manufacturing method of semiconductor package substrate | |
JP5442192B2 (en) | Device mounting substrate, semiconductor module, and device mounting substrate manufacturing method | |
JP5660462B2 (en) | Printed wiring board | |
JP2010135347A (en) | Wiring substrate, and method for manufacturing the same | |
KR20150065029A (en) | Printed circuit board, manufacturing method thereof and semiconductor package | |
JP2008091377A (en) | Printed wiring board and its manufacturing method | |
JP2010034260A (en) | Wiring substrate, method of manufacturing the same, and mounting structure | |
JP2005129899A (en) | Wiring board and semiconductor device | |
JP5106351B2 (en) | Wiring board and manufacturing method thereof | |
KR100752016B1 (en) | Method for manufacturing printed circuit board | |
KR102494340B1 (en) | Printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5442192 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |