KR100789530B1 - Chip embedded printed circuit board and fabricating method of the same - Google Patents

Chip embedded printed circuit board and fabricating method of the same Download PDF

Info

Publication number
KR100789530B1
KR100789530B1 KR1020060114580A KR20060114580A KR100789530B1 KR 100789530 B1 KR100789530 B1 KR 100789530B1 KR 1020060114580 A KR1020060114580 A KR 1020060114580A KR 20060114580 A KR20060114580 A KR 20060114580A KR 100789530 B1 KR100789530 B1 KR 100789530B1
Authority
KR
South Korea
Prior art keywords
circuit board
insulating layer
printed circuit
chip
component
Prior art date
Application number
KR1020060114580A
Other languages
Korean (ko)
Inventor
김흥규
송광욱
최봉규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060114580A priority Critical patent/KR100789530B1/en
Application granted granted Critical
Publication of KR100789530B1 publication Critical patent/KR100789530B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

A chip embedded printed circuit board and a method for fabricating the same are provided to improve the radiation effect of components by using a metal core and to prevent the printed circuit board from being bent by using the metal core with high intensity. A chip embedded printed circuit board includes a metal core(100), a dielectric layer(108), a circuit pattern(120), and a component(104). The metal core includes a groove inside. The dielectric layer is formed on both sides of the metal core. The circuit pattern is formed on an upper part and a lower part of the dielectric layer. The component includes a bump(106) connected to the circuit pattern mounted at the groove and formed on the upper part of the dielectric layer.

Description

칩 내장형 인쇄회로기판 및 그 제조방법{Chip Embedded Printed Circuit Board and Fabricating Method of the same}Chip Embedded Printed Circuit Board and Fabrication Method of It Same

도 1a 내지 도 1m은 종래기술에 따른 칩 내장형 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.1A to 1M are cross-sectional views illustrating a method of manufacturing a chip embedded printed circuit board according to the prior art.

도 2는 본 발명의 실시 예에 따른 칩 내장형 인쇄회로기판을 나타내는 단면도이다.2 is a cross-sectional view illustrating a chip embedded printed circuit board according to an example embodiment.

도 3a 내지 도 3i는 도 2에 도시된 본 발명의 실시 예에 따른 칩 내장형 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.3A to 3I are cross-sectional views illustrating a method of manufacturing a chip embedded printed circuit board according to an exemplary embodiment of the present invention illustrated in FIG. 2.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

2, 20, 108 : 절연층 4 : 동박2, 20, 108: insulation layer 4: copper foil

6, 102b : 홈 8 : 고분자 물질6, 102b: groove 8: polymer material

10 : 칩 12, 22, 110a, 110b : 비아홀10: chip 12, 22, 110a, 110b: via hole

14 : 도금층 16 : 내층 회로패턴14 plating layer 16 inner circuit pattern

18 : 중심층 24 : 시드층18: center layer 24: seed layer

26, 114 : 레지스트 패턴 100 : 금속 코어26, 114: resist pattern 100: metal core

104 : 부품 106 : 범프104: Part 106: Bump

112 : 무전해 도금층 116 : 전해 도금층112: electroless plating layer 116: electrolytic plating layer

120 : 회로패턴 122 : 솔더 레지스트120: circuit pattern 122: solder resist

본 발명은 칩 내장형 인쇄회로기판 및 그 제조방법에 관한 것으로, 특히 인쇄회로기판의 휨을 방지함과 아울러 방열 효과를 향상 시킬 수 있는 칩 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a chip-embedded printed circuit board and a method for manufacturing the same, and more particularly, to a chip-embedded printed circuit board and a method for manufacturing the same, which can prevent the warpage of the printed circuit board and improve the heat dissipation effect.

최근, 휴대 전화나 디지털 AV기기, IC카드 등 고기능화에 따라 전자 부품의 고기능화, 소형화 요구가 급증하고 있다. 이러한 추세에 대응하고자 패키지의 추세가 기존의 기판 하나에 하나의 칩이 내장되는 형태에서 하나의 기판에 여러 개의 칩을 내장하는 패키지가 등장하게 되었다.In recent years, with the high functionalization of mobile phones, digital AV equipment, IC cards, and the like, the demand for high functionalization and miniaturization of electronic components has increased rapidly. In order to cope with such a trend, the package trend is that one chip is embedded in a single substrate and a package in which several chips are embedded in a single substrate has emerged.

회로가 설계된 반도체칩에 전기적인 연결을 해주고, 외부의 충격에 견디게끔 밀봉 포장해주어 비로소 실생활에서 사용할 수 있게 물리적인 기능과 형상을 갖게 해주는 것이 패키지의 역할이다. 웨이퍼 한 장에는 동일한 전기회로가 인쇄된 칩이 수십 개에서 혹은 수백 개까지 놓일 수 있다. 그러나 칩 자체만으로는 외부로부터 전기를 공급받아 전기 신호를 전달해 주거나 받을 수 없을 뿐만 아니라, 외부의 충격에 쉽게 손상될 수 있기 때문에 기판에 내장되기 전까지 완전한 제품이라고 볼 수 없는 것이다.It is the role of the package to make electrical connections to the semiconductor chip on which the circuit is designed, and to seal the packaging to withstand external shocks so that it has physical functions and shapes for real life. A wafer can contain dozens or even hundreds of chips printed with the same electrical circuit. However, the chip itself cannot receive or transmit electric signals by receiving electricity from the outside, and can be easily damaged by external shocks, so it is not a complete product until it is embedded in the board.

휴대용 전자제품이 소형화하면서 이에 반도체가 내장될 공간은 더욱 줄어들고, 제품은 더욱 다기능화되고 있다. 따라서 단위 체적당 실장효율을 높이기 위해서 패키지는 경박단소화에 부응할 수밖에 없다.As portable electronic products become smaller, space for semiconductors is further reduced, and products are becoming more versatile. Therefore, in order to increase the mounting efficiency per unit volume, the package must meet the light and small size.

이러한 패키지의 경박단소화에 부응하기 위하여 칩을 표면이 아닌 인쇄회로기판 내에 내장하는 방법이 요구되면서 칩 내장(Chip Embedded)을 위한 인쇄회로기판의 다양한 제조방법이 연구되고 있다.In order to meet the thin and light reduction of such a package, a method of embedding a chip in a printed circuit board rather than a surface is required, and various manufacturing methods of a printed circuit board for chip embedded are being studied.

도 1a 내지 도 1m은 종래기술에 따른 칩 내장형 인쇄회로기판의 제조방법을 나타내는 도면이다.1A to 1M illustrate a method of manufacturing a chip embedded printed circuit board according to the related art.

먼저, 도 1a에 도시된 바와 같이 절연층(2)을 개재하여 양면에 박막의 동박(4)이 형성된 동박적층판을 준비한다.First, as shown in FIG. 1A, a copper foil laminated plate having a thin copper foil 4 formed on both surfaces thereof is prepared through an insulating layer 2.

이때, 동박적층판 대신 절연층과 구리층을 원하는 층수만큼 적층한 베이스기판을 사용할 수 있다.At this time, instead of the copper-clad laminate, it is possible to use a base substrate in which an insulating layer and a copper layer are laminated as many as desired layers.

이후, 도 1b에 도시된 바와 같이 드릴링으로 가공하여 칩의 높이보다 깊은 홈(6)을 절연층(2)에 형성한다.Subsequently, as shown in FIG. 1B, drilling is performed to form a groove 6 deeper than the height of the chip in the insulating layer 2.

홈(6)을 형성한 후에는 도 1c에 도시된 바와 같이 홈(6) 바닥에 고분자 물질(8)을 넣고 칩(10)을 삽입한다. 여기서, 고분자 물질(8)은 액상 에폭시 물질로 칩(10)을 원판에 고정시키는 역할을 한다.After the groove 6 is formed, the polymer material 8 is inserted into the bottom of the groove 6 and the chip 10 is inserted as shown in FIG. 1C. Here, the polymer material 8 serves to fix the chip 10 to the disc with a liquid epoxy material.

홈(6)에 칩(10)을 삽입한 후에는 도 1d에 도시된 바와 같이 홈(6)과 칩(10) 사이의 빈 공간에 고분자 물질(8)을 충진한 후 동박(4) 높이와 동일하게 레벨링한 다. After the chip 10 is inserted into the groove 6, the polymer material 8 is filled in the empty space between the groove 6 and the chip 10 as shown in FIG. Level the same.

이후, 도 1e에 도시된 바와 같이 절연층(2)에 비아홀(12)을 형성한다.Thereafter, the via holes 12 are formed in the insulating layer 2 as shown in FIG. 1E.

비아홀(12)을 형성한 후에는 도 1f에 도시된 바와 같이 무전해 동도금 및 전해 동도금 공정을 수행하여 비아홀(12) 내벽과 동박(4) 위에 도금층(14)을 형성한다.After the via hole 12 is formed, an electroless copper plating and an electrolytic copper plating process are performed as shown in FIG. 1F to form the plating layer 14 on the inner wall of the via hole 12 and the copper foil 4.

도금층(14)을 형성한 후에는 도 1g 및 도 1h에 도시된 바와 같이 사진 식각 공정을 이용하여 내층 회로패턴(16)을 형성한다.After the plating layer 14 is formed, the inner circuit patterns 16 are formed using a photolithography process as shown in FIGS. 1G and 1H.

여기서, 사진 식각 공정은 아트워크 필름에 인쇄된 회로패턴을 기판 위에 전사하는 방식이다. 전사하는 방법에는 여러가지 방법이 있으나, 가장 흔히 감광성 드라이 필름을 사용하여 자외선에 의해 아트워크 필름에 인쇄된 회로패턴을 드라이 필름으로 전사하는 방식이 사용된다.Here, the photo etching process is a method of transferring the circuit pattern printed on the artwork film on the substrate. There are various methods for transferring, but most often a method of transferring a circuit pattern printed on an artwork film by ultraviolet light to a dry film using a photosensitive dry film is used.

이때, 회로패턴이 전사된 드라이 필름은 에칭 레지스트로서 역할을 하게 되고, 에칭 처리를 수행하면 에칭 레지스트 패턴이 형성되지 않은 영역의 동박층이 제거되어 내층 회로패턴(16)이 형성된 중심층(18)이 완성되게 된다.At this time, the dry film to which the circuit pattern is transferred serves as an etching resist. When the etching process is performed, the copper foil layer in the region where the etching resist pattern is not formed is removed to form the inner layer circuit pattern 16 having the inner layer circuit pattern 16 thereon. Will be completed.

이후, 도 1i에 도시된 바와 같이 절연층(20)을 중심층(18)의 상부 및 하부에 적층한다.Thereafter, as shown in FIG. 1I, the insulating layer 20 is stacked on the upper and lower portions of the central layer 18.

절연층(20)을 적층한 후에는 도 1j에 도시된 바와 같이 드릴링 가공을 수행하여 비아홀(22)을 형성한다.After stacking the insulating layer 20, as shown in FIG. 1J, the drilling process is performed to form the via holes 22.

비아홀(22)을 형성한 후에는 도 1k에 도시된 바와 같이 무전해 도금 공정을 통해 비아홀(22) 내벽 및 절연층(20) 위에 시드층(24)을 형성한다.After the via hole 22 is formed, the seed layer 24 is formed on the inner wall of the via hole 22 and the insulating layer 20 through an electroless plating process as shown in FIG. 1K.

시드층(24)을 형성한 후에는 도 1l에 도시된 바와 같이 레지스트 패턴(26)을 형성한다.After the seed layer 24 is formed, a resist pattern 26 is formed as shown in FIG. 1L.

여기서, 레지스트 패턴(26)은 외층 회로패턴을 형성하기 위한 것으로 감광성 드라이 필름을 사용하여 자외선에 의해 아트워크 필름에 인쇄된 회로패턴을 기판에 전사하는 방법에 의해 형성된다.Here, the resist pattern 26 is for forming an outer layer circuit pattern, and is formed by a method of transferring a circuit pattern printed on an artwork film by ultraviolet rays to a substrate using a photosensitive dry film.

이후, 1m에 도시된 바와 같이 전해 동도금을 수행하여 도금층을 형성하고, 레지스트 패턴(26)을 제거한 후 오픈된 시드층(24)을 에칭 처리하여 외층 회로패턴(28)을 형성한다.Thereafter, as shown in 1m, electrolytic copper plating is performed to form a plating layer, the resist pattern 26 is removed, and the open seed layer 24 is etched to form an outer layer circuit pattern 28.

그러나, 이와 같은 종래의 칩 내장형 인쇄회로기판 및 그 제조방법은 인쇄회로기판을 얇게 만들 경우 인쇄회로기판이 휘어지는 문제가 발생하게 된다.However, such a conventional chip embedded printed circuit board and a method of manufacturing the same may cause the printed circuit board to bend when the printed circuit board is made thin.

다시 말해, 인쇄회로기판의 두께가 줄어들게 되면 경화된 절연층의 두께 또한 줄어들기 때문에 절연층의 강도가 약해져 인쇄회로기판이 휘어지는 문제가 있다.In other words, when the thickness of the printed circuit board is reduced, the thickness of the cured insulating layer is also reduced, so that the strength of the insulating layer is weakened, thereby causing the printed circuit board to bend.

또한, 종래의 칩 내장형 인쇄회로기판은 인쇄회로기판 내부에 실장 된 칩으로부터 발생 되는 열이 외부로 방출되지 못하는 문제가 발생하게 된다.In addition, the conventional chip-embedded printed circuit board is a problem that the heat generated from the chip mounted in the printed circuit board is not emitted to the outside.

따라서, 본 발명은 인쇄회로기판의 휨을 방지함과 아울러 방열 효과를 향상 시킬 수 있는 칩 내장형 인쇄회로기판 및 그 제조방법을 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a chip-embedded printed circuit board and a method of manufacturing the same, which can prevent warpage of a printed circuit board and improve heat dissipation effects.

상기 목적을 달성하기 위하여, 본 발명의 일 실시 예에 따른 칩 내장형 인쇄회로기판은 내부에 홈이 형성된 금속 코어; 상기 금속 코어의 양면에 형성된 절연층; 상기 절연층의 상부 및 하부에 형성된 회로패턴; 및 상기 홈에 실장 되고 상기 절연층의 상부에 형성된 회로패턴과 접속되는 범프가 형성된 부품을 포함하는 것을 특징으로 한다.In order to achieve the above object, a chip embedded printed circuit board according to an embodiment of the present invention is a metal core with a groove formed therein; Insulating layers formed on both surfaces of the metal core; Circuit patterns formed on and under the insulating layer; And a bump-mounted part mounted in the groove and connected to a circuit pattern formed on the insulating layer.

본 발명의 실시 예에 따른 칩 내장형 인쇄회로기판의 제조방법은 (a) 금속 코어에 홈을 형성하는 단계; (b) 상기 홈에 범프가 형성된 부품을 실장 하는 단계; (c) 상기 부품이 실장 된 금속 코어의 양면에 절연층을 적층하는 단계; (d) 상기 절연층에 상기 절연층 및 금속 코어를 관통하는 관통홀 및 상기 범프의 표면을 노출시키기 위한 블라인드 비아홀을 형성하는 단계; 및 (e) 상기 절연층의 상부 및 하부에 회로패턴을 형성하여 상기 절연층 상부의 회로패턴과 상기 범프를 전기적으로 접속시키는 단계를 포함하는 것을 특징으로 한다.In accordance with another aspect of the present invention, a method of manufacturing a chip embedded printed circuit board includes: (a) forming a groove in a metal core; (b) mounting a part having a bump formed in the groove; (c) laminating insulating layers on both sides of the metal core on which the component is mounted; (d) forming a through hole through the insulating layer and the metal core and a blind via hole for exposing a surface of the bump in the insulating layer; And (e) forming circuit patterns on the upper and lower portions of the insulating layer to electrically connect the circuit patterns on the insulating layer and the bumps.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시 예에 따른 칩 내장형 인쇄회로기판을 나타내는 단면도이다.2 is a cross-sectional view illustrating a chip embedded printed circuit board according to an example embodiment.

도 2를 참조하면, 본 발명의 실시 예에 따른 칩 내장형 인쇄회로기판은 중심층에 형성된 금속 코어(100), 금속 코어(100) 내부에 실장 된 부품(104), 금속 코 어(100)의 양면에 적층 된 절연층(108)과 절연층(108)의 상부 및 하부에 각각 형성된 회로패턴(120)을 포함한다.Referring to FIG. 2, a chip embedded printed circuit board according to an exemplary embodiment may include a metal core 100 formed in a center layer, a component 104 mounted inside the metal core 100, and a metal core 100. It includes an insulating layer 108 and circuit patterns 120 formed on the upper and lower portions of the insulating layer 108 stacked on both surfaces.

금속 코어(100)는 그 내부에 형성된 캐비티 즉, 홈(102a)에 실장 된 부품(104)으로부터 발생 되는 열을 외부로 방출시키는 역할을 한다. 이를 위해, 금속 코어(100)는 구리(Cu) 또는 알루미늄(Al) 등의 금속 재료가 사용된다. 이에 따라, 칩 내장형 인쇄회로기판은 금속 코어(100)에 의해 강도가 강해지게 되어 휨 발생을 방지할 수 있게 된다.The metal core 100 releases heat generated from the cavity 104 formed therein, that is, the component 104 mounted in the groove 102a to the outside. For this purpose, the metal core 100 is made of a metal material such as copper (Cu) or aluminum (Al). Accordingly, the chip-embedded printed circuit board is strengthened by the metal core 100, thereby preventing warpage.

부품(104)은 금속 코어(100)에 형성된 홈(102a) 내부에 실장 되고, 베어(bare) IC 칩, 수동소자, 임의의 모듈로 패키지 된 부품 및 여러 가지 부품이 패키지 된 모듈 기판 중 어느 하나가 사용된다. 이러한, 부품(104)은 접착제(도시하지 않음)에 의해 홈(102a) 내부에 실장 되어 고정된다.The component 104 is mounted in a groove 102a formed in the metal core 100, and may be any one of a bare IC chip, a passive element, an arbitrary packaged component, and a module substrate on which various components are packaged. Is used. The component 104 is mounted inside the groove 102a by an adhesive (not shown) and fixed.

여기서, 홈(102a)은 부품(104)의 너비와 동일하거나 더 큰 너비를 갖도록 형성되고, 그 높이는 부품(104)의 높이와 상관없이 형성된다. 즉, 부품(104)의 높이와 동일하거나 더 크게 형성될 수 있고, 더 작게 형성될 수도 있다.Here, the groove 102a is formed to have a width equal to or greater than the width of the component 104, the height of which is formed irrespective of the height of the component 104. That is, it may be formed equal to or greater than the height of the component 104, or may be formed smaller.

절연층(108)은 금속 코어(100)의 양면에 적층 되어 절연층(108)의 상부 또는 하부에 형성되는 회로패턴(120)을 절연시키는 역할을 한다. 이러한, 절연층(108)에는 절연층(108)의 상부 및 하부에 형성된 회로패턴(120)을 전기적으로 연결하기 위한 관통홀과 상부 회로패턴과 범프(106)를 전기적으로 연결하기 위한 블라인드 비아홀이 형성된다.The insulating layer 108 is stacked on both sides of the metal core 100 to insulate the circuit pattern 120 formed on the upper or lower portion of the insulating layer 108. The insulating layer 108 includes a through hole for electrically connecting the circuit patterns 120 formed on the upper and lower portions of the insulating layer 108, and a blind via hole for electrically connecting the upper circuit pattern and the bump 106. Is formed.

이와 같은 절연층(108)은 RCC(Resin Coated Copper foil), TSR(Thermal Cure Resin), FR-4 및 ABF(Ajinomoto Build-up Film) 중 어느 하나가 사용된다.The insulating layer 108 is any one of Resin Coated Copper foil (RCC), Thermal Curing Resin (TSR), FR-4, and Ajinomoto Build-up Film (ABF).

도 3a 내지 도 3i는 도 2에 도시된 본 발명의 실시 예에 따른 칩 내장형 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.3A to 3I are cross-sectional views illustrating a method of manufacturing a chip embedded printed circuit board according to an exemplary embodiment of the present invention illustrated in FIG. 2.

먼저, 도 3a에 도시된 바와 같이 금속 코어(100)를 준비한다. 이때, 금속 코어(100)는 구리(Cu) 또는 알루미늄(Al) 등과 같은 금속 재료가 사용된다.First, the metal core 100 is prepared as shown in FIG. 3A. At this time, the metal core 100 is made of a metal material such as copper (Cu) or aluminum (Al).

이후, 도 3b에 도시된 바와 같이 금속 코어(100)에 홈(102a)과 홀(102b)을 형성한다. 이때, 홈(102a)은 에칭액에 의한 에칭으로 형성하거나 밀링머신에 의한 절삭 가공으로 형성하고, 홀(102b)은 CNC(Computer Numerical Control) 드릴로 가공하여 형성하게 된다.Thereafter, grooves 102a and holes 102b are formed in the metal core 100 as shown in FIG. 3B. At this time, the groove 102a is formed by etching with an etching solution or by cutting with a milling machine, and the hole 102b is formed by machining with a CNC (Computer Numerical Control) drill.

여기서, 홈(102a)은 금속 코어(100)의 일부분만 파이도록 형성된다.Here, the groove 102a is formed so that only a portion of the metal core 100 is dug.

그리고, 홀(102b)은 이후 공정에서 비아홀이 형성될 때 그 내벽에 절연층이 남도록 형성된다.The hole 102b is formed such that an insulating layer remains on an inner wall thereof when a via hole is formed in a subsequent process.

이후, 도 3c에 도시된 바와 같이 외부 회로패턴과 접속 가능한 범프(106)가 형성된 부품(104)을 홈(102a)에 실장 한다. 이때, 부품(104)은 도 3c에 도시된 바와 같이 범프(106)가 위쪽을 향하도록 홈(102a)에 실장 된다. 또한, 부품(104)은 홈(102a)에 실장 될 때 접착제(도시하지 않음)에 의해 홈(102a) 내부에 고정되게 된다. 다시 말해, 부품(104) 실장 시 부품(104)의 하부에 접착제를 부착한 후 홈(102a)에 부품(104)을 실장 함으로써 부품(104)을 홈(102a) 내부에 고정시키게 된다.Thereafter, as shown in FIG. 3C, the part 104 having the bumps 106 connectable to the external circuit pattern is mounted in the groove 102a. At this time, the component 104 is mounted in the groove 102a with the bump 106 facing upward as shown in FIG. 3C. In addition, the component 104 is fixed inside the groove 102a by an adhesive (not shown) when it is mounted in the groove 102a. In other words, when the component 104 is mounted, the component 104 is fixed inside the groove 102a by attaching an adhesive to the lower part of the component 104 and then mounting the component 104 in the groove 102a.

홈(102a)에 부품(104)을 실장 한 후에는 도 3d에 도시된 바와 같이 금속 코 어(100)의 양면에 절연층(108)을 적층한다. 이때, 절연층(108)은 금속 코어(100)의 양면에 절연층(108)을 각각 올린 후 프레스로 가열, 가압하여 금속 코어(100)의 양면에 적층하거나, 금속 코어(100)의 상부 또는 하부에 절연물질을 코팅하여 경화시킨 후 하부 또는 상부에 절연물질을 코팅하여 경화시켜 금속 코어(100)의 양면에 적층한다.After mounting the component 104 in the groove 102a, the insulating layer 108 is laminated on both sides of the metal core 100 as shown in FIG. 3D. At this time, the insulating layer 108 is laminated on both sides of the metal core 100 by pressing and heating and pressing the insulating layer 108 on both sides of the metal core 100, or by pressing, or on top of the metal core 100 or After curing by coating an insulating material on the bottom, and coating and curing an insulating material on the bottom or top to be laminated on both sides of the metal core 100.

이러한, 절연층(108)은 RCC(Resin Coated Copper foil), FR-4 및 ABF(Ajinomoto Build-up Film) 중 어느 하나가 사용된다.The insulating layer 108 is one of Resin Coated Copper foil (RCC), FR-4, and Ajinomoto Build-up Film (ABF).

이후, 도 3e에 도시된 바와 같이 드릴링 공정으로 비아홀(110a, 110b)을 형성한다. 이때, 비아홀(110a, 110b)은 기계적 드릴링을 이용하여 절연층(108) 및 금속 코어(100)를 관통하는 관통홀(110b)로 형성되거나 YAG(Yttrium Aluminum Garnet) 레이저나 CO2 레이저 등의 레이저 드릴을 이용하여 범프(106)의 표면이 노출되도록 블라인드 비아홀(110a)로 형성된다.Thereafter, via holes 110a and 110b are formed by a drilling process as illustrated in FIG. 3E. In this case, the via holes 110a and 110b are formed as through holes 110b penetrating through the insulating layer 108 and the metal core 100 using mechanical drilling, or lasers such as YAG (Yttrium Aluminum Garnet) lasers or CO 2 lasers. The blind via hole 110a is formed to expose the surface of the bump 106 using a drill.

비아홀(110a, 110b)을 형성한 후에는 무전해 도금 공정을 통해 도 3f에 도시된 바와 같이 비아홀(110a, 110b) 내벽 및 절연층(108) 위에 시드층인 무전해 도금층(112)을 형성한다.After the via holes 110a and 110b are formed, an electroless plating layer 112 as a seed layer is formed on the inner walls of the via holes 110a and 110b and the insulating layer 108 as shown in FIG. 3F through an electroless plating process. .

이때, 고밀도의 미세 회로패턴을 형성하기 위해 시드층인 무전해 도금층(112)의 두께는 낮게 형성하면서 비아홀(110a, 110b) 내벽에 무전해 도금층(112)이 균일하게 분포되도록 한다.At this time, in order to form a high-density microcircuit pattern, the thickness of the electroless plating layer 112 as the seed layer is low, and the electroless plating layer 112 is uniformly distributed on the inner walls of the via holes 110a and 110b.

이러한, 무전해 도금은 구리가 많이 사용되나 니켈이나 주석 등의 무전해 도 금이 가능한 금속물질은 모두 사용 가능하다.In the electroless plating, copper is used a lot, but any metal material capable of electroless plating such as nickel or tin may be used.

무전해 도금층(112)을 형성한 후에는 도 3g에 도시된 바와 같이 무전해 도금층(112) 위에 레지스트 패턴(114)을 형성한다.After the electroless plating layer 112 is formed, a resist pattern 114 is formed on the electroless plating layer 112 as shown in FIG. 3G.

이때, 레지스트 패턴(114)은 회로패턴을 형성하기 위한 것으로 감광성의 드라이 필름을 사용하여 자외선에 의해 아트워크 필름에 인쇄된 회로패턴을 기판에 전사하는 방식을 많이 사용한다.In this case, the resist pattern 114 is used to form a circuit pattern, and a method of transferring a circuit pattern printed on an artwork film by ultraviolet rays to a substrate using a photosensitive dry film is often used.

레지스트 패턴(114)을 형성한 후에는 도 3h에 도시된 바와 같이 전해 도금 공정을 통해 무전해 도금층(112) 위에 전해 도금층(116)을 형성한다. 이때, 전해 도금층(116)은 무전해 도금층(112)이 노출된 부분에만 형성되게 된다.After the resist pattern 114 is formed, an electroplating layer 116 is formed on the electroless plating layer 112 through an electroplating process as shown in FIG. 3H. At this time, the electroplating layer 116 is formed only in the portion where the electroless plating layer 112 is exposed.

전해 도금층(116)을 형성한 후에는 레지스트 패턴(114)을 제거한 후 에칭액으로 레지스트 패턴(114)이 제거된 부분의 무전해 도금층(112)을 에칭하여 회로패턴(120)을 형성한다.After the electroplating layer 116 is formed, the resist pattern 114 is removed, and then the circuit pattern 120 is formed by etching the electroless plating layer 112 of the portion where the resist pattern 114 is removed with an etchant.

이후, 도 3i에 도시된 바와 같이 회로패턴(120) 위에 솔더 레지스트(122)를 도포한다.Thereafter, a solder resist 122 is coated on the circuit pattern 120 as shown in FIG. 3I.

여기서, 솔더 레지스트(122)는 "인쇄회로기판의 회로패턴을 덮어 부품의 실장 시 이루어지는 납땜에 의해 원하지 않는 접속을 방지하는 피막"을 의미하며, 인쇄회로기판의 회로패턴을 보호하는 보호재 및 회로 간 절연성을 부여하는 역할을 한다.Here, the solder resist 122 refers to a "coat which covers the circuit pattern of the printed circuit board and prevents unwanted connection by soldering when the component is mounted", and the protection material and the circuit which protect the circuit pattern of the printed circuit board. It serves to provide insulation.

이후, 솔더 레지스트 패턴이 형성된 아트워크 필름을 솔더 레지스트(122) 위에 밀착시킨 후 노광 및 현상 공정을 통해 외부단자 예를 들면, 와이어 본딩 패드 및 솔더볼 패드로 사용되는 회로패턴(120)이 노출되도록 개구부를 형성한다.Subsequently, the artwork film having the solder resist pattern formed thereon is brought into close contact with the solder resist 122, and then an opening is formed to expose the circuit pattern 120 used as an external terminal such as a wire bonding pad and a solder ball pad through an exposure and development process. To form.

개구부를 형성한 후에는 노출된 회로패턴(120) 위에 금도금층(도시하지 않음)을 형성한다. 이때, 회로패턴(120)과 금도금층과의 접착성을 높이기 위해 회로패턴(120) 위에 니켈을 얇게 도금한 후 금도금층을 형성하게 된다.After the opening is formed, a gold plating layer (not shown) is formed on the exposed circuit pattern 120. In this case, in order to increase the adhesion between the circuit pattern 120 and the gold plated layer, a thin plate of nickel is formed on the circuit pattern 120 and then a gold plated layer is formed.

여기서는 관통홀(110b) 내부에 솔더 레지스트(122)를 충진하였으나, 솔더 레제스트(122) 대신 도전성 페이스트를 충진할 수 있다. Here, although the solder resist 122 is filled in the through hole 110b, a conductive paste may be filled instead of the solder resist 122.

이를 위해, 회로패턴(120)을 형성한 후 관통홀(110b)에 도전성 페이스트를 충진하고, 연마기로 관통홀(110b) 주변에 회로패턴(120)보다 높게 도포된 도전성 페이스트를 제거한 후 솔더 레지스트(122)를 도포하여 도 3i에 도시된 공정을 수행할 수 있다.To this end, after the circuit pattern 120 is formed, the conductive paste is filled in the through holes 110b, and the conductive paste applied higher than the circuit patterns 120 is removed around the through holes 110b by a polishing machine. 122) may be applied to perform the process shown in FIG. 3I.

이와 같이 본 발명의 실시 예에 따른 칩 내장형 인쇄회로기판 및 그 제조방법은 금속 코어(100)를 사용함으로써 부품(104)으로부터 발생 되는 열을 외부로 효율적으로 방출할 수 있을 뿐만 아니라 인쇄회로기판의 두께를 줄이더라도 강도가 높은 금속 코어(100)에 의해 인쇄회로기판의 휨을 방지할 수 있게 된다.As described above, the chip embedded printed circuit board and the method of manufacturing the same according to an exemplary embodiment of the present invention may not only efficiently release heat generated from the component 104 to the outside by using the metal core 100, but also Even if the thickness is reduced, the bending of the printed circuit board can be prevented by the metal core 100 having high strength.

또한, 본 발명의 실시 예에 따른 칩 내장형 인쇄회로기판 및 그 제조방법은 금속 코어(100) 내부에 부품(104)을 삽입함으로써 인쇄회로기판의 두께를 줄일 수 있게 된다.In addition, the chip embedded printed circuit board and the method of manufacturing the same according to an embodiment of the present invention may reduce the thickness of the printed circuit board by inserting the component 104 into the metal core 100.

상술한 바와 같이, 본 발명은 금속 코어의 사용으로 부품의 방열 효과를 향 상시킬 수 있을 뿐만 아니라 강도가 높은 금속 코어의 사용으로 인쇄회로기판의 휨을 방지할 수 있다.As described above, the present invention not only improves the heat dissipation effect of the components by using the metal core, but also prevents the bending of the printed circuit board by using the high-strength metal core.

또한, 본 발명은 금속 코어 내부에 부품을 삽입함으로써 인쇄회로기판의 두께를 줄일 수 있다.In addition, the present invention can reduce the thickness of the printed circuit board by inserting a component inside the metal core.

여기서, 상술한 본 발명에서는 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경할 수 있음을 이해할 수 있을 것이다. Herein, the present invention described above has been described with reference to preferred embodiments, but those skilled in the art can variously modify the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. It will be appreciated that this can be changed.

Claims (13)

내부에 홈이 형성된 금속 코어;A metal core having a groove formed therein; 상기 금속 코어의 양면에 형성된 절연층;Insulating layers formed on both surfaces of the metal core; 상기 절연층의 상부 및 하부에 형성된 회로패턴; 및Circuit patterns formed on and under the insulating layer; And 상기 홈에 실장 되고 상기 절연층의 상부에 형성된 회로패턴과 접속되는 범프가 형성된 부품을 포함하는 것을 특징으로 하는 칩 내장형 인쇄회로기판.And a bump-mounted part mounted in the groove and connected to a circuit pattern formed on the insulating layer. 제 1 항에 있어서,The method of claim 1, 상기 홈은 상기 부품의 너비와 동일한 너비를 갖거나 상기 부품의 너비보다 큰 너비를 갖도록 형성된 것을 특징으로 하는 칩 내장형 인쇄회로기판.The groove is chip embedded printed circuit board, characterized in that formed to have a width equal to the width of the component or larger than the width of the component. 제 1 항에 있어서,The method of claim 1, 상기 절연층은 RCC, TSR, FR-4 및 ABF 중 어느 하나인 것을 특징으로 하는 칩 내장형 인쇄회로기판.The insulating layer is a chip embedded printed circuit board, characterized in that any one of RCC, TSR, FR-4 and ABF. 제 1 항에 있어서,The method of claim 1, 상기 부품은 베어(bare) IC 칩, 수동소자, 임의의 모듈로 패키지 된 부품 및 여러 가지 부품이 패키지 된 모듈 기판 중 어느 하나인 것을 특징으로 하는 칩 내장형 인쇄회로기판.Wherein the component is a bare IC chip, a passive element, any one of the components packaged as a module, and a chip substrate embedded circuit board, characterized in that any one of the various components of the packaged substrate. (a) 금속 코어에 홈을 형성하는 단계;(a) forming a groove in the metal core; (b) 상기 홈에 범프가 형성된 부품을 실장 하는 단계;(b) mounting a part having a bump formed in the groove; (c) 상기 부품이 실장 된 금속 코어의 양면에 절연층을 적층하는 단계;(c) laminating insulating layers on both sides of the metal core on which the component is mounted; (d) 상기 절연층에 상기 절연층 및 금속 코어를 관통하는 관통홀 및 상기 범프의 표면을 노출시키기 위한 블라인드 비아홀을 형성하는 단계; 및(d) forming a through hole through the insulating layer and the metal core and a blind via hole for exposing a surface of the bump in the insulating layer; And (e) 상기 절연층의 상부 및 하부에 회로패턴을 형성하여 상기 절연층 상부의 회로패턴과 상기 범프를 전기적으로 접속시키는 단계를 포함하는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.(e) forming circuit patterns on the upper and lower portions of the insulating layer to electrically connect the circuit patterns on the insulating layer and the bumps. 제 5 항에 있어서,The method of claim 5, 상기 홈은 에칭액에 의해 에칭되어 형성되거나 밀링머신에 의해 절삭 가공되어 형성되는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.The groove is a method of manufacturing a chip-embedded printed circuit board, characterized in that formed by etching with an etching solution or formed by cutting by a milling machine. 제 5 항에 있어서,The method of claim 5, 상기 (b) 단계는 상기 부품의 하부에 접착제를 부착하여 상기 홈에 실장 하는 단계를 포함하는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.The step (b) is a manufacturing method of a chip-embedded printed circuit board, comprising the step of mounting in the groove by attaching an adhesive to the lower part of the component. 제 5 항에 있어서,The method of claim 5, 상기 홈은 상기 부품의 너비와 동일한 너비를 갖거나 상기 부품의 너비보다 큰 너비를 갖도록 형성된 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.And the groove is formed to have a width equal to the width of the component or a width larger than the width of the component. 제 5 항에 있어서,The method of claim 5, 상기 (c) 단계는 상기 금속 코어의 양면에 상기 절연층을 올린 후 프레스로 가열, 가압하여 적층하는 단계를 포함하는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.The step (c) is a method for manufacturing a chip-embedded printed circuit board, comprising the steps of raising the insulating layer on both sides of the metal core and then heating, pressing and laminating by a press. 제 5 항에 있어서,The method of claim 5, 상기 (c) 단계는 상기 금속 코어의 상부 또는 하부 중 어느 한 면에 절연물질을 코팅하여 경화시킨 후 나머지 한 면에 상기 절연물질을 코팅하여 경화시켜 상기 절연층을 적층하는 단계를 포함하는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.The step (c) includes the step of laminating the insulating layer by coating and curing the insulating material on either side of the upper or lower portion of the metal core and then coating and curing the insulating material on the other side. A method for manufacturing a chip embedded printed circuit board. 제 5 항에 있어서,The method of claim 5, 상기 절연층은 RCC, TSR, FR-4 및 ABF 중 어느 하나인 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.The insulating layer is a method of manufacturing a chip embedded printed circuit board, characterized in that any one of RCC, TSR, FR-4 and ABF. 제 5 항에 있어서,The method of claim 5, 상기 부품은 베어(bare) IC 칩, 수동부품, 임의의 모듈로 패키지 된 부품 및 여러 가지 부품이 패키지 된 모듈 기판 중 어느 하나이거나 적어도 둘 이상인 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.The component may be any one or at least two of a bare IC chip, a passive component, a component packaged in any module, and a module substrate in which various components are packaged. 제 5 항에 있어서,The method of claim 5, 상기 (e) 단계는 상기 절연층의 상부 및 하부, 상기 관통홀 및 비아홀 내벽에 무전해 도금층을 형성하는 단계;Step (e) may include forming an electroless plating layer on upper and lower portions of the insulating layer and inner walls of the through hole and the via hole; 상기 무전해 도금층 위에 상기 회로패턴 형태의 레지스트 패턴을 형성하는 단계;Forming a resist pattern in the form of the circuit pattern on the electroless plating layer; 상기 무전해 도금층 위에 전해 도금층을 형성하는 단계;Forming an electrolytic plating layer on the electroless plating layer; 상기 레지스트 패턴을 제거하는 단계; 및Removing the resist pattern; And 상기 레지스트 패턴이 제거된 부분의 상기 무전해 도금층을 에칭액으로 제거하는 단계를 포함하는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.And removing the electroless plating layer of the portion from which the resist pattern has been removed with an etching solution.
KR1020060114580A 2006-11-20 2006-11-20 Chip embedded printed circuit board and fabricating method of the same KR100789530B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060114580A KR100789530B1 (en) 2006-11-20 2006-11-20 Chip embedded printed circuit board and fabricating method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060114580A KR100789530B1 (en) 2006-11-20 2006-11-20 Chip embedded printed circuit board and fabricating method of the same

Publications (1)

Publication Number Publication Date
KR100789530B1 true KR100789530B1 (en) 2007-12-28

Family

ID=39148203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060114580A KR100789530B1 (en) 2006-11-20 2006-11-20 Chip embedded printed circuit board and fabricating method of the same

Country Status (1)

Country Link
KR (1) KR100789530B1 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100888561B1 (en) 2007-02-27 2009-03-12 대덕전자 주식회사 Manufacturing method of active device embedded printed circuit board
KR100992664B1 (en) 2009-03-03 2010-11-05 주식회사 코리아써키트 Method for manufacturing circuit board
KR101018281B1 (en) 2009-10-05 2011-03-04 주식회사 심텍 Method for fabricating printed circuit board contaning embedded passive components
KR101095161B1 (en) 2010-10-07 2011-12-16 삼성전기주식회사 Printed circuit board with electronic components embedded therein
KR101097608B1 (en) * 2010-06-21 2011-12-22 삼성전기주식회사 Duplex metal printed circuit board for led and method of manufacturing the same
KR101129843B1 (en) * 2010-11-02 2012-03-26 주식회사 코리아써키트 Method for manufacturing chip embedded pcb
KR101167453B1 (en) 2010-12-23 2012-07-26 삼성전기주식회사 A printed circuit board comprising embeded electronic component within and a method for manufacturing
KR101197783B1 (en) * 2010-05-11 2012-11-06 엘지이노텍 주식회사 Embedded PCB and Manufacturing method of the same
KR101197782B1 (en) 2010-05-11 2012-11-06 엘지이노텍 주식회사 Embedded PCB and Manufacturing method of the same
CN112449481A (en) * 2019-08-29 2021-03-05 三星电机株式会社 Board with embedded electronic components

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012314A (en) * 1996-07-27 1998-04-30
JP2003347741A (en) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd Composite multilayer substrate and module using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012314A (en) * 1996-07-27 1998-04-30
JP2003347741A (en) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd Composite multilayer substrate and module using the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100888561B1 (en) 2007-02-27 2009-03-12 대덕전자 주식회사 Manufacturing method of active device embedded printed circuit board
KR100992664B1 (en) 2009-03-03 2010-11-05 주식회사 코리아써키트 Method for manufacturing circuit board
KR101018281B1 (en) 2009-10-05 2011-03-04 주식회사 심텍 Method for fabricating printed circuit board contaning embedded passive components
KR101197783B1 (en) * 2010-05-11 2012-11-06 엘지이노텍 주식회사 Embedded PCB and Manufacturing method of the same
KR101197782B1 (en) 2010-05-11 2012-11-06 엘지이노텍 주식회사 Embedded PCB and Manufacturing method of the same
KR101097608B1 (en) * 2010-06-21 2011-12-22 삼성전기주식회사 Duplex metal printed circuit board for led and method of manufacturing the same
KR101095161B1 (en) 2010-10-07 2011-12-16 삼성전기주식회사 Printed circuit board with electronic components embedded therein
KR101129843B1 (en) * 2010-11-02 2012-03-26 주식회사 코리아써키트 Method for manufacturing chip embedded pcb
KR101167453B1 (en) 2010-12-23 2012-07-26 삼성전기주식회사 A printed circuit board comprising embeded electronic component within and a method for manufacturing
CN112449481A (en) * 2019-08-29 2021-03-05 三星电机株式会社 Board with embedded electronic components

Similar Documents

Publication Publication Date Title
KR100789530B1 (en) Chip embedded printed circuit board and fabricating method of the same
US7485489B2 (en) Electronics circuit manufacture
KR100661297B1 (en) Rigid-flexible printed circuit board for package on package, and manufacturing method
KR101095161B1 (en) Printed circuit board with electronic components embedded therein
KR101119303B1 (en) A printed circuit board comprising embedded electronic component within and a method for manufacturing the same
KR102163039B1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
WO2004001848A1 (en) Electronics circuit manufacture
JPWO2007126090A1 (en) CIRCUIT BOARD, ELECTRONIC DEVICE DEVICE, AND CIRCUIT BOARD MANUFACTURING METHOD
KR20100123399A (en) Printed circuit board with electronic components embedded therein including cooling member and method for fabricating the same
KR101516072B1 (en) Semiconductor Package and Method of Manufacturing The Same
WO2010052942A1 (en) Wiring board with built-in electronic component and method for manufacturing the wiring board
KR20130014122A (en) Electronic components embedded pcb and method for manufacturing thereof
KR20020005490A (en) Semiconductor package and method for producing the same
JP2003318327A (en) Printed wiring board and stacked package
KR20160032985A (en) Package board, method for manufacturing the same and package on package having the thereof
US8322596B2 (en) Wiring substrate manufacturing method
US7169707B2 (en) Method of manufacturing package substrate with fine circuit pattern using anodic oxidation
KR100861620B1 (en) Fabricating method of printed circuit board
KR102356810B1 (en) Printed circuit board having embedded electronic devices and method of manufacturing the same
US11570905B2 (en) Method of manufacturing component carrier and component carrier
KR20150065029A (en) Printed circuit board, manufacturing method thereof and semiconductor package
EP3878826A1 (en) Component carrier and method of manufacturing the same
KR20160008848A (en) Package board, method of manufacturing the same and stack type package using the therof
KR100650707B1 (en) Imbedded printed circuit board and fabricating method therefore
KR100771319B1 (en) Embedded chip printed circuit board and fabricating method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee