JP2009088102A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2009088102A
JP2009088102A JP2007253664A JP2007253664A JP2009088102A JP 2009088102 A JP2009088102 A JP 2009088102A JP 2007253664 A JP2007253664 A JP 2007253664A JP 2007253664 A JP2007253664 A JP 2007253664A JP 2009088102 A JP2009088102 A JP 2009088102A
Authority
JP
Japan
Prior art keywords
substrate structure
substrate
adhesive sheet
attaching
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007253664A
Other languages
Japanese (ja)
Inventor
Haruhiko Harada
晴彦 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007253664A priority Critical patent/JP2009088102A/en
Publication of JP2009088102A publication Critical patent/JP2009088102A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To apply an adhesive sheet onto a substrate structure to be formed into individual pieces as an target structure without leaving bonding areas or air bubbles. <P>SOLUTION: In a step of applying a dicing tape (adhesive sheet) 12 to a substrate structure 14, applying operation is carried out by moving an applying roller (applying jig) 28 from one end of the substrate structure 14 to the other end thereof while depressing the substrate structure 14 via the dicing tape 12. When bonding the substrate structure 14 and the dicing tape 12, the bonding operation between the structure 14 and the tape 12 is started, by tilting the substrate structure 14 relative to a bonding stage 27 on which the substrate structure 14 is positioned by a tilting pin (substrate tilting means) 27f, under such a condition that one end of the substrate structure 14 located farther than a moving direction 28a of the applying roller 28 is located at a level higher than the nearer end thereof. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は半導体装置の製造技術に関し、特に個片化工程で、多数個取り基板などの被個片化対象構造物と接着シートとを貼り付けた状態で個片化する半導体装置の製造方法に適用して有効な技術に関する。   The present invention relates to a semiconductor device manufacturing technique, and more particularly, to a semiconductor device manufacturing method in which a structure to be separated such as a multi-piece substrate and an adhesive sheet are bonded to each other in an individualization step. It is related to effective technology.

基板の一方の主面に半導体チップを搭載し、この主面側を封止樹脂で封止した構造の半導体装置がある。   There is a semiconductor device having a structure in which a semiconductor chip is mounted on one main surface of a substrate and the main surface side is sealed with a sealing resin.

上記構造の半導体装置の製造方法の一例として、例えば、特開2000−12745号公報(特許文献1)には、絶縁フレーム(基板)の主面上に多数の半導体素子をマトリックス状に実装し、これらを封止樹脂により全面にわたって一連に樹脂封止することにより板状のパッケージパネル(基板構造体)を形成し、該パッケージパネルを切断する技術が開示されている。   As an example of a method for manufacturing a semiconductor device having the above structure, for example, in Japanese Patent Laid-Open No. 2000-12745 (Patent Document 1), a large number of semiconductor elements are mounted in a matrix on the main surface of an insulating frame (substrate). A technique is disclosed in which a plate-shaped package panel (substrate structure) is formed by resin-sealing them all over the entire surface with a sealing resin, and the package panel is cut.

また、前記特許文献1には、前記パッケージパネルを個片化する前に、パッケージパネルの主面側(封止樹脂により封止された面)に粘着シートを貼り付け、該粘着シートを貼り付けた状態で、円形ブレードの砥粒加工切断により前記パッケージパネルを切断することが記載されている。
特開2000−12745号公報
Moreover, in the said patent document 1, before separating the said package panel into pieces, an adhesive sheet is affixed on the main surface side (surface sealed with sealing resin) of the package panel, and this adhesive sheet is affixed In this state, the package panel is cut by abrasive cutting of a circular blade.
JP 2000-12745 A

被個片化構造物である基板構造体に接着シートを貼り付けた状態で切断する場合、該接着シートは切断工程中に基板構造体の位置がずれないように固定する役割を果たす。このため、接着シートを貼り付ける工程では、基板構造体の貼り付け面に貼り残し箇所が生じる、あるいは、基板構造体と接着シートの間に気泡が入り込む、ことのないように貼り付けることが好ましい。   In the case of cutting with the adhesive sheet attached to the substrate structure that is an individualized structure, the adhesive sheet plays a role of fixing the position of the substrate structure so as not to shift during the cutting process. For this reason, in the process of affixing an adhesive sheet, it is preferable to affix so that a non-pasting location may arise in the affixing surface of a board | substrate structure, or a bubble may enter between a board | substrate structure and an adhesive sheet. .

貼り残しや気泡が発生した状態で、切断工程に供すると、接着シートによる保持力が不足するため、ダイシングブレードなどにより切断された製品が飛び散る(製品飛びと呼ぶ)場合がある。また、切断時に発生する切削カスや切削水が貼り残し部や気泡内に浸入し、製品が汚染(コンタミネーション)される場合がある。   If it is subjected to a cutting process in a state where there is a residue or bubbles, there is a case where a product cut by a dicing blade or the like is scattered (referred to as product jump) because the holding force by the adhesive sheet is insufficient. In addition, cutting waste and cutting water generated at the time of cutting may infiltrate into the remaining portion and bubbles, and the product may be contaminated (contaminated).

本発明者は被個片化構造物である基板構造体に接着シートを貼り付ける技術について検討を行い以下の課題を見出した。   This inventor examined the technique which affixes an adhesive sheet to the board | substrate structure which is an individualized structure, and discovered the following subjects.

まず、接着シートに皺などが生じない状態で基板構造体に貼り付ける技術として以下の方法を検討した。   First, the following method was examined as a technique for attaching the adhesive sheet to the substrate structure without causing wrinkles or the like on the adhesive sheet.

被個片化対象構造物である基板構造体を貼り付けステージの所定の位置に貼り付け面を上にして配置する。次に、この貼り付け面の上方に、所定の張力で緊張された接着シートを配置する。次に、貼り付けローラなどの貼り付け治具で接着シートを基板構造体に対して押し付けながら、基板構造体の一方の端部から反対側の端部に向けて順に貼り付けていく。   A substrate structure, which is a structure to be separated, is placed at a predetermined position of the attaching stage with the attaching surface facing up. Next, an adhesive sheet that is tensed with a predetermined tension is disposed above the pasting surface. Next, the adhesive sheet is pressed against the substrate structure with an attaching jig such as an attaching roller, and is sequentially attached from one end of the substrate structure to the opposite end.

被個片化対象構造物である基板構造体の貼り付け面が平面(反りなどがない状態)であれば、上記方法により接着シートに皺が生じることを防止できるので、貼り残し箇所や気泡の発生を抑制することができる。   If the attachment surface of the substrate structure, which is the structure to be separated, is a flat surface (with no warpage or the like), the adhesive sheet can be prevented from wrinkling by the above method. Occurrence can be suppressed.

ところが、基板構造体に反りが生じている場合、貼り付けステージ上に配置した基板構造体の位置が安定しないため、基板構造体の一方の端部から反対側の端部の方向に順に貼り付けていくことができない場合がある。このため、基板構造体と接着シートとが接触しない領域が発生する、あるいは、接着シートに皺が生じることとなり、結果として貼り残しや気泡が発生し易くなる。   However, if the substrate structure is warped, the position of the substrate structure placed on the pasting stage is not stable, so the substrates are pasted in order from one end of the substrate structure to the opposite end. You may not be able to follow. For this reason, the area | region where a board | substrate structure and an adhesive sheet do not contact generate | occur | produces, or a wrinkle arises in an adhesive sheet, As a result, it is easy to generate | occur | produce a sticking and a bubble.

ところで、この基板構造体の反りは種々の要因により発生するが、例えば、MAP(Mold Array Process)と呼ばれる半導体装置の製造方法では以下のように発生する。   By the way, the warpage of the substrate structure occurs due to various factors. For example, in the method of manufacturing a semiconductor device called MAP (Mold Array Process), it occurs as follows.

MAPでは、アレイ状に配列された複数のパッケージ領域を有する多数個取り基板を準備して、各パッケージ領域のそれぞれに半導体チップを搭載する。次に、該半導体チップの外部接続端子と、多数個取り基板が有するパッドなどの導体パターンを電気的に接続する。次に、半導体チップが搭載された基板の主面側を封止樹脂により封止する。この封止工程では、例えば下面側に複数のパッケージ領域が収まる大きさのキャビティを有する上金型と、上面が平坦な下金型とで半導体チップが搭載された多数個取り基板を挟み込み、キャビティ内に封止用の樹脂を注入し、硬化させる。MAPにおいて、個片化工程に供される多数個取り基板構造体(多数個取り基板の主面上に半導体チップを搭載し、その搭載面を樹脂封止した構造体)は例えば上記の方法により得られる。   In the MAP, a multi-chip substrate having a plurality of package areas arranged in an array is prepared, and a semiconductor chip is mounted in each package area. Next, an external connection terminal of the semiconductor chip is electrically connected to a conductor pattern such as a pad included in the multi-chip substrate. Next, the main surface side of the substrate on which the semiconductor chip is mounted is sealed with a sealing resin. In this sealing process, for example, a multi-cavity substrate on which a semiconductor chip is mounted is sandwiched between an upper mold having a cavity large enough to accommodate a plurality of package regions on the lower surface side and a lower mold having a flat upper surface, and the cavity A sealing resin is injected into the interior and cured. In MAP, a multi-chip substrate structure (a structure in which a semiconductor chip is mounted on the main surface of a multi-chip substrate and the mounting surface is resin-sealed) used in the singulation process is obtained by, for example, the above method. can get.

多数個取り基板構造体を製造する際に加熱と放熱の温度サイクルを加えると、該構造体を構成する各種部材の線膨張率の違いにより、反りが発生する。   If a temperature cycle of heating and heat dissipation is applied when manufacturing a multi-piece substrate structure, warpage occurs due to the difference in the linear expansion coefficient of various members constituting the structure.

このような反りを抑制するために現在までに種々の方法が検討されているが、完全に反りを防止するまでには至っていない。   In order to suppress such warpage, various methods have been studied so far, but it has not yet completely prevented warpage.

したがって、個片化工程に供する基板構造体に接着シートを貼り付けるためには、基板構造体に反りが生じていた場合であっても、貼り残し箇所や気泡を発生させることなく安定的に貼り付けることのできる技術が必要となる。   Therefore, in order to affix the adhesive sheet to the substrate structure to be subjected to the singulation process, even if the substrate structure is warped, it can be stably affixed without generating leftover spots or bubbles. A technology that can be attached is required.

本発明は、上記課題に鑑みてなされたものであり、その目的は、被個片化対象構造物である基板に対して貼り残しや気泡を生じることなく貼り付けることのできる技術を提供することにある。   This invention is made | formed in view of the said subject, The objective is to provide the technique which can be affixed on a board | substrate which is a to-be-divided object structure, without sticking and generating a bubble. It is in.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

すなわち、本発明の一つの実施の形態における半導体装置の製造方法は、基板構造体を準備する工程と、前記基板構造体と接着シートとを貼り付ける工程とを有しており、
前記基板構造体と前記接着シートとを貼り付ける工程では、貼り付け治具を用いて、前記基板構造体の一方の端部から他方の端部まで、前記接着シートを介して上方から所定の圧力で前記基板構造体を押さえながら移動することにより、貼り付けを行い、
前記基板構造体と前記接着シートとの貼り付けを開始する際には、基板傾斜手段を用いて前記基板構造体を配置する貼り付けステージの表面に対して前記基板構造体を傾斜させ、前記貼り付け治具の移動方向に対して遠い側の前記基板構造体の端部が、近い側の端部よりも高い位置にある状態で、前記基板構造体と前記接着シートとの貼り付けを開始するものである。
That is, the method for manufacturing a semiconductor device according to one embodiment of the present invention includes a step of preparing a substrate structure, and a step of attaching the substrate structure and an adhesive sheet.
In the step of attaching the substrate structure and the adhesive sheet, a predetermined pressure is applied from above through the adhesive sheet from one end of the substrate structure to the other end using an attaching jig. By sticking by moving while holding the substrate structure,
When starting the bonding of the substrate structure and the adhesive sheet, the substrate structure is inclined with respect to the surface of the bonding stage on which the substrate structure is arranged using the substrate tilting means, and the bonding is performed. Affixing the substrate structure and the adhesive sheet is started in a state where the end of the substrate structure on the side far from the moving direction of the attaching jig is at a higher position than the end on the near side. Is.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

すなわち、本発明の一つの実施の形態によれば、接着シートの貼り付けを開始する基板構造体の端部と接着シートとを確実に接触させることができるので、被個片化対象構造物である基板構造体に反りがある場合でも貼り残しや気泡を生じることなく貼り付けることができる。   That is, according to one embodiment of the present invention, the edge of the substrate structure that starts the bonding of the adhesive sheet and the adhesive sheet can be reliably brought into contact with each other. Even if a certain substrate structure is warped, it can be attached without leaving any residue or bubbles.

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り省略するようにしている。以下、本発明の実施の形態を図面に基づいて詳細に説明する。   In the following embodiments, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments. However, unless otherwise specified, they are not irrelevant to each other. There are some or all of the modifications, details, supplementary explanations, and the like. Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), especially when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and may be more or less than the specific number. Similarly, in the following embodiments, when referring to the shapes, positional relationships, etc. of the components, etc., the shapes are substantially the same unless otherwise specified, or otherwise apparent in principle. And the like are included. The same applies to the above numerical values and ranges. Also, components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof is omitted as much as possible. Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

<半導体装置の構造>
図1は本発明の一実施の形態である半導体装置の構造の一例を封止体を透過して示す平面図、図2は図1に示すA−A線に沿って切断した断面の構造を示す断面図、図3は図2に示すB部の構造を示す拡大部分断面図である。
<Structure of semiconductor device>
FIG. 1 is a plan view showing an example of the structure of a semiconductor device according to an embodiment of the present invention through a sealing body, and FIG. 2 is a cross-sectional structure taken along line AA shown in FIG. FIG. 3 is an enlarged partial sectional view showing the structure of the B portion shown in FIG.

本実施の形態の半導体装置は、配線基板上に半導体チップ1が搭載された樹脂封止型の小型の半導体パッケージであり、本実施の形態ではその一例として、図1に示すようなCSP(Chip Size Package)7を取り上げて説明する。なお、CSP7は、配線基板の裏面3bに複数の外部端子である半田ボール8が格子状に配置されて取り付けられており、したがって、CSP7は、BGA(Ball Grid Array)型の半導体パッケージである。   The semiconductor device of this embodiment is a resin-sealed small semiconductor package in which a semiconductor chip 1 is mounted on a wiring board. In this embodiment, as an example, a CSP (Chip as shown in FIG. 1) is used. (Size Package) 7 will be described. Note that the CSP 7 has a plurality of solder balls 8 which are external terminals arranged and attached to the back surface 3b of the wiring board in a grid pattern. Therefore, the CSP 7 is a BGA (Ball Grid Array) type semiconductor package.

図1〜図3に示すCSP7の構造について説明すると、配線基板であるパッケージ基板3と、パッケージ基板3の主面3aに搭載され、かつ集積回路を有する半導体チップ1と、半導体チップ1の電極であるパッド1cとパッケージ基板3のボンディング用端子3pとを電気的に接続する導電性のワイヤ4と、パッケージ基板3の裏面3bの複数のランド部3d上に設けられた複数の外部端子である半田ボール8と、樹脂体6とからなる。   The structure of the CSP 7 shown in FIGS. 1 to 3 will be described. The package substrate 3 as a wiring substrate, the semiconductor chip 1 mounted on the main surface 3a of the package substrate 3 and having an integrated circuit, and the electrodes of the semiconductor chip 1 A conductive wire 4 that electrically connects a certain pad 1c and a bonding terminal 3p of the package substrate 3, and solder that is a plurality of external terminals provided on a plurality of land portions 3d on the back surface 3b of the package substrate 3. It consists of a ball 8 and a resin body 6.

なお、半導体チップ1は、例えば、シリコンなどによって形成され、その主面1aには集積回路が形成されている。また、半導体チップ1におけるその厚さと交差する平面形状は方形状であり、本実施の形態では正方形である。さらに、図1に示すように主面1aの周縁部には集積回路と電気的に接続される複数のパッド1cが形成されている。また、このパッド1cと、パッケージ基板3の主面3aの周縁部に配置されたボンディング用端子3pとが導電性のワイヤ4によってそれぞれ電気的に接続されている。このワイヤ4は、例えば、金線等である。   The semiconductor chip 1 is made of, for example, silicon, and an integrated circuit is formed on the main surface 1a. Further, the planar shape intersecting with the thickness of the semiconductor chip 1 is a square shape, and in this embodiment, it is a square. Further, as shown in FIG. 1, a plurality of pads 1c electrically connected to the integrated circuit are formed on the peripheral portion of the main surface 1a. Further, the pads 1 c and the bonding terminals 3 p disposed on the peripheral edge of the main surface 3 a of the package substrate 3 are electrically connected to each other by the conductive wires 4. The wire 4 is, for example, a gold wire.

また、半導体チップ1は、図3に示すように、その裏面1bが、ペースト剤やダイアタッチフィルム等の接着剤2を介してパッケージ基板3に固着され、主面1aを上方に向けた状態でパッケージ基板3に搭載されている。   Further, as shown in FIG. 3, the back surface 1 b of the semiconductor chip 1 is fixed to the package substrate 3 via an adhesive 2 such as a paste agent or a die attach film, and the main surface 1 a faces upward. It is mounted on the package substrate 3.

また、樹脂体6は、例えば、エポキシ樹脂等からなるとともに、パッケージ基板3の主面3a側に形成されており、半導体チップ1及び複数の導電性のワイヤ4を樹脂封止するものである。   The resin body 6 is made of, for example, an epoxy resin and is formed on the main surface 3a side of the package substrate 3 and seals the semiconductor chip 1 and the plurality of conductive wires 4 with resin.

また、パッケージ基板3の裏面3bに設けられた複数の外部端子である半田ボール8は、例えば、Pb−Sn等の半田からなり、パッケージ基板3の裏面3bに格子状に配置されている。   Also, the solder balls 8 that are a plurality of external terminals provided on the back surface 3b of the package substrate 3 are made of solder such as Pb-Sn, and are arranged in a grid pattern on the back surface 3b of the package substrate 3.

ここで、パッケージ基板3は、主面3aと、主面3aに対向する裏面3bと、コア材3cと、主面3aの周縁部に形成された複数のボンディング用端子(ワイヤ接合部)3pと、裏面3bに形成された複数のランド部3dと、主面3a及び裏面3bに形成され、かつ複数のボンディング用端子3pと複数のランド部3dの間にそれぞれ形成された複数のスルーホール3eとを有している。すなわち、主面3aの周縁部に形成された複数のボンディング用端子3pは、それぞれ対応するスルーホール3eを介して裏面3bのランド部3dに電気的に接続されている。   Here, the package substrate 3 includes a main surface 3a, a back surface 3b opposite to the main surface 3a, a core material 3c, and a plurality of bonding terminals (wire bonding portions) 3p formed on the peripheral edge of the main surface 3a. A plurality of land portions 3d formed on the back surface 3b, and a plurality of through holes 3e formed on the main surface 3a and the back surface 3b and formed between the plurality of bonding terminals 3p and the plurality of land portions 3d, respectively. have. That is, the plurality of bonding terminals 3p formed on the peripheral edge portion of the main surface 3a are electrically connected to the land portions 3d of the back surface 3b through the corresponding through holes 3e.

なお、パッケージ基板3におけるその厚さと交差する平面形状は方形状であり、本実施の形態では正方形である。   The planar shape intersecting with the thickness of the package substrate 3 is a square shape, and is a square in the present embodiment.

また、本実施の形態のCSP7は、小型の半導体パッケージであるが、図1及び図2に示すように、特にチップサイズとパッケージ基板3がほぼ同じ大きさのものである。すなわち、パッケージ基板3は、半導体チップ1より僅かに大きい程度の面積であり、半導体チップ1の外側のパッケージ基板3の周縁部の領域に、複数のボンディング用端子3pが並んで設けられており、これらのボンディング用端子3pと半導体チップ1のパッド1cがそれぞれワイヤ4で電気的に接続されている。   In addition, the CSP 7 of the present embodiment is a small semiconductor package, but as shown in FIGS. 1 and 2, the chip size and the package substrate 3 are particularly substantially the same. That is, the package substrate 3 has a slightly larger area than the semiconductor chip 1, and a plurality of bonding terminals 3 p are provided side by side in the peripheral region of the package substrate 3 outside the semiconductor chip 1. These bonding terminals 3p and the pads 1c of the semiconductor chip 1 are electrically connected by wires 4 respectively.

なお、複数のボンディング用端子3pは、図1および図3に示すようにパッケージ基板3の主面3aの周縁部において、ソルダレジスト膜3qの開口窓3fに露出している。さらに、ボンディング用端子3pは、その一端はそれぞれ主面3aに形成された配線3nを介してスルーホール3eに接続され、他端には電解メッキ処理用の給電線3rが接続されている。したがって、ボンディング用端子3p、配線3n及びスルーホール3eには電解メッキ処理が施されている。パッケージ基板3のボンディング用端子3p、配線3n、給電線3r、スルーホール3e及びランド部3d等の導体パターンは、例えば、銅合金からなり、さらにこれらの導体パターンに施されるメッキは、例えば、Ni/Auメッキである。本実施の形態では、例えばサブトラクティブ法によりパッケージ基板3を製造した場合について説明したが、これに限定されるものではない。例えば、セミアディティブ法によりパッケージ基板3を製造する場合は、下地となるCuシード層を無電解メッキ処理により形成した後、電解メッキ処理によりCu配線を形成してもよい。   The plurality of bonding terminals 3p are exposed in the opening window 3f of the solder resist film 3q at the peripheral edge of the main surface 3a of the package substrate 3 as shown in FIGS. Further, one end of the bonding terminal 3p is connected to the through hole 3e via the wiring 3n formed on the main surface 3a, and the power supply line 3r for electrolytic plating is connected to the other end. Therefore, the electrolysis plating process is performed on the bonding terminal 3p, the wiring 3n, and the through hole 3e. Conductive patterns such as bonding terminals 3p, wirings 3n, power supply lines 3r, through holes 3e, and land portions 3d of the package substrate 3 are made of, for example, a copper alloy, and plating applied to these conductive patterns is, for example, Ni / Au plating. In the present embodiment, for example, the case where the package substrate 3 is manufactured by the subtractive method has been described. However, the present invention is not limited to this. For example, when the package substrate 3 is manufactured by a semi-additive method, a Cu seed layer as a base may be formed by an electroless plating process, and then a Cu wiring may be formed by an electrolytic plating process.

一方、パッケージ基板3の裏面3bには、それぞれスルーホール3eとランド部3dが相互に接続されてなる複数の導体パターンが形成されている。   On the other hand, on the back surface 3b of the package substrate 3, a plurality of conductor patterns each formed by connecting the through hole 3e and the land portion 3d to each other are formed.

なお、主面3a側のスルーホール3eと裏面3b側のスルーホール3eは、図3に示すように、ホール内壁に形成されたメッキ膜3gによって電気的に接続されている。   As shown in FIG. 3, the through hole 3e on the main surface 3a side and the through hole 3e on the back surface 3b side are electrically connected by a plating film 3g formed on the inner wall of the hole.

<半導体装置の製造方法>
次に図1〜図3に示すCSP7の製造方法について説明する。本実施の形態では、CSP7の製造方法の一例としてMAPと呼ばれる製造方法について説明する。
<Method for Manufacturing Semiconductor Device>
Next, a manufacturing method of the CSP 7 shown in FIGS. 1 to 3 will be described. In the present embodiment, a manufacturing method called MAP will be described as an example of a manufacturing method of CSP7.

図4は図1に示す半導体装置の組み立てにおける樹脂モールドまでの組み立ての一例を示す製造プロセスフロー図、図5は図1に示す半導体装置の組み立てにおける樹脂モールド後の組み立ての一例を示す製造プロセスフロー図、図6は図4に示す基板準備の工程で準備する多数個取り基板の平面図、図7は図4に示す樹脂モールドの工程で多数個取り基板の主面が樹脂封止された基板構造体の全体構造を示す斜視図である。   4 is a manufacturing process flow diagram showing an example of assembly up to the resin mold in the assembly of the semiconductor device shown in FIG. 1, and FIG. 5 is a manufacturing process flow diagram showing an example of assembly after the resin mold in the assembly of the semiconductor device shown in FIG. 6 is a plan view of a multi-cavity substrate prepared in the substrate preparation step shown in FIG. 4, and FIG. 7 is a substrate in which the main surface of the multi-cavity substrate is resin-sealed in the resin molding step shown in FIG. It is a perspective view which shows the whole structure of a structure.

(a)まず、図4のステップS1に示す基板準備を行う。ここでは、CSP7を形成する領域であるパッケージ領域9aが図6に示すように複数(図6では40個)区画配置された多数個取り基板9を準備する。パッケージ領域9aはマトリクス状に区画配置されている。   (A) First, substrate preparation shown in step S1 of FIG. 4 is performed. Here, a multi-chip substrate 9 is prepared in which a plurality of package areas 9a (40 in FIG. 6) are arranged as shown in FIG. The package region 9a is partitioned and arranged in a matrix.

(b)その後、ステップS2に示すダイボンディングを行って多数個取り基板9上に接着剤2を介して半導体チップ1を搭載(固着)する。ここでは、図6に示す複数のパッケージ領域9aにそれぞれ半導体チップ1を搭載する。   (B) Thereafter, die bonding shown in step S2 is performed, and the semiconductor chip 1 is mounted (fixed) on the multi-chip substrate 9 via the adhesive 2. Here, the semiconductor chip 1 is mounted on each of the plurality of package regions 9a shown in FIG.

ところで、多数個取り基板9は複数のパッケージ領域9aを有しているので、一部のパッケージ領域9aが不良(例えば断線による導通不良)となっている場合がある。この不良となっているパッケージ領域9aに良品の半導体チップ1を搭載すると、完成したCSP7としては不良品となってしまう。   By the way, since the multi-chip substrate 9 has a plurality of package areas 9a, some of the package areas 9a may be defective (for example, conduction failure due to disconnection). If a non-defective semiconductor chip 1 is mounted on the defective package area 9a, the completed CSP 7 becomes a defective product.

そこで、半導体チップ1を搭載する前に多数個取り基板9をパッケージ領域毎に検査して、検査に合格したパッケージ領域9aのみに半導体チップ1を搭載する(不良と判定されたパッケージ領域9aには半導体チップ1を搭載しない)こともできる。このようにすれば、良品の半導体チップ1を節約することができるので製造効率を向上させることができる。   Therefore, the multi-chip substrate 9 is inspected for each package area before the semiconductor chip 1 is mounted, and the semiconductor chip 1 is mounted only in the package area 9a that has passed the inspection (the package area 9a determined to be defective). The semiconductor chip 1 is not mounted). In this way, the non-defective semiconductor chip 1 can be saved, so that the manufacturing efficiency can be improved.

その後、ステップS3に示すワイヤボンディングを行う。ここでは、半導体チップ1と多数個取り基板9とを電気的に接続する。詳しくは、図3に示すように、半導体チップ1の主面1aのパッド1cと、これに対応する多数個取り基板9のパッケージ基板3のワイヤ接合部であるボンディング用端子3pとを金線等の導電性のワイヤ4によって電気的に接続する。   Thereafter, wire bonding shown in step S3 is performed. Here, the semiconductor chip 1 and the multi-chip substrate 9 are electrically connected. Specifically, as shown in FIG. 3, a pad 1 c on the main surface 1 a of the semiconductor chip 1 and a bonding terminal 3 p that is a wire bonding portion of the package substrate 3 of the multi-chip substrate 9 corresponding to the pad 1 c are gold wires or the like. The conductive wires 4 are electrically connected.

(c)その後、ステップS4に示す樹脂モールドを行う。ここでは、多数個取り基板9上において、複数の半導体チップ1や複数のワイヤ4を樹脂成形金型15の1つのキャビティ15aで一括して覆って樹脂封止し、これによって一括封止体5を形成する。なお、一括封止体5を形成する封止用樹脂は、例えば、熱硬化性のエポキシ樹脂等である。   (C) Thereafter, resin molding shown in step S4 is performed. Here, on the multi-cavity substrate 9, a plurality of semiconductor chips 1 and a plurality of wires 4 are collectively covered with a single cavity 15a of the resin molding die 15 and resin-sealed, whereby a collective sealing body 5 is obtained. Form. The sealing resin forming the collective sealing body 5 is, for example, a thermosetting epoxy resin.

封止用樹脂を硬化させて、一括封止体5を形成すると、図4および図7に示すに示す多数個取り基板9の主面(半導体チップ搭載面)3a側に一括封止体5が形成された基板構造体14を得る。   When the encapsulating resin 5 is formed by curing the encapsulating resin, the encapsulating body 5 is formed on the main surface (semiconductor chip mounting surface) 3a side of the multi-chip substrate 9 shown in FIGS. 4 and 7. The formed substrate structure 14 is obtained.

(d)その後、図5のステップS5に示すボールマウントを行って多数個取り基板9(図3に示すパッケージ基板3)の裏面3b(図3参照)の各ランド部3d(図3参照)に半田ボール8を接続する。ここでは、多数個取り基板9のランド部3dに半田を塗布した後、リフロー処理により半田ボール8を形成する。   (D) After that, ball mounting shown in step S5 of FIG. 5 is performed, and each land portion 3d (see FIG. 3) on the back surface 3b (see FIG. 3) of the multi-piece substrate 9 (package substrate 3 shown in FIG. 3). Solder balls 8 are connected. Here, after applying solder to the land portions 3d of the multi-chip substrate 9, the solder balls 8 are formed by reflow processing.

(e)その後、ステップS6に示すマークを行う。ここではマーキング10を行って一括封止体5にマークを付す。なお、マーキング10は、例えば、インクマーキング法やレーザマーキング法等などで行うことができる。   (E) After that, the mark shown in step S6 is performed. Here, marking 10 is performed to mark the collective sealing body 5. The marking 10 can be performed by, for example, an ink marking method or a laser marking method.

ところで、ステップS5に示すボールマウントの工程とステップS6に示すマークの工程とは順序を入れ替えても良い。   By the way, the order of the ball mounting process shown in step S5 and the mark process shown in step S6 may be interchanged.

前述の通り、前記(d)工程では、パッケージ基板3(多数個取り基板9)のランド部3dに半田を塗布した後、リフロー処理を行う。このため、ボールマウントの工程においても、このリフロー処理により基板構造体14(多数個取り基板9および一括封止体5)が更に反る場合がある。マークの工程では、レーザマーキング法などでマーキングを行うが、基板構造体14が反った状態では、一括封止体5の表面に垂直にレーザを照射することが困難となるため、一括封止体5の表面にマークが付されないというマーキング不良が発生する場合がある。   As described above, in the step (d), after the solder is applied to the land portion 3d of the package substrate 3 (multiple substrate 9), the reflow process is performed. For this reason, even in the ball mounting process, the substrate structure 14 (multiple substrate 9 and batch sealing body 5) may be further warped by this reflow process. In the marking process, marking is performed by a laser marking method or the like. However, when the substrate structure 14 is warped, it is difficult to irradiate the surface of the batch sealing body 5 with a laser beam vertically. In some cases, a marking failure occurs in which no mark is attached to the surface of 5.

そこで、レーザマーキング法でマークを行う場合は、図5に示すステップS5とステップS6の順序を入れ替えて、基板構造体14が反る要因の一つである半田ボール8形成時のリフロー処理を行う前に、先にマークの工程を行うことが好ましい。これにより、マーキング不良を抑制することができる。   Therefore, when marking by the laser marking method, the order of step S5 and step S6 shown in FIG. 5 is changed, and the reflow process at the time of forming the solder ball 8, which is one of the factors that warp the substrate structure 14, is performed. It is preferable to perform the mark step first. Thereby, marking failure can be suppressed.

(f)その後、ステップS7に示す個片化を行う。個片化が完了すると、ステップS8に示すようにCSP7の組み立てを完了して製品完成となる。   (F) Thereafter, individualization shown in step S7 is performed. When the singulation is completed, the assembly of the CSP 7 is completed as shown in step S8, and the product is completed.

ところで、個片化を行うためには、ダイシング装置の所定の位置に基板構造体14を固定する必要がある。この固定手段を大別すると、ダイシングステージに基板構造体14を直接吸着して固定する方法(以下吸着ダイシング法と呼ぶ)と、基板構造体14と、これを保持する保持枠とにダイシングテープを貼り付けることによりこれらを所定の位置関係で固定して、保持枠毎ダイシング装置のステージに固定する方法(以下テープダイシング法と呼ぶ)がある。   By the way, in order to divide into pieces, it is necessary to fix the substrate structure 14 at a predetermined position of the dicing apparatus. The fixing means is roughly divided into a method of directly adsorbing and fixing the substrate structure 14 to the dicing stage (hereinafter referred to as adsorption dicing method), a dicing tape between the substrate structure 14 and a holding frame for holding the substrate structure 14. There is a method (hereinafter referred to as a tape dicing method) in which these are fixed in a predetermined positional relationship by being pasted and fixed to the stage of the dicing apparatus for each holding frame.

吸着ダイシング法はダイシングテープを貼り付ける必要がないため、テープダイシング法よりも工程を簡略化できる。しかし、例えば、本実施の形態で説明するMAPで製造されるCSP7のように小型の半導体装置に適用する場合、パッケージ領域毎に吸着手段を設けなければならない(切断中の製品の飛散、位置ずれ等を防止するため)ため、吸着機構が複雑になる。したがって、吸着ダイシング法は比較的大きな半導体装置の製造に好適な個片化方法である。   Since the adsorption dicing method does not require a dicing tape to be attached, the process can be simplified as compared with the tape dicing method. However, for example, when applied to a small semiconductor device such as CSP 7 manufactured by MAP described in this embodiment, it is necessary to provide a suction means for each package region (scattering of products during cutting, misalignment). Therefore, the adsorption mechanism becomes complicated. Therefore, the suction dicing method is an individualization method suitable for manufacturing a relatively large semiconductor device.

一方、テープダイシング法は基板構造体14の一方の面を被覆するようにダイシングテープを貼り付けるので、吸着ダイシング法よりも切断中の基板構造体14全体を所定の位置に固定しやすい。したがって、テープダイシング法は比較的小型の半導体装置の製造に好適な個片化方法である。   On the other hand, in the tape dicing method, since the dicing tape is applied so as to cover one surface of the substrate structure 14, the entire substrate structure 14 being cut is more easily fixed at a predetermined position than the suction dicing method. Therefore, the tape dicing method is an individualization method suitable for manufacturing a relatively small semiconductor device.

そこで、本実施の形態ではテープダイシング法を適用した。以下このステップS7に示す個片化の工程の概要を説明する。   Therefore, the tape dicing method is applied in the present embodiment. The outline of the individualization process shown in step S7 will be described below.

まず、前記(c)工程で主面3a側が封止された多数個取り基板9(すなわち基板構造体14)とこれを保持する保持枠とにダイシングテープ(接着シート)12を貼り付けることによりこれらを所定の位置関係で固定する。   First, by attaching a dicing tape (adhesive sheet) 12 to the multi-piece substrate 9 (ie, the substrate structure 14) whose main surface 3a side is sealed in the step (c) and a holding frame for holding the substrate. Are fixed in a predetermined positional relationship.

次に、保持枠に固定された基板構造体14をダイシング装置に搬送し、ダイシングブレード11などの切断治具を用いて切断し、個片化する。基板構造体14を個片化すると図1〜図3に示すCSP7が得られる。   Next, the substrate structure 14 fixed to the holding frame is conveyed to a dicing apparatus, cut using a cutting jig such as the dicing blade 11, and separated into individual pieces. When the substrate structure 14 is divided into pieces, the CSP 7 shown in FIGS. 1 to 3 is obtained.

次に、個々のCSP7を保持枠に固定された状態でピックアップ装置に搬送し、接着シートの粘着力を弱めた後で、接着シートからそれぞれピックアップし、次工程(選別工程、包装工程など)に送られる。   Next, the individual CSPs 7 are transported to the pickup device in a state of being fixed to the holding frame, and after the adhesive sheet has weakened the adhesive strength, each of the CSPs 7 is picked up from the adhesive sheet and then transferred to the next process (sorting process, packaging process, etc.). Sent.

上記一連の個片化工程のうち、特に保持枠に基板構造体14を固定する工程について、以下詳細に説明する。   Of the series of singulation steps, the step of fixing the substrate structure 14 to the holding frame will be described in detail below.

図8は保持枠内に、主面側が封止された基板構造体を配置した状態を示す平面図、図9は、本実施の形態の貼り付け装置の概要を示す要部断面図、図10は図9に示す基板構造体にダイシングテープの貼り付けを開始した状態を示す拡大断面図である。さらに、図11は図10に示す傾斜ピンの平面位置を示す平面図、図12は図10に示す傾斜ピンを収納した状態を示す断面図である。   FIG. 8 is a plan view showing a state in which the substrate structure sealed on the main surface side is arranged in the holding frame, FIG. 9 is a cross-sectional view of the main part showing an outline of the attaching apparatus of the present embodiment, and FIG. FIG. 10 is an enlarged cross-sectional view showing a state where affixing of a dicing tape is started on the substrate structure shown in FIG. 9. 11 is a plan view showing the planar position of the tilt pin shown in FIG. 10, and FIG. 12 is a cross-sectional view showing a state in which the tilt pin shown in FIG. 10 is housed.

(f1)まず、図8に示す保持枠13を準備して、この保持枠13内に基板構造体14を配置する。   (F1) First, the holding frame 13 shown in FIG. 8 is prepared, and the substrate structure 14 is arranged in the holding frame 13.

この保持枠13は、上記した一連の個片化工程で、基板構造体14を各装置の所定の位置に配置するために用いる金属(例えばステンレス綱など)製のフレームである。保持枠13はリング状の形状となっており、その外縁には、上記各装置の所定の位置に位置決めするための窪み部13aが形成されている。   The holding frame 13 is a metal (for example, stainless steel) frame used for arranging the substrate structure 14 at a predetermined position in each apparatus in the above-described series of individualization steps. The holding frame 13 has a ring shape, and a recess 13a for positioning at a predetermined position of each device is formed on the outer edge thereof.

この配置工程では、保持枠13と基板構造体14とが所定の位置関係となるように配置する。貼り付けステージ27の基板配置部27aは例えば図10に示すように、保持枠配置部27bとは独立して昇降可能な構造となっている。また基板配置部27aの外形は、図8に示すように保持枠13の内縁の輪郭に対応して円形となっている。したがって、保持枠13を配置する位置は基板配置部27aによって規定される。また保持枠13の方向は、保持枠配置部27bに形成された保持枠位置決めピン27cと窪み部13aとを合わせることにより規定される。   In this arrangement step, the holding frame 13 and the substrate structure 14 are arranged in a predetermined positional relationship. For example, as shown in FIG. 10, the substrate placement portion 27a of the attaching stage 27 has a structure that can be raised and lowered independently of the holding frame placement portion 27b. Further, the outer shape of the substrate placement portion 27a is circular corresponding to the contour of the inner edge of the holding frame 13, as shown in FIG. Accordingly, the position at which the holding frame 13 is arranged is defined by the board arrangement portion 27a. The direction of the holding frame 13 is defined by combining the holding frame positioning pins 27c formed in the holding frame arrangement portion 27b and the recess portion 13a.

一方、基板構造体14の位置は、貼り付けステージ27の基板配置部27aから突出して延びる複数の位置決めピン27dにより規定される。なお、位置決めピン27dは図10に示すようにシリンダ27eなどの昇降治具を用いて昇降可能とすることが好ましい。基板構造体14を配置する際に、位置決めピン27dと基板構造体14とが衝突して損傷することを防止するためである。   On the other hand, the position of the substrate structure 14 is defined by a plurality of positioning pins 27 d that extend from the substrate placement portion 27 a of the attaching stage 27. In addition, it is preferable that the positioning pin 27d can be moved up and down by using a lifting jig such as a cylinder 27e as shown in FIG. This is to prevent the positioning pins 27d and the substrate structure 14 from colliding and being damaged when the substrate structure 14 is disposed.

図8では配置例として2枚の基板構造体14を配置した状態を示している。このように、複数枚の基板構造体14を配置すれば、製造効率を向上させることができる。ただし、配置する基板構造体14の数は、基板構造体14の寸法に応じて1枚から数枚程度まで適宜選択することが可能であり、2枚に限定される訳ではない。   FIG. 8 shows a state in which two substrate structures 14 are arranged as an arrangement example. Thus, if a plurality of substrate structures 14 are arranged, the manufacturing efficiency can be improved. However, the number of substrate structures 14 to be arranged can be appropriately selected from one to several according to the dimensions of the substrate structure 14, and is not limited to two.

また、本実施の形態では、後述する接着シートの貼り付け工程で、一括封止体5の面に接着シートを貼り付ける実施態様について説明するので、一括封止体5が上面となるように配置した。   In the present embodiment, an embodiment in which the adhesive sheet is attached to the surface of the collective sealing body 5 in the adhesive sheet attaching process described later will be described. did.

(f2)次に、図9に示すダイシングテープ12を貼り付けて、保持枠13と基板構造体14とを固定する。   (F2) Next, the dicing tape 12 shown in FIG. 9 is affixed, and the holding frame 13 and the substrate structure 14 are fixed.

この工程では、例えば図9に示す貼り付け装置20を用いて、連続的にダイシングテープ12を貼り付けることができる。   In this step, for example, the dicing tape 12 can be continuously pasted using the pasting apparatus 20 shown in FIG.

ダイシングテープ12を連続的に貼り付ける場合、ダイシングテープ12は、例えば図9に示すように長い帯状のテープをロールで巻き取った状態で、供給部21にセットされる。なお、供給部21にセットされた状態では、ダイシングテープ12は、その粘着層の表面にカバーテープ16が貼り付けられた状態でセットされている。   When the dicing tape 12 is stuck continuously, the dicing tape 12 is set in the supply unit 21 in a state where a long strip-shaped tape is wound up by a roll as shown in FIG. In addition, in the state set to the supply part 21, the dicing tape 12 is set in the state in which the cover tape 16 was affixed on the surface of the adhesion layer.

供給部21から送り出されたダイシングテープ12は、複数のローラ22の間を縫うように送られ、回収部23に巻き取られる構造となっている。カバーテープ16は貼り付け部24よりも手前で引き剥がされ、カバーテープ回収部25に巻き取られる。   The dicing tape 12 delivered from the supply unit 21 is fed so as to sew between a plurality of rollers 22 and is wound around the collection unit 23. The cover tape 16 is peeled off before the attaching portion 24 and is taken up by the cover tape collecting portion 25.

また、貼り付け部24の前後にはテンションローラ26が配置され、ダイシングテープ12は所定の張力で張られた状態となっている。また、貼り付け部24では、ダイシングテープ12は貼り付けステージ27に対して傾斜した状態で張られている。図9では供給部21側が回収部23側よりも高い位置となるように傾斜した状態を示している。   In addition, tension rollers 26 are disposed before and after the pasting portion 24, and the dicing tape 12 is in a state of being stretched with a predetermined tension. Further, in the attaching part 24, the dicing tape 12 is stretched in an inclined state with respect to the attaching stage 27. FIG. 9 shows a state in which the supply unit 21 side is inclined so as to be higher than the collection unit 23 side.

一方、図8で説明した保持枠13および基板構造体14は、貼り付け部24に設置された貼り付けステージ27の上に配置されている。   On the other hand, the holding frame 13 and the substrate structure 14 described with reference to FIG. 8 are disposed on the pasting stage 27 installed in the pasting portion 24.

また、貼り付け装置20は貼り付けローラ(貼り付け治具)28を有しており、貼り付け部24の領域を移動させることができる構造となっている。図10に示すように、この貼り付けローラ28は貼り付けステージ27の表面に沿って移動方向28aに移動する。また、貼り付けローラ28は回転方向28bに回転しながら移動する。   Further, the affixing device 20 includes an affixing roller (affixing jig) 28 and has a structure that can move the area of the affixing portion 24. As shown in FIG. 10, the sticking roller 28 moves in the moving direction 28 a along the surface of the sticking stage 27. The pasting roller 28 moves while rotating in the rotation direction 28b.

この貼り付けローラ28が保持枠13の一方の端部から他方の端部まで、ダイシングテープ12を介して上方から所定の圧力で基板構造体14を押さえながら移動することにより、保持枠13および基板構造体14にダイシングテープ12を貼り付ける(本実施の形態では、ダイシングテープ12は図8に示す一括封止体5に貼り付けられる)。   The affixing roller 28 moves from one end of the holding frame 13 to the other end while pressing the substrate structure 14 with a predetermined pressure from above via the dicing tape 12, whereby the holding frame 13 and the substrate are moved. Dicing tape 12 is affixed to structure 14 (in this embodiment, dicing tape 12 is affixed to collective sealing body 5 shown in FIG. 8).

ここで、基板構造体14はその製造工程中にリフロー工程などの加熱プロセスを含んでいる。このため、基板構造体14を構成する各部材の線膨張係数の違いにより反りが生じる。   Here, the substrate structure 14 includes a heating process such as a reflow process during the manufacturing process. For this reason, warpage occurs due to a difference in linear expansion coefficient of each member constituting the substrate structure 14.

この反りの形状は、図10に示すように基板構造体14の端部(特に長手方向の両端部)が中央部よりも上側(一括封止体5側)に持ち上がる形状となる場合が多い。ただし、基板構造体14を構成する各部材の材質やレイアウト、寸法によってはこれとは反対に基板構造体14の端部が中央部よりも下側(多数個取り基板9側)に下がる場合もある。   As shown in FIG. 10, the shape of the warp is often a shape in which the end portions (particularly both end portions in the longitudinal direction) of the substrate structure 14 are lifted to the upper side (collective sealing body 5 side) from the central portion. However, depending on the material, layout, and dimensions of each member constituting the substrate structure 14, the end of the substrate structure 14 may be lowered to the lower side (multiple substrate 9 side) than the center portion. is there.

また、前述したように良品の半導体チップ1(図5参照)を節約するため、不良と判定されたパッケージ領域9a(図6参照)には半導体チップ1を搭載しない場合、半導体チップ1の有無によって線膨張率が変化するため、個々の基板構造体14毎に異なった形状の反りが発生する場合がある。   Further, as described above, in order to save the non-defective semiconductor chip 1 (see FIG. 5), when the semiconductor chip 1 is not mounted in the package area 9a (see FIG. 6) determined to be defective, depending on the presence or absence of the semiconductor chip 1. Since the linear expansion coefficient changes, warping having a different shape may occur for each individual substrate structure 14.

このように複雑な形状に反った基板構造体14を貼り付けステージ27上に置くと、がたつきが生じるため基板構造体14の位置が安定しない。基板構造体14の位置が安定しない状態でダイシングテープ12の貼り付けを開始すると、ダイシングテープ12に皺やねじれが発生し、貼り残しや気泡(基板構造体14とダイシングテープ12の間に発生する気泡)の原因となる。   When the substrate structure 14 warped in such a complicated shape is placed on the affixing stage 27, the position of the substrate structure 14 is not stable because rattling occurs. When the application of the dicing tape 12 is started in a state where the position of the substrate structure 14 is not stable, wrinkles and twists are generated in the dicing tape 12, and a residue and bubbles (generated between the substrate structure 14 and the dicing tape 12). Cause air bubbles).

そこで、本実施の形態では、図10に示すように傾斜ピン(基板傾斜手段、突き上げ部材)27fを用いて基板構造体14を配置する貼り付けステージ27に対して基板構造体14を傾斜させた状態で、基板構造体14とダイシングテープ12との貼り付けを開始することとした。   Therefore, in the present embodiment, as shown in FIG. 10, the substrate structure 14 is inclined with respect to the affixing stage 27 on which the substrate structure 14 is arranged using an inclination pin (substrate inclination means, push-up member) 27 f. In this state, the attachment of the substrate structure 14 and the dicing tape 12 was started.

傾斜ピン27fは貼り付けステージ27(基板配置部27a)の基板構造体14を配置した領域に配置され、基板構造体14の下面(多数個取り基板9の裏面)を貼り付けステージ27の表面から上方に突き上げている。   The inclined pins 27f are arranged in a region where the substrate structure 14 of the attaching stage 27 (substrate arranging portion 27a) is arranged, and the lower surface of the substrate structure 14 (the back surface of the multi-piece substrate 9) is disposed from the surface of the attaching stage 27. It pushes upward.

基板構造体14は、貼り付けを開始する側の端部(図10において左側の端部)は貼り付けステージ27に接触しており、その反対側の端部(図10において右側の端部)は貼り付けステージ27から傾斜ピン27fにより持ち上げられた状態となっている。つまり、貼り付けを開始する際には、貼り付けローラ28の移動方向28aに対して遠い側の基板構造体14の端部が、近い側の端部よりも高い位置にある。   The substrate structure 14 has an end (on the left side in FIG. 10) on the side where the pasting starts contacting the pasting stage 27, and an end on the opposite side (the right end in FIG. 10). Is lifted from the attaching stage 27 by the inclined pin 27f. That is, when starting the pasting, the end of the substrate structure 14 on the side far from the moving direction 28a of the pasting roller 28 is located higher than the end on the near side.

このように、貼り付けステージ27に対して基板構造体14を傾斜させた状態とすることにより、基板構造体14が反っている場合であっても、がたつきを解消し、基板構造体14の位置を安定させることができる。   In this way, by setting the substrate structure 14 to be inclined with respect to the attaching stage 27, even if the substrate structure 14 is warped, the backlash is eliminated and the substrate structure 14 is eliminated. The position of can be stabilized.

また、基板構造体14の位置を安定させた状態で、基板構造体14とダイシングテープ12との貼り付けを開始することにより、ダイシングテープ12の貼り付けを開始する基板構造体14の端部とダイシングテープ12とを確実に接触させることができる。すなわち、基板構造体14の一方の端部から反対側の端部の方向にダイシングテープ12を順に貼り付けていくことができる。したがって、貼り残しや気泡を生じることなくダイシングテープ12を基板構造体14の貼り付け面(一括封止体5の表面)に貼り付けることができる。   In addition, by starting attachment of the substrate structure 14 and the dicing tape 12 in a state where the position of the substrate structure 14 is stabilized, an end portion of the substrate structure 14 that starts attaching the dicing tape 12 The dicing tape 12 can be reliably brought into contact. That is, the dicing tape 12 can be attached in order from one end of the substrate structure 14 to the opposite end. Therefore, the dicing tape 12 can be attached to the attachment surface of the substrate structure 14 (the surface of the collective sealing body 5) without leaving any residue or bubbles.

また、図10および図11に示すように、傾斜ピン27fは貼り付けローラ28の移動方向28aに対して基板構造体14の中央よりも後方に配置されている。このため、基板構造体14の貼り付けを開始する側の端部は貼り付けステージ27に支持された状態となる。このような構造とすることにより、貼り付け時に貼り付けローラ28を所定の圧力で下方に押し下げても、傾斜ピン27fに加わる応力を軽減することができる。また、傾斜ピン27fから基板構造体14に加わる反力も軽減できるので、基板構造体14の損傷を防止することができる。   Further, as shown in FIGS. 10 and 11, the inclined pin 27 f is arranged behind the center of the substrate structure 14 with respect to the moving direction 28 a of the attaching roller 28. For this reason, the end portion on the side where the pasting of the substrate structure 14 is started is supported by the pasting stage 27. By adopting such a structure, the stress applied to the inclined pin 27f can be reduced even when the sticking roller 28 is pushed downward with a predetermined pressure at the time of sticking. In addition, since the reaction force applied to the substrate structure 14 from the inclined pin 27f can be reduced, damage to the substrate structure 14 can be prevented.

また、傾斜ピン27fは多数個取り基板9の端部と半田ボール8(図5参照)が形成された領域の間に配置することが好ましい。傾斜ピン27fと半田ボール8との接触を回避して、半田ボール8の損傷や導通不良を防止するためである。   The inclined pins 27f are preferably arranged between the end of the multi-chip substrate 9 and the region where the solder balls 8 (see FIG. 5) are formed. This is to prevent contact between the inclined pin 27f and the solder ball 8 and prevent damage to the solder ball 8 and poor conduction.

また、傾斜ピン27fは例えば図11に示すように1枚の基板構造体14に対して2個ずつ配置されている。1枚の基板構造体に対して2個ずつの傾斜ピン27fを配置することにより、基板構造体14の位置をより安定させ易くすることができる。   Further, for example, as shown in FIG. 11, two inclined pins 27 f are arranged for each substrate structure 14. By arranging the two inclined pins 27f for each substrate structure, the position of the substrate structure 14 can be made more stable.

ただし、傾斜ピン27fの数はこれに限定されない。例えば、1枚の基板構造体14に対して1個の傾斜ピン27fを配置する場合、基板構造体14の短辺の中央付近に配置すれば良い。この場合、2個ずつ配置する場合よりは安定度は劣るが傾斜ピン27fを設けない場合よりは安定させることができる。   However, the number of inclined pins 27f is not limited to this. For example, when one inclined pin 27 f is arranged for one substrate structure 14, it may be arranged near the center of the short side of the substrate structure 14. In this case, the stability is inferior to the case where two are arranged, but it can be more stable than the case where the inclined pin 27f is not provided.

あるいは、1枚の基板構造体14に対して3個以上の傾斜ピン27fを配置しても良い。この場合、貼り付けローラ28で押し下げられる時に傾斜ピン27fに加わる応力、あるいはその反力を複数の傾斜ピン27fに更に分散させることが出来るので、傾斜ピン27f、あるいは基板構造体14の損傷を更に防止することができる。また、傾斜ピン27fの数を増加させることにより、各傾斜ピン27fの高さを微調整することができるので、調整の自由度が向上する。   Alternatively, three or more inclined pins 27 f may be arranged for one substrate structure 14. In this case, since the stress applied to the inclined pin 27f or the reaction force applied to the inclined pin 27f when being pushed down by the attaching roller 28 can be further distributed to the plurality of inclined pins 27f, the damage to the inclined pin 27f or the substrate structure 14 is further increased. Can be prevented. Further, by increasing the number of inclined pins 27f, the height of each inclined pin 27f can be finely adjusted, so that the degree of freedom of adjustment is improved.

次に、図12に示すように、基板構造体14とダイシングテープ12との貼り付けを開始した後、貼り付けを完了するまでの間に傾斜ピン27fを貼り付けステージ27の表面よりも下方に収納する。傾斜ピン27fを貼り付けステージ27の表面よりも下方に収納することにより、傾斜ピン27fを用いた基板構造体14の傾斜は無くなり、基板構造体14は貼り付けステージ27と平行な状態となる。   Next, as shown in FIG. 12, after the attachment of the substrate structure 14 and the dicing tape 12 is started, the inclined pin 27 f is placed below the surface of the attachment stage 27 until the attachment is completed. Store. By accommodating the inclined pins 27 f below the surface of the attaching stage 27, the inclination of the substrate structure 14 using the inclined pins 27 f is eliminated, and the substrate structure 14 is in a state parallel to the attaching stage 27.

ここで、平行な状態とは、傾斜ピン27fを収納することにより、基板構造体14が貼り付けステージ27の表面に沿って配置された状態を意味する。したがって、基板構造体14には反りが生じているため、貼り付けステージ27と完全に平行になっている訳ではないが、これを排除するものではない。傾斜ピン27fはシリンダ27eに接続されており、昇降動作が可能な構造となっている。   Here, the parallel state means a state in which the substrate structure 14 is disposed along the surface of the attaching stage 27 by accommodating the inclined pins 27f. Therefore, since the substrate structure 14 is warped, it is not completely parallel to the pasting stage 27, but this is not excluded. The inclined pin 27f is connected to the cylinder 27e and has a structure capable of moving up and down.

傾斜ピン27fを突き上げた状態のままダイシングテープ12を最後まで貼り付けると、基板構造体14にストレスが加わり、基板構造体14が損傷する可能性がある。一方、ダイシングテープ12は、皺やねじれのない状態で基板構造体14の一方の端部から貼り付けが開始されているため、基板構造体14を傾斜させなくても貼り残しや気泡が発生し難い状態となっている。   If the dicing tape 12 is stuck to the end while the inclined pin 27f is pushed up, stress may be applied to the substrate structure 14 and the substrate structure 14 may be damaged. On the other hand, since the dicing tape 12 is pasted from one end of the substrate structure 14 without any wrinkles or twists, it is left unattached and bubbles are generated without tilting the substrate structure 14. It is difficult.

つまり、本実施の形態によれば、基板構造体14とダイシングテープ12との貼り付けを開始した後、貼り付けを完了するまでの間に傾斜ピン27fを用いた基板の傾斜を無くすことにより、基板構造体14の損傷を回避しつつ、貼り残しや気泡の発生を防止することができる。   That is, according to the present embodiment, after starting the attachment of the substrate structure 14 and the dicing tape 12, the inclination of the substrate using the inclined pins 27f is eliminated until the attachment is completed. While avoiding damage to the substrate structure 14, it is possible to prevent the sticking and the generation of bubbles.

本発明者が種々条件を変えて実験を行った所、基板構造体14の貼り付けを開始する端部(一括封止体5の端部)とダイシングテープ12とが貼り付いていれば、貼り付け開始後に直ちに傾斜ピン27fを収納しても貼り残しや気泡の発生は認められなかった。   When the inventor conducted an experiment under various conditions, if the end portion (end portion of the collective sealing body 5) where the substrate structure 14 starts to be attached and the dicing tape 12 are attached, the attachment is performed. Even if the inclined pin 27f was housed immediately after the start of attachment, no sticking or generation of bubbles was observed.

つまり、基板構造体14の損傷回避の観点からは、基板構造体14の貼り付けを開始する端部(一括封止体5の端部)とダイシングテープ12とを貼り付けた後、直ちに傾斜ピン27fを用いた傾斜を無くすことが好ましい。   That is, from the viewpoint of avoiding damage to the substrate structure 14, the end of the substrate structure 14 to be attached (the end of the collective sealing body 5) and the dicing tape 12 are immediately attached and then the inclined pin is immediately attached. It is preferable to eliminate the inclination using 27f.

また、図10および図12に示す貼り付けローラ28は、その表面に例えばシリコーンゴムなどの弾力性の高い材料を巻いている。したがって、貼り付けローラ28のダイシングテープ12と接触する面は、基板構造体14のダイシングテープ12を貼り付ける面(すなわち一括封止体5)の表面よりも高い弾力性を有している。   10 and 12 has a surface with a highly elastic material such as silicone rubber wound around it. Therefore, the surface of the attaching roller 28 that contacts the dicing tape 12 has higher elasticity than the surface of the substrate structure 14 to which the dicing tape 12 is attached (that is, the collective sealing body 5).

このように、貼り付けローラ28の表面を弾力性の高い素材で覆うことにより、基板構造体14に複雑な形状の反りが発生している場合でも、これに倣ってダイシングテープ12を貼り付けることができる。すなわち、貼り残しや気泡の発生を防止することができる。   In this way, by covering the surface of the affixing roller 28 with a highly elastic material, even when the substrate structure 14 is warped in a complicated shape, the dicing tape 12 is affixed following this. Can do. That is, it is possible to prevent the sticking and the generation of bubbles.

また、図10に示すように、基板構造体14を貼り付けステージ27に対して傾斜させた状態であっても、基板構造体14の貼り付けを開始する領域と貼り付けローラ28に沿って平行な位置にある保持枠13とダイシングテープ12とを接触させることができる。このため、基板構造体14と保持枠13とを所定の位置関係で固定することができる。   Further, as shown in FIG. 10, even when the substrate structure 14 is inclined with respect to the bonding stage 27, the region for starting the bonding of the substrate structure 14 and the bonding roller 28 are parallel to each other. The holding frame 13 and the dicing tape 12 at various positions can be brought into contact with each other. For this reason, the substrate structure 14 and the holding frame 13 can be fixed in a predetermined positional relationship.

(f3)次に、保持枠13のダイシングテープ12が貼り付けられた面側で、ダイシングテープ12を切断する。ここでは、例えばカッタ支持部に取り付けられた回転刃の端部を保持枠13のダイシングテープ12が貼り付けられた面に当接させた状態で、保持枠の円周軌道上を回転させて切断する。   (F3) Next, the dicing tape 12 is cut on the surface side of the holding frame 13 where the dicing tape 12 is attached. Here, for example, in a state where the end of the rotary blade attached to the cutter support portion is brought into contact with the surface of the holding frame 13 to which the dicing tape 12 is attached, it is cut by rotating on the circumferential track of the holding frame. To do.

<基板構造体の変形例>
次に、基板構造体の変形例について図13を用いて説明する。図13は本実施の形態の変形例である基板構造体にダイシングテープの貼り付けを開始した状態を示す拡大断面図である。
<Modification of substrate structure>
Next, a modified example of the substrate structure will be described with reference to FIG. FIG. 13 is an enlarged cross-sectional view showing a state in which affixing of a dicing tape is started on a substrate structure that is a modification of the present embodiment.

図13に示す基板構造体17と図10に示す基板構造体14との相違点は反りの方向である。図10に示す基板構造体14は、その端部(特に長手方向の両端部)が中央部よりも上側(一括封止体5側)に持ち上がる形状となっている。   The difference between the substrate structure 17 shown in FIG. 13 and the substrate structure 14 shown in FIG. 10 is the direction of warpage. The substrate structure 14 shown in FIG. 10 has a shape in which end portions (particularly, both end portions in the longitudinal direction) are lifted to the upper side (collective sealing body 5 side) from the center portion.

一方、図13に示す、基板構造体17は、その端部が中央部よりも下側(多数個取り基板9側)に下がっている。   On the other hand, the end portion of the substrate structure 17 shown in FIG. 13 is lowered to the lower side (multiple substrate 9 side) than the center portion.

本実施の形態で説明した基板構造体14にダイシングテープ12を貼り付ける技術は図13に示すように基板構造体17にも適用することができる。   The technique for attaching the dicing tape 12 to the substrate structure 14 described in the present embodiment can also be applied to the substrate structure 17 as shown in FIG.

つまり、貼り付けステージ27に対して基板構造体17を傾斜させた状態とすることにより、基板構造体17が反っている場合であっても、がたつきを解消し、基板構造体17の位置を安定させることができる。   That is, by setting the substrate structure 17 to be inclined with respect to the attaching stage 27, even if the substrate structure 17 is warped, the backlash is eliminated and the position of the substrate structure 17 is reduced. Can be stabilized.

また、基板構造体17の位置を安定させた状態で、基板構造体17とダイシングテープ12との貼り付けを開始することにより、ダイシングテープ12の貼り付けを開始する基板構造体17の端部とダイシングテープ12とを確実に接触させることができる。すなわち、基板構造体17の一方の端部から反対側の端部の方向にダイシングテープ12を順に貼り付けていくことができる。したがって、貼り残しや気泡を生じることなくダイシングテープ12を基板構造体17の貼り付け面(一括封止体5の表面)に貼り付けることができる。   Further, by starting the attachment of the substrate structure 17 and the dicing tape 12 in a state where the position of the substrate structure 17 is stabilized, the end of the substrate structure 17 that starts the attachment of the dicing tape 12 The dicing tape 12 can be reliably brought into contact. That is, the dicing tape 12 can be attached in order from one end of the substrate structure 17 to the opposite end. Therefore, the dicing tape 12 can be attached to the attachment surface of the substrate structure 17 (the surface of the collective sealing body 5) without leaving any residue or bubbles.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the above embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

例えば、実施の形態では半導体装置の製造方法の例としてMAPについて説明した。しかし半導体装置の製造工程はこれに限定されるものではなく、例えば、多数個取り基板9のパッケージ領域の数に対応して複数のキャビティを有する金型を用いて封止する方法(個片モールドと呼ばれる)で基板構造体を得る方法に適用することができる。   For example, in the embodiment, MAP has been described as an example of a method for manufacturing a semiconductor device. However, the manufacturing process of the semiconductor device is not limited to this. For example, a method of sealing using a mold having a plurality of cavities corresponding to the number of package regions of the multi-cavity substrate 9 (individual mold) It can be applied to a method for obtaining a substrate structure.

また、半導体ウエハを基板構造体とみなし、該半導体ウエハにダイシングテープなどの接着シートを貼り付ける工程にも適用することができる。例えば薄型化などにより、半導体ウエハに反りが生じる場合、ダイシングテープと半導体ウエハとの間に貼り残しや気泡が発生する場合がある。   Further, the present invention can also be applied to a process in which a semiconductor wafer is regarded as a substrate structure and an adhesive sheet such as a dicing tape is attached to the semiconductor wafer. For example, when the semiconductor wafer is warped due to thinning or the like, there may be a case where a sticking residue or a bubble is generated between the dicing tape and the semiconductor wafer.

しかし、本実施の形態で説明した方法を適用すれば、貼り残しや気泡を生じることなくダイシングテープを貼り付けることができる。   However, if the method described in the present embodiment is applied, the dicing tape can be attached without causing sticking or bubbles.

本発明は、個片化工程で、多数個取り用基板などの被個片化対象構造物を接着シートを介して保持枠に固定して個片化する半導体装置に利用可能である。   INDUSTRIAL APPLICABILITY The present invention can be used in a semiconductor device that separates a structure to be separated such as a multi-piece substrate, etc., into a holding frame via an adhesive sheet in the individualization step.

本発明の一実施の形態である半導体装置の構造の一例を封止体を透過して示す平面図である。It is a top view which permeate | transmits and shows an example of the structure of the semiconductor device which is one embodiment of this invention through a sealing body. 図1に示すA−A線に沿って切断した断面の構造を示す断面図である。It is sectional drawing which shows the structure of the cross section cut | disconnected along the AA line shown in FIG. 図2に示すB部の構造を示す拡大部分断面図である。FIG. 3 is an enlarged partial sectional view showing a structure of a B portion shown in FIG. 図1に示す半導体装置の組み立てにおける樹脂モールドまでの組み立ての一例を示す製造プロセスフロー図である。It is a manufacturing process flowchart which shows an example of the assembly to the resin mold in the assembly of the semiconductor device shown in FIG. 図1に示す半導体装置の組み立てにおける樹脂モールド後の組み立ての一例を示す製造プロセスフロー図である。FIG. 2 is a manufacturing process flow diagram illustrating an example of assembly after resin molding in the assembly of the semiconductor device illustrated in FIG. 1. 図4に示す基板準備の工程で準備する多数個取り基板の平面図である。FIG. 5 is a plan view of a multi-cavity substrate prepared in the substrate preparation step shown in FIG. 4. 図4に示す樹脂モールドの工程で多数個取り基板の主面が樹脂封止された基板構造体の全体構造を示す斜視図である。It is a perspective view which shows the whole structure of the board | substrate structure by which the main surface of the multi-cavity board | substrate was resin-sealed at the process of the resin mold shown in FIG. 保持枠内に、主面側が封止された多数個取り配線基板を配置した状態を示す平面図である。It is a top view which shows the state which has arrange | positioned the multi-piece wiring board by which the main surface side was sealed in the holding frame. 本発明の一実施の形態である貼り付け装置の概要を示す要部断面図である。It is principal part sectional drawing which shows the outline | summary of the sticking apparatus which is one embodiment of this invention. 図9に示す基板構造体にダイシングテープの貼り付けを開始した状態を示す拡大断面図である。It is an expanded sectional view which shows the state which affixed the dicing tape on the board | substrate structure shown in FIG. 図10に示す傾斜ピンの平面位置を示す平面図である。It is a top view which shows the plane position of the inclination pin shown in FIG. 図10に示す傾斜ピンを収納した状態を示す断面図である。It is sectional drawing which shows the state which accommodated the inclination pin shown in FIG. 本発明の一実施の形態の変形例である基板構造体にダイシングテープの貼り付けを開始した状態を示す拡大断面図である。It is an expanded sectional view which shows the state which affixed the dicing tape on the board | substrate structure which is a modification of one Embodiment of this invention.

符号の説明Explanation of symbols

1 半導体チップ
1a 主面
1b 裏面
1c パッド(電極)
2 接着剤
3 パッケージ基板(配線基板)
3a 主面
3b 裏面
3c コア材
3d ランド部
3e スルーホール
3f 開口窓
3g メッキ膜
3h 金属膜
3n 配線
3p ボンディング用端子(ワイヤ接合部)
3q ソルダレジスト膜
3r 給電線
4 ワイヤ
5 一括封止体
6 樹脂体
7 CSP(半導体装置)
8 半田ボール(外部端子)
9 多数個取り基板
9a パッケージ領域
10 マーキング
11 ダイシングブレード
12 ダイシングテープ
13 保持枠
13a 窪み部
14 基板構造体
15 樹脂成形金型
15a キャビティ
16 カバーテープ
17 基板構造体
20 貼り付け装置
21 供給部
22 ローラ
23 回収部
24 貼り付け部
25 カバーテープ回収部
26 テンションローラ
27 貼り付けステージ
27a 基板配置部
27b 保持枠配置部
27c 保持枠位置決めピン
27d 位置決めピン
27e シリンダ
27f 傾斜ピン(基板傾斜手段、突き上げ部材)
28 貼り付けローラ(貼り付け治具)
28a 移動方向
28b 回転方向
DESCRIPTION OF SYMBOLS 1 Semiconductor chip 1a Main surface 1b Back surface 1c Pad (electrode)
2 Adhesive 3 Package substrate (wiring substrate)
3a Main surface 3b Back surface 3c Core material 3d Land portion 3e Through hole 3f Opening window 3g Plating film 3h Metal film 3n Wiring 3p Bonding terminal (wire bonding portion)
3q Solder resist film 3r Feed line 4 Wire 5 Batch encapsulant 6 Resin body 7 CSP (semiconductor device)
8 Solder balls (external terminals)
9 Multiple substrate 9a Package area 10 Marking 11 Dicing blade 12 Dicing tape 13 Holding frame 13a Recessed part 14 Substrate structure 15 Resin molding die 15a Cavity 16 Cover tape 17 Substrate structure 20 Pasting device 21 Supply part 22 Roller 23 Collecting unit 24 Pasting unit 25 Cover tape collecting unit 26 Tension roller 27 Pasting stage 27a Substrate placing unit 27b Holding frame placing unit 27c Holding frame positioning pin 27d Positioning pin 27e Cylinder 27f Tilt pin (substrate tilting means, push-up member)
28 Sticking roller (sticking jig)
28a Movement direction 28b Rotation direction

Claims (5)

基板構造体を準備する工程と、
前記基板構造体と接着シートとを貼り付ける工程とを有し、
前記基板構造体と前記接着シートとを貼り付ける工程では、
貼り付け治具を用いて、前記基板構造体の一方の端部から他方の端部まで、前記接着シートを介して上方から所定の圧力で前記基板構造体を押さえながら移動することにより、貼り付けを行い、
前記基板構造体と前記接着シートとの貼り付けを開始する際には、基板傾斜手段を用いて前記基板構造体を配置する貼り付けステージの表面に対して前記基板構造体を傾斜させ、前記貼り付け治具の移動方向に対して遠い側の前記基板構造体の端部が、近い側の端部よりも高い位置にある状態で、前記基板構造体と前記接着シートとの貼り付けを開始することを特徴とする半導体装置の製造方法。
Preparing a substrate structure; and
A step of attaching the substrate structure and the adhesive sheet;
In the step of attaching the substrate structure and the adhesive sheet,
Affixing is performed by using an affixing jig from one end of the substrate structure to the other end while holding the substrate structure with a predetermined pressure from above via the adhesive sheet. And
When starting the bonding of the substrate structure and the adhesive sheet, the substrate structure is inclined with respect to the surface of the bonding stage on which the substrate structure is arranged using the substrate tilting means, and the bonding is performed. Affixing the substrate structure and the adhesive sheet is started in a state where the end of the substrate structure on the side far from the moving direction of the attaching jig is at a higher position than the end on the near side. A method for manufacturing a semiconductor device.
請求項1に記載の半導体装置の製造方法において、
前記基板構造体と前記接着シートとを貼り付ける工程の前に、基板の主面に半導体チップを搭載する工程と、前記基板の前記主面を樹脂体により封止して前記基板構造体とする工程とを有し、
前記基板構造体と前記接着シートとを貼り付ける工程では、
前記基板構造体と前記接着シートとの貼り付けを開始した後、貼り付けを完了するまでの間に前記基板傾斜手段を用いた傾斜を無くすことを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1,
Before the step of attaching the substrate structure and the adhesive sheet, a step of mounting a semiconductor chip on the main surface of the substrate, and sealing the main surface of the substrate with a resin body to form the substrate structure. A process,
In the step of attaching the substrate structure and the adhesive sheet,
A method of manufacturing a semiconductor device, characterized in that the inclination using the substrate tilting means is eliminated between the start of bonding of the substrate structure and the adhesive sheet and the completion of bonding.
請求項1に記載の半導体装置の製造方法において、
前記基板構造体と前記接着シートとを貼り付ける工程の前に、基板の主面に半導体チップを搭載する工程と、前記基板の前記主面を樹脂体により封止して前記基板構造体とする工程とを有し、
前記基板傾斜手段は、前記貼り付けステージの前記基板構造体を配置した領域に配置された突き上げ部材であることを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1,
Before the step of attaching the substrate structure and the adhesive sheet, a step of mounting a semiconductor chip on the main surface of the substrate, and sealing the main surface of the substrate with a resin body to form the substrate structure. A process,
The method of manufacturing a semiconductor device, wherein the substrate tilting means is a push-up member disposed in a region where the substrate structure of the pasting stage is disposed.
請求項1に記載の半導体装置の製造方法において、
前記基板構造体と前記接着シートとを貼り付ける工程の前に、基板の主面に半導体チップを搭載する工程と、前記基板の前記主面を樹脂体により封止して前記基板構造体とする工程とを有し、
前記基板構造体と前記接着シートとを貼り付ける工程では、
前記貼り付け治具の前記接着シートと接触する面は、前記基板構造体の前記接着シートを貼り付ける面よりも高い弾力性を有していることを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1,
Before the step of attaching the substrate structure and the adhesive sheet, a step of mounting a semiconductor chip on the main surface of the substrate, and sealing the main surface of the substrate with a resin body to form the substrate structure. A process,
In the step of attaching the substrate structure and the adhesive sheet,
The method of manufacturing a semiconductor device, wherein a surface of the attaching jig that contacts the adhesive sheet has higher elasticity than a surface of the substrate structure to which the adhesive sheet is attached.
(a)複数のパッケージ領域を有する基板を準備する工程と、
(b)前記複数のパッケージ領域の各々に半導体チップをそれぞれ搭載し、前記半導体チップと前記基板とをそれぞれ電気的に接続する工程と、
(c)前記基板の前記半導体チップが搭載された主面側を樹脂成形金型が有する一つのキャビティで一括して覆うことにより樹脂封止して基板構造体とする工程と、
(d)前記基板構造体を個片化する工程とを有し、
前記(d)工程には、
(d1)保持枠を準備した後、前記保持枠の内側に前記基板構造体を所定の位置関係で配置する工程と、
(d2)接着シートと、前記保持枠および前記基板構造体を貼り付けることにより前記保持枠と前記基板構造体とを固定する工程とが含まれ、
貼り付け治具を用いて、前記基板構造体の一方の端部から他方の端部まで、前記接着シートを介して上方から所定の圧力で前記基板構造体を押さえながら移動することにより、貼り付けを行い、
前記基板構造体と前記接着シートとの貼り付けを開始する際には、基板傾斜手段を用いて前記基板構造体を配置する貼り付けステージの表面に対して前記基板構造体を傾斜させ、前記貼り付け治具の移動方向に対して遠い側の前記基板構造体の端部が、近い側の端部よりも高い位置にある状態で、前記基板構造体と前記接着シートとの貼り付けを開始することを特徴とする半導体装置の製造方法。
(A) preparing a substrate having a plurality of package regions;
(B) mounting a semiconductor chip in each of the plurality of package regions, and electrically connecting the semiconductor chip and the substrate;
(C) a step of resin-sealing by covering the main surface side of the substrate on which the semiconductor chip is mounted with a single cavity of a resin molding die to form a substrate structure;
(D) dividing the substrate structure into pieces,
In the step (d),
(D1) after preparing the holding frame, placing the substrate structure in a predetermined positional relationship inside the holding frame;
(D2) including a step of fixing the holding frame and the substrate structure by adhering the adhesive sheet and the holding frame and the substrate structure;
Affixing is performed by using an affixing jig from one end of the substrate structure to the other end while holding the substrate structure with a predetermined pressure from above via the adhesive sheet. And
When starting the bonding of the substrate structure and the adhesive sheet, the substrate structure is inclined with respect to the surface of the bonding stage on which the substrate structure is arranged using the substrate tilting means, and the bonding is performed. Affixing the substrate structure and the adhesive sheet is started in a state where the end of the substrate structure on the side far from the moving direction of the attaching jig is at a higher position than the end on the near side. A method for manufacturing a semiconductor device.
JP2007253664A 2007-09-28 2007-09-28 Method of manufacturing semiconductor device Pending JP2009088102A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007253664A JP2009088102A (en) 2007-09-28 2007-09-28 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007253664A JP2009088102A (en) 2007-09-28 2007-09-28 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2009088102A true JP2009088102A (en) 2009-04-23

Family

ID=40661167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007253664A Pending JP2009088102A (en) 2007-09-28 2007-09-28 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2009088102A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101334409B1 (en) 2012-09-24 2013-11-29 주식회사 나래나노텍 Side gap dispensing device and method of bonding substrates, and apparatus and method of bonding substrates having the same
JP2019096704A (en) * 2017-11-21 2019-06-20 リンテック株式会社 Sheet peeling device and peeling method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101334409B1 (en) 2012-09-24 2013-11-29 주식회사 나래나노텍 Side gap dispensing device and method of bonding substrates, and apparatus and method of bonding substrates having the same
JP2019096704A (en) * 2017-11-21 2019-06-20 リンテック株式会社 Sheet peeling device and peeling method
JP7149065B2 (en) 2017-11-21 2022-10-06 リンテック株式会社 Sheet peeling device and peeling method

Similar Documents

Publication Publication Date Title
US6902955B2 (en) Method of manufacturing a semiconductor device having a flexible wiring substrate
US6838315B2 (en) Semiconductor device manufacturing method wherein electrode members are exposed from a mounting surface of a resin encapsulator
KR101612976B1 (en) Method for forming a foil carrier structure and packaging integrated circuit devices
KR100849181B1 (en) Semiconductor package, fabricating method thereof, and molding apparatus and molding method for fabricating the same
JP2007311378A (en) Semiconductor device manufacturing method and semiconductor device
US20070275543A1 (en) Manufacturing method of a semiconductor device
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
JP2005032910A (en) Method for manufacturing semiconductor device and semiconductor manufacturing device used therefor
JP2006261485A (en) Semiconductor device and manufacturing method therefor
JP2009289959A (en) Bonder and bonding method
JP2000012745A (en) Semiconductor package and its manufacture
JP6100612B2 (en) Manufacturing method of semiconductor device
JP2009206166A (en) Method of manufacturing semiconductor device
JP2006294832A (en) Manufacturing method of semiconductor device
JP2009088102A (en) Method of manufacturing semiconductor device
JP2006344827A (en) Method for manufacturing semiconductor device
JP5286303B2 (en) Manufacturing method of semiconductor device
US8535988B2 (en) Large panel leadframe
JP2011040640A (en) Method for manufacturing semiconductor device
JP2004128339A (en) Method of manufacturing semiconductor
JP2007208153A (en) Semiconductor device, and manufacturing method thereof
JP2011077436A (en) Method and apparatus of manufacturing semiconductor device
JP2008153491A (en) Method for manufacturing semiconductor device
JP2008078492A (en) Manufacturing method of semiconductor device
JP2001203293A (en) Producing method for semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528