JP2008153491A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2008153491A
JP2008153491A JP2006340986A JP2006340986A JP2008153491A JP 2008153491 A JP2008153491 A JP 2008153491A JP 2006340986 A JP2006340986 A JP 2006340986A JP 2006340986 A JP2006340986 A JP 2006340986A JP 2008153491 A JP2008153491 A JP 2008153491A
Authority
JP
Japan
Prior art keywords
heating
semiconductor device
heating chamber
mounting
curing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006340986A
Other languages
Japanese (ja)
Inventor
Haruhiko Harada
晴彦 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006340986A priority Critical patent/JP2008153491A/en
Publication of JP2008153491A publication Critical patent/JP2008153491A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

<P>PROBLEM TO BE SOLVED: To provide technique capable of performing a cure bake treatment for sealing resin without lowering the production efficiency of a semiconductor package. <P>SOLUTION: A cure bake treatment system is equipped with an articulated robot TKR having a rotating operation unit which rotates in a horizontal direction, and pluralities of drying tanks KSS and cooling stage RSGs in compact structure, and a magazine supply stage MKS and a magazine discharge stage MHS are disposed so as to surround the articulated robat TKR. The articulated robot TKR automatically picks up magazines MGZ from and feeds (discharges) magazines MGZ to the pluralities of drying tanks KSS and cooling stage RSGs in compact structure, and a magazine supply stage MKS and a magazine discharge stage MHS at previously set predetermined time. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体装置の製造技術に関し、特に、実装基板に半導体チップを搭載し、その半導体チップを樹脂封止する工程に適用して有効な技術に関するものである。   The present invention relates to a manufacturing technique of a semiconductor device, and more particularly to a technique effective when applied to a process of mounting a semiconductor chip on a mounting substrate and sealing the semiconductor chip with a resin.

工業調査会発行「超ＬＳＩ製造・試験装置ガイドブック ２００５年度版（非特許文献１）」のｐ．１６８−１７３には、先端プロセスを実施できるパッケージング装置、生産性を向上できるパッケージング装置、および生産コストを低減できるパッケージング装置等、種々のパッケージング装置が開示されている。
工業調査会発行「超ＬＳＩ製造・試験装置ガイドブック ２００５年度版」、ｐ．１６８−１７３ P. Of “Guidebook for VLSI Manufacturing / Test Equipment 2005 Edition (Non-patent Document 1)” issued by the Industrial Research Council. 168-173 discloses various packaging devices such as a packaging device capable of performing advanced processes, a packaging device capable of improving productivity, and a packaging device capable of reducing production costs.
“Research Guide for VLSI Manufacturing / Test Equipment 2005” published by the Industrial Research Committee, p. 168-173

半導体パッケージの製造工程においては、半導体チップ（以下、単にチップと記す）を実装基板に搭載した後に、チップは封止用樹脂によって封止される。封止用樹脂として熱硬化性樹脂を用いている場合には、樹脂封止後にさらにキュアベーク処理が施される。   In a manufacturing process of a semiconductor package, after mounting a semiconductor chip (hereinafter simply referred to as a chip) on a mounting substrate, the chip is sealed with a sealing resin. When a thermosetting resin is used as the sealing resin, a cure baking process is further performed after the resin sealing.

本発明者は、上記キュアベーク処理について検討している。以下は、本発明者が検討している技術およびその課題である。   The inventor is examining the above-described cure baking process. The following are the technologies that the present inventors are examining and their problems.

すなわち、封止用樹脂として熱硬化性樹脂を用いた場合には、樹脂封止後のキュアベーク処理は乾燥槽に樹脂封止処理が施された実装基板を投入して所定時間の乾燥処理を施すことで行い、その後、実装基板に対して冷却処理を施す。   That is, when a thermosetting resin is used as the sealing resin, the curing baking after the resin sealing is performed by putting the mounting substrate on which the resin sealing process has been applied into the drying tank and performing the drying process for a predetermined time. After that, a cooling process is performed on the mounting substrate.

その乾燥槽として大型の乾燥槽を用いた場合には、異なる製品用の実装基板が投入される場合があり、ある実装基板に対しては乾燥処理が完了しても、他の実装基板に対しては乾燥処理が完了していないという状況になる。その場合、乾燥処理が完了した実装基板は、乾燥槽から取り出すことができないため、乾燥槽中で停滞することになり、乾燥処理が長引いてしまう不具合を生じることになる。   When a large drying tank is used as the drying tank, a mounting board for a different product may be put in. Even if the drying process is completed for one mounting board, As a result, the drying process is not completed. In that case, since the mounting substrate after the drying process cannot be taken out from the drying tank, the mounting board is stagnated in the drying tank, resulting in a problem that the drying process is prolonged.

また、乾燥槽として小型の乾燥槽を用いた場合には、実装基板の乾燥槽への投入および乾燥槽からの取出しが頻繁になる。さらに、乾燥槽中の温度管理等の管理頻度も頻繁になることから、人手による作業が増加し、半導体パッケージの生産効率を低下させてしまう不具合を生じることになる。   Further, when a small drying tank is used as the drying tank, the mounting substrate is frequently put into and taken out from the drying tank. Furthermore, since the frequency of management such as temperature management in the drying tank is frequent, the work by manpower is increased, resulting in a problem that the production efficiency of the semiconductor package is lowered.

本発明の目的は、半導体パッケージの生産効率を低下させることなく封止用樹脂のキュアベーク処理を行うことのできる技術を提供することにある。   An object of the present invention is to provide a technique capable of performing a curing baking process for a sealing resin without reducing the production efficiency of a semiconductor package.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

本発明による半導体装置の製造方法は、複数の乾燥槽を備えたベーク装置を用いて熱硬化性の樹脂を硬化させる工程を含むものであり、
（ａ）１つ以上の実装基板の主面に１つ以上の半導体チップを搭載する工程、
（ｂ）前記１つ以上の半導体チップを前記樹脂で覆う工程、
（ｃ）前記１つ以上の実装基板を１つのマガジンに収容して前記複数の乾燥槽のうちの１つへ投入し、前記乾燥槽内にて前記マガジンごと加熱して前記樹脂を硬化させる工程、
を含み、
前記１つ以上の実装基板が収容された前記マガジンの前記乾燥槽への投入および前記乾燥槽からの取り出しは、複数の可動部（関節部）を備えた多関節ロボットによって行うものである。 The method for manufacturing a semiconductor device according to the present invention includes a step of curing a thermosetting resin using a baking apparatus having a plurality of drying tanks,
(A) a step of mounting one or more semiconductor chips on a main surface of one or more mounting substrates;
(B) covering the one or more semiconductor chips with the resin;
(C) The step of accommodating the one or more mounting substrates in one magazine, putting it in one of the plurality of drying tanks, and heating the magazine together in the drying tank to cure the resin. ,
Including
The magazine containing the one or more mounting substrates is loaded into the drying tank and taken out from the drying tank by an articulated robot having a plurality of movable parts (joint parts).

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

熱硬化性の樹脂を用いて樹脂封止を行う工程を含む半導体装置の製造工程において、過熱により樹脂を硬化させる工程が停滞してしまうことを防ぐことができる。   In a manufacturing process of a semiconductor device including a step of resin sealing using a thermosetting resin, it is possible to prevent the step of curing the resin from being overheated.

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。   In the following embodiments, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments. However, unless otherwise specified, they are not irrelevant to each other. There are some or all of the modifications, details, supplementary explanations, and the like.

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。   Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), especially when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and may be more or less than the specific number.

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。   Further, in the following embodiments, the constituent elements (including element steps and the like) are not necessarily indispensable unless otherwise specified and apparently essential in principle. Needless to say. In addition, when referring to the constituent elements in the embodiments, etc., “consisting of A” and “consisting of A” do not exclude other elements unless specifically stated that only the elements are included. Needless to say.

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。   Similarly, in the following embodiments, when referring to the shapes, positional relationships, etc. of the components, etc., the shapes are substantially the same unless otherwise specified, or otherwise apparent in principle. And the like are included. The same applies to the above numerical values and ranges.

また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。   In addition, when referring to materials, etc., unless specified otherwise, or in principle or not in principle, the specified material is the main material, and includes secondary elements, additives It does not exclude additional elements. For example, unless otherwise specified, the silicon member includes not only pure silicon but also an additive impurity, a binary or ternary alloy (for example, SiGe) having silicon as a main element.

また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。   In addition, components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted.

また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。   In the drawings used in the present embodiment, even a plan view may be partially hatched to make the drawings easy to see.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図１は、本実施の形態の半導体パッケージ１の下面図であり、図２は半導体パッケージ１の要部断面図（部分拡大断面図）であり、図３は、半導体パッケージ１の断面図（全体断面図、側面断面図）である。図１のＡ−Ａ線の断面が図３にほぼ対応し、図３の端部近傍領域の拡大図が図２にほぼ対応する。   FIG. 1 is a bottom view of the semiconductor package 1 of the present embodiment, FIG. 2 is a cross-sectional view (partially enlarged cross-sectional view) of the main part of the semiconductor package 1, and FIG. FIG. 1 substantially corresponds to FIG. 3, and an enlarged view of the region near the end of FIG. 3 substantially corresponds to FIG.

図１〜図３に示される本実施の形態の半導体パッケージ１は、チップ２が配線基板３に搭載（接合、接続、実装）された構造を有する。半導体パッケージ１は、たとえばＢＧＡ（Ball Grid Array）形態の半導体パッケージや、あるいはチップサイズもしくはチップ２よりわずかに大きい程度の小形の半導体パッケージであるＣＳＰ（Chip Size Package）形態の半導体パッケージである。   The semiconductor package 1 of the present embodiment shown in FIGS. 1 to 3 has a structure in which a chip 2 is mounted (bonded, connected, mounted) on a wiring board 3. The semiconductor package 1 is, for example, a BGA (Ball Grid Array) type semiconductor package or a CSP (Chip Size Package) type semiconductor package which is a small semiconductor package having a chip size or slightly larger than the chip 2.

本実施の形態の半導体パッケージ１は、チップ２と、チップ２を支持または搭載する配線基板３と、チップ２の表面の複数の電極２Ａとこれに対応する配線基板３の複数の接続端子１５とを電気的に接続する複数のボンディングワイヤ４と、チップ２およびボンディングワイヤ４を含む配線基板３の上面３Ａを覆う封止樹脂５と、配線基板３の下面３Ｂに外部端子となる複数のはんだボール６とを有している。また、複数のはんだボール６は、たとえばエリアアレイ配置で設けられている。   The semiconductor package 1 of the present embodiment includes a chip 2, a wiring board 3 that supports or mounts the chip 2, a plurality of electrodes 2A on the surface of the chip 2, and a plurality of connection terminals 15 of the wiring board 3 corresponding thereto. A plurality of bonding wires 4 that are electrically connected to each other, a sealing resin 5 that covers the upper surface 3A of the wiring substrate 3 including the chip 2 and the bonding wires 4, and a plurality of solder balls that serve as external terminals on the lower surface 3B of the wiring substrate 3. 6. The plurality of solder balls 6 are provided, for example, in an area array arrangement.

チップ２は、その厚さと交差する平面形状が正方形であり、たとえば単結晶シリコンなどからなる半導体基板（半導体ウエハ）の主面に種々の半導体素子または半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各チップ２に分離したものである。チップ２は、互いに対向する表面（半導体素子形成側の主面、上面）２Ｂおよび裏面（半導体素子形成側の主面とは逆側の主面、下面）２Ｃを有し、その表面２Ｂが上方を向くように配線基板３の上面（チップ支持面）３Ａ上に搭載され、チップ２の裏面２Ｃが配線基板３の上面３Ａに接着材８を介して接着され固定されている。接着材８としては、たとえば絶縁性または導電性のペースト材やフィルム状の接着材（ダイボンディングフィルム、ダイアタッチフィルム）などを用いることができる。接着材８の厚みは、たとえば２０〜３０μｍ程度とすることができる。チップ２は、その表面２Ｂに、複数の電極２Ａを有しており、電極２Ａは、チップ２内部または表層部分に形成された半導体素子または半導体集積回路に電気的に接続されている。   The chip 2 has a square planar shape that intersects its thickness, and after various semiconductor elements or semiconductor integrated circuits are formed on the main surface of a semiconductor substrate (semiconductor wafer) made of, for example, single crystal silicon, etc. The semiconductor substrate is separated into chips 2 by dicing or the like after the back surface of the semiconductor substrate is ground. The chip 2 has a front surface (main surface and upper surface on the semiconductor element formation side) 2B and a rear surface (main surface and lower surface opposite to the main surface on the semiconductor element formation side) 2C, and the surface 2B is upward. The back surface 2C of the chip 2 is bonded and fixed to the upper surface 3A of the wiring substrate 3 with an adhesive 8 so as to face the surface. As the adhesive 8, for example, an insulating or conductive paste material or a film-like adhesive (die bonding film, die attach film) or the like can be used. The thickness of the adhesive material 8 can be made into about 20-30 micrometers, for example. The chip 2 has a plurality of electrodes 2A on its surface 2B, and the electrodes 2A are electrically connected to a semiconductor element or a semiconductor integrated circuit formed inside the chip 2 or on the surface layer portion.

配線基板３は、一方の主面である上面３Ａと、上面３Ａの反対側の主面である下面３Ｂと、上面３Ａに形成された複数の接続端子１５と、下面３Ｂに形成された複数のランド１６とを有している。   The wiring board 3 includes an upper surface 3A as one main surface, a lower surface 3B as a main surface opposite to the upper surface 3A, a plurality of connection terminals 15 formed on the upper surface 3A, and a plurality of terminals formed on the lower surface 3B. And a land 16.

配線基板３は、複数のガラス繊維を、たとえばＢＴレジン（樹脂）で固定した絶縁性の基材層１１と、基材層１１の上面１１Ａおよび下面１１Ｂ上に形成された導体層１２と、ソルダレジスト層１４とを有している。ソルダレジスト層１４は、基材層１１の上面１１Ａおよび下面１１Ｂ上に導体層１２を覆うように形成され、絶縁層として機能する。他の形態として、配線基板３を、複数の絶縁層と複数の配線層とを積層した多層配線基板により形成することもできる。   The wiring board 3 includes an insulating base material layer 11 in which a plurality of glass fibers are fixed with, for example, BT resin (resin), a conductor layer 12 formed on the upper surface 11A and the lower surface 11B of the base material layer 11, and a solder. And a resist layer 14. The solder resist layer 14 is formed on the upper surface 11A and the lower surface 11B of the base material layer 11 so as to cover the conductor layer 12, and functions as an insulating layer. As another form, the wiring board 3 can be formed of a multilayer wiring board in which a plurality of insulating layers and a plurality of wiring layers are laminated.

導体層１２はパターン化されており、配線基板３の端子、配線または配線層となる導体パターンである。導体層１２は、導電性材料からなり、たとえばめっき法で形成された銅薄膜などにより形成することができる。基材層１１の上面１１Ａの導体層１２により、ボンディングワイヤ４を接続するための接続端子１５が複数形成され、基材層１１の下面１１Ｂの導体層１２により、はんだボール６を接続するための導電性のランド１６が複数形成されている。また、基材層１１には複数の開口部１７が形成されており、各開口部１７の側壁上にも導体層１２が形成されている。基材層１１の上面１１Ａの接続端子１５は、基材層１１の上面１１Ａの導体層１２（導体層１２からなる引き出し配線）、開口部１７の側壁上の導体層１２、および基材層１１の下面１１Ｂの導体層１２を介して、基材層１１の下面１１Ｂのランド１６に電気的に接続されている。従って、チップ２の複数の電極２Ａは、複数のボンディングワイヤ４を介して配線基板３の複数の接続端子１５に電気的に接続され、さらに配線基板３の導体層１２を介して配線基板３の複数のランド１６に電気的に接続されている。ボンディングワイヤ４は、たとえば金線などの金属細線からなる。   The conductor layer 12 is patterned and is a conductor pattern that becomes a terminal, a wiring, or a wiring layer of the wiring board 3. The conductor layer 12 is made of a conductive material and can be formed of, for example, a copper thin film formed by a plating method. A plurality of connection terminals 15 for connecting the bonding wires 4 are formed by the conductor layer 12 on the upper surface 11A of the base material layer 11, and the solder balls 6 are connected by the conductor layer 12 on the lower surface 11B of the base material layer 11. A plurality of conductive lands 16 are formed. A plurality of openings 17 are formed in the base material layer 11, and the conductor layer 12 is also formed on the side wall of each opening 17. The connection terminal 15 on the upper surface 11A of the base material layer 11 includes the conductor layer 12 (leading wiring made of the conductor layer 12) on the upper surface 11A of the base material layer 11, the conductor layer 12 on the side wall of the opening 17, and the base material layer 11. Is electrically connected to the land 16 on the lower surface 11B of the base material layer 11 through the conductor layer 12 on the lower surface 11B. Accordingly, the plurality of electrodes 2 A of the chip 2 are electrically connected to the plurality of connection terminals 15 of the wiring board 3 through the plurality of bonding wires 4, and are further connected to the wiring board 3 through the conductor layer 12 of the wiring board 3. The plurality of lands 16 are electrically connected. The bonding wire 4 is made of a fine metal wire such as a gold wire.

ソルダレジスト層１４は、導体層１２を保護する絶縁層としての機能を有しており、たとえば有機系樹脂材料などの絶縁体材料からなる。また、ソルダレジスト層１４は、基材層１１の上面１１Ａおよび下面１１Ｂ上に導体層１２を覆うように形成されており、ソルダレジスト層１４が基材層１１の開口部１７の内部を埋めている。ソルダレジスト層１４が基材層１１の開口部１７を埋めているので、チップ２を配線基板３に接合するための接着材８が開口部１７から配線基板３の下面３Ｂ側に漏れてしまうのを防止することができ、また、開口部１７からチップ２の裏面２Ｃが露出してしまうのを防止することができる。また、配線基板３の導体層１２のうち、接続端子１５とランド１６とは、ソルダレジスト層１４の開口部１９Ａ、１９Ｂから露出されている。また、基材層１１の上面１１Ａおよび下面１１Ｂ上のソルダレジスト層１４の厚みは、たとえば２０〜３０μｍ程度とすることができる。チップ２は、配線基板３の上面３Ａ側のソルダレジスト層１４上に、接着材８を介して搭載され接着されている。   The solder resist layer 14 has a function as an insulating layer for protecting the conductor layer 12, and is made of an insulating material such as an organic resin material. Further, the solder resist layer 14 is formed on the upper surface 11A and the lower surface 11B of the base material layer 11 so as to cover the conductor layer 12, and the solder resist layer 14 fills the inside of the opening 17 of the base material layer 11. Yes. Since the solder resist layer 14 fills the opening 17 of the base material layer 11, the adhesive 8 for bonding the chip 2 to the wiring board 3 leaks from the opening 17 to the lower surface 3 </ b> B side of the wiring board 3. In addition, the back surface 2C of the chip 2 can be prevented from being exposed from the opening 17. Further, in the conductor layer 12 of the wiring board 3, the connection terminal 15 and the land 16 are exposed from the openings 19 </ b> A and 19 </ b> B of the solder resist layer 14. Moreover, the thickness of the solder resist layer 14 on the upper surface 11A and the lower surface 11B of the base material layer 11 can be about 20-30 micrometers, for example. The chip 2 is mounted and bonded to the solder resist layer 14 on the upper surface 3A side of the wiring substrate 3 via the adhesive material 8.

複数のランド１６は、配線基板３の下面３Ｂにアレイ状に配置されている。各ランド１６の隣または近くに開口部１７が形成されている。また、各ランド１６にははんだボール６が接続（形成）されている。このため、配線基板３の下面３Ｂに複数のはんだボール６がアレイ状に配置されている。はんだボール６は、半導体パッケージ１の外部端子（外部接続用端子）として機能することができる。このため、本実施の形態の半導体パッケージ１は、配線基板３の下面３Ｂの複数のランド１６上にそれぞれ形成された複数の外部接続用端子（ここでははんだボール６）を有している。従って、チップ２の複数の電極２Ａは、複数のボンディングワイヤ４を介して配線基板３の複数の接続端子１５に電気的に接続され、更に配線基板３の導体層１２を介して配線基板３の複数のランド１６および複数のランド１６に接続された複数のはんだボール６に電気的に接続されている。また、チップ２の電極２Ａと電気的に接続していないはんだボール６は、放熱用に用いることもできる。   The plurality of lands 16 are arranged in an array on the lower surface 3 </ b> B of the wiring board 3. An opening 17 is formed next to or near each land 16. A solder ball 6 is connected (formed) to each land 16. For this reason, a plurality of solder balls 6 are arranged in an array on the lower surface 3 </ b> B of the wiring board 3. The solder ball 6 can function as an external terminal (external connection terminal) of the semiconductor package 1. For this reason, the semiconductor package 1 of the present embodiment has a plurality of external connection terminals (here, solder balls 6) respectively formed on the plurality of lands 16 on the lower surface 3B of the wiring board 3. Accordingly, the plurality of electrodes 2 A of the chip 2 are electrically connected to the plurality of connection terminals 15 of the wiring board 3 through the plurality of bonding wires 4, and are further connected to the wiring board 3 through the conductor layer 12 of the wiring board 3. The plurality of lands 16 and the plurality of solder balls 6 connected to the plurality of lands 16 are electrically connected. Also, the solder balls 6 that are not electrically connected to the electrodes 2A of the chip 2 can be used for heat dissipation.

配線基板３の上下両面にソルダレジスト層１４が形成されているが、配線基板３の上面３Ａに形成されたソルダレジスト層１４は、接続端子１５を露出するための開口部１９Ａを有している。ソルダレジスト層１４の開口部１９Ａから露出する接続端子１５に、ボンディングワイヤ４が接続されている。接続端子１５へのボンディングワイヤ４の接続を容易かつ確実にするために、ソルダレジスト層１４の開口部１９Ａから露出する接続端子１５の上面（ボンディングワイヤ４の接続面）には金めっき層（またはニッケルめっき層（下層側）と金めっき層（上層側）の積層膜）などが形成されている。配線基板３の下面３Ｂに形成されたソルダレジスト層１４は、ランド１６を露出するための開口部１９Ｂを有している。ソルダレジスト層１４の開口部１９Ｂから露出するランド１６に、はんだボール６が接続されている。   Solder resist layers 14 are formed on the upper and lower surfaces of the wiring board 3, but the solder resist layers 14 formed on the upper surface 3 </ b> A of the wiring board 3 have openings 19 </ b> A for exposing the connection terminals 15. . The bonding wire 4 is connected to the connection terminal 15 exposed from the opening 19A of the solder resist layer 14. In order to make the connection of the bonding wire 4 to the connection terminal 15 easy and reliable, the upper surface of the connection terminal 15 (the connection surface of the bonding wire 4) exposed from the opening 19A of the solder resist layer 14 is a gold plating layer (or A nickel plating layer (lower layer side) and a gold plating layer (upper layer side) are formed. The solder resist layer 14 formed on the lower surface 3B of the wiring board 3 has an opening 19B for exposing the land 16. Solder balls 6 are connected to the lands 16 exposed from the openings 19B of the solder resist layer 14.

封止樹脂５は、たとえば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。たとえば、フィラーを含むエポキシ樹脂などを用いて封止樹脂５を形成することもできる。封止樹脂５は、配線基板３の上面３Ａ上にチップ２およびボンディングワイヤ４を覆うように形成されている。すなわち、封止樹脂５は、配線基板３の上面３Ａ上に形成され、チップ２およびボンディングワイヤ４を封止する。封止樹脂５により、チップ２およびボンディングワイヤ４が封止され、保護される。   The sealing resin 5 is made of, for example, a resin material such as a thermosetting resin material, and may include a filler. For example, the sealing resin 5 can be formed using an epoxy resin containing a filler. The sealing resin 5 is formed on the upper surface 3 </ b> A of the wiring substrate 3 so as to cover the chip 2 and the bonding wires 4. That is, the sealing resin 5 is formed on the upper surface 3 </ b> A of the wiring substrate 3 and seals the chip 2 and the bonding wire 4. The chip 2 and the bonding wire 4 are sealed and protected by the sealing resin 5.

次に、上記本実施の形態の半導体パッケージの製造方法（製造工程）について説明する。図４〜図１０は、本実施の形態の半導体パッケージの製造工程を説明する断面図である。なお、図４〜図１０には、同じ領域の各工程段階の断面が示され、図面を見やすくするために、断面図であるがハッチングの付与は省略している。   Next, a manufacturing method (manufacturing process) of the semiconductor package of the present embodiment will be described. 4 to 10 are cross-sectional views illustrating the manufacturing process of the semiconductor package of the present embodiment. 4 to 10 show cross-sections of the respective process steps in the same region. In order to make the drawings easy to see, the cross-sectional views are omitted but hatching is omitted.

なお、本実施の形態では、複数の配線基板３がアレイ状に繋がって形成された多数個取りの配線基板（実装基板）３１を用いて個々の半導体パッケージ１を製造する。この配線基板３１は、上記配線基板３の母体であり、配線基板３１を後述する切断工程で切断し、分離したものが半導体パッケージ１の配線基板３に対応する。配線基板３１は、そこから１つの半導体パッケージ１が形成される領域がマトリクス状に複数配列した構成を有している。   In the present embodiment, individual semiconductor packages 1 are manufactured using a multi-piece wiring board (mounting board) 31 formed by connecting a plurality of wiring boards 3 in an array. The wiring board 31 is a base body of the wiring board 3, and the wiring board 31 is cut in a cutting process described later, and the separated one corresponds to the wiring board 3 of the semiconductor package 1. The wiring board 31 has a configuration in which a plurality of regions from which one semiconductor package 1 is formed are arranged in a matrix.

まず、図４に示すように、ガラスエポキシ系樹脂で構成された配線基板３１を準備する。配線基板３１は、そこからそれぞれ半導体パッケージ１が製造される単位基板領域を複数の有し、上面３１Ａと、上面３１Ａの反対側の下面３１Ｂとを有し、各単位基板領域の上面３１Ａに複数の接続端子１５を、各単位基板領域の下面３１Ｂに複数のランド１６を有する配線基板３１が準備される。   First, as shown in FIG. 4, a wiring board 31 made of glass epoxy resin is prepared. The wiring substrate 31 includes a plurality of unit substrate regions from which the semiconductor package 1 is manufactured, and includes an upper surface 31A and a lower surface 31B opposite to the upper surface 31A. A plurality of unit substrate regions are provided on the upper surface 31A of each unit substrate region. A wiring substrate 31 having a plurality of lands 16 on the lower surface 31B of each unit substrate region is prepared.

上記配線基板３１を準備した後、図５に示すように、ダイボンディング工程（配線基板３１の上面３１Ａ上にチップ２を搭載する工程）を行って、配線基板３１の上面３１Ａの各単位基板領域上に、チップ２を上記接着材８（図２および図３参照）を介して搭載して接合（ダイボンディング、チップマウント）する。接着材８としては、ペースト状の接着材やフィルム状の接着材などを用いることができる。   After the wiring substrate 31 is prepared, as shown in FIG. 5, a die bonding step (a step of mounting the chip 2 on the upper surface 31A of the wiring substrate 31) is performed, and each unit substrate region on the upper surface 31A of the wiring substrate 31 is obtained. On top, the chip 2 is mounted and bonded (die bonding, chip mounting) via the adhesive 8 (see FIGS. 2 and 3). As the adhesive 8, a paste adhesive, a film adhesive, or the like can be used.

次に、ワイヤボンディング工程を行って、チップ２の各電極２Ａと、これに対応する配線基板３１に形成された接続端子１５とをボンディングワイヤ４を介して電気的に接続する。すなわち、配線基板３１の上面３１Ａの各単位基板領域の複数の接続端子１５とその単位基板上に接合されたチップ２の複数の電極２Ａとを複数のボンディングワイヤ４を介して電気的に接続する。   Next, a wire bonding step is performed to electrically connect each electrode 2 </ b> A of the chip 2 and the connection terminal 15 formed on the wiring board 31 corresponding thereto via the bonding wire 4. That is, the plurality of connection terminals 15 in each unit substrate region of the upper surface 31A of the wiring substrate 31 and the plurality of electrodes 2A of the chip 2 bonded on the unit substrate are electrically connected through the plurality of bonding wires 4. .

次に、図６に示すように、モールド工程（たとえばトランスファモールド工程）による樹脂封止を行って、配線基板３１の上面３１Ａ上にチップ２およびボンディングワイヤ４を覆うように封止樹脂５Ａを形成し、チップ２およびボンディングワイヤ４を封止樹脂５Ａによって封止する。封止樹脂５Ａは、たとえば熱硬化性樹脂材料などからなり、フィラーなどを含むこともできる。たとえば、フィラーを含むエポキシ樹脂などを用いて封止樹脂５Ａを形成することができる。封止樹脂５Ａとして熱硬化性樹脂材料を用いている場合には、封止樹脂５Ａを形成した後に封止樹脂５Ａに対して所定時間のキュアベーク処理（乾燥処理）を施す。このキュアベーク処理の詳細については後述する。   Next, as shown in FIG. 6, resin sealing is performed by a molding process (for example, a transfer molding process), and a sealing resin 5 </ b> A is formed on the upper surface 31 </ b> A of the wiring substrate 31 so as to cover the chip 2 and the bonding wires 4. Then, the chip 2 and the bonding wire 4 are sealed with a sealing resin 5A. The sealing resin 5A is made of, for example, a thermosetting resin material, and can include a filler. For example, the sealing resin 5A can be formed using an epoxy resin containing a filler. When a thermosetting resin material is used as the sealing resin 5A, the sealing resin 5A is subjected to a curing baking process (drying process) for a predetermined time after the sealing resin 5A is formed. Details of the cure baking process will be described later.

配線基板３１および配線基板３１上の封止樹脂５Ａ（封止樹脂５Ａ内に封止されたチップ２およびボンディングワイヤ４も含む）により、封止体４１が形成される。すなわち、本実施の形態では、多数個取りの配線基板３１上に封止樹脂５Ａが形成された構造体を封止体４１と呼ぶ。   A sealing body 41 is formed by the wiring substrate 31 and the sealing resin 5A on the wiring substrate 31 (including the chip 2 and the bonding wire 4 sealed in the sealing resin 5A). That is, in this embodiment, a structure in which the sealing resin 5A is formed on the multi-cavity wiring substrate 31 is referred to as a sealing body 41.

次に、図７に示すように、配線基板３１の下面３１Ｂのランド１６にはんだボール６を接続（接合、形成）する。このはんだボール６接続工程では、たとえば配線基板３１の下面３１Ｂを上方に向け、配線基板３１の下面３１Ｂの各単位基板領域の複数のランド１６上にそれぞれはんだボール６を配置（搭載）してフラックスなどで仮固定し、リフロー処理を行ってはんだを溶融することによって、はんだボール６と配線基板３１の下面３１Ｂのランド１６とを接合することができる。その後、必要に応じて洗浄工程を行い、はんだボール６の表面に付着したフラックスなどを取り除くこともできる。このようにして、半導体パッケージ１の外部端子（外部接続用端子）としてのはんだボール６が接合（形成）される。   Next, as shown in FIG. 7, the solder balls 6 are connected (bonded and formed) to the lands 16 on the lower surface 31 </ b> B of the wiring board 31. In this solder ball 6 connecting step, for example, the lower surface 31B of the wiring board 31 is directed upward, and the solder balls 6 are arranged (mounted) on the plurality of lands 16 in each unit board region of the lower surface 31B of the wiring board 31, respectively. The solder balls 6 and the lands 16 on the lower surface 31B of the wiring board 31 can be joined together by temporarily fixing them and performing a reflow process to melt the solder. Thereafter, if necessary, a cleaning process can be performed to remove the flux and the like adhering to the surface of the solder ball 6. In this way, the solder balls 6 as the external terminals (external connection terminals) of the semiconductor package 1 are joined (formed).

なお、本実施の形態では、半導体パッケージ１の外部端子としてはんだボール６を接合する場合について説明したが、これに限定されるものではなく、たとえばはんだボール６の代わりに印刷法などによりランド１６上にはんだを供給してはんだからなる外部端子（バンプ電極、はんだバンプ）を形成することもできる。この場合、配線基板３１の下面の各単位基板領域の複数のランド１６上にそれぞれはんだを供給してから、はんだリフロー処理を行って、複数のランド１６上にそれぞれはんだからなる外部端子を形成することができる。   In the present embodiment, the case where the solder balls 6 are joined as the external terminals of the semiconductor package 1 has been described. However, the present invention is not limited to this. For example, instead of the solder balls 6, the solder balls 6 may be printed on the lands 16 by printing or the like. It is also possible to supply solder to the external terminals (bump electrodes, solder bumps) made of solder. In this case, solder is supplied to each of the plurality of lands 16 in each unit substrate region on the lower surface of the wiring board 31 and then solder reflow processing is performed to form external terminals made of solder on each of the plurality of lands 16. be able to.

また、半導体パッケージ１の外部端子（本実施の形態でははんだボール６）の材質は、鉛含有はんだや鉛を含有しない鉛フリーはんだを用いることができ、また、めっきにより半導体パッケージ１の外部端子（バンプ電極）を形成することもできる。   In addition, as the material of the external terminals of the semiconductor package 1 (in this embodiment, the solder balls 6), lead-containing solder or lead-free solder that does not contain lead can be used. Bump electrodes) can also be formed.

次に、図８に示すように、マーキングを行って、封止樹脂５Ａの上面（表面）５Ｂに製品番号などのマークを付す。本実施の形態では、レーザー照射器ＬＺＫを用いてレーザーＬＺを封止樹脂５Ａの上面（表面）５Ｂに照射することによりマーキングを行うレーザーマーキングを例示することができる。レーザーマーキングの代わりに、インクによりマーキングを行うインクマーキングとしてもよい。また、はんだボール６の接続工程とマーキング工程の順番とを入れ換え、マーキング工程を行った後に、はんだボール６の接続工程を行うこともできる。また、不要であれば、マーキング工程を省略してもよい。   Next, as shown in FIG. 8, marking is performed and a mark such as a product number is attached to the upper surface (surface) 5B of the sealing resin 5A. In the present embodiment, laser marking that performs marking by irradiating the upper surface (surface) 5B of the sealing resin 5A with the laser LZK using the laser irradiator LZK can be exemplified. Instead of laser marking, ink marking for marking with ink may be used. In addition, the solder ball 6 connection step and the marking step can be interchanged, and the solder ball 6 connection step can be performed after the marking step. Further, if not required, the marking process may be omitted.

次に、図９に示すように、封止樹脂５Ａの上面（表面）５Ｂに固定テープＫＴを貼付した状況下で、ダイシングブレードＤＣＢを用い、配線基板３１の下面の各単位基板領域間の切断領域に沿って、封止体４１（配線基板３１）の切断を行う。この切断工程により、図１０に示すように、封止体４１（図９参照）が切断領域に沿って切断されて、それぞれの単位基板領域が個々の（個片化された）半導体パッケージ１に切断分離（個片化）される。すなわち、封止体４１が各単位基板領域に分割され、各単位基板領域から半導体パッケージ１が形成することができる。   Next, as shown in FIG. 9, the dicing blade DCB is used to cut between the unit substrate regions on the lower surface of the wiring board 31 under the condition that the fixing tape KT is applied to the upper surface (front surface) 5B of the sealing resin 5A. The sealing body 41 (wiring board 31) is cut along the region. By this cutting process, as shown in FIG. 10, the sealing body 41 (see FIG. 9) is cut along the cutting region, and each unit substrate region is divided into individual (separated) semiconductor packages 1. Cut and separated (divided into pieces). That is, the sealing body 41 is divided into each unit substrate region, and the semiconductor package 1 can be formed from each unit substrate region.

ここで、前述の封止樹脂５Ａに対するキュアベーク処理について詳しく説明する。図１１は、本実施の形態のキュアベーク処理工程で用いるキュアベーク処理システム（加熱手段）の平面図であり、図１２は、そのキュアベーク処理システムの要部側面図である。また、図１３〜図１５には、配線基板３１上に封止樹脂５Ａが形成された封止体４１に対してキュアベーク処理を施す際に、１つ以上の封止体４１が収容されるマガジン（収容治具）ＭＧＺを示しており、図１３にはマガジンＭＧＺの「縦置き状態」での斜視図、図１４にはマガジンＭＧＺの「横置き状態」の斜視図、図１５は複数の封止体４１を収容したマガジンＭＧＺの縦置き状態での断面図を示している。   Here, the curing baking process for the sealing resin 5A will be described in detail. FIG. 11 is a plan view of a cure bake processing system (heating means) used in the cure bake process of the present embodiment, and FIG. 12 is a side view of an essential part of the cure bake processing system. 13 to 15 show magazines in which one or more sealing bodies 41 are accommodated when the curing body 41 is formed on the wiring board 31 with the sealing resin 5A formed thereon. (Accommodating jig) MGZ is shown, FIG. 13 is a perspective view of the magazine MGZ in the “vertical position”, FIG. 14 is a perspective view of the magazine MGZ in the “horizontal position”, and FIG. A sectional view of the magazine MGZ in which the stationary body 41 is accommodated in a vertically placed state is shown.

図１１に示すように、本実施の形態のキュアベーク処理システムにおいては、封止体４１を収容したマガジンＭＧＺを収容してキュアベーク処理を行う複数の乾燥槽（加熱室）ＫＳＳが設置されている。また、マガジンＭＧＺの搬送を行う多関節ロボット（ピックアップ手段）ＴＫＲと、キュアベーク処理前のマガジンＭＧＺを多関節ロボットＴＫＲがピックアップできる位置へ供給するマガジン供給ステージＭＫＳと、キュアベーク処理後のマガジンＭＧＺに対して冷却処理を行う冷却ステージＲＳＧと、冷却処理後のマガジンＭＧＺが多関節ロボットＴＫＲによって排出されるマガジン排出ステージＭＨＳとが設置されている。複数の乾燥槽ＫＳＳ、冷却ステージＲＳＧ、マガジン供給ステージＭＫＳおよびマガジン排出ステージＭＨＳは、多関節ロボットＴＫＲを平面で取り囲むように配置されている。   As shown in FIG. 11, in the cure bake processing system of the present embodiment, a plurality of drying tanks (heating chambers) KSS that stores a magazine MGZ that stores a sealing body 41 and performs a cure bake process are installed. For the articulated robot (pickup means) TKR that transports the magazine MGZ, the magazine supply stage MKS that supplies the magazine MGZ before cure baking to a position where the articulated robot TKR can pick up, and the magazine MGZ after cure baking A cooling stage RSG that performs the cooling process and a magazine discharge stage MHS in which the magazine MGZ after the cooling process is discharged by the articulated robot TKR are installed. The plurality of drying tanks KSS, the cooling stage RSG, the magazine supply stage MKS, and the magazine discharge stage MHS are arranged so as to surround the articulated robot TKR in a plane.

多関節ロボットＴＫＲは、マガジンＭＧＺのピックアップ時にマガジンＭＧＺと接触および保持する物品保持部ＢＨＢ、床に固定された台座部ＤＺＢ、およびアーム部ＡＭＢ１、ＡＭＢ２、ＡＭＢ３等から形成されている。物品保持部ＢＨＢ、台座部ＤＺＢおよびアーム部ＡＭＢ１、ＡＭＢ２、ＡＭＢ３は、関節動作を行う複数の関節部（可動部）ＫＳＢ１、ＫＳＢ２、ＫＳＢ３、ＫＳＢ４によって連結されている。また、台座部ＤＺＢには、水平方向での回転動作を行う回転動作部ＫＤＢが設けられ、物品保持部ＢＨＢを複数の乾燥槽ＫＳＳ、冷却ステージＲＳＧ、マガジン供給ステージＭＫＳおよびマガジン排出ステージＭＨＳへ対向させ、それぞれからのマガジンＭＧＺのピックアップまたはそれぞれへのマガジンＭＧＺの投入（排出）を可能としている。本実施の形態において、このような構造の多関節ロボットＴＫＲは、予め設定された所定の時間で、複数の乾燥槽ＫＳＳ、冷却ステージＲＳＧ、マガジン供給ステージＭＫＳおよびマガジン排出ステージＭＨＳのそれぞれからのマガジンＭＧＺのピックアップまたはそれぞれへのマガジンＭＧＺの投入（排出）を自動的に行うものである。   The articulated robot TKR is formed of an article holding part BHB that comes into contact with and holds the magazine MGZ when the magazine MGZ is picked up, a pedestal part DZB fixed to the floor, and arm parts AMB1, AMB2, and AMB3. The article holding part BHB, the pedestal part DZB, and the arm parts AMB1, AMB2, and AMB3 are connected by a plurality of joint parts (movable parts) KSB1, KSB2, KSB3, and KSB4 that perform joint operations. The pedestal DZB is provided with a rotation operation unit KDB that performs a rotation operation in the horizontal direction, and the article holding unit BHB is opposed to the plurality of drying tanks KSS, the cooling stage RSG, the magazine supply stage MKS, and the magazine discharge stage MHS. Thus, it is possible to pick up the magazine MGZ from each of them or to input (discharge) the magazine MGZ to each. In the present embodiment, the articulated robot TKR having such a structure has a predetermined time set in advance, and magazines from each of the plurality of drying tanks KSS, cooling stage RSG, magazine supply stage MKS, and magazine discharge stage MHS. The MGZ pickup or magazine MGZ is automatically loaded (discharged) into each.

本実施の形態において、複数の乾燥槽ＫＳＳの各々は、１つまたは少数（たとえば２つ）のマガジンＭＧＺのみが投入できる小型構造となっている。また、１つの乾燥槽ＫＳＳに複数のマガジンＭＧＺを投入する場合には、複数のマガジンＭＧＺに収容された複数の封止体４１から製造される半導体パッケージ１が同一製品、または複数のマガジンＭＧＺに収容された複数の封止体４１（封止樹脂５Ａ）に対するキュアベーク処理温度およびキュアベーク処理時間が同じであるものとする。   In the present embodiment, each of the plurality of drying tanks KSS has a small structure in which only one or a small number (for example, two) of magazines MGZ can be input. Further, when a plurality of magazines MGZ are put into one drying tank KSS, the semiconductor package 1 manufactured from the plurality of sealing bodies 41 accommodated in the plurality of magazines MGZ is placed in the same product or the plurality of magazines MGZ. It is assumed that the curing baking temperature and the curing baking time for the accommodated sealing bodies 41 (sealing resin 5A) are the same.

ところで、キュアベーク処理システムにおける乾燥槽を大型とした場合には、乾燥槽の設置面積に制限があると多くの台数の乾燥槽を設置できないことになる。そのため、異なる仕様の封止体４１が収容された複数のマガジンＭＧＺが同時に乾燥槽に投入される状況が発生することが考えられ、その場合には、ある封止体４１（封止樹脂５Ａ）に対してはキュアベーク処理が完了しても、他の封止体４１（封止樹脂５Ａ）に対してはキュアベーク処理が完了していないという状況になる。その場合、キュアベーク処理が完了したマガジンＭＧＺ（封止体４１）は、乾燥槽から取り出すことができないため、乾燥槽中で停滞することになり、キュアベーク処理工程が停滞してしまう不具合を生じることになる。   By the way, when the drying tank in a cure baking processing system is made large, if there is a restriction on the installation area of the drying tank, a large number of drying tanks cannot be installed. For this reason, there may be a situation in which a plurality of magazines MGZ in which sealing bodies 41 of different specifications are accommodated are simultaneously put into the drying tank. In that case, a certain sealing body 41 (sealing resin 5A) However, even if the curing baking process is completed, the curing baking process is not completed for the other sealing body 41 (sealing resin 5A). In that case, the magazine MGZ (sealing body 41) that has been subjected to the curing baking process cannot be taken out from the drying tank, and therefore, the magazine MGZ (sealing body 41) stagnates in the drying tank, causing a problem that the curing baking process stagnates. Become.

一方、本実施の形態では、上記のように小型構造の乾燥槽ＫＳＳを複数配置し、１つの乾燥槽ＫＳＳに複数のマガジンＭＧＺを投入する場合には、複数のマガジンＭＧＺに収容された複数の封止体４１から製造される半導体パッケージ１が同一製品、または複数のマガジンＭＧＺに収容された複数の封止体４１（封止樹脂５Ａ）に対するキュアベーク処理温度およびキュアベーク処理時間が同じであるものとしている。それにより、キュアベーク処理が完了したマガジンＭＧＺ（封止体４１）を乾燥槽ＫＳＳから取り出すことができないという状況が発生することを防ぐことができ、キュアベーク処理工程が停滞してしまう不具合を防ぐことが可能となる。   On the other hand, in the present embodiment, when a plurality of small-sized drying tanks KSS are arranged as described above and a plurality of magazines MGZ are put into one drying tank KSS, a plurality of magazines MGZ accommodated in a plurality of magazines MGZ. The semiconductor package 1 manufactured from the sealing body 41 is assumed to have the same curing temperature and curing baking time for the same product or the plurality of sealing bodies 41 (sealing resin 5A) accommodated in the plurality of magazines MGZ. Yes. Thereby, it is possible to prevent a situation in which the magazine MGZ (sealing body 41) that has been subjected to the curing baking process cannot be taken out from the drying tank KSS, and to prevent a problem that the curing baking process is stagnant. It becomes possible.

また、上記のように複数の小型構造の乾燥槽ＫＳＳを用いた場合には、マガジンＭＧＺ（封止体４１）の乾燥槽ＫＳＳへの投入および乾燥槽ＫＳＳからの取出しが頻繁になる。さらに、乾燥槽ＫＳＳ中の温度管理等の管理頻度も頻繁になる。これらの処理を人手によって行う場合には、作業数の増加に伴って半導体パッケージ１の生産効率を低下させてしまう不具合を生じることになる。しかしながら、本実施の形態では、前述のようにこれらの処理は、予め設定された所定の時間で、多関節ロボットＴＫＲによって自動的に行う。それにより、半導体パッケージ１の生産効率を低下させてしまう不具合を防ぐことが可能となる。   Further, when a plurality of small-sized drying tanks KSS are used as described above, the magazine MGZ (sealing body 41) is frequently charged into and taken out from the drying tank KSS. Furthermore, the frequency of management such as temperature management in the drying tank KSS is frequent. When these processes are performed manually, there is a problem that the production efficiency of the semiconductor package 1 is lowered as the number of operations increases. However, in the present embodiment, as described above, these processes are automatically performed by the articulated robot TKR at a predetermined time set in advance. As a result, it is possible to prevent a problem that reduces the production efficiency of the semiconductor package 1.

また、上記のように、水平方向での回転動作を行う回転動作部ＫＤＢを有する多関節ロボットＴＫＲを備え、多関節ロボットＴＫＲを取り囲むように複数の乾燥槽ＫＳＳ、冷却ステージＲＳＧ、マガジン供給ステージＭＫＳおよびマガジン排出ステージＭＨＳが配置されたキュアベーク処理システムとすることにより、多関節ロボットＴＫＲは動作範囲を最小としつつマガジンＭＧＺを取り扱うことが可能となる。それにより、本実施の形態のキュアベーク処理システムの設置面積を最小とすることができる。   Further, as described above, the multi-joint robot TKR having the rotation operation unit KDB that performs the rotation operation in the horizontal direction is provided, and the plurality of drying tanks KSS, the cooling stage RSG, and the magazine supply stage MKS are provided so as to surround the multi-joint robot TKR. By using the cure bake processing system in which the magazine discharge stage MHS is arranged, the articulated robot TKR can handle the magazine MGZ while minimizing the operation range. Thereby, the installation area of the cure baking processing system of this Embodiment can be minimized.

マガジンＭＧＺは、多関節ロボットＴＫＲの物品保持部ＢＨＢによってピックアップされて搬送される際には、マガジンＭＧＺへの封止体４１の出し入れが行われる開口部ＫＫＢが側面に向かって開口する横置き状態（図１４参照）となる。このような横置き状態とすることにより、物品保持部ＢＨＢ上にてマガジンＭＧＺが倒れる等の好ましくない状況が発生することを防ぐことができ、安定した搬送を行うことが可能となる。   When the magazine MGZ is picked up and conveyed by the article holding part BHB of the articulated robot TKR, the opening KKB in which the sealing body 41 is inserted into and removed from the magazine MGZ opens sideways. (See FIG. 14). By adopting such a horizontally placed state, it is possible to prevent an unfavorable situation such as the magazine MGZ from falling on the article holding part BHB, and stable conveyance can be performed.

また、乾燥槽ＫＳＳにおけるキュアベーク処理時および冷却ステージＲＳＧにおける冷却処理時には、マガジンＭＧＺは開口部ＫＫＢが上面に向かって開口する縦置き状態（図１３参照）となる。キュアベーク処理時および冷却処理時には、封止体４１を形成する配線基板３１および封止樹脂５Ａのそれぞれ熱膨張率の差によって、封止体４１に好ましくない反りが生じる虞があるが、マガジンＭＧＺを縦置き状態とし、さらにマガジンＭＧＺ中の構造体を上部から金属製の押さえ治具ＯＳＪによって押さえることにより、封止体４１の自重および押さえ治具ＯＳＪの重さによって、封止体４１の反りの発生を防ぐことが可能となる。   Further, during the curing baking process in the drying tank KSS and the cooling process in the cooling stage RSG, the magazine MGZ is in a vertically placed state in which the opening KKB opens toward the upper surface (see FIG. 13). During the curing baking process and the cooling process, there is a possibility that undesirable warping may occur in the sealing body 41 due to the difference in thermal expansion coefficient between the wiring substrate 31 forming the sealing body 41 and the sealing resin 5A. In a vertically placed state, the structure in the magazine MGZ is further pressed from above by a metal pressing jig OSJ, so that the sealing body 41 is warped by its own weight and the weight of the pressing jig OSJ. Occurrence can be prevented.

多関節ロボットＴＫＲにおいては、マガジンＭＧＺの横置き状態もしくは縦置き状態に合わせて関節部ＫＳＢ４が動作し、物品保持部ＢＨＢの向きが変わる構造となっている。   The articulated robot TKR has a structure in which the joint portion KSB4 operates in accordance with the horizontal or vertical state of the magazine MGZ and the direction of the article holding portion BHB changes.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

本発明の半導体装置の製造方法は、熱硬化性樹脂材料を用いた樹脂封止工程を含む半導体装置の製造工程に広く適用することができる。   The semiconductor device manufacturing method of the present invention can be widely applied to semiconductor device manufacturing processes including a resin sealing process using a thermosetting resin material.

本発明の一実施の形態である半導体装置の下面図である。It is a bottom view of the semiconductor device which is one embodiment of the present invention. 本発明の一実施の形態である半導体装置の要部断面図である。It is principal part sectional drawing of the semiconductor device which is one embodiment of this invention. 本発明の一実施の形態である半導体装置の断面図である。It is sectional drawing of the semiconductor device which is one embodiment of this invention. 本発明の一実施の形態である半導体装置の製造方法を説明する要部断面図である。It is principal part sectional drawing explaining the manufacturing method of the semiconductor device which is one embodiment of this invention. 図４に続く半導体装置の製造工程中の要部断面図である。FIG. 5 is a fragmentary cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 4; 図５に続く半導体装置の製造工程中の要部断面図である。6 is a fragmentary cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 5; FIG. 図６に続く半導体装置の製造工程中の要部断面図である。FIG. 7 is an essential part cross sectional view of the semiconductor device during a manufacturing step following FIG. 6; 図７に続く半導体装置の製造工程中の要部断面図である。FIG. 8 is a fragmentary cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 7; 図８に続く半導体装置の製造工程中の要部断面図である。FIG. 9 is an essential part cross sectional view of the semiconductor device during a manufacturing step following FIG. 8; 図９に続く半導体装置の製造工程中の要部断面図である。FIG. 10 is an essential part cross sectional view of the semiconductor device during a manufacturing step following FIG. 9; 本発明の一実施の形態である半導体装置の製造工程中にて用いるキュアベーク装置の構成を示す平面図である。It is a top view which shows the structure of the cure baking apparatus used in the manufacturing process of the semiconductor device which is one embodiment of this invention. 本発明の一実施の形態である半導体装置の製造工程中にて用いるキュアベーク装置の構成を示す要部側面図である。It is a principal part side view which shows the structure of the cure baking apparatus used in the manufacturing process of the semiconductor device which is one embodiment of this invention. 本発明の一実施の形態である半導体装置の製造工程中にて用いるマガジンの縦置き状態での斜視図である。It is a perspective view in the vertical installation state of the magazine used in the manufacturing process of the semiconductor device which is one embodiment of this invention. 本発明の一実施の形態である半導体装置の製造工程中にて用いるマガジンの横置き状態での斜視図である。1 is a perspective view of a magazine used in a manufacturing process of a semiconductor device according to an embodiment of the present invention in a horizontal position. 本発明の一実施の形態である半導体装置の製造工程中にて用いるマガジンに配線基板を収容した状態を示す断面図である。It is sectional drawing which shows the state which accommodated the wiring board in the magazine used in the manufacturing process of the semiconductor device which is one embodiment of this invention.

符号の説明Explanation of symbols

１ 半導体パッケージ
２ チップ
２Ａ 電極
２Ｂ 表面
２Ｃ 裏面
３ 配線基板
３Ａ 上面
３Ｂ 下面
４ ボンディングワイヤ
５ 封止樹脂
５Ａ 封止樹脂
５Ｂ 上面（表面）
６ はんだボール
８ 接着材
１１ 基材層
１１Ａ 上面
１１Ｂ 下面
１２ 導体層
１４ ソルダレジスト層
１５ 接続端子
１６ ランド
１７ 開口部
１９Ａ、１９Ｂ 開口部
３１ 配線基板（実装基板）
３１Ａ 上面
３１Ｂ 下面
４１ 封止体
ＡＭＢ１、ＡＭＢ２、ＡＭＢ３ アーム部
ＢＨＢ 物品保持部
ＤＣＢ ダイシングブレード
ＤＺＢ 台座部
ＫＤＢ 回転動作部
ＫＳＢ１、ＫＳＢ２、ＫＳＢ３、ＫＳＢ４ 関節部（可動部）
ＫＳＳ 乾燥槽（加熱室）
ＬＺ レーザー
ＬＺＫ レーザー照射器
ＭＧＺ マガジン（収容治具）
ＭＨＳ マガジン排出ステージ
ＭＫＳ マガジン供給ステージ
ＯＳＪ 押さえ治具
ＲＳＧ 冷却ステージ
ＴＫＲ 多関節ロボット（ピックアップ手段） DESCRIPTION OF SYMBOLS 1 Semiconductor package 2 Chip | tip 2A Electrode 2B Front surface 2C Back surface 3 Wiring board 3A Upper surface 3B Lower surface 4 Bonding wire 5 Sealing resin 5A Sealing resin 5B Upper surface (surface)
6 Solder balls 8 Adhesive 11 Base material layer 11A Upper surface 11B Lower surface 12 Conductor layer 14 Solder resist layer 15 Connection terminal 16 Land 17 Openings 19A, 19B Openings 31 Wiring board (mounting board)
31A Upper surface 31B Lower surface 41 Sealed body AMB1, AMB2, AMB3 Arm part BHB Article holding part DCB Dicing blade DZB Base part KDB Rotating operation part KSB1, KSB2, KSB3, KSB4 Joint part (movable part)
KSS drying tank (heating room)
LZ Laser LZK Laser Irradiator MGZ Magazine (Housing Jig)
MHS Magazine discharge stage MKS Magazine supply stage OSJ Holding jig RSG Cooling stage TKR Articulated robot (pickup means)

Claims (5)

複数の加熱室を備えた加熱手段を用いて熱硬化性の樹脂を硬化させる工程を含む半導体装置の製造方法であって、
（ａ）１つ以上の実装基板の主面に１つ以上の半導体チップを搭載する工程、
（ｂ）前記１つ以上の半導体チップを前記樹脂で覆う工程、
（ｃ）前記１つ以上の実装基板を１つの収容治具に収容して前記複数の加熱室のうちの１つへ投入し、前記加熱室内にて前記収容治具ごと加熱して前記樹脂を硬化させる工程、
を含み、
前記１つ以上の実装基板が収容された前記収容治具の前記加熱室への投入および前記加熱室からの取り出しは、複数の可動部を備えたピックアップ手段によって行うことを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device, including a step of curing a thermosetting resin using a heating means including a plurality of heating chambers,
(A) a step of mounting one or more semiconductor chips on a main surface of one or more mounting substrates;
(B) covering the one or more semiconductor chips with the resin;
(C) The one or more mounting substrates are accommodated in one accommodation jig, put into one of the plurality of heating chambers, and heated together with the accommodation jig in the heating chamber. Curing,
Including
The semiconductor device according to claim 1, wherein the housing jig in which the one or more mounting substrates are housed is inserted into the heating chamber and removed from the heating chamber by a pickup unit having a plurality of movable parts. Production method. 複数の加熱室を備えた加熱手段を用いて熱硬化性の樹脂を硬化させる工程を含む半導体装置の製造方法であって、
（ａ）１つ以上の実装基板の主面に１つ以上の半導体チップを搭載する工程、
（ｂ）前記１つ以上の半導体チップを前記樹脂で覆う工程、
（ｃ）前記１つ以上の実装基板を１つの収容治具に収容して前記複数の加熱室のうちの１つへ投入し、前記加熱室内にて前記収容治具ごと加熱して前記樹脂を硬化させる工程、
を含み、
前記１つ以上の実装基板が収容された前記収容治具の前記加熱室への投入および前記加熱室からの取り出しは、複数の可動部を備えたピックアップ手段によって行い、
前記複数の加熱室は、平面で前記ピックアップ手段を囲むように配置されていることを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device, including a step of curing a thermosetting resin using a heating means including a plurality of heating chambers,
(A) a step of mounting one or more semiconductor chips on a main surface of one or more mounting substrates;
(B) covering the one or more semiconductor chips with the resin;
(C) The one or more mounting substrates are accommodated in one accommodation jig, put into one of the plurality of heating chambers, and heated together with the accommodation jig in the heating chamber. Curing,
Including
The loading and unloading of the housing jig in which the one or more mounting substrates are housed into and out of the heating chamber is performed by a pickup unit having a plurality of movable parts,
The method for manufacturing a semiconductor device, wherein the plurality of heating chambers are arranged so as to surround the pickup means in a plane. 複数の加熱室を備えた加熱手段を用いて熱硬化性の樹脂を硬化させる工程を含む半導体装置の製造方法であって、
（ａ）１つ以上の実装基板の主面に１つ以上の半導体チップを搭載する工程、
（ｂ）前記１つ以上の半導体チップを前記樹脂で覆う工程、
（ｃ）前記１つ以上の実装基板を１つの収容治具に収容して前記複数の加熱室のうちの１つへ投入し、前記加熱室内にて前記収容治具ごと加熱して前記樹脂を硬化させる工程、
を含み、
前記１つ以上の実装基板が収容された前記収容治具の前記加熱室への投入および前記加熱室からの取り出しは、複数の可動部を備えたピックアップ手段によって行い、
前記加熱室へ投入された前記収容治具は、所定時間で前記ピックアップ手段によって前記加熱室から取り出されることを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device, including a step of curing a thermosetting resin using a heating means including a plurality of heating chambers,
(A) a step of mounting one or more semiconductor chips on a main surface of one or more mounting substrates;
(B) covering the one or more semiconductor chips with the resin;
(C) The one or more mounting substrates are accommodated in one accommodation jig, put into one of the plurality of heating chambers, and heated together with the accommodation jig in the heating chamber. Curing,
Including
The loading and unloading of the housing jig in which the one or more mounting substrates are housed into and out of the heating chamber is performed by a pickup unit having a plurality of movable parts,
The method for manufacturing a semiconductor device, wherein the housing jig put into the heating chamber is removed from the heating chamber by the pickup means in a predetermined time. 複数の加熱室を備えた加熱手段を用いて熱硬化性の樹脂を硬化させる工程を含む半導体装置の製造方法であって、
（ａ）１つ以上の実装基板の主面に１つ以上の半導体チップを搭載する工程、
（ｂ）前記１つ以上の半導体チップを前記樹脂で覆う工程、
（ｃ）前記１つ以上の実装基板を１つの収容治具に収容して前記複数の加熱室のうちの１つへ投入し、前記加熱室内にて前記収容治具ごと加熱して前記樹脂を硬化させる工程、
を含み、
前記１つ以上の実装基板が収容された前記収容治具の前記加熱室への投入および前記加熱室からの取り出しは、複数の可動部を備えたピックアップ手段によって行い、
前記（ｃ）工程では、１つの前記加熱室に複数の前記収容治具を投入し、
１つの前記加熱室に投入された複数の前記収容治具中の前記樹脂は、すべて同じ加熱温度かつ同じ加熱時間で硬化することを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device, including a step of curing a thermosetting resin using a heating means including a plurality of heating chambers,
(A) a step of mounting one or more semiconductor chips on a main surface of one or more mounting substrates;
(B) covering the one or more semiconductor chips with the resin;
(C) The one or more mounting substrates are accommodated in one accommodation jig, put into one of the plurality of heating chambers, and heated together with the accommodation jig in the heating chamber. Curing,
Including
The loading and unloading of the housing jig in which the one or more mounting substrates are housed into and out of the heating chamber is performed by a pickup unit having a plurality of movable parts,
In the step (c), a plurality of the holding jigs are put into one heating chamber,
A method of manufacturing a semiconductor device, wherein all of the resins in the plurality of storage jigs put into one heating chamber are cured at the same heating temperature and the same heating time. 複数の加熱室を備えた加熱手段を用いて熱硬化性の樹脂を硬化させる工程を含む半導体装置の製造方法であって、
（ａ）１つ以上の実装基板の主面に１つ以上の半導体チップを搭載する工程、
（ｂ）前記１つ以上の半導体チップを前記樹脂で覆う工程、
（ｃ）前記１つ以上の実装基板を１つの収容治具に収容して前記複数の加熱室のうちの１つへ投入し、前記加熱室内にて前記収容治具ごと加熱して前記樹脂を硬化させる工程、
を含み、
前記１つ以上の実装基板が収容された前記収容治具の前記加熱室への投入および前記加熱室からの取り出しは、複数の可動部を備えたピックアップ手段によって行い、
前記（ｃ）工程では、１つの前記加熱室に複数の前記収容治具を投入し、
１つの前記加熱室に投入された複数の前記収容治具中の前記実装基板、前記半導体チップおよび前記樹脂はすべて同一種であることを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device, including a step of curing a thermosetting resin using a heating means including a plurality of heating chambers,
(A) a step of mounting one or more semiconductor chips on a main surface of one or more mounting substrates;
(B) covering the one or more semiconductor chips with the resin;
(C) The one or more mounting substrates are accommodated in one accommodation jig, put into one of the plurality of heating chambers, and heated together with the accommodation jig in the heating chamber. Curing,
Including
The loading and unloading of the housing jig in which the one or more mounting substrates are housed into and out of the heating chamber is performed by a pickup unit having a plurality of movable parts,
In the step (c), a plurality of the holding jigs are put into one heating chamber,
The method of manufacturing a semiconductor device, wherein the mounting substrate, the semiconductor chip, and the resin in a plurality of the holding jigs put into one heating chamber are all of the same type.
JP2006340986A 2006-12-19 2006-12-19 Method for manufacturing semiconductor device Pending JP2008153491A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006340986A JP2008153491A (en) 2006-12-19 2006-12-19 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006340986A JP2008153491A (en) 2006-12-19 2006-12-19 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2008153491A true JP2008153491A (en) 2008-07-03

Family

ID=39655338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006340986A Pending JP2008153491A (en) 2006-12-19 2006-12-19 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2008153491A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114285A (en) * 2010-11-25 2012-06-14 Apic Yamada Corp Resin molding apparatus
JP2012126076A (en) * 2010-12-17 2012-07-05 Apic Yamada Corp Resin mold apparatus
US9738014B2 (en) 2010-11-25 2017-08-22 Apic Yamada Corporation Resin molding machine

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114285A (en) * 2010-11-25 2012-06-14 Apic Yamada Corp Resin molding apparatus
US9738014B2 (en) 2010-11-25 2017-08-22 Apic Yamada Corporation Resin molding machine
JP2012126076A (en) * 2010-12-17 2012-07-05 Apic Yamada Corp Resin mold apparatus

Similar Documents

Publication Publication Date Title
TWI645465B (en) Semiconductor device and method for producing the same
US6596561B2 (en) Method of manufacturing a semiconductor device using reinforcing patterns for ensuring mechanical strength during manufacture
US6902955B2 (en) Method of manufacturing a semiconductor device having a flexible wiring substrate
US20080111224A1 (en) Multi stack package and method of fabricating the same
TWI582868B (en) Semiconductor device manufacturing method
US20100090333A1 (en) Semiconductor device, manufacturing method thereof, and manufacturing method of semiconductor module
US8293575B2 (en) Manufacturing method of semiconductor device
JP2007311378A (en) Semiconductor device manufacturing method and semiconductor device
US6245598B1 (en) Method for wire bonding a chip to a substrate with recessed bond pads and devices formed
JP2003197655A (en) Method of manufacturing semiconductor device, mold for manufacturing semiconductor device, semiconductor device, and mounting method thereof
TW202008538A (en) Semiconductor device
JP2008153491A (en) Method for manufacturing semiconductor device
JP2006294832A (en) Manufacturing method of semiconductor device
JP5286303B2 (en) Manufacturing method of semiconductor device
KR100871379B1 (en) Method of manufacturing semiconductor package
JP4889359B2 (en) Electronic equipment
JP2021141251A (en) Cutting method for electronic component, removal method for component and manufacturing method for electronic apparatus
KR19990065532A (en) Manufacturing method of COB type semiconductor package
US20230127641A1 (en) Molded product for semiconductor strip and method of manufacturing semiconductor package
WO1999056313A1 (en) Semiconductor device and process for manufacturing the same
JP2004172647A (en) Semiconductor device
KR101261926B1 (en) Sodering method for ball grid array semiconductor package
JP2003303838A (en) Method and apparatus for manufacturing semiconductor package
JPH06163760A (en) Electronic-component mounting board provided with heat-dissipating slug
JPH06163632A (en) Semiconductor device