JP2009072048A - Ｐｗｍ駆動回路 - Google Patents

Abstract

【課題】素子の発熱を抑えることができるようにする。
【解決手段】温度検出部２１は、フルブリッジ回路１５を構成する４つのスイッチング素子の側面または裏面に配置され、それらのスイッチング素子の温度を検出し、比較器２３は、検出された温度に対応する検出電圧と、基準電圧２２とを比較する。周波数切替部２４は、検出電圧が基準電圧２２を上回った場合、周波数の低いパルス波を三角波生成回路１２に出力し、検出電圧が基準電圧を下回った場合、周波数の高いパルス波を三角波生成回路１２に出力する。本発明は、DCモータをPWM制御で駆動するPWM駆動回路に適用できる。
【選択図】図１

Description

本発明はPWM駆動回路に関し、素子の発熱を抑えることができるようにしたPWM駆動回路に関する。

近年、DCモータの制御方法として、PWM（Pulse Width Modulation）制御（パルス幅変調制御）が広く採用されている。PWM制御は、入力信号に応じてデューティ比を変化させることで、モータ駆動やスイッチング電源等、電力をコントロールするために用いられる。

また、DCモータを制御する技術としては、例えば、特許文献１が知られている。
特開平２−２８５９８８号公報

PWM制御において、インダクタンスの大きなモータを駆動しようとすると、今までと同じレスポンスを得るためには、DCモータを駆動するフルブリッジ回路の駆動電圧を上げる必要がある。

しかしながら、特許文献１を含む従来の技術においては、駆動電圧を上げることにより、フルブリッジ回路部分の損失が増加し、発熱により最悪の場合には素子が破損してしまう恐れがある。また、PWM周波数を上げた場合においても、損失が増加してしまう。

本発明は、このような問題に鑑みてなされたものであり、素子の発熱を抑えて、よりインダクタンスの大きいモータを駆動することができるようにするものである。

本発明のPWM駆動回路は、スイッチング素子を含み、負荷を駆動するブリッジ回路を有し、スイッチング素子をPWM制御により駆動するPWM駆動回路において、スイッチング素子の温度を検出する検出手段と、検出された温度に対応する検出値と、所定の閾値とを比較する比較手段と、検出値が閾値を上回ったとき、所定の大きさだけPWM周波数が下がるようにPWM周波数を制御する制御手段とを備えることを特徴とする。

本発明によれば、素子の発熱を抑えて、よりインダクタンスの大きいモータを駆動することができる。

以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。

図１は、本発明を適用したPWM駆動回路の構成例を示す回路図である。

PWM駆動回路は、負荷１７としてのDCモータを、PWM制御により駆動する。

PWM駆動回路において、比較器１３には、入力信号１１と、三角波生成回路１２から、周波数制御部１８の制御による周波数に基づいた三角波が入力される。比較器１３は、入力信号１１と、三角波との大小関係に基づくパルス幅のパルス信号（PWM信号）を、ゲートドライブ回路１４に出力する。つまり、比較器１３によって、入力信号１１の振幅を、振幅が一定のパルスの幅に変換（変調）している。

ゲートドライブ回路１４は、比較器１３から供給されるパルス信号に基づいて、フルブリッジ回路１５を構成するスイッチング素子のゲートをドライブする。

フルブリッジ回路１５は、例えば、FET（field effect transistor）等のスイッチング素子（駆動素子）を４つ使用した回路であって、コイルやコンデンサ等からなるLPF（low pass filter）であるフィルタ１６を介して、負荷１７としてのDCモータを駆動する。例えば、フルブリッジ回路１５が、FET Q1乃至FET Q4の４つのNチャネルFETから構成されるとすると、電源VCCと接地端子との間に、FET Q1とFET Q4との直列回路およびFET Q2とFET Q3との直列回路が並列に接続される。その場合、DCモータは、FET Q1とFET Q4との接続節点およびFET Q2とFET Q3との接続節点との間に橋絡される。

かかるフルブリッジ回路１５において、FET Q1乃至FET Q4の各ゲートには、ゲートドライブ回路１４からの出力電圧が入力されるが、PWM制御では、FET Q1乃至FET Q4のうち、FET Q1とFET Q3またはFET Q2とFET Q4が同時にオンする。その結果、FET Q1とFET Q3が同時にオンした場合、FET Q1、DCモータ、FET Q3の経路で電流が流れ、DCモータは正転（または逆転）する。また、FET Q2とFET Q4が同時にオンした場合、FET Q2、DCモータ、FET Q4の経路で電流が流れ、DCモータは逆転（または正転）する。つまり、PWM駆動回路は、対角に配置されたFET Q1およびFET Q3と、FET Q2およびFET Q4とを交互に導通させ、これらのスイッチング素子のオン期間とオフ期間の比であるデューティ比を変化させることで、出力電力を制御している。

周波数制御部１８は、フルブリッジ回路１５を構成するスイッチング素子の温度に基づいて、比較器１３の一方の入力端に入力されて、入力信号１１と比較される三角波（キャリア周波数）を生成する元となる周波数の大きさを制御する。

周波数制御部１８は、温度検出部２１、比較器２３、および周波数切替部２４を含むようにして構成される。

温度検出部２１は、フルブリッジ回路１５の内部に設けられたFET等のスイッチング素子の温度を検出し、電圧（以下、検出電圧と称する）に変換する。温度検出部２１は、検出電圧を比較器２３に出力する。なお、温度検出部２１は、例えば、スイッチング素子の側面または裏面等、そのスイッチング素子の温度を検出可能な位置に配置される。

例えば、フルブリッジ回路１５が、FET Q1乃至FET Q4の４つのNチャネルFETから構成されている場合、FET Q1乃至FET Q4のそれぞれの側面または裏面に温度検出部２１を設けて、FET Q1乃至FET Q4のそれぞれの温度を検出すればよい。また、例えば、FET Q1乃至FET Q4の中心（対角線の交差する位置）に温度検出部２１を設けて、温度を検出してもよい。要は、スイッチング素子の温度を検出できればよいのであって、その手段、方法は、任意である。

比較器２３には、温度検出部２１により検出された温度に対応する検出電圧と、基準電圧２２が入力される。比較器２３は、検出電圧と、基準電圧２２とを比較し、比較の結果を周波数切替部２４に出力する。

周波数切替部２４は、比較器２３による比較の結果に基づいて、検出電圧が基準電圧２２を上回っている場合、出力するパルス波の周波数が、その時点で出力していたパルス波の周波数よりも低くなるように周波数を切り替える。一方、周波数切替部２４は、検出電圧が基準電圧２２を下回った場合、低くなった周波数が元の周波数に戻るように、出力するパルス波の周波数を切り替える。

すなわち、周波数切替部２４によって、出力するパルス波の周波数が低い方に切り替えられると、PWM周波数も下げられるので、スイッチング素子のスイッチング回数が減って損失が減るため、所定の時間が経過すると、スイッチング素子の温度は下がることになる。その後、スイッチング素子の温度が下がって、検出電圧が基準電圧２２を下回ったところで、周波数切替部２４は、低い方に切り替えた周波数を元の周波数に切り替えて、低くなったPWM周波数を元の周波数に戻している。

三角波生成回路１２は、周波数切替部２４から入力される所定の周波数のパルス波を三角波に変換し、比較器１３に出力する。つまり、この三角波の周波数が、キャリア周波数となる。

これにより、比較器１３において、生成された三角波と、入力信号１１との大小関係に基づくパルス幅のパルス信号（PWM信号）が、ゲートドライブ回路１４に出力され、ゲートドライブ回路１４においては、そのパルス信号に基づいて、スイッチング素子のゲートがドライブされる。その結果、フルブリッジ回路１５において、スイッチング素子は、パルス信号に応じたオン/オフ駆動（PWM駆動）をする。

このように、PWM駆動回路においては、スイッチング素子の温度が上昇すると、スイッチング回数を減少させるために、所定の大きさだけPWM周波数が下げられ、その後、スイッチング素子の温度が下がった時点で、低くなったPWM周波数が元の周波数に戻される。

以上のようにして、PWM駆動回路は構成される。

次に、図２を参照して、図１の周波数制御部１８の詳細な構成例について説明する。

周波数制御部１８は、サーミスタ３１、センサ用抵抗３２、電源３３、電源３４、シュミットトリガインバータ３５、抵抗３６、PチャネルMOS-FET（metal oxide semiconductor field effect transistor）３７、分圧用抵抗３８、分圧用抵抗３９、およびVCO（voltage controlled oscillator）４０を含むようにして構成される。

サーミスタ３１は、図１の温度検出部２１に相当し、フルブリッジ回路１５の内部のスイッチング素子の側面や裏面等に取り付けられる。サーミスタ３１は、電源３３と、シュミットトリガインバータ３５の入力側に接続される。また、サーミスタ３１とシュミットトリガインバータ３５との間には、センサ用抵抗３２が接続され、シュミットトリガインバータ３５は、その出力側がPチャネルMOS-FET３７のゲートと接続されている。

周波数制御部１８においては、スイッチング素子の温度の上昇に伴って、サーミスタ３１の抵抗値が下がり、センサ用抵抗３２の電圧が上昇する。このとき、シュミットトリガインバータ３５においては、HighとLowの２つの閾値電圧のうちのHigh側の閾値を上回った時点で、PチャネルMOS-FET３７のゲートにLowレベルの電圧を出力する。

PチャネルMOS-FET３７は、そのゲートに供給される電圧に応じてスイッチング動作をする。すなわち、PチャネルMOS-FET３７のゲートに入力される電圧のレベルが、HighレベルからLowレベルに変化すると、PチャネルMOS-FET３７の状態がオン状態となる。一方、PチャネルMOS-FET３７のゲートに入力される電圧のレベルが、LowレベルからHighレベルに変化すると、PチャネルMOS-FET３７は、オフ状態となる。

分圧用抵抗３８は、その一端がPチャネルMOS-FET３７のソースに接続され、その他端が電源３４と抵抗３６との接続端に接続される。また、分圧用抵抗３８とPチャネルMOS-FET３７のソースとの接続端には、VCO４０が接続される。分圧用抵抗３９は、その一端がPチャネルMOS-FET３７のドレインに接続され、その他端は接地されている。

すなわち、PチャネルMOS-FET３７のゲートにLowレベルの電圧が入力されると、PチャネルMOS-FET３７の状態がオン状態となるので、VCO４０には、電源３４の制御電圧を分圧用抵抗３８と分圧用抵抗３９で分圧した電圧が入力される。シュミットトリガインバータ３５においては、その特性として検出される温度が下がっても、Low側の閾値を下回るまでは出力が維持されるので、PチャネルMOS-FET３７のゲートの電圧は変化せず、結果として、VCO４０には、分圧された電圧が入力され続ける。

VCO４０は、電圧（制御電圧）で発振周波数を制御する電圧制御発振器であり、入力が分圧された電圧であるとき、周波数の低いパルス波を出力する。後段の図１の三角波生成回路１２では、このパルス波が三角波に変換される。

その後、シュミットトリガインバータ３５において、スイッチング素子の温度がさらに下がって、Low側の閾値を下回った時点で、PチャネルMOS-FET３７のゲートにHighレベルの電圧が出力される。そして、PチャネルMOS-FET３７の状態がオフ状態となるので、VCO４０には、電源３４の制御電圧に近い電圧が入力される。

VCO４０は、入力が電源３４の制御電圧に近い電圧であるとき、周波数の高いパルス波を出力する。そして、後段の図１の三角波生成回路１２では、周波数の低いパルス波が入力された場合と同様に、この周波数の高いパルス波が三角波に変換される。

以上のように、スイッチング素子から検出された温度に基づいて、VCO４０に入力される電圧を切り替えることで、三角波生成回路１２に出力される周波数の高低を制御することができる。これにより、スイッチング素子の温度が上昇すると、PWM周波数が下げられて、スイッチング回数が減少するので、スイッチング素子の発熱を抑えることが可能となる。

また、VCO４０においては、電圧と周波数との関係がリニアな関係となるので、「高い周波数」から「低い周波数」への切り替え、または「低い周波数」から「高い周波数」への切り替えを連続して行うことが可能となる。

以上のように、本発明によれば、駆動電圧の高圧化が容易に可能となり、よりインダクタンスの大きいモータを駆動することが可能となる。

なお、PWM制御では、周波数を下げた場合に出力電力に発生するリプルが大きくなってしまう恐れがあるが、このときのリプル値を許容できる仕様であれば、本発明を適用することが可能となる。

また、本実施の形態においては、検出電圧と基準電圧とを比較し、比較の結果に応じて周波数の切り替えを行うが、その周波数の切り替え方法は、上述したように、所定の大きさとなるように周波数を一気に下げる方法の他に、所定の周波数となるまで徐々に周波数を下げていく方法を採用してもよい。また同様に、低くなった周波数を戻す際にも、一気に周波数を戻すのではなく、徐々に周波数を戻すようにしてもよい。

また、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

本発明を適用したPWM駆動回路の構成例を示す回路図である。 周波数制御部の詳細な構成例を示す回路図である。

符号の説明

１１ 入力信号， １２ 三角波生成回路， １３ 比較器， １４ ゲートドライブ回路， １５ フルブリッジ回路， １６ フィルタ， １７ 負荷， １８ 周波数制御部， ２１ 温度検出部， ２２ 基準電圧， ２３ 比較器， ２４ 周波数切替部， ３１ サーミスタ， ３２ センサ用抵抗， ３３ 電源， ３４ 電源， ３５ シュミットトリガインバータ， ３６ 抵抗， ３７ PチャネルMOS-FET， ３８ 分圧用抵抗， ３９ 分圧用抵抗， ４０ VCO

Claims (3)

1. スイッチング素子を含み、負荷を駆動するブリッジ回路を有し、前記スイッチング素子をPWM（Pulse Width Modulation）制御により駆動するPWM駆動回路において、
   前記スイッチング素子の温度を検出する検出手段と、
   検出された温度に対応する検出値と、所定の閾値とを比較する比較手段と、
   前記検出値が前記閾値を上回ったとき、所定の大きさだけPWM周波数が下がるようにPWM周波数を制御する制御手段と
   を備えることを特徴とするPWM駆動回路。
2. 前記制御手段は、前記検出値が前記閾値を下回った時点で、低くなったPWM周波数が元の周波数に戻るようにPWM周波数を制御する
   ことを特徴とする請求項１に記載のPWM駆動回路。
3. 前記ブリッジ回路は、４つのスイッチング素子を含んでおり、
   前記検出手段は、４つのスイッチング素子の側面または裏面にそれぞれ配置される
   ことを特徴とする請求項１に記載のPWM駆動回路。

Images