JP2009071643A - 無線受信機および無線通信システム - Google Patents

Abstract

【課題】 アクティブタグに適用される無線送信機に対応する無線受信機として、送信側の電源電圧低下に伴うデータクロック周波数の低下による影響を補償する。
【解決手段】 ＲＦパルス信号を受信し、包絡線検波によりベースバンドの受信信号に変換する受信処理手段と、受信信号のプリアンブル部の各パルスをサンプリングして相関演算を行う相関演算処理部と、相関演算処理部の出力のピーク値検出によってサンプリングタイミングを抽出するピーク検出部と、サンプリングタイミングで受信信号のプリアンブル部に続くデータ部の読み取りを行うデータ読み取り部とを備えた無線受信機において、受信処理手段から出力された受信信号にそれぞれ異なる遅延を与えた複数の遅延受信信号を生成し、その複数の遅延受信信号を加算してパルス幅を広げた遅延加算受信信号を生成し、相関演算処理部に与える遅延加算処理部を備える。
【選択図】 図１

Description

本発明は、例えば物品管理等に使われるアクティブタグ（無線端末）の無線送信機からキャリア信号を用いずに無線送信された高周波パルス信号（ＲＦパルス信号）を受信する無線受信機に関する。また、本発明は、アクティブタグ（無線端末）の無線送信機および無線受信機を含む無線通信システムに関する。

図７は、アクティブタグに用いられる従来の無線送信機の構成例を示す（非特許文献１）。図において、従来の無線送信機は、電源２１０、電源回路２２０および送信アンテナ２３４を含む送信回路２３０を有し、電源回路２２０のオンオフ制御により電源２１０が送信回路２３０に接続され、所要の電源電圧が供給される構成である。

電源回路２２０は、水晶発振器２２１の出力をカウンタ２２２でカウントし、一定のカウント数に達するごとに、電源２１０に接続されるスイッチ２２３を閉じ、送信回路２３０と電源２１０を接続する構成である。電源回路２２０の構成は様々であるが、例えば物品管理等に用いるアクティブタグの場合、一定の時間間隔でデータを送信するシーケンスで動作するので、時間を計測するために基準となる発振器およびカウンタを備えるのが一般的である。

送信回路２３０は、電源回路２２０を介して電源電圧が供給されると立ち上がり、発振器２３１から出力されたキャリア信号が、データ信号でオンオフするスイッチ２３２を介してオンオフキーイング変調され、その変調信号がパワーアンプ２３３で増幅して送信アンテナ２３４に入力され、無線信号として送信される構成である。送信回路２３０の構成は様々であるが、キャリア信号をデータ信号で変調するために、キャリア信号を出力する発振器２３１およびキャリア信号を変調するための変調回路（ここではスイッチ２３２）を備えるのが一般的である。

アクティブタグは、一定の時間間隔でデータを送信するシーケンスで動作するものが多く、送信回路は送信時にのみ間欠的に動作するのが一般的である。これは、データを送信しない待機時における送信回路への電源供給を停止し、タグ全体の消費電力を抑えて電源の長寿命化を図るためである。

ところで、図７に示す電源回路２２０の場合、時間を計測する水晶発振器２２１およびカウンタ２２２は、待機時であってもタグのシーケンス維持のために動作を停止することはできない。したがって、待機時には、送信回路２３０を停止することで消費電力の低減は可能であるものの、水晶発振器２２１およびカウンタ２２２を動作せる必要があるため消費電力の低減には限界があった。

また、送信回路は、電源回路から電源が供給されると、送信回路を構成する各回路が立ち上がって所定の処理が実行される。一方、送信回路を構成する回路群は基本的にアナログ回路であるので、電源供給からデータが送信可能になるまでにある程度の時間を要する。特に、キャリア信号を出力する発振器は、出力が安定するまでに要する時間が他のアナログ回路よりも長い。こうしたアナログ回路の立ち上がりに要する時間は、データ信号を送信するまでの待ち時間となるため、送信時の送信回路の電力効率を低下させる要因になる。
以上の理由から、アクティブタグの電源寿命を長期化するには限界があった。

そこで、この問題を解決する一手法として、コンパレータ、容量、基準電圧発生回路、スイッチから構成される電源回路と、キャリア信号を用いずにＲＦパルス信号を間欠的に送信する送信回路を用い、電源回路における待機時消費電力を低減し、送信回路の電力効率を高めることにより長寿命な無線送信機が提案されている（特願2007-142977)。

図８は、先願の無線送信機の構成例を示す。図において、先願の無線送信機は、電源１０、電源回路２０および送信アンテナ３４を含む送信回路３０を有し、電源回路２０の制御により送信回路３０に所要の電圧が供給され、送信回路３０が電圧入力のタイミングで送信データを生成し、ＲＦパルス信号として送信する動作を開始する構成である。

電源回路２０は、電源１０から供給される電荷を蓄積するキャパシタＣを備え、分圧抵抗Ｒ１，Ｒ２を介してキャパシタＣの端子間電圧を取り出し、その端子間電圧と基準電圧Ｖref とを比較するコンパレータ２１の出力により、キャパシタＣと電源１０または送信回路３０をそれぞれ接続するスイッチ２２，２３のオンオフを相補的に制御する構成である。

すなわち、図９に示すように、まず、スイッチ２２がオン、スイッチ２３がオフとなり、電源１０（一般的には電池）から電源回路２０のキャパシタＣに電荷が蓄積される。コンパレータ２１の入力電圧（キャパシタＣの端子間電圧）が基準電圧Ｖref を超え、コンパレータ２１がこれを検知すると、スイッチ２２をオフ、スイッチ２３をオンにする制御を行うことにより、キャパシタＣに蓄積された電荷がスイッチ２３を介して出力され、送信回路３０に電源電圧が供給される。

送信回路３０は電源電圧が供給されると所定の動作を開始し、電源回路２０のキャパシタＣに蓄えられた電荷が消費され、キャパシタＣの端子間電圧が低下する。キャパシタＣの端子間電圧が低下してコンパレータ２１の入力電圧が基準電圧Ｖref を下回り、コンパレータ２１がこれを検知すると、スイッチ２２をオン、スイッチ２３をオフにする制御信号を出力する。これにより、電源回路２０から送信回路３０への電源供給は停止し、キャパシタＣは再び電源１０から供給される電荷を蓄積する動作を繰り返す。

このように、電源回路２０は、キャパシタＣの端子間電圧に応じて、キャパシタＣと電源１０または送信回路３０との接続を相補的に切り替える構成とすることにより、水晶発振器とカウンタを用いた間欠動作制御が不要となる。また、コンパレータ２１や基準電圧発生回路は、水晶発振器やカウンタよりも低消費電力で動作させることが可能であり、その分だけ待機時の消費電力を低減することができる。

図１０は、送信回路３０の構成例を示す。図において、送信回路３０は、電源回路２０から供給される電圧により動作するデータクロック生成部３１、送信データ生成部３２および送信信号生成部３３により構成されるが、電源回路２０の出力端子に接続される電源線は省略している。

電源回路２０からの電源供給により、送信回路３０の電源電圧が立ち上がる。電源電圧が立ち上がると、図１１に示すように、データクロック生成部３１からデータクロックが出力される。送信データ生成部３２は、このデータクロックに同期して送信データを発生し、送信信号生成部３３に出力する。送信信号生成部３３は、データクロックの立ち上がりで送信データをラッチし、そのタイミングでパルス信号を生成して送信アンテナ３４に供給することにより、送信アンテナ３４からパルス信号の基本波成分または高次高調波成分に対応するＲＦパルス信号が送信される。

ここで、電源回路２０の出力電圧は、送信回路３０が動作している間に緩やかに低下するが、特にＲＦパルス信号が出力されるときに多くの電荷が消費されるので、図１１に示すようにほぼ階段状に変化する。

このような送信回路３０は、アナログのキャリア信号を用いずにＲＦパルス信号を送信できるので、ディジタル回路のみで構成することができる。これにより、高速に送信回路３０が立ち上がり、送信データを無線送信することが可能になることから、一般的な送信回路を用いる構成に比べて電源回路２０からの電源供給期間を短くすることができる。

次に、図１０に示す送信回路３０の送信データ生成部３２で生成される送信データフォーマットおよび無線受信機の構成について説明する。

送信データは、図１２に示すように、無線受信機が送信データに同期するためのプリアンブル部と送信データが格納されるデータ部から構成される。無線受信機は、送信データを復調する際に、プリアンブル部で相関演算処理を行い、送信データに同期するようにサンプリングタイミングを抽出してデータ部の読み込みを行う構成である。

図１３は、無線受信機の構成例を示す。図１３(1) は無線受信機の全体構成を示し、図１３(2),(3),(4) は無線受信機の各部を構成例を示す。受信アンテナ５１の受信信号はアナログフロントエンド部５２で検波され、図１４に示すベースバンド信号がアナログ／ディジタル変換器（ＡＤＣ）５３を介してベースバンド処理部５４に入力される。アナログフロントエンド部５２は、図１３(2),(3) に示すように、通常のＡＭ復調器と同様に増幅器５２１、ダイオードまたは乗算器を用いた包絡線検波器５２２、ＩＦ増幅器５２３により構成される。ベースバンド処理部５４は、相関演算処理部５４１、ピーク検出部５４２、データ読み取り部５４３により構成される。

相関演算処理部５４１は、受信信号のプリアンブル部の各パルスをサンプリングし、既知のデータレート間隔（Ｔ[s] ）で相関演算（積和演算）を行う。なお、積分区間はプリアンブル区間の全てである。図１５に示すように、タイミング１の間隔でプリアンブルパターンを積和した結果は、タイミング２の間隔で積和した結果よりも大きな値を示すので、ピーク検出部５４２で相関演算結果のピーク値を検出することにより、プリアンブル全体における平均的なサンプリングタイミングを検出することができる。データ読み取り部５４３は、このサンプリングタイミングでプリアンブル部に続くデータ部の読み取りを行う。
堤坂秀樹、「無線通信機器」、日本理工出版会、pp.123-124、ISBN4-89019-136-4

ところで、電源回路２０の出力電圧（送信回路３０の電源電圧）は、図９および図１１に示すように少しずつ低下するが、データクロック生成部３１で生成されるデータクロック周波数も電源電圧の低下に伴って少しずつ低下する。そのため、送信信号生成部３３からＲＦパルス信号として送信される各シンボルのピーク値に少しずつズレ（遅れ）が生じ、データレートが一定にならずパルス間隔が徐々に広がってしまう。

一方、図１３に示す無線受信機では、予め定められたデータレートで相関値演算を行い、サンプリングタイミングを抽出しているが、プリアンブル期間で抽出したサンプリングタイミングは平均的なものである。しかし、送信回路３０の電源電圧低下により送信信号のデータレートが実質的に低下するときに、プリアンブル期間で抽出された平均的なサンプリングタイミングでデータ部をサンプリングすると、データ部の後半部分になるほど平均的なサンプリングタイミングとデータクロック周波数の差が大きくなり、図１６に示すようにデータ部のサンプリングポイントが最適値からずれてしまう。すなわち、受信信号のＳＮ比によっては後半のデータ部を復調できなくなる問題があった。

本発明は、アクティブタグに適用され、待機時における消費電力を低減し、かつ送信時における送信回路の電力効率を改善し、電源寿命の長い無線送信機に対応する無線受信機として、送信側の電源電圧低下に伴うデータクロック周波数の低下による影響を補償し、データ読み取り時のエラーレートを低減することができる無線受信機および無線通信システムを提供することを目的とする。

第１の発明は、所定のデータレートの送信信号に同期してオンオフするＲＦパルス信号を受信し、包絡線検波によりベースバンドの受信信号に変換する受信処理手段と、受信信号のプリアンブル部の各パルスをサンプリングして相関演算を行う相関演算処理部と、相関演算処理部の出力のピーク値検出によってサンプリングタイミングを抽出するピーク検出部と、サンプリングタイミングで受信信号のプリアンブル部に続くデータ部の読み取りを行うデータ読み取り部とを備えた無線受信機において、受信処理手段から出力された受信信号にそれぞれ異なる遅延を与えた複数の遅延受信信号を生成し、その複数の遅延受信信号を加算してパルス幅を広げた遅延加算受信信号を生成し、相関演算処理部に与える遅延加算処理部を備える。

第１の発明の無線受信機において、相関演算処理部は、遅延加算受信信号からプリアンブル部のビット数分のデータ系列を所定のデータレートおよびその前後の複数のサンプリングタイミングで抜き出し、それぞれ抜き出された各データ系列とプリアンブルパタンの相関演算を並列に行い、１サンプルポイントごとに各データ系列から最大値を選択して出力する構成であり、ピーク検出部は、相関演算処理部の出力からピーク値検出を行い、複数のサンプリングタイミングからピーク値に対応するサンプリングタイミングを抽出する構成である。

第１の発明の無線受信機において、遅延加算処理部は、受信信号にそのパルス幅の半分以下の遅延を順次与えた複数の遅延受信信号を生成する構成である。

第１の発明の無線受信機において、遅延加算処理部は、複数の遅延受信信号の加算系列数を制御して遅延加算受信信号のパルス幅を調整する構成である。

第２の発明の無線通信システムは、所定のデータレートの送信信号に同期してオンオフするＲＦパルス信号を送信する無線送信機と、第１の発明の無線受信機とを備える。

第２の発明の無線通信システムにおいて、無線送信機は、電源と、外部からの電圧入力に応じて動作し、送信信号をＲＦパルス信号に変換して送信アンテナから送信する送信回路と、入力端子が電源に接続され、出力端子が送信回路に接続され、所定の間欠比率で電源から供給される電圧を送信回路に出力する電源回路とを備え、電源回路は、入力端子に接続される第１のスイッチと、出力端子に接続される第２のスイッチと、第１のスイッチと第２のスイッチとの間に接続され、第１のスイッチがオン、第２のスイッチがオフのときに電源から供給される電荷を蓄積し、第１のスイッチがオフ、第２のスイッチがオンのときに蓄積した電荷を出力端子に出力するキャパシタと、キャパシタの電荷蓄積・出力により変動する出力電圧に応じて、第１のスイッチおよび第２のスイッチを相補的にオンオフするスイッチ制御部とを備える。

本発明の無線受信機では、遅延加算処理部で受信信号のパルス幅を広げる処理を行うことにより、パルス幅が広がった分だけ送信クロック遅延の影響が緩和し、データレートが一定でない受信信号であってもデータ読み取り時のエラーレートを低減することができる。

また、相関演算処理部において、複数のサンプリングタイミングで抜き出したデータ系列に対して相関演算を並列に行うことにより、送信機から繰り返し送信されたデータに対して、プリアンブルごとに最適なサンプリングタイミングを選択してデータ読み取りが可能となり、データの読み取り誤り率を向上させることができる。また、製造偏差等に起因したクロックのジッタに対しても、その影響を緩和することができる。

また、待機時の消費電力および送信時の消費電力を低減することが可能な無線送信機と、本発明の無線受信機を組み合わせることにより、低消費電力かつ低エラーレートで所要のデータ伝送が可能で電源寿命の長い無線通信システムを構成することができる。

図１は、本発明の無線受信機の実施形態を示す。
図１(1) は無線受信機の全体構成を示す。図において、受信アンテナ５１の受信信号はアナログフロントエンド部５２で検波され、ベースバンド信号がアナログ／ディジタル変換器（ＡＤＣ）５３を介して本発明の特徴とするベースバンド処理部１００に入力される。アナログフロントエンド部５２は、図１３(2),(3) に示すように、通常のＡＭ復調器と同様に増幅器５２１、ダイオードまたは乗算器が用いた包絡線検波器５２２、ＩＦ増幅器５２３により構成される。ベースバンド処理部１００は、図１(2) に示すように、遅延加算処理部１１０、相関演算処理部１２０、ピーク検出部１３０、データ読み取り部１４０により構成される。

図２は、遅延加算処理部１１０の構成例を示す。図において、遅延加算処理部１１０は、シフトレジスタからなる複数の遅延線１１１，１１２，１１３，１１４が縦属接続され、受信信号を順次遅延させる各遅延線の出力を加算器１１５で選択的に加算可能な構成になっている。ここでは、受信信号および遅延線１１１，１１２で遅延させた出力を直接加算器１１５に接続し、遅延線１１３，１１４で遅延させた出力を選択器１１６，１１７を介して加算器１１５に接続する。選択器１１６，１１７は、遅延線１１３，１１４の出力か「０」かを選択して出力する。これにより、加算器１１５では、受信信号および遅延線１１１，１１２の出力を加算した信号、さらに遅延線１１３の出力を加算した信号、さらに遅延線１１４の出力を加算した信号をそれぞれ生成することができる。

図３は、遅延加算処理部１１０の動作例を示す。ここでは、送信信号のデータレートを１Ｍbps(送信間隔１μs)とし、アナログフロントエンド部５２で検波されたベースバンド信号のパルス幅を 100ｎs とし、このベースバンド信号をＡＤＣ５３でアナログ／ディジタル変換するサンプリング周期を 125ＭHz（サンプリング間隔８ｎs)とする。１つの遅延線で例えば５サンプルポイント遅延させると、遅延線１１１の出力は受信信号から５サンプルポイント（40ｎs)遅延し、遅延線１１２の出力は受信信号から10サンプルポイント（80ｎs)遅延し、遅延線１１３の出力は受信信号から15サンプルポイント(120ｎs)遅延し、遅延線１１４の出力は受信信号から20サンプルポイント(160ｎs)遅延する。選択器１１６，１１７で「０」を選択すると、加算器１１５は受信信号と、５サンプルポイント（40ｎs)遅延受信信号と、10サンプルポイント（80ｎs)遅延受信信号を加算し、遅延加算受信信号のパルス幅は 100ｎs から 180ｎs に広がる。なお、最大で４系列の遅延受信信号を加算することにより、パルス幅を 260ｎs まで広げることができる。

ところで、上述したように、送信回路の電源電圧低下による送信クロック遅延により、プリアンブル期間で抽出された平均的なサンプリングタイミングでは、データ部の後半部分になるほどサンプリングタイミングとデータクロック周波数の差が大きくなり、図１６に示すようにサンプリングポイントが最適値からずれてしまう問題があった。本発明では、ベースバンド処理部１００の入力段に設けた遅延加算処理部１１０で受信信号のパルス幅を広げる処理を行うことにより、パルス幅が広がった分だけ送信クロック遅延の影響を緩和することができる。

なお、パルス幅を広げるために遅延加算する遅延時間の目安としては、パルス幅のおよそ半分程度が適当である。これ以上遅延時間を大きくすると、加算処理後の波形の山谷の谷の部分の落ち込みが大きくなって適当ではない。また、遅延時間が短すぎると加算処理後の受信信号のパルス幅を広げる効果が小さくなる。本実施形態では、パルス幅は100ｎsであり、ＡＤＣ５３のサンプリング周期は 125ＭHz（サンプリング間隔８ｎs)であるので、各遅延線の遅延時間を５サンプルポイント、すなわちパルス幅の半分程度の40ｎs に設定している。

また、遅延加算する系列数を多くしてパルス幅を広げると、送信クロック遅延の影響を緩和する効果が増す。しかし、系列数を多くするほど他の送信機からの分離すべき信号と混合してしまう可能性もあり、加算系列数を必要以上に多くすることは望ましくない。

また、図２に示すように、選択器１１６，１１７で加算系列数を可変にする構成をとり、送信機数に応じて加算系列数を制御すると効率的である。例えば、送信機数が予め多くないと分かっている場合には加算系列数を最大にしておき、受信状況から判断して加算系列数を削減する制御を行えばよい。受信状況からの判断とは、通信区間内に存在すると想定される端末からの送信信号を検出できないといった場合である。この場合は、送信機そのものの問題の可能性もあるが、遅延加算処理により他信号と分離できず復調できない可能性もあるので、加算系列数を少なくする制御を行う。

また、図２に示す構成では、選択器１１６，１１７を３系列目と４系列目に配置しているが、この配置に限定されるわけではなく、全系列に選択器を挿入してもよい。さらに、ハードウェア規模が増大するが、５サンプルポイントの遅延幅を短くし、加算系列数を多くすることにより、遅延加算後の波形の山谷が小さくなるようにきめ細かく遅延加算処理を行うことができる。これにより、後段でのデータ読み取り検出率を高めることができる。また、各系列の遅延幅が均等でなくてもよく、例えば２サンプル遅延と３サンプル遅延を交互に配置することにより、０サンプル遅延、２サンプル遅延、５サンプル遅延、７サンプル遅延、10サンプル遅延、…の各受信信号を加算してパルス幅を広げるようにしてもよい。

次にパルス幅を広げた受信信号のプリアンブルからサンプリングタイミングを抽出する相関演算処理部１２０およびピーク検出部１３０の機能について説明する。なお、相関演算処理部１２０およびピーク検出部１３０は、従来のように、受信信号のプリアンブル部の各パルスをサンプリングし、規定のデータレート間隔（Ｔ[s] ）で相関演算を行い、相関演算結果のピーク値を検出することにより、プリアンブル全体における平均的なサンプリングタイミングを検出してもよい。その場合でも、上記のように受信信号のパルス幅を広げることにより、送信クロック遅延の影響を緩和し、データ読み取り検出率を高めることができる効果は期待できる。例えば、図１５におけるタイミング２に応じたサンプリングタイミングを抽出することにより、図１６におけるデータクロック周波数が低下した場合にも対応可能になる。

ここでは、パルス幅を広げた受信信号に対して、複数種類のデータレート間隔で相関演算を行うことにより、プリアンブルごとに送信クロック遅延に応じた最適なサンプリングタイミングを抽出する構成について説明する。

図４は、相関演算処理部１２０の構成例を示す。図において、相関演算処理部１２０は、シフトレジスタ１２１、積和演算部１２２，１２３，１２４，１２５，１２６および最大値選択部１２７により構成される。遅延加算処理部１１０から出力される受信信号はシフトレジスタ１２１に入力され、このシフトレジスタ１２１からプリアンブルのビット数分（ここではＸビット）のデータが互いに異なるサンプリング間隔で抜き出され、それぞれ積和演算部１２２，１２３，１２４，１２５，１２６に入力される。各積和演算部では、それぞれ異なるサンプリング間隔で抜き出されたデータ系列とプリアンブルパタンの積和演算がパラレルに行われ、その結果が最大値選択部１２７に入力されて１サンプルポイントごとに各データ系列から最大値が選択される。

ここでは、規定のデータレートを１Ｍbps(送信間隔１μs)、サンプリング周期を 125ＭHz（サンプリング間隔８ｎs)としたときに、データレート前後の 992ｎs 〜1024ｎs の５つのサンプリング間隔でプリアンブルのデータ系列が抜き出されるものとする。遅延加算受信信号と複数のサンプリングタイミングの関係を図５に示す。

図６は、相関演算処理部１２０の出力例を示す。ピーク検出部１３０は、相関演算処理部１２０の出力からピーク検出を行い、閾値レベルを超えるピーク値が検出されたときに、相関演算処理部１２０の５系列のサンプリングタイミングのうちどれに対応するかを検出する。ここで検出されたサンプリングタイミングが次段のデータ読み取り部１４０に与えられ、プリアンブルに続くデータ部のサンプリングが行われる。データ読み取り部１４０では、データ部のビット数分のデータを抜き出し、相関演算処理部１２０およびピーク検出部１３０で抽出されたサンプリングタイミングで閾値判定を行い、「１」または「０」のデータとして復調される。

このように本実施形態の無線受信機は、プリアンブルの相関演算処理時に、複数のサンプリングタイミングで遅延加算処理された受信信号からデータを抜き出して相関演算を行い、最大相関値が得られたサンプリングタイミングを選択してデータ読み取りを行う構成である。これにより、送信機から繰り返し送信されたデータに対して、プリアンブルごとに最適なサンプリングタイミングを選択してデータ読み取りが可能となり、データの読み取り誤り率を向上させることができる。また、製造偏差等に起因したクロックのジッタに対しても、その影響を緩和することができる。

さらに、図４に示すように、複数系統のサンプリングタイミングでパラレルに演算処理を行うことにより、高速に最適なサンプリングタイミングを抽出することができる。

また、本実施形態では、サンプリング間隔の系列の設定について、送信機の特性（ジッタと送信クロック遅延）によって 992ｎs 〜1024ｎs の５つのサンプリング間隔を用いている。すなわち、規定のデータレートを１Ｍbps(送信間隔１μs)の前後のサンプリング間隔である 992ｎs 〜1008ｎs は主にジッタ吸収目的であり、これ以降の1016ｎs 〜1024ｎs のサンプリング間隔は送信機の送信クロック遅延に対応する目的で設定される。このように、サンプリング間隔の設定については、規定のデータレートに対して遅れる方向にサンプリング間隔を多く設けることが効果的である。

また、本実施形態では、１サンプルポイント（８ｎs)ごとに 992ｎs 〜1024ｎs の５つのサンプリング間隔を設定しているが、それに限られるものではない。遅延加算の単位（ここでは５サンプルポイント）に応じて、例えば２サンプルポイント（16ｎs)ごとに一律設定したり、ジッタ吸収目的では１サンプルポイント（８ｎs)ごと、送信クロック遅延対応目的では２サンプルポイント（16ｎs)ごとなど不均一に設定するようにしてもよい。

以上説明したように、本発明の無線受信機では、受信データを遅延加算してパルス幅を広げる処理を行うとともに、予め想定したデータレートおよびそのデータレートの前後のサンプリング間隔で相関値演算を行い、最適なサンプリングタイミングを決定し、データ読み取りを行う。これにより、送信クロック遅延によりデータレートに変化があっても、受信側でデータ読み取り時のエラーレートを低減することができる。

なお、先願の無線送信機では、待機時の消費電力および送信時の消費電力を低減することが可能である。さらに、送信回路が高速に立ち上がって動作することから、電源回路からの電源の供給期間を短くすることができる。この結果、間欠比率をより高くすることが可能となり、長寿命な無線送信機を実現することができる。

このような無線送信機と、本発明の無線受信機を組み合わせることにより、低消費電力かつ低エラーレートで所要のデータ伝送が可能で電源寿命の長い無線通信システムを構成することができる。

本発明の無線受信機の実施形態を示す図。 遅延加算処理部１１０の構成例を示す図。 遅延加算処理部１１０の動作例を示すタイムチャート。 相関演算処理部１２０の構成例を示す図。 遅延加算受信信号と複数のサンプリングタイミングの関係を示すタイムチャート。 相関演算処理部１２０の出力例を示すタイムチャート。 従来の無線送信機の構成例を示す図。 先願の無線送信機の構成例を示す図。 電源回路２０の動作例を示すタイムチャート。 送信回路３０の構成例を示す図。 無線送信機の動作例を示すタイムチャート。 送信データのフォーマットを示す図。 無線受信機の構成例を示す図。 アナログフロントエンド部５２の出力例を示すタイムチャート。 相関演算処理部５４１の動作を説明する図。 データクロック周波数の低下による問題点を説明する図。

符号の説明

１０ 電源
２０ 電源回路
２１ コンパレータ
２２，２３ スイッチ
３０ 送信回路
３１ データクロック生成部
３２ 送信データ生成部
３３ 送信信号生成部
３８ 送信アンテナ
５１ 受信アンテナ
５２ アナログフロントエンド部
５２１ 増幅器
５２２ 包絡線検波器
５２３ ＩＦ増幅器
５３ アナログ／ディジタル変換器（ＡＤＣ）
５４，１００ ベースバンド処理部
１１０ 遅延加算処理部
１１１，１１２，１１３，１１４ 遅延線
１１５ 加算器
１１６，１１７ 選択器
１２０，５４１ 相関演算処理部
１２１ シフトレジスタ
１２２，１２３，１２４，１２５，１２６ 積和演算部
１２７ 最大値選択部
１３０，５４２ ピーク検出部
１４０，５４３ データ読み取り部

Claims (6)

1. 所定のデータレートの送信信号に同期してオンオフするＲＦパルス信号を受信し、包絡線検波によりベースバンドの受信信号に変換する受信処理手段と、
   前記受信信号のプリアンブル部の各パルスをサンプリングして相関演算を行う相関演算処理部と、
   前記相関演算処理部の出力のピーク値検出によってサンプリングタイミングを抽出するピーク検出部と、
   前記サンプリングタイミングで前記受信信号のプリアンブル部に続くデータ部の読み取りを行うデータ読み取り部と
   を備えた無線受信機において、
   前記受信処理手段から出力された受信信号にそれぞれ異なる遅延を与えた複数の遅延受信信号を生成し、その複数の遅延受信信号を加算してパルス幅を広げた遅延加算受信信号を生成し、前記相関演算処理部に与える遅延加算処理部を備えた
   ことを特徴とする無線受信機。
2. 請求項１に記載の無線受信機において、
   前記相関演算処理部は、前記遅延加算受信信号から前記プリアンブル部のビット数分のデータ系列を前記所定のデータレートおよびその前後の複数のサンプリングタイミングで抜き出し、それぞれ抜き出された各データ系列とプリアンブルパタンの相関演算を並列に行い、１サンプルポイントごとに各データ系列から最大値を選択して出力する構成であり、
   前記ピーク検出部は、前記相関演算処理部の出力からピーク値検出を行い、前記複数のサンプリングタイミングからピーク値に対応するサンプリングタイミングを抽出する構成である
   ことを特徴とする無線受信機。
3. 請求項１に記載の無線受信機において、
   前記遅延加算処理部は、前記受信信号にそのパルス幅の半分以下の遅延を順次与えた複数の遅延受信信号を生成する構成である
   ことを特徴とする無線受信機。
4. 請求項１に記載の無線受信機において、
   前記遅延加算処理部は、前記複数の遅延受信信号の加算系列数を制御して前記遅延加算受信信号のパルス幅を調整する構成である
   ことを特徴とする無線受信機。
5. 所定のデータレートの送信信号に同期してオンオフするＲＦパルス信号を送信する無線送信機と、
   請求項１〜４のいずれかに記載の無線受信機と
   を備えたことを特徴とする無線通信システム。
6. 請求項５に記載の無線通信システムにおいて、
   前記無線送信機は、
   電源と、
   外部からの電圧入力に応じて動作し、送信信号をＲＦパルス信号に変換して送信アンテナから送信する送信回路と、
   入力端子が前記電源に接続され、出力端子が前記送信回路に接続され、所定の間欠比率で前記電源から供給される電圧を前記送信回路に出力する電源回路とを備え、
   前記電源回路は、
   前記入力端子に接続される第１のスイッチと、
   前記出力端子に接続される第２のスイッチと、
   前記第１のスイッチと前記第２のスイッチとの間に接続され、前記第１のスイッチがオン、前記第２のスイッチがオフのときに前記電源から供給される電荷を蓄積し、前記第１のスイッチがオフ、前記第２のスイッチがオンのときに蓄積した電荷を前記出力端子に出力するキャパシタと、
   前記キャパシタの電荷蓄積・出力により変動する出力電圧に応じて、前記第１のスイッチおよび前記第２のスイッチを相補的にオンオフするスイッチ制御部とを備えた
   ことを特徴とする無線通信システム。

Images