JP2009059540A - 精密部品の製造方法 - Google Patents

精密部品の製造方法 Download PDF

Info

Publication number
JP2009059540A
JP2009059540A JP2007224712A JP2007224712A JP2009059540A JP 2009059540 A JP2009059540 A JP 2009059540A JP 2007224712 A JP2007224712 A JP 2007224712A JP 2007224712 A JP2007224712 A JP 2007224712A JP 2009059540 A JP2009059540 A JP 2009059540A
Authority
JP
Japan
Prior art keywords
film
microconnector
mold
sacrificial
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007224712A
Other languages
English (en)
Other versions
JP4983483B2 (ja
Inventor
Atsuo Hattori
敦夫 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2007224712A priority Critical patent/JP4983483B2/ja
Publication of JP2009059540A publication Critical patent/JP2009059540A/ja
Application granted granted Critical
Publication of JP4983483B2 publication Critical patent/JP4983483B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Electrical Connectors (AREA)
  • Micromachines (AREA)

Abstract

【課題】マイクロコネクタを用いて他の部品を積み重ねて常温下で結合可能な精密部品を高いスループットで高精度に歩留まりよく製造する。
【解決手段】本発明による電子部品の製造方法は、モールドの成形面に形成されている凹部の一部の領域上に第一犠牲膜を形成することにより、前記第一犠牲膜からなり前記成形面から突出する犠牲柱を形成し、前記犠牲柱が間に位置する前記凹部の複数の傾斜領域に重なる開口を有するとともに前記犠牲柱の端部に接する第二犠牲膜を前記モールドの前記成形面上に形成し、前記傾斜領域の上と前記犠牲柱の表面の上とに前記開口が埋まらない範囲の厚さの主膜を形成することにより、前記主膜からなるマイクロコネクタを形成し、前記マイクロコネクタに本体を接合し、前記マイクロコネクタと前記モールドとを分離する、ことを含む。
【選択図】図1

Description

本発明は精密部品の製造方法に関し、特に精密部品同士を接続するためのマイクロコネクタの製造方法に関する。
従来、2つの電子部品のそれぞれにおいて狭小な間隔で配列されている端子間を接続するためのマイクロコネクタが知られている。マイクロコネクタを用いると、ACF(Anisotropic Conductive Film)もハンダも用いずに、狭小なピッチで配列されている端子間を常温下において電気的に接続することが可能になる。特許文献1、2、3、4、5に開示されているマイクロコネクタは、接続時に必要な弾性を持つビーム部が基板の接合面に対して平行に延びる構成である。また、特許文献6には、印刷技術によって導電ゴムからなるマイクロコネクタを製造する技術が開示されている。
特開平10−189168号公報 特開2006−40737号公報 特開2003−45576号公報 特開2002−246117号公報 特開2001−3320144号公報 特開平5−1520103号公報 特開2001-267359号公報 特開2004-363176号公報
しかし、特許文献2、3、4、5に開示されているようにビーム部が基板の接合面に対して平行な方向に直線的に延びる構成のマイクロコネクタの場合、ビーム部の軸と垂直な方向にはマイクロコネクタを狭小なピッチで配列できるものの、ビーム部の軸と平行な方向にはマイクロコネクタを狭小なピッチで配列することができず、2つの電子部品を基板に対して垂直な方向に積み重ねて結合することもできないという問題がある。
また、特許文献1に開示されているようにマイクロコネクタのビーム部がC字形に湾曲しているマイクロコネクタは、特許文献2、3、4、5に開示されているマイクロコネクタに比べると狭小なピッチで二次元配列でき、基板の接合面に対して垂直な方向に積み重ねて2つの電子部品を結合することができるものの、基板の接合面に対して平行な方向に延びるビーム部を基板上に形成するために製造工程が複雑であり、磁石を組み込むためにマイクロコネクタの微細化が困難になるという問題がある。
また、特許文献6に開示されているマイクロコネクタは、導電ゴムを印刷するため、微細化が困難であり、耐久性が低いという問題がある。
本発明は、これらの問題を解決するために創作されたものであって、マイクロコネクタを用いて他の部品を積み重ねて常温下で結合可能な精密部品を高いスループットで高精度に歩留まりよく製造することを目的とする。
(1)上記目的を達成するための電子部品の製造方法は、モールドの成形面に形成されている凹部の一部の領域上に第一犠牲膜を形成することにより、前記第一犠牲膜からなり前記成形面から突出する犠牲柱を形成し、前記犠牲柱が間に位置する前記凹部の複数の傾斜領域に重なる開口を有するとともに前記犠牲柱の端部に接する第二犠牲膜を前記モールドの前記成形面上に形成し、前記傾斜領域の上と前記犠牲柱の表面の上とに前記開口が埋まらない範囲の厚さの主膜を形成することにより、前記主膜からなるマイクロコネクタを形成し、前記マイクロコネクタに本体を接合し、前記マイクロコネクタと前記モールドとを分離する、ことを含む。
本発明では、モールドと犠牲柱と第二犠牲膜とを用いてマイクロコネクタの外形を形成する。モールドの成形面上に第一犠牲膜を形成することにより犠牲柱を形成すると微小な犠牲柱をモールドの成形面から突出させることができる。したがって、犠牲柱の表面に主膜を形成すると、主膜からなるマイクロコネクタはモールドの成形面から突出する形状になる。このようなマイクロコネクタは、本体のマイクロコネクタとの接合面から突出するように本体に接合することができる。すなわち本発明によるとマイクロコネクタが接合されている面に対して垂直な方向に突出するマイクロコネクタを形成することができる。このようなマイクロコネクタは、2つの部品を積み重ねて結合することを可能にする。すなわち、モールドの成形面から突出する形状のマイクロコネクタを形成することによって、2つの部品を積み重ねて結合することが可能になる。
モールドも、モールドの上に形成される犠牲柱も第二犠牲膜も、フォトリソグラフィ技術等の微細加工技術を用いることによって精密に加工することができるため、本発明によるとマイクロコネクタを微小なピッチで二次元的に配列することが可能である。
モールドは製造過程においてマイクロコネクタから分離されるため、再利用が可能である。本発明によると、マイクロコネクタの外形を形成するための一要素として、再利用可能なモールドを用いるため、マイクロコネクタを備える精密部品を製造するスループットを高めることができるとともに、マイクロコネクタの形状の再現性が高まるために歩留まりが高まる。
本発明によると、常温下で2つの部品を結合することが可能なスナップフィット結合に必要な外形を有するマイクロコネクタを製造できる。その理由は次の通りである。
理由1:主膜からなるマイクロコネクタの内壁面は犠牲柱によって形成される。第二犠牲膜は、犠牲柱が間に位置する凹部の複数の領域に開口が重なり、第二犠牲膜自体が犠牲柱の端部に接するように形成される。したがって、犠牲柱の表面に形成される主膜からなるマイクロコネクタは、犠牲柱によって突端面が分割された形状になる。すなわち、マイクロコネクタは梁状の部分を複数有する形状となる。尚、マイクロコネクタの突端面は主膜の底面、すなわち主膜の下地面との境界面である。以下、マイクロコネクタの梁状の部分を脚部というものとする。この脚部はスナップフィットに必要な弾性をマイクロコネクタに付与する。
理由2:第二犠牲膜の開口に重なるモールドの凹部の複数の領域はそれぞれ傾斜しているため、第二犠牲膜をマスクとして用いて主膜を形成すると、底面が傾斜した主膜が形成される。この主膜の底面がマイクロコネクタの突端面となるため、マイクロコネクタの突端面は傾斜面となる。尚、凹部の傾斜領域とは、モールドの成形面を巨視的に平面とみなしたときに、その平面に対して傾斜している領域という意味で用いるものとする。したがって、マイクロコネクタの突端面が傾斜面であるとは、モールドの成形面を巨視的に平面とみなしたときに、その平面とマイクロコネクタの突端面とが平行でないことを意味する。すなわち、マイクロコネクタが本体から突出する方向に対して垂直ではない突端面を有するマイクロコネクタが形成される。モールドの成形面の傾斜領域の上に主膜を形成し、主膜によってマイクロコネクタを形成することにより、本体から突出している方向に対して垂直ではない突端面を有するマイクロコネクタを形成できる。このような傾斜した突端面は、マイクロコネクタとスナップフィットの対象物との間の摺接によってマイクロコネクタの脚部をたわませる力を発生させる。
理由3:第二犠牲膜を埋めない範囲の厚さで主膜を形成することにより、マイクロコネクタの側面に突部を形成することができる。マイクロコネクタの側面の突部は、スナップフィットの対象物をマイクロコネクタに拘束することを可能にする。
(2)上記目的を達成するための精密部品の製造方法は、前記主膜を形成する前に、前記マイクロコネクタと前記モールドとを分離するための分離犠牲膜を前記モールドの成形面上に形成し、前記分離犠牲膜を除去することにより前記マイクロコネクタと前記モールドとを分離することを含んでもよい。
マイクロコネクタとモールドとの間に犠牲膜が形成されている場合には、この犠牲膜(分離犠牲膜)を除去すれば、マイクロコネクタに外力を加えずにマイクロコネクタとモールドとを分離することができる。したがって分離犠牲膜をマイクロコネクタとなる主膜とモールドとの間に形成し、分離犠牲膜を除去することによってマイクロコネクタとモールドとを分離することにより、分離工程でのマイクロコネクタの変形を防止し、加工精度を高め歩留まりをあげることができる。
(3)上記目的を達成するための精密部品の製造方法は、前記主膜の表層として金、錫またははんだからなる接合膜を形成する、ことを含んでもよい。
この場合、マイクロコネクタと本体との接合強度を高めることができる。
(4)上記目的を達成するための精密部品の製造方法は、モールドの成形面に形成されている複数の凹部内に第一の主膜を形成することにより、前記第一の主膜からなる複数の突端部を形成し、それぞれから前記突端部が露出する複数の開口を有する犠牲膜を前記モールドの前記成形面上に形成し、複数の前記開口内に第二の主膜を形成することにより、前記第二の主膜からなる複数の脚部を形成し、複数の前記脚部に本体を接合し、複数の前記突端部と複数の前記脚部とを備えるマイクロコネクタと前記モールドとを分離する、ことを含む。
モールドの凹部内にマイクロコネクタを構成する第一の主膜を形成すると凹部の立体形状が第一の主膜の底面に転写され、その結果、マイクロコネクタの突端部の表面が形成される。このように形成されたマイクロコネクタの突端部が露出する開口を有する犠牲膜はマイクロコネクタの脚部の側面を形成するためのものである。この犠牲膜の開口内に第二の主膜を形成すると、突端部と一体になるマイクロコネクタの脚部が形成される。第一の主膜および第二の主膜はモールドの成形面から突出する形状に形成される。したがってこのようなマイクロコネクタは、本体のマイクロコネクタとの接合面から突出するように本体に接合することができる。このため、複数の脚部に精密部品の本体を接合すると、マイクロコネクタは精密部品の本体の接合面から複数の脚部が垂直に突出する形状になる。すなわち本発明によるとマイクロコネクタが接合されている面に対して垂直な方向に突出するマイクロコネクタを形成することができる。このようなマイクロコネクタは、2つの部品を垂直方向に積み重ねて結合することを可能にする。すなわち、モールドの成形面から突出する形状のマイクロコネクタを形成することによって、2つの部品を積み重ねて結合することが可能になる。
モールドも、モールドの上に形成される第一の主膜も第二の主膜も、フォトリソグラフィ技術等の微細加工技術を用いることによって精密に加工することができるため、本発明によるとマイクロコネクタを微小なピッチで二次元的に配列することが可能である。
モールドは製造過程においてマイクロコネクタから分離されるため、再利用が可能である。本発明によると、マイクロコネクタの外形を形成するための一要素として、再利用可能なモールドを用いるため、マイクロコネクタを備える精密部品を製造するスループットを高めることができるとともに、マイクロコネクタの形状の再現性が高まるために歩留まりが高まる。
本発明によると、常温下で2つの部品を結合することが可能なスナップフィット結合に必要な外形を有するマイクロコネクタを製造できる。その理由は次の通りである。
理由1:1つのマイクロコネクタについて複数の脚部が形成され、各脚部は本体から突出する形状であるため、スナップフィットに必要な弾性をマイクロコネクタに付与する。
理由2:突端部は凹部内に形成されるため、先細りした形状になる。すなわち、凹部内に形成される突端部の表面には、マイクロコネクタが本体から突出する方向に対して垂直ではない領域が形成される。このように傾斜した領域は、マイクロコネクタとスナップフィットの対象物との間の摺接によってマイクロコネクタの脚部をたわませる力を発生させる。
理由3:マイクロコネクタを複数の膜で形成することにより、それぞれの膜の輪郭を個別に変えることができる。したがって、第一の主膜からなる突端部と第二の主膜からなる脚部との境界においてマイクロコネクタの側面に突部を形成することができる。マイクロコネクタの側面の突部は、スナップフィットの対象物をマイクロコネクタに拘束することを可能にする。
(5)上記目的を達成するための精密部品の製造方法は、前記第一の主膜を形成する前に、前記マイクロコネクタと前記モールドとを分離するための分離犠牲膜を前記モールドの成形面上に形成し、前記分離犠牲膜を除去することにより前記マイクロコネクタと前記モールドとを分離することを含んでもよい。
マイクロコネクタとモールドとの間に犠牲膜が形成されている場合には、この犠牲膜(分離犠牲膜)を除去すれば、マイクロコネクタに外力を加えずにマイクロコネクタとモールドとを分離することができる。したがって分離犠牲膜をマイクロコネクタとなる第一の主膜とモールドとの間に形成し、分離犠牲膜を除去することによってマイクロコネクタとモールドとを分離することにより、分離工程でのマイクロコネクタの変形を防止し、加工精度を高め歩留まりをあげることができる。
(6)上記目的を達成するための精密部品の製造方法は、前記第二の主膜の表面上に接合膜を形成し、前記接合膜を間に挟んで前記本体と複数の前記脚部とを接合する、ことを含んでもよい。
この場合、複数の脚部は接合膜によって連結される。接合膜と脚部とは接合膜の成膜課程で強固に接合される。このため、本発明によると本体とマイクロコネクタとの接合強度が高くなる。
(7)上記目的を達成するための精密部品の製造方法は、前記接合膜の表層として金、錫またははんだからなる膜を形成する、ことを含んでもよい。
金、錫、はんだなどを、モールド上に形成する膜の表層として形成することにより、モールド上に形成した膜からなるマイクロコネクタと本体との接合強度を高めることができる。
(8)上記目的を達成するための精密部品の製造方法は、複数の前記脚部に本体を接合する前に、イオンミリングにより複数の前記脚部を先鋭化する、ことを含んでもよい。
モールド上に形成した膜の表層部分を先鋭化してからモールド上の膜からなるマイクロコネクタと本体とを接合することにより、接合に必要な温度や圧力を低減することができる。さらに、膜の先鋭化にイオンミリングを用いることにより、同時に複数の部分を先鋭化することができ、また、再現性よく先鋭化することができる。
(9)上記目的を達成するための精密部品の製造方法は、前記脚部の突端面と前記犠牲膜とを平坦化する、ことを含んでもよい。
(10)上記目的を達成するための精密部品の製造方法において、前記主膜は導電性を有してもよい。
この場合、2つの部品の配線要素間を電気的に接続する機能をマイクロコネクタに付与することができる。
尚、請求項において「〜上に」というときは、技術的な阻害要因がない限りにおいて「上に中間物を介在させずに」と「〜上に中間物を介在させて」の両方を意味する。また、請求項に記載された動作の順序は、技術的な阻害要因がない限りにおいて記載順に限定されず、同時に実行されても良いし、記載順の逆順に実行されても良いし、連続した順序で実行されなくても良い。
以下、本発明の実施の形態を添付図面を参照しながら以下の順に説明する。尚、各図において対応する構成要素には同一の符号が付され、重複する説明は省略される。
***********
1.第一実施形態
2.第二実施形態
3.第三実施形態
4.第四実施形態
5.他の実施形態
***********
1.第一実施形態
図1から図6は、図7に示すマイクロコネクタ101を備える電子部品1の製造工程を示す断面図である。それぞれの分図Aは図7Cに示すAA線断面に対応し、それぞれの分図Bは図7に示すBB線断面に対応する。
はじめに図1に示すように先鋭な凹部10aを成形面に有するモールド10を形成する。たとえば、単結晶シリコンウェハである基板の表面(結晶方位100)に、長方形の開口11aを有する犠牲膜11を形成し、犠牲膜11をマスクとして用いて基板の結晶異方性エッチングを行う。その結果、開口11aの下方領域に傾斜領域10bを有する凹部10aが形成される。凹部10aの底10cは2つの傾斜領域10bの境界であるため線状である。すなわち、凹部10aの断面は先鋭である。犠牲膜11を除去すると、成形面に凹部10aを有するモールド10が完成する。犠牲膜11はたとえば次のように形成される。まず、基板の表面上にSiN膜を堆積させ、続いて、フォトレジスト膜を塗布する。フォトレジスト膜を所定形状に露光し現像することによりSiN膜に対するエッチングマスクを形成する。次にこのエッチングマスクを用いてSiN膜をエッチングすると、SiN膜からなる犠牲膜11を形成することができる。
なお、モールド10に凹部を形成する工程において、凹部を有するフォトレジスト膜を、多階調マスク(ハーフトーンマスクまたはグレートーンマスク)を用いて基板上に形成し、フォトレジスト膜もろともに基板を異方的にエッチングしてもよい。また、凹部10aの断面は先鋭でなくともよい。たとえば、エッチングマスクの開口から基板を等法的にエッチングすることによって底がなだらかな凹部を有するモールドを形成し、このようなモールドを用いて後続の工程を実施してもよい。
次に、図2に示すように、モールド10の成形面全体の上に分離犠牲膜としての犠牲膜12を形成し、続いて、モールド10の凹部10aの底10c上に、犠牲柱14となる第一犠牲膜を形成する。
犠牲膜12は、モールド10とマイクロコネクタ101とを分離するための膜であり、めっきシード層としても機能する導電性の膜である。したがって分離犠牲膜としての犠牲膜12は、モールド10とマイクロコネクタ101とに対して選択的にエッチングできる材料で形成され、たとえば、モールド10の成形面上にCrとCuを順にスパッタでそれぞれ0.03μm、0.3μmの厚さまで堆積することによって分離犠牲膜としての犠牲膜12を形成する。CrとCuに代えてTiとTiNとを犠牲膜12の材料に用いてもよい。
第一犠牲膜からなる犠牲柱14は、マイクロコネクタ101の突端を分割し、マイクロコネクタ101の内壁面を形成するためのものである。したがって犠牲柱14は、モールド10の成形面から突出するほぼ柱体の形状を有し、凹部10aの中央に重なる位置に形成される。また犠牲柱14の材料には、モールド10とマイクロコネクタ101とに対して選択的にエッチングできる材料が選択される。犠牲柱14と犠牲膜12とに同一材料を選択すれば、犠牲膜12と犠牲柱14とを同時に除去することが可能になる。このような犠牲柱14を形成するには、まず凹部10aの中央に重なる開口13aを有するフォトレジストマスク13を犠牲膜12の表面上に形成する。続いて、開口13aから露出している犠牲膜12の表面上に電解めっきによってたとえばCuを堆積させる。フォトレジストマスク13を除去すれば、Cuの堆積膜である第一犠牲膜からなる犠牲柱14が完成する。
次に、図3に示すように、マイクロコネクタ101の外壁面の最も外側に位置する領域を形成するための第二犠牲膜としてのフォトレジストマスク15をモールド10の成形面上に形成する。フォトレジストマスク15は、犠牲柱14が間に位置するモールド10の凹部10aの2つの傾斜領域10bに重なる開口15aを有するとともに犠牲柱14の端部に重なる。すなわち、開口15aの内側には犠牲柱14の中央部と、犠牲柱14の両側に位置する2つの傾斜領域10bが含まれる。犠牲柱14の2カ所の端部をフォトレジストマスク15の下に埋めることによって、マイクロコネクタ101の突端部を2分割することができる。開口15aから露出する傾斜領域10bによってマイクロコネクタ101の突端面であるガイド面101a(図7参照)が形成される。本実施形態において開口15aは矩形である。
次に、図4に示すように、モールド10の2つの傾斜領域10bの上と犠牲柱14の表面の上とに、フォトレジストマスク15の開口15aが埋まらない範囲で主膜としての導電膜16と導電膜17とを形成する。その結果、導電膜16と導電膜17とからなるマイクロコネクタ101が形成される。導電膜16の材料は抵抗率や剛性を勘案して選択され、犠牲膜12と犠牲柱14の表面上にNiFeを電解めっきによって1μmの厚さまで堆積することにより形成される。主膜の表層である導電膜17は、本体211(図7参照)とマイクロコネクタ101との接合層として機能する。このため、導電膜17の材料は主に接合強度を勘案して選択され、たとえばAuやSnをスパッタ、蒸着、電解めっきなどにより0.1μmの厚さまで堆積することにより導電膜17が形成される。導電膜17の材料としてはんだを用いてもよい。
マイクロコネクタ101は、モールド10の凹部10aの立体形状が転写されたガイド面101aと、犠牲柱14の側面上に堆積した導電膜16と導電膜17の領域からなる2つの脚部101bと、導電膜16と導電膜17の犠牲柱14の突端面14a上に堆積した領域からなる接合部101cとを有する。2つの脚部101bは接合部101cによって連結されている。犠牲柱14の突端面14aはモールド10の凹部10aの底10cの上に位置するため中央が凹んでいる。このため、マイクロコネクタ101の本体に接合される基端の角101dは先鋭な形状になる。導電膜16と導電膜17とは、フォトレジストマスク15の開口15aが埋まらない範囲で形成されるため、開口15aの下部においてフォトレジストマスク15に接し、開口15aの上部においてフォトレジストマスク15から離れる。したがってマイクロコネクタ101の側面は、突端側(図4の下側)の領域に突部101eを有する。突部101eはマイクロコネクタ101がスナップフィットにより結合する対象である電極513(図8参照)を拘束する部分として機能する。
次に、フォトレジストマスク15を除去し、図5に示すように電子部品1の本体211をマイクロコネクタ101の基端に加熱と加圧によって接合する。本体211は、図示しない素子と貫通電極212と接合膜213と接合膜214とを備えている。貫通電極212と接合膜213と接合膜214とは本体211の配線要素である。接合膜214はマイクロコネクタ101の導電膜17との接合層として機能する。このため、接合膜214の材料は主に接合強度を勘案して選択され、たとえばAuやSnを貫通電極212の表面上に電解めっきなどにより0.5μmの厚さまで堆積することにより接合膜214が形成される。接合層としての導電膜17と接合膜214とのAuやSnの共晶結合により、マイクロコネクタ101と本体211とが強固に接合される。また、マイクロコネクタ101の基端の角101dを先鋭にしているため、接合のために加える圧力が低減される。
次に、分離犠牲膜としての犠牲膜12と犠牲柱14をエッチングにより除去すると、図6に示すように本体211とマイクロコネクタ101とが一体になった電子部品1とモールド10とが分離する。その結果、モールド10が再利用できるようになる。すなわち、図1から図6について説明した工程を繰り返すことにより、1つのモールド10を用いて繰り返し電子部品1を製造することができる。モールド10を再利用することにより、マイクロコネクタ101を高いスループットで再現性よく形成することができる。犠牲膜12と犠牲柱14とを除去することによりマイクロコネクタ101をモールド10から分離すると、マイクロコネクタ101が変形しないために加工精度を高め歩留まりを上げることができる。
以上の工程を経て完成する電子部品1を図7に示す。上述したフォトリソグラフィ技術を用いた製造方法では、複数のマイクロコネクタ101を狭小なピッチで同時に形成可能である。モールド10の凹部10aはフォトリソグラフィ技術によって狭小なピッチで高精度に形成することができる。したがって本実施形態によると、マイクロコネクタ101を狭小なピッチで二次元的に配列し、高精度に歩留まり良く形成することができる。
図8は電子部品1と他の電子部品5とがマイクロコネクタ101によって結合された状態を示している。マイクロコネクタ101とスナップフィットする他の電子部品5の電極513は、環状の貫通電極512の表面に形成された導電膜からなり、マイクロコネクタ101の側面形状に対応する通孔513aを有している。
マイクロコネクタ101の突端面であるガイド面101aと脚部101bとはそれぞれ2つに分割されている。それぞれのガイド面101aは、マイクロコネクタ101の内側から外側に向かって基板210に接近する方向に傾斜している。したがってマイクロコネクタ101はガイド面101aで電極513の通孔513aの側面と摺接しながら電極513の縁によって2つの脚部101bが押しすぼめられるようにして電極513の通孔513aに挿入される。すると、マイクロコネクタ101の脚部101bが電極513の通孔513aの側面に接触することによって電極513とマイクロコネクタ101とが導通した状態で電子部品1に他の電子部品5が接続される。マイクロコネクタ101の突部101eと、他の電子部品5の貫通電極512の通孔512aの側面とが接触するように構成してもよい。いずれの場合でも、電子部品1と他の電子部品5とは、電子部品1に備わるマイクロコネクタ101を介して基板210と垂直な方向に積み重ねて配線要素間を電気的に接続することができる。
また、マイクロコネクタ101の2つの脚部101bは、基板210の接合面に対して垂直な方向にそれぞれ突出しているため、スナップフィットに必要な弾性を確保している。したがって、電極513にスナップフィットするマイクロコネクタ101は従来よりさらに狭小なピッチで二次元配列することができるのである。マイクロコネクタ101の側面には突部101eが形成されているため、電極513の通孔513aをマイクロコネクタ101の形状に応じて設計することにより、スナップフィットしたマイクロコネクタ101と電極513とを分解するのに要する力を調整することができる。すなわち、電子部品1は、ACF(Anisotropic Conductive Film)もハンダも用いずに、所定形状の通孔を有する電極を備える他の電子部品を基板210に対して垂直方向に結合するとともに2つの電子部品の狭小なピッチの配線要素間を常温下において電気的に接続することを可能にする。
電子部品1と他の電子部品5との間の空隙を樹脂などで埋めてもよい。これにより、電子部品1と他の電子部品5の結合強度を高めることができる。電子部品1と他の電子部品5との間の空隙を埋める樹脂としては、熱可塑性樹脂が望ましい。電子部品1と他の電子部品5との結合後に、これらを分解して再利用できるからである。
(第二実施形態)
図9から図12は図13に示すマイクロコネクタ102を備える電子部品2の製造工程を示す断面図である。それぞれの分図Aは図13に示すAA線断面に対応し、それぞれの分図Bは図13に示すBB線断面に対応する。
はじめに図1について説明した工程と同様に、図9に示すように先鋭な凹部20aを成形面に有するモールド20を形成する。本実施形態では、凹部20aを錐体側面形状にするため、凹部20aを形成するための犠牲膜21の開口21aは正方形である。
次に図2について説明した工程と同様に、図10に示すようにモールド20の成形面全体の上に分離犠牲膜としての犠牲膜22を形成し、続いて犠牲膜22のモールド20の凹部20aの底20cの上に犠牲柱24となる第一犠牲膜を形成する。犠牲柱24は、凹部20aの底20cの1点で交わる4つの傾斜領域20bの上にまたがって形成される。
次に図3について説明した工程と同様に、図11に示すように第二犠牲膜としてのフォトレジストマスク25を形成する。フォトレジストマスク25の開口25aの内側には犠牲柱24の中央部と、犠牲柱24の周りに位置する4つの傾斜領域20bが含まれる。本実施形態において開口25aは十字形である。開口25aの内側に含まれる傾斜領域20bは図11Cにおいてハッチングを付して示されている。犠牲柱24の4カ所の角部はフォトレジストマスク25の下に埋められる。これにより、マイクロコネクタ102の突端部を4分割することができる。
次に図4について説明した工程と同様に、図12に示すように主膜としての導電膜26と導電膜27を形成する。その結果、導電膜26と導電膜27とからなり、突端面であるガイド面102aが4分割されたマイクロコネクタ102が形成される。マイクロコネクタ102の4つの脚部102bは十字形の接合部102cによって連結されている。
次に図5、図6について説明した工程と同様に、電子部品2の本体211をマイクロコネクタ102に接合し、犠牲膜22と犠牲柱24を除去すると、図13に示す電子部品2が完成する。
図14は電子部品2と他の電子部品6との接合状態を示している。マイクロコネクタ102とスナップフィットする他の電子部品6の電極612は、基板611の通孔611aの縁部に形成された導電膜からなる。本実施形態では、マイクロコネクタ102の4つの脚部102bがそれぞれ電極612の通孔612aの側面に接触することによって電子部品2と電子部品6とが電気的に接続される。
(第三実施形態)
図15から図22は、図23に示すマイクロコネクタ103を備える電子部品3の製造工程を示す断面図であって、図23に示すAA線断面に対応する。
はじめに、図1について説明した工程と同様に、図15に示すように先鋭な凹部30aを成形面に有するモールド30を形成する。本実施形態では、錐体側面形状の凹部30aを1つのマイクロコネクタ103についてモールド30の成形面に複数ずつ形成するため、1つのマイクロコネクタ103について複数ずつ正方形の開口31aを犠牲膜31に形成する。
次に、図16に示すように、モールド30の成形面の上に犠牲膜32、導電膜33を順に形成する。犠牲膜32は、モールド30とマイクロコネクタ103とに対して選択的にエッチングできる材料で形成され、導電膜33のめっきシード層としても機能する導電性の膜である。したがってたとえば、モールド30の成形面上にCrとCuを順にスパッタでそれぞれ0.03μm、0.3μmの厚さまで堆積することによって犠牲膜32を形成する。CrとCuに代えてTiとTiNとを犠牲膜32の材料に用いてもよい。続いて、犠牲膜32の表面上にNiを電解めっきによって3μmの厚さまで堆積し、Niからなる導電膜33を形成する。導電膜33は電極を構成する第一の主膜に相当し、鏃形の突端部103fとなる。導電膜33の膜厚はモールド30の凹部30aが埋まる範囲に設定される。なお、開口31aを有する犠牲膜31を除去することなく、犠牲膜32を形成してもよい。この場合、モールド30と導電膜33とを分離する後の工程において犠牲膜31を犠牲膜32とともに除去してもよいし、犠牲膜31をモールド30と一体に再利用してもよい。また、導電膜33はWのCVDによる成膜、CuWのMIM(Metal Injection Molding)による成膜など、他の材料と成膜法の組み合わせによって形成することもできる。
次に、図17に示すように、モールド30の成形面が露出するとともに導電膜33および犠牲膜32がモールド30の凹部30a内に残存する範囲で導電膜33および犠牲膜32の表層を除去する。具体的には、研削、研磨、CMPのいずれかによって、またはこれらを組み合わせることによって導電膜33および犠牲膜32の表層を除去する。その結果、モールド30の凹部30a内に残存した導電膜33からなる突端部103fが1つのマイクロコネクタ103について複数ずつモールド30と一体に形成される。
次に、図18に示すように、モールド30の上にフォトレジストマスク34を形成し、電極を構成する第二の主膜としての導電膜35を形成する。フォトレジストマスク34は、突端部103fの表面を露出させ、突端部103fの輪郭に内包される開口34aを有し、鏃形の電極の脚部103bを形成するための犠牲膜として機能する。開口34aを突端部103fの輪郭の内側に形成することにより、電極を鏃形に形成することができる。導電膜35はフォトレジストマスク34の開口34aの内側に形成されるため柱形状になる。フォトレジストマスク34を除去すると、導電膜35からなる脚部103bが形成される。導電膜35の材料は抵抗率や剛性や接合強度を勘案して選択され、たとえばNiを電解めっきにより3μmの厚さまで堆積することにより導電膜35が形成される。
次に、図19に示すように、導電膜35を埋没させる犠牲膜36を形成し、導電膜35が露出するまで犠牲膜36の表層を除去する。犠牲膜36は導電膜35からなる複数の脚部103bを連結するための接合膜38を導電膜35の上に形成するための下地となる。たとえばCuの電解めっき、無電解めっき、スパッタなどで5μm堆積させることにより犠牲膜36が形成される。犠牲膜36の表層は、研削、研磨、CMPのいずれかによって、またはこれらを組み合わせることによって除去される。その結果、犠牲膜36と導電膜35の表面が平坦化される。
次に、図20に示すように、導電膜35からなる複数の脚部103bが露出する開口37aを有するフォトレジストマスク37を犠牲膜36の表面上に形成し、開口37aの内側に接合膜38と接合膜39を形成する。接合膜38は複数の脚部103bを連結する機能を有する導電性の膜である。接合膜38の材料は主に接合強度を勘案して選択される。たとえば1μmの厚さのNiを電解メッキで堆積させることにより接合膜38が形成される。接合膜39はマイクロコネクタ103と本体220との接合層として機能する。このため、接合膜39の材料は主に接合強度を勘案して選択され、たとえばAuを電解めっきにより0.1μmの厚さまで堆積することにより接合膜39が形成される。なお、図19に示す工程において、犠牲膜36の表層を、脚部103bが突出するまで除去すると、脚部103bと接合膜38との接合面積が増大するため接合強度が高くなる。
次にフォトレジストマスク37を除去し、図21に示すように、電子部品3の本体220をマイクロコネクタ103の接合膜39に加熱と加圧によって接合する。本体220の基板221には、図示しない素子と導電膜222と導電膜223とが接合されている。導電膜222と導電膜223とは本体220の配線要素である。導電膜223はマイクロコネクタ103と本体220との接合層として機能する。このため、導電膜223の材料は主に接合強度を勘案して選択され、たとえばAuやSnを導電膜222の表面上に電解めっきなどにより0.5μmの厚さまで堆積することにより導電膜223が形成される。接合層としての接合膜39と導電膜223とのAuやSnの共晶結合により、マイクロコネクタ103と本体220とが強固に接合される。導電膜223の材料にハンダを用いてもよい。
次に、図22に示すように、犠牲膜32および犠牲膜36を除去することによりマイクロコネクタ103と本体220とが一体になった電子部品3(図23)をモールド30から分離する。したがってモールド30は再利用することができる。すなわち、図16から図22について説明した工程を繰り返すことにより、1つのモールド30を用いて繰り返しマイクロコネクタ103を製造することができる。モールド30を再利用することにより、マイクロコネクタ103を高いスループットで再現性よく形成することができる。犠牲膜32を除去することによりマイクロコネクタ103をモールド30から分離すると、マイクロコネクタ103が変形しないために加工精度を高め、歩留まりを上げることができる。
図24は電子部品3と他の電子部品7とがマイクロコネクタ103によって結合された状態を示している。マイクロコネクタ103とスナップフィットする他の電子部品7の突起電極71は、円柱形の軸部71aとドーム形の突端部71bとからなる。突起電極71は基板74の表面上に形成されているシード層73と導電膜72とからなる配線上に形成されている。
マイクロコネクタ103は、接合膜38によって連結された4本の脚部103bを備えている。それぞれの脚部103bの突端側には錐体形の突端部103fが形成されている。突起電極71は、マイクロコネクタ103のガイド面103aと摺接しながら4つの脚部103bを押し広げるようにして4つの脚部103bの間に挿入される。すると、マイクロコネクタ103の脚部103bが突起電極71の側面に接触することによって突起電極71とマイクロコネクタ103とが導通した状態で電子部品3に他の電子部品7が接続される。マイクロコネクタ103の突部101eと、他の電子部品7の突起電極71の軸部71aの側面とが接触するように構成してもよい。いずれの場合でも、電子部品3と他の電子部品7とは、電子部品3に備わるマイクロコネクタ103を介して基板221と垂直な方向に積み重ねて配線要素間を電気的に接続することができる。
また、マイクロコネクタ103の4つの脚部103bは、基板221の接合面に対して垂直な方向にそれぞれ突出しているため、スナップフィットに必要な弾性を確保している。したがって、突起電極71にスナップフィットするマイクロコネクタ103は従来よりさらに狭小なピッチで二次元配列することができるのである。マイクロコネクタ103の側面には突部101eが形成されているため、突起電極71をマイクロコネクタ103の形状に応じて設計することにより、スナップフィットしたマイクロコネクタ103と突起電極71とを分解するのに要する力を調整することができる。すなわち、電子部品3は、ACF(Anisotropic Conductive Film)もハンダも用いずに、所定形状の突起電極71を備える他の電子部品7を基板221に対して垂直方向に結合するとともに2つの電子部品の狭小なピッチの配線要素間を常温下において電気的に接続することを可能にする。
(第四実施形態)
図25から図27は図28に示す電子部品4の製造工程を示す断面図である。
はじめに第三実施形態において説明した図15から図18の工程を実施する。マイクロコネクタ104を構成する第二の主膜としての導電膜35を形成するとき、フォトレジストマスク34の表面上に導電膜35をオーバーフローさせる。導電膜35のフォトレジストマスク34の表面上にオーバーフローした表層部35bはドーム形になる。導電膜35のフォトレジストマスク34の開口34aの内部に形成された深層部35aは鏃形のマイクロコネクタ104の柱体形の脚部104bになる。
次に導電膜35のフォトレジストマスク34の表面上にオーバーフローした表層部35bをイオンミリングによって図26に示すように先鋭化する。突部に対するイオンミリングではイオンの突入方向に対して傾斜した方向においてエッチング速度が最大になるため、導電膜35のフォトレジストマスク34の表面上にオーバーフローした表層部35bをイオンミリングによって錐体形状にすることができる。また先鋭化にイオンミリングを用いることにより、同時に複数の部分を先鋭化することができ、また、再現性よく先鋭化することができる。
次にフォトレジストマスク34を除去し、図27に示すようにモールド上に形成した導電膜35の円錐形の表層部35bを本体230の配線要素を構成する導電膜244の凹部に押し込み、マイクロコネクタ104と本体230の配線要素とを加熱と加圧によって接合する。配線要素の凹部に錐体形の導電膜35の表層部35bを押し込むことにより、小さな力で配線要素に導電膜35を深く突き刺すことができるため、本体230とマイクロコネクタ104との接合強度を高めることができる。
次に犠牲膜32を除去するとマイクロコネクタ104とモールド30とが分離し、図28に示すように、鏃形のマイクロコネクタ104が本体230の基板231の接合面から突出している電子部品4が完成する。
図29は電子部品4と他の電子部品8とがマイクロコネクタ104によって結合された状態を示している。マイクロコネクタ104とスナップフィットする他の電子部品8の突起電極81は、円柱形の軸部81aと軸部81aよりも直径の大きな円柱形の突端部81bとからなる。
マイクロコネクタ104の突端面であるガイド面104aは錐体側面形状であるため、突起電極81の突端面が平坦であっても、マイクロコネクタ104と突起電極81はスナップフィット可能である。
11.他の実施形態
尚、本発明の技術的範囲は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記実施形態で示した材質や寸法や成膜方法やパターン転写方法はあくまで例示であるし、当業者であれば自明である工程の追加や削除や工程順序の入れ替えについては説明が省略されている。例えば、上述した製造工程において、膜の組成、成膜方法、膜の輪郭形成方法、工程順序などは、突起電極に求められる機能に応じた膜材料の組み合わせや、膜厚や、要求される輪郭形状精度などに応じて適宜選択されるものであって、特に限定されない。
また、上記実施形態において、精密部品として電子部品を例示したが、本発明にかかるマイクロコネクタは電子部品に限らず、マイクロレンズ、光ファイバアレイのクリップなどの精密な位置あわせが必要な様々な精密部品同士の結合手段として用いることができる。したがって、マイクロコネクタを構成する主膜には絶縁性の材料を用いてもよい。また、マイクロコネクタの突端部は必ずしも先鋭である必要はない。すなわち突端部の表面はスナップフィットする対象部品と摺接するときにマイクロコネクタの脚部をたわませる効力をその対象部品から受けられる斜面領域のある形態であればよく、たとえばドーム形であってもよい。
また、第一実施形態および第二実施形態においては、マイクロコネクタの突端面を分割するための犠牲柱となる犠牲膜(第一犠牲膜)と、マイクロコネクタとモールドとを分割するための犠牲膜(分離犠牲膜)とを別工程で形成する例を説明したが、次のようにしてもよい。すなわち、第一犠牲膜の膜厚と分離犠牲膜の膜厚とを合わせた膜厚の犠牲膜をモールドの成形面上に形成し、犠牲柱に相当する部分のみをフォトレジストマスクで保護した状態でこの犠牲膜を異方的にエッチングする。エッチングはモールドが露出する前に終了させ、モールドの成形面上に犠牲膜を薄く残すようにする。これにより、フォトレジストマスクで保護された領域が犠牲柱となり、保護されていなかった領域の残留部分がマイクロコネクタとモールドとを分離するための部分となる。
また、第三実施形態および第四実施形態においては、モールドに透明材料を用い、マイクロコネクタの脚部を突端部に対して自己整合的に形成してもよい。すなわちたとえば、図17に示した工程の後にフォトレジストマスク34を形成する際に、モールド10と犠牲膜32と導電膜33とをマスクとして用いる背面露光によってフォトレジストマスク34の開口34aを形成すると犠牲膜32の輪郭と正確に一致する輪郭を有する導電膜35を形成することができる。この導電膜35を後の工程で等方的にエッチングすると、錐体形状の突端部104fの直径よりも小さな直径の柱体状の脚部103bを形成することができる。
また、上記実施形態では脚部の数が2本および4本のマイクロコネクタを例示したが、脚部の数は2本でも3本でも5本以上でもよい。さらに、マイクロコネクタの脚部が1本のみであっても、脚部の断面をC字形に形成することでスナップフィットに必要な弾性をマイクロコネクタに付与することができる。このようなマイクロコネクタは犠牲柱の1カ所のみが犠牲膜に接する状態で主膜を形成することにより製造可能である。
図1Aおよび図1Bは本発明の実施形態にかかる断面図。 図2Aおよび図2Bは本発明の実施形態にかかる断面図。 図3Aおよび図3Bは本発明の実施形態にかかる断面図。 図4Aおよび図4Bは本発明の実施形態にかかる断面図。 図5Aおよび図5Bは本発明の実施形態にかかる断面図。 図6Aおよび図6Bは本発明の実施形態にかかる断面図。 図7Aおよび図7Bは本発明の実施形態にかかる断面図。図7Cは本発明の実施形態にかかる平面図。 図8Aおよび図8Bは本発明の実施形態にかかる断面図。 図9Aおよび図9Bは本発明の実施形態にかかる断面図。 図10Aおよび図10Bは本発明の実施形態にかかる断面図。 図11Aおよび図11Bは本発明の実施形態にかかる断面図。図11Cは本発明の実施形態にかかる平面図。 図12Aおよび図12Bは本発明の実施形態にかかる断面図。図12Cは本発明の実施形態にかかる平面図。 図13Aおよび図13Bは本発明の実施形態にかかる断面図。図13Cは本発明の実施形態にかかる平面図。 図14Aおよび図15Bは本発明の実施形態にかかる断面図。 本発明の実施形態にかかる断面図。 本発明の実施形態にかかる断面図。 本発明の実施形態にかかる断面図。 本発明の実施形態にかかる断面図。 本発明の実施形態にかかる断面図。 本発明の実施形態にかかる断面図。 本発明の実施形態にかかる断面図。 本発明の実施形態にかかる断面図。 図23Aは本発明の実施形態にかかる断面図。図23Bは本発明の実施形態にかかる平面図。 図24Aおよび図24Bは本発明の実施形態にかかる断面図。 本発明の実施形態にかかる断面図。 本発明の実施形態にかかる断面図。 本発明の実施形態にかかる断面図。 図28Aは本発明の実施形態にかかる断面図。図28Bは本発明の実施形態にかかる平面図。 図29Aおよび図29Bは本発明の実施形態にかかる断面図。
符号の説明
1:電子部品、2:電子部品、3:電子部品、4:電子部品、5:電子部品、6:電子部品、7:電子部品、8:電子部品、10:モールド、10a:凹部、10b:傾斜領域、10c:底、10f:突端部、11:犠牲膜、11a:開口、12:犠牲膜、13:フォトレジストマスク、13a:開口、14:犠牲柱、14a:突端面、15:フォトレジストマスク、15a:開口、16:導電膜、17:導電膜、20:モールド、20a:凹部、20b:傾斜領域、20c:底、21:犠牲膜、21a:開口、22:犠牲膜、24:犠牲柱、25:フォトレジストマスク、25a:開口、26:導電膜、27:導電膜、30:モールド、30a:凹部、31:犠牲膜、31a:開口、32:犠牲膜、33:導電膜、34:フォトレジストマスク、34a:開口、35:導電膜、35a:深層部、35b:表層部、36:犠牲膜、37:フォトレジストマスク、37a:開口、38:接合膜、39:接合膜、39:接合膜、71:突起電極、71a:軸部、71b:突端部、72:導電膜、73:シード層、74:基板、81:突起電極、81a:軸部、81b:突端部、101:マイクロコネクタ、101a:ガイド面、101b:脚部、101c:接合部、101d:角、101e:突部、102:マイクロコネクタ、102a:ガイド面、102b:脚部、102c:接合部、103:マイクロコネクタ、103a:ガイド面、103b:脚部、103f:突端部、104:マイクロコネクタ、104a:ガイド面、104b:脚部、104f:突端部、210:基板、211:本体、212:貫通電極、213:接合膜、214:接合膜、220:本体、221:基板、222:導電膜、223:導電膜、230:本体、231:基板、244:導電膜、512:貫通電極、512:通孔a、513:電極、513a:通孔、611:基板、611a:通孔、612:電極、612a:通孔

Claims (10)

  1. モールドの成形面に形成されている凹部の一部の領域上に第一犠牲膜を形成することにより、前記第一犠牲膜からなり前記成形面から突出する犠牲柱を形成し、
    前記犠牲柱が間に位置する前記凹部の複数の傾斜領域に重なる開口を有するとともに前記犠牲柱の端部に接する第二犠牲膜を前記モールドの前記成形面上に形成し、
    前記傾斜領域の上と前記犠牲柱の表面の上とに前記開口が埋まらない範囲の厚さの主膜を形成することにより、前記主膜からなるマイクロコネクタを形成し、
    前記マイクロコネクタに本体を接合し、
    前記マイクロコネクタと前記モールドとを分離する、
    ことを含む精密部品の製造方法。
  2. 前記主膜を形成する前に、前記マイクロコネクタと前記モールドとを分離するための分離犠牲膜を前記モールドの成形面上に形成し、
    前記分離犠牲膜を除去することにより前記マイクロコネクタと前記モールドとを分離する、
    ことを含む請求項1に記載の精密部品の製造方法。
  3. 前記主膜の表層として金、錫またははんだからなる接合膜を形成する、
    ことを含む請求項1または2に記載の精密部品の製造方法。
  4. モールドの成形面に形成されている複数の凹部内に第一の主膜を形成することにより、前記第一の主膜からなる複数の突端部を形成し、
    それぞれから前記突端部が露出する複数の開口を有する犠牲膜を前記モールドの前記成形面上に形成し、
    複数の前記開口内に第二の主膜を形成することにより、前記第二の主膜からなる複数の脚部を形成し、
    複数の前記脚部に本体を接合し、
    複数の前記突端部と複数の前記脚部とを備えるマイクロコネクタと前記モールドとを分離する、
    ことを含む精密部品の製造方法。
  5. 前記第一の主膜を形成する前に、前記マイクロコネクタと前記モールドとを分離するための分離犠牲膜を前記モールドの成形面上に形成し、
    前記分離犠牲膜を除去することにより前記マイクロコネクタと前記モールドとを分離することを含む、
    請求項4に記載の精密部品の製造方法。
  6. 前記犠牲膜の表面と前記脚部の突端面の上に接合膜を形成し、
    前記接合膜を間に挟んで前記本体と複数の前記脚部とを接合する、
    ことを含む請求項4または5に記載の精密部品の製造方法。
  7. 前記接合膜の表層として金、錫またははんだからなる膜を形成する、
    ことを含む請求項4または5に記載の精密部品の製造方法。
  8. 複数の前記脚部に本体を接合する前に、イオンミリングにより複数の前記脚部を先鋭化する、
    ことを含む請求項4または5に記載の精密部品の製造方法。
  9. 前記脚部の突端面と前記犠牲膜とを平坦化する、
    ことを含む請求項4から6のいずれか一項に記載の精密部品の製造方法。
  10. 前記主膜は導電性を有する、
    請求項1から9のいずれか一項に記載の精密部品の製造方法。
JP2007224712A 2007-08-30 2007-08-30 精密部品の製造方法 Expired - Fee Related JP4983483B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007224712A JP4983483B2 (ja) 2007-08-30 2007-08-30 精密部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007224712A JP4983483B2 (ja) 2007-08-30 2007-08-30 精密部品の製造方法

Publications (2)

Publication Number Publication Date
JP2009059540A true JP2009059540A (ja) 2009-03-19
JP4983483B2 JP4983483B2 (ja) 2012-07-25

Family

ID=40555109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007224712A Expired - Fee Related JP4983483B2 (ja) 2007-08-30 2007-08-30 精密部品の製造方法

Country Status (1)

Country Link
JP (1) JP4983483B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110804709A (zh) * 2019-11-21 2020-02-18 西安交通大学 一种高通量制备与高通量表征不同成分钼合金的方法
CN111115555A (zh) * 2019-12-20 2020-05-08 北京航天控制仪器研究所 一种用于mems晶圆级共晶键合封装的硅槽结构及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077573A (ja) * 2001-09-05 2003-03-14 Mitsubishi Materials Corp コネクタ装置及びその製造方法
JP2005079055A (ja) * 2003-09-03 2005-03-24 Alps Electric Co Ltd 接続装置の製造方法
JP2005187921A (ja) * 2003-12-26 2005-07-14 Alps Electric Co Ltd 電鋳用基板及びその製造方法、並びにメッキ層の製造方法
JP2007069343A (ja) * 2005-09-06 2007-03-22 Infineon Technologies Sensonor As マススプリング系の製造方法、マススプリング系、加速度系および慣性計測装置
JP2007128798A (ja) * 2005-11-07 2007-05-24 Seiko Instruments Inc マイクロコネクタ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077573A (ja) * 2001-09-05 2003-03-14 Mitsubishi Materials Corp コネクタ装置及びその製造方法
JP2005079055A (ja) * 2003-09-03 2005-03-24 Alps Electric Co Ltd 接続装置の製造方法
JP2005187921A (ja) * 2003-12-26 2005-07-14 Alps Electric Co Ltd 電鋳用基板及びその製造方法、並びにメッキ層の製造方法
JP2007069343A (ja) * 2005-09-06 2007-03-22 Infineon Technologies Sensonor As マススプリング系の製造方法、マススプリング系、加速度系および慣性計測装置
JP2007128798A (ja) * 2005-11-07 2007-05-24 Seiko Instruments Inc マイクロコネクタ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110804709A (zh) * 2019-11-21 2020-02-18 西安交通大学 一种高通量制备与高通量表征不同成分钼合金的方法
CN111115555A (zh) * 2019-12-20 2020-05-08 北京航天控制仪器研究所 一种用于mems晶圆级共晶键合封装的硅槽结构及制备方法
CN111115555B (zh) * 2019-12-20 2023-08-29 北京航天控制仪器研究所 一种用于mems晶圆级共晶键合封装的硅槽结构及制备方法

Also Published As

Publication number Publication date
JP4983483B2 (ja) 2012-07-25

Similar Documents

Publication Publication Date Title
JP5380800B2 (ja) 電子部品の製造方法
KR20130130681A (ko) 만곡된 압전막을 갖는 장치의 형성
US9343498B2 (en) Semiconductor device, imaging device and semiconductor device manufacturing method
CN104045047A (zh) 带有覆盖式衬底的mems器件
US20100325855A1 (en) Composite passive materials for ultrasound transducers
US20170054071A1 (en) Semiconductor device and manufacturing method thereof
JP2007128798A (ja) マイクロコネクタ及びその製造方法
TWI482255B (zh) 藉由嵌入跡線界定之導電墊
JP4983483B2 (ja) 精密部品の製造方法
US12037695B2 (en) Method for manufacturing a horological component and component produced according to said method
JP3774968B2 (ja) マイクロコネクタおよびその製造方法
US7267755B2 (en) Method of making a microstructure using a circuit board
US20140291157A1 (en) Transfer mold manufacturing method, transfer mold manufactured thereby, and component produced by the transfer mold
JP7153183B2 (ja) 発光装置の製造方法
JP2007123578A (ja) 半導体装置及びその製造方法
US8288877B1 (en) Actuator enhanced alignment of self-assembled microstructures
JP2009160673A (ja) マイクロデバイスの製造方法
JP5369403B2 (ja) 電子部品の製造方法
KR100601003B1 (ko) Soi 기판을 이용한 마이크로 렌즈 제작 방법 및 이를이용한 마이크로 컬럼 모듈 제작 방법
JP4022918B2 (ja) 光部品実装構造とその製法
JP7317637B2 (ja) 電鋳金型製造方法
KR100849061B1 (ko) 3차원 프로브빔 제조방법
JP6500138B2 (ja) ボール配列用マスク
US20140311911A1 (en) Multi-stage transfer mold manufacturing method, multi-stage transfer mold manufactured thereby, and component produced thereby
JP2008251750A (ja) 電気接続用バンプ形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100622

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees