JP2009049057A - 半導体集積回路のレイアウト設計方法および半導体集積回路 - Google Patents
半導体集積回路のレイアウト設計方法および半導体集積回路 Download PDFInfo
- Publication number
- JP2009049057A JP2009049057A JP2007211349A JP2007211349A JP2009049057A JP 2009049057 A JP2009049057 A JP 2009049057A JP 2007211349 A JP2007211349 A JP 2007211349A JP 2007211349 A JP2007211349 A JP 2007211349A JP 2009049057 A JP2009049057 A JP 2009049057A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- controlled
- level shifter
- transistor switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】パワーゲーティング回路を備えて、容易に電源配線を行うことができ、コストが削減される。
【解決手段】論理合成が行われ、論理合成結果から、被制御回路のセルが特定され、レベルシフタ11およびトランジスタスイッチ12を格子状に配列し、セルが配置される被制御領域13が形成され、レベルシフタ11およびトランジスタスイッチ12に電源配線14a,14bがそれぞれ形成され、被制御領域13にセルが配置されるようになる。これにより、被制御領域13の消費電力の上限が一定となり、被制御回路のセルの配置や配線の自動化が容易になって、レイアウトの短TAT化およびコストダウンを行うことができる。
【選択図】図1
【解決手段】論理合成が行われ、論理合成結果から、被制御回路のセルが特定され、レベルシフタ11およびトランジスタスイッチ12を格子状に配列し、セルが配置される被制御領域13が形成され、レベルシフタ11およびトランジスタスイッチ12に電源配線14a,14bがそれぞれ形成され、被制御領域13にセルが配置されるようになる。これにより、被制御領域13の消費電力の上限が一定となり、被制御回路のセルの配置や配線の自動化が容易になって、レイアウトの短TAT化およびコストダウンを行うことができる。
【選択図】図1
Description
本発明は半導体集積回路のレイアウト設計方法および半導体集積回路に関し、特に電源の切り替えを行うレベルシフタと、切り替えられた電源を被制御回路に印加するトランジスタスイッチと、を備える多電源構造の半導体集積回路のレイアウト設計方法および半導体集積回路に関する。
半導体集積回路では、その消費電力を抑えるため、ある時間帯に動作していない部分の回路に対し電源の供給をオフにしてリーク電流を抑える「パワーゲーティング回路」が用いられている(その応用例として、例えば、特許文献1参照。)。パワーゲーティング回路の基本原理について以下に説明する。
図5は、パワーゲーティング回路を備える半導体集積回路の原理を示す模式図である。
図5は、リーク電流の抑制対象となる被制御回路103に対して、増幅回路101から出力された制御信号101aを入力するCMOS(Complementary Metal Oxide Semiconductor)トランジスタスイッチ102が接続されている。なお、CMOSトランジスタスイッチ102には電圧VLの電源配線が形成されており、被制御回路103は電圧VL以上の電圧で動作する。このようなパワーゲーティング回路100によって、CMOSトランジスタスイッチ102は、制御信号101aによって、被制御回路103が動作していない時間帯には、電源の供給を行わないようにすることができ、不要なリーク電流を抑えて、消費電力を低減できる。
図5は、リーク電流の抑制対象となる被制御回路103に対して、増幅回路101から出力された制御信号101aを入力するCMOS(Complementary Metal Oxide Semiconductor)トランジスタスイッチ102が接続されている。なお、CMOSトランジスタスイッチ102には電圧VLの電源配線が形成されており、被制御回路103は電圧VL以上の電圧で動作する。このようなパワーゲーティング回路100によって、CMOSトランジスタスイッチ102は、制御信号101aによって、被制御回路103が動作していない時間帯には、電源の供給を行わないようにすることができ、不要なリーク電流を抑えて、消費電力を低減できる。
ところが、CMOSトランジスタスイッチ102自体にもリーク電流は発生している。このため、さらに、CMOSトランジスタスイッチ102のリーク電流も抑制することで、消費電力をより低減できる。その解決方法について以下に説明する。
図6は、パワーゲーティング回路を備える従来の半導体集積回路の模式図である。
図6のパワーゲーティング回路100aは、図5のパワーゲーティング回路100に対して、CMOSトランジスタスイッチ102を高耐圧CMOSトランジスタスイッチ102aとし、さらに、高耐圧CMOSトランジスタスイッチ102aに対して、レベルシフタ104を接続させて構成させている。
図6のパワーゲーティング回路100aは、図5のパワーゲーティング回路100に対して、CMOSトランジスタスイッチ102を高耐圧CMOSトランジスタスイッチ102aとし、さらに、高耐圧CMOSトランジスタスイッチ102aに対して、レベルシフタ104を接続させて構成させている。
レベルシフタ104には、電圧VLと電圧VH(>VL)との電源配線が形成されており、レベルシフタ104によって、入力された制御信号101bの電圧が電圧VHに上げられて出力される。
そして、高耐圧CMOSトランジスタスイッチ102aは、電圧VLよりも高い電圧VHで動作する。
このような構成のパワーゲーティング回路100aの動作原理は以下の通りである。まず、レベルシフタ104が、制御信号101bの電圧VLを上げて、電圧VHとして出力する。次に、高耐圧CMOSトランジスタスイッチ102aは、電圧VLでは動作しないが、電圧VHが供給されると、被制御回路103に電圧VHを供給することができる。以上のような動作原理によって、高耐圧CMOSトランジスタスイッチ102aによるリーク電流を抑制して、被制御回路103を動作させることができる。
このような構成のパワーゲーティング回路100aの動作原理は以下の通りである。まず、レベルシフタ104が、制御信号101bの電圧VLを上げて、電圧VHとして出力する。次に、高耐圧CMOSトランジスタスイッチ102aは、電圧VLでは動作しないが、電圧VHが供給されると、被制御回路103に電圧VHを供給することができる。以上のような動作原理によって、高耐圧CMOSトランジスタスイッチ102aによるリーク電流を抑制して、被制御回路103を動作させることができる。
次に、このようなパワーゲーティング回路100aを備える半導体集積回路のレイアウト設計方法の概略について説明する。
図7は、パワーゲーティング回路を備える従来の半導体集積回路の設計フローである。
図7は、パワーゲーティング回路を備える従来の半導体集積回路の設計フローである。
[ステップS201] 所望の半導体集積回路の仕様設計を行う。
[ステップS202] ステップS201で決定した仕様を満たす回路に対して、RTL(Register Transfer Level)記述を用いて機能を記述する。さらに、RTL記述から論理合成を行って、ネットリストを自動生成させる。
[ステップS202] ステップS201で決定した仕様を満たす回路に対して、RTL(Register Transfer Level)記述を用いて機能を記述する。さらに、RTL記述から論理合成を行って、ネットリストを自動生成させる。
[ステップS203] ROM(Read Only Memory)、RAM(Random Access Memory)などのメモリ、RTL記述で新規設計したブロックなどの回路ブロックの配置位置を決定する。
[ステップS204] 配置位置が決定された回路ブロックに対する電源配線を決定する。
[ステップS205] 電源配線の決定後、レベルシフタ104および高耐圧CMOSトランジスタスイッチ102aを含めた全てのセルの配置位置を決定する。なお、フローチャート200中では、便宜的に、“レベルシフタ”を“LS”と、“高耐圧CMOSトランジスタスイッチ”を“SW”として表記している。
[ステップS205] 電源配線の決定後、レベルシフタ104および高耐圧CMOSトランジスタスイッチ102aを含めた全てのセルの配置位置を決定する。なお、フローチャート200中では、便宜的に、“レベルシフタ”を“LS”と、“高耐圧CMOSトランジスタスイッチ”を“SW”として表記している。
[ステップS206] ステップS204で行った電源配線以外の配線を決定する。
このフローチャート200により半導体集積回路のレイアウトが決定される。そして、この半導体集積回路のレイアウトを用いて半導体集積回路の製造工程へ進み、所望の半導体集積回路が製造される。
このフローチャート200により半導体集積回路のレイアウトが決定される。そして、この半導体集積回路のレイアウトを用いて半導体集積回路の製造工程へ進み、所望の半導体集積回路が製造される。
このようなフローチャート200によって設計された半導体集積回路のレイアウトの配線模式図について以下に説明する。
図8は、パワーゲーティング回路を備える従来の半導体集積回路のレイアウトである。なお、フローチャート200によって設計された半導体集積回路のレイアウト300は、1例であって、セルや配線が異なるレイアウトが設計されることもある。
図8は、パワーゲーティング回路を備える従来の半導体集積回路のレイアウトである。なお、フローチャート200によって設計された半導体集積回路のレイアウト300は、1例であって、セルや配線が異なるレイアウトが設計されることもある。
フローチャート200によって設計された半導体集積回路のレイアウト300は、レベルシフタ301およびトランジスタスイッチ302のセルが配置されており、図8の上下方向に電源配線303が、左右方向に電源配線304が形成されており、電源配線303,304から、さらに配線が枝分かれして、レベルシフタ301およびトランジスタスイッチ302に電源が供給される。
特開2005−086805号公報
しかし、レベルシフタおよびトランジスタスイッチを備える半導体集積回路に対して電源供給を行うには高電圧の電源が必要となるため多電源となり、図8に示すように、電源配線や被制御回路のセルの配置領域が複雑となり、システムに処理要求を送ってから結果の出力が終了するまでの時間であるTAT(Turn Around Time)やセルの配置の煩雑さなどによる製造コストの増加が生じるという問題点があった。
本発明はこのような点に鑑みてなされたものであり、パワーゲーティング回路を備えて、容易に電源配線を行うことができ、コストが削減された半導体集積回路のレイアウト設計方法および半導体集積回路を提供することを目的とする。
本発明では上記課題を解決するために、電源の切り替えを行うレベルシフタ11と、切り替えられた電源を被制御回路に印加するトランジスタスイッチ12と、を備える多電源構造の半導体集積回路のレイアウト設計方法において、図1に示すように、論理合成を行う工程と、論理合成結果から、被制御回路のセルを特定する工程と、レベルシフタ11およびトランジスタスイッチ12を格子状に配列し、セルが配置される被制御領域13を形成する工程と、レベルシフタ11およびトランジスタスイッチ12に電源配線14a,14bをそれぞれ形成する工程と、被制御領域13にセルを配置する工程と、を有することを特徴とする半導体集積回路のレイアウト設計方法が提供される。
このような半導体集積回路のレイアウト設計方法によれば、論理合成が行われ、論理合成結果から、被制御回路のセルが特定され、レベルシフタおよびトランジスタスイッチをそれぞれが等しい面積の格子状に配列し、セルが配置される被制御領域が形成され、レベルシフタおよびトランジスタスイッチに電源配線がそれぞれ形成され、被制御領域にセルが配置されるようになる。
また、本発明では上記課題を解決するために、電源の切り替えを行うレベルシフタと、切り替えられた前記電源を被制御回路に印加するトランジスタスイッチと、を備える多電源構造の半導体集積回路において、前記レベルシフタおよび前記トランジスタスイッチが格子状に配列されてなる被制御領域と、前記レベルシフタおよび前記トランジスタスイッチに形成される電源配線と、論理合成結果から特定され、前記被制御領域に配置される前記被制御回路のセルと、を有することを特徴とする半導体集積回路が提供される。
このような半導体集積回路によれば、レベルシフタおよびトランジスタスイッチがそれぞれが等しい面積の格子状に配列されてなる被制御領域が形成され、レベルシフタおよびトランジスタスイッチに電源配線が形成され、論理合成結果から特定され、被制御領域に被制御回路のセルが配置されるようになる。
本発明では、論理合成を行い、論理合成結果から、被制御回路のセルを特定し、レベルシフタおよびトランジスタスイッチを等面積の格子状に配列し、セルが配置される被制御領域を形成し、レベルシフタおよびトランジスタスイッチに電源配線をそれぞれ形成し、被制御領域にセルを配置するようにした。このような設計フローを用いることで、被制御領域の消費電力の上限が一定となり、被制御回路のセルの配置や配線の自動化が容易になって、レイアウトの短TAT化およびコストダウンを行うことができる。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されない。
本発明では、異なる電源配線がそれぞれ形成されたレベルシフタとトランジスタスイッチとを規則的に配置させてなる領域に、電源がオン/オフされる被制御回路を配置した、パワーゲーティング回路を備える半導体集積回路を実現することによって、容易に電源配線を行うことができ、コストを抑えることができるものである。
本発明では、異なる電源配線がそれぞれ形成されたレベルシフタとトランジスタスイッチとを規則的に配置させてなる領域に、電源がオン/オフされる被制御回路を配置した、パワーゲーティング回路を備える半導体集積回路を実現することによって、容易に電源配線を行うことができ、コストを抑えることができるものである。
以下、本発明の概要について説明する。
図1は、本発明における半導体集積回路の設計工程のフローチャートおよび半導体集積回路のレイアウト概略図である。
図1は、本発明における半導体集積回路の設計工程のフローチャートおよび半導体集積回路のレイアウト概略図である。
図1は、電源の切り替えを行うレベルシフタ11と、切り替えられた電源を被制御回路に印加するトランジスタスイッチ12と、を備える半導体集積回路のレイアウトの設計に関するフローチャート10および半導体集積回路のレイアウト10aの模式図について示している。
本発明のフローチャート10について、半導体集積回路のレイアウト10aを参照しながら、以下に説明する。
[ステップS1] 半導体集積回路の設計を開始すると、まず、所望の半導体集積回路の仕様を満たす回路に対して、RTL記述を用いて機能が記述され、RTL記述から論理合成が行われる。
[ステップS1] 半導体集積回路の設計を開始すると、まず、所望の半導体集積回路の仕様を満たす回路に対して、RTL記述を用いて機能が記述され、RTL記述から論理合成が行われる。
[ステップS2] 論理合成の結果から、レベルシフタ11とトランジスタスイッチ12とによって電源がオン/オフされる被制御回路のセルを特定する。
[ステップS3] レベルシフタ11とトランジスタスイッチ12とを格子状に配置するように決定する。そして、レベルシフタ11とトランジスタスイッチ12とが格子状に配置されてなす領域は、被制御回路のセルが配置される被制御領域13となる。この時、被制御領域13の数は、論理合成の結果から特定し、被制御領域13に配置されるセルのグループ数以上になるように形成する。なお、フローチャート10中では、便宜的に、“レベルシフタ”を“LS”と、“トランジスタスイッチ”を“SW”として表記している。
[ステップS3] レベルシフタ11とトランジスタスイッチ12とを格子状に配置するように決定する。そして、レベルシフタ11とトランジスタスイッチ12とが格子状に配置されてなす領域は、被制御回路のセルが配置される被制御領域13となる。この時、被制御領域13の数は、論理合成の結果から特定し、被制御領域13に配置されるセルのグループ数以上になるように形成する。なお、フローチャート10中では、便宜的に、“レベルシフタ”を“LS”と、“トランジスタスイッチ”を“SW”として表記している。
[ステップS4] 被制御領域13のセルの配置とともに、配列が決定したレベルシフタ11上とトランジスタスイッチ12上とに異なる電源配線14a,14bを形成するように決定する。なお、電源配線14a,14bはレベルシフタ11上で交差し、レベルシフタ11上のみに電源配線14bを形成するようにする。
[ステップS5] 被制御領域13に特定したセルの配置を決定する。
このフローチャート10により半導体集積回路のレイアウト10aが決定される。そして、この半導体集積回路のレイアウト10aを用いて半導体集積回路の製造工程へ進み、所望の半導体集積回路が製造される。
このフローチャート10により半導体集積回路のレイアウト10aが決定される。そして、この半導体集積回路のレイアウト10aを用いて半導体集積回路の製造工程へ進み、所望の半導体集積回路が製造される。
以上のように、格子状に規則正しくレベルシフタ11とトランジスタスイッチ12とを配列させてなる、被制御回路のセルが設置される被制御領域13が形成され、レベルシフタ11上とトランジスタスイッチ12上とに異なる電源配線14a,14bが形成された半導体集積回路のレイアウト10aを利用して製造されたパワーゲーティング回路を備える半導体集積回路は、被制御領域の消費電力の上限が一定となり、被制御回路のセルの配置や配線の自動化が容易になって、レイアウトの短TAT化およびコストダウンを行うことができる。
次に実施の形態について図面を参照して説明する。
本実施の形態でも本発明の概要と同様に、パワーゲーティング回路を備える半導体集積回路を製造するものである。
本実施の形態でも本発明の概要と同様に、パワーゲーティング回路を備える半導体集積回路を製造するものである。
図2は、本実施の形態における半導体集積回路のレイアウトである。
半導体集積回路のレイアウト20は、図2に示すように、レベルシフタ21とトランジスタスイッチ22とのセルが格子状に規則的に配列されて、被制御領域23a,23b,23c,…が形成される。また、被制御領域23a,23b,23c,…、には、レベルシフタ21とトランジスタスイッチ22とによって電源のオン/オフが行われる被制御回路のセルがそれぞれNa個,Nb個,Nc個,…、がまとまって、グループA,B,C,…、として配置される。なお、グループA,B,C,…、の消費電力はPa,Pb,Pc,…、である。
半導体集積回路のレイアウト20は、図2に示すように、レベルシフタ21とトランジスタスイッチ22とのセルが格子状に規則的に配列されて、被制御領域23a,23b,23c,…が形成される。また、被制御領域23a,23b,23c,…、には、レベルシフタ21とトランジスタスイッチ22とによって電源のオン/オフが行われる被制御回路のセルがそれぞれNa個,Nb個,Nc個,…、がまとまって、グループA,B,C,…、として配置される。なお、グループA,B,C,…、の消費電力はPa,Pb,Pc,…、である。
そして、格子状に配列されたレベルシフタ21上とトランジスタスイッチ22上とに電圧VLの電源配線24と電圧VH(>VL)の電源配線25とが形成される。なお、レベルシフタ21上で電源配線24,25が交差し、電源配線25はレベルシフタ21上のみに形成されている。以下に電源配線24,25の形成位置などについてさらに説明する。
図3は、本実施の形態における半導体集積回路のレイアウトの断面模式図である。
図3は、半導体集積回路のレイアウト20にて電源配線24,25が交差するレベルシフタ21で電源配線24と平行に切断した半導体集積回路のレイアウトの断面模式図20aである。
図3は、半導体集積回路のレイアウト20にて電源配線24,25が交差するレベルシフタ21で電源配線24と平行に切断した半導体集積回路のレイアウトの断面模式図20aである。
これによれば、電源配線24は、レベルシフタ21上とトランジスタスイッチ22上とに形成されて(紙面左右方向)、ビア配線26によってレベルシフタ21とトランジスタスイッチ22とにそれぞれ接続している。一方、電源配線25は、レベルシフタ21上のみに形成されて(紙面垂直方向)、同様にビア配線26によってレベルシフタ21に接続している。
以上のような構成の半導体集積回路のレイアウト20を利用して所望の半導体集積回路が製造される。
次に、半導体集積回路のレイアウト20の設計工程について以下に説明する。
次に、半導体集積回路のレイアウト20の設計工程について以下に説明する。
図4は、本実施の形態における半導体集積回路の設計工程のフローチャートである。
図4に示すフローチャート30について、図2を参照しながら説明する。
[ステップS31] 半導体集積回路の製造を開始すると、まず、所望の半導体集積回路の仕様設計を行う。
図4に示すフローチャート30について、図2を参照しながら説明する。
[ステップS31] 半導体集積回路の製造を開始すると、まず、所望の半導体集積回路の仕様設計を行う。
[ステップS32] 所望の半導体集積回路の仕様が決定すると、その仕様を満たす回路の機能を、RTL記述を用いて記述する。そして、論理合成ツールによりRTL記述が読み込まれると設計制約条件にしたがった論理回路・ネットリストが生成されて、ライブラリ32aに格納される。
[ステップS33] 生成された論理回路・ネットリストのライブラリ32aから、被制御回路のセルのまとまりごとに、グループA,B,C,…、と特定し、グループA,B,C,…、にそれぞれ特定されたセルの数Na,Nb,Nc,…、をそれぞれ計数する。
[ステップS34] 生成された論理回路・ネットリストのライブラリ32aから、グループA,B,C,…、が、それぞれ消費電力Pa,Pb,Pc,…、であって、消費電力Pa,Pb,Pc,…、を満たすような被制御領域23a,23b,23c,…、を形成するために、レベルシフタ21とトランジスタスイッチ22との駆動能力を決定する。
[ステップS35] 駆動能力が決定されたレベルシフタ21とトランジスタスイッチ22とを格子状に配列するように決定する。そして、消費電力Pa,Pb,Pc,…、を満たすような被制御領域23a,23b,23c,…、が形成されるようになる。このとき、被制御領域23a,23b,23c,…、の数は、グループA,B,C,…、の数よりも多くなるようにする。
なお、ステップS34およびステップS35におけるレベルシフタ21とトランジスタスイッチ22との駆動能力の決定は、以下のような理由による。すなわち、レベルシフタ21とトランジスタスイッチ22との駆動能力によって、レベルシフタ21とトランジスタスイッチ22との配置間隔の上限が決定する。そして、レベルシフタ21とトランジスタスイッチ22との配置間隔によって、被制御領域23a,23b,23c,…、の面積とともに消費電力が決定され、上限は全て等しくなる。したがって、被制御領域23a,23b,23c,…、の消費電力を被制御領域23a,23b,23c,…、に配置されるセルのグループA,B,C,…、が満たすように、グループA,B,C,…、の消費電力Pa,Pb,Pc,…、を参照して、レベルシフタ21とトランジスタスイッチ22との駆動能力が決定され、格子状に配列される。
[ステップS36] レベルシフタ21上とトランジスタスイッチ22上とに、電源配線24,25を形成するように決定する。なお、既述の通り、レベルシフタ21上で電源配線24,25が交差し、電源配線25をレベルシフタ21上のみに形成するようにする。
[ステップS37] 被制御領域23a,23b,23c,…、に対して、ROM、RAMなどのメモリ、RTL記述で新規設計したブロックなどの回路ブロックの配置を決定する。
[ステップS38] レベルシフタ21およびトランジスタスイッチ22以外のセルの配置および配線を決定する。
このフローチャート30により半導体集積回路のレイアウト20が決定される。そして、この半導体集積回路のレイアウト20を用いて半導体集積回路の製造工程へ進み、所望の半導体集積回路が製造される。
このフローチャート30により半導体集積回路のレイアウト20が決定される。そして、この半導体集積回路のレイアウト20を用いて半導体集積回路の製造工程へ進み、所望の半導体集積回路が製造される。
以上のように、格子状にレベルシフタ21とトランジスタスイッチ22とを配列してなる、被制御回路のセルがグループA,B,C,…、ごとに設置される被制御領域23a,23b,23c,…、を形成し、レベルシフタ21上とトランジスタスイッチ22上とに異なる電源配線24,25を形成する半導体集積回路のレイアウト20を利用して製造されたパワーゲーティング回路を備える半導体集積回路は、被制御回路の消費電力の上限が一定となり、被制御回路上のセルの配置や配線の自動化が容易になって、レイアウトの短TAT化およびコストダウンを行うことができる。
(付記1) 電源の切り替えを行うレベルシフタと、切り替えられた前記電源を被制御回路に印加するトランジスタスイッチと、を備える多電源構造の半導体集積回路のレイアウト設計方法において、
論理合成を行う工程と、
論理合成結果から、前記被制御回路のセルを特定する工程と、
前記レベルシフタおよび前記トランジスタスイッチを格子状に配列し、前記セルが配置される被制御領域を形成する工程と、
前記レベルシフタおよび前記トランジスタスイッチに電源配線をそれぞれ形成する工程と、
前記被制御領域に前記セルを配置する工程と、
を有することを特徴とする半導体集積回路のレイアウト設計方法。
論理合成を行う工程と、
論理合成結果から、前記被制御回路のセルを特定する工程と、
前記レベルシフタおよび前記トランジスタスイッチを格子状に配列し、前記セルが配置される被制御領域を形成する工程と、
前記レベルシフタおよび前記トランジスタスイッチに電源配線をそれぞれ形成する工程と、
前記被制御領域に前記セルを配置する工程と、
を有することを特徴とする半導体集積回路のレイアウト設計方法。
(付記2) 前記論理合成結果から、前記セルを特定し、さらに、前記レベルシフタおよび前記トランジスタスイッチの駆動能力を決定する工程を有し、前記駆動能力にしたがって、前記レベルシフタおよび前記トランジスタスイッチを格子状に配列し、前記被制御領域を形成する工程を有することを特徴とする付記1記載の半導体集積回路のレイアウト設計方法。
(付記3) 前記被制御領域の面積が全て等しいことを特徴とする付記1又は2に記載の半導体集積回路のレイアウト設計方法。
(付記4) 前記被制御領域の数が前記セルのグループ数以上であることを特徴とする付記1乃至3のいずれか1項に記載の半導体集積回路のレイアウト設計方法。
(付記4) 前記被制御領域の数が前記セルのグループ数以上であることを特徴とする付記1乃至3のいずれか1項に記載の半導体集積回路のレイアウト設計方法。
(付記5) 電源の切り替えを行うレベルシフタと、切り替えられた前記電源を被制御回路に印加するトランジスタスイッチと、を備える多電源構造の半導体集積回路において、
前記レベルシフタおよび前記トランジスタスイッチが格子状に配列されてなる被制御領域と、
前記レベルシフタおよび前記トランジスタスイッチに形成される電源配線と、
論理合成結果から特定され、前記被制御領域に配置される前記被制御回路のセルと、
を有することを特徴とする半導体集積回路。
前記レベルシフタおよび前記トランジスタスイッチが格子状に配列されてなる被制御領域と、
前記レベルシフタおよび前記トランジスタスイッチに形成される電源配線と、
論理合成結果から特定され、前記被制御領域に配置される前記被制御回路のセルと、
を有することを特徴とする半導体集積回路。
(付記6) 前記被制御領域の面積が全て等しいことを特徴とする付記5記載の半導体集積回路。
(付記7) 前記被制御領域の数が前記セルのグループ数以上であることを特徴とする付記5又は6に記載の半導体集積回路。
(付記7) 前記被制御領域の数が前記セルのグループ数以上であることを特徴とする付記5又は6に記載の半導体集積回路。
10 フローチャート
10a 半導体集積回路のレイアウト
11 レベルシフタ
12 トランジスタスイッチ
13 被制御領域
14a,14b 電源配線
10a 半導体集積回路のレイアウト
11 レベルシフタ
12 トランジスタスイッチ
13 被制御領域
14a,14b 電源配線
Claims (5)
- 電源の切り替えを行うレベルシフタと、切り替えられた前記電源を被制御回路に印加するトランジスタスイッチと、を備える多電源構造の半導体集積回路のレイアウト設計方法において、
論理合成を行う工程と、
論理合成結果から、前記被制御回路のセルを特定する工程と、
前記レベルシフタおよび前記トランジスタスイッチを格子状に配列し、前記セルが配置される被制御領域を形成する工程と、
前記レベルシフタおよび前記トランジスタスイッチに電源配線をそれぞれ形成する工程と、
前記被制御領域に前記セルを配置する工程と、
を有することを特徴とする半導体集積回路のレイアウト設計方法。 - 前記論理合成結果から、前記セルを特定し、さらに、前記レベルシフタおよび前記トランジスタスイッチの駆動能力を決定する工程を有し、前記駆動能力にしたがって、前記レベルシフタおよび前記トランジスタスイッチを格子状に配列し、前記被制御領域を形成する工程を有することを特徴とする請求項1記載の半導体集積回路のレイアウト設計方法。
- 前記被制御領域の面積が全て等しいことを特徴とする請求項1又は2に記載の半導体集積回路のレイアウト設計方法。
- 前記被制御領域の数が前記セルのグループ数以上であることを特徴とする請求項1乃至3のいずれか1項に記載の半導体集積回路のレイアウト設計方法。
- 電源の切り替えを行うレベルシフタと、切り替えられた前記電源を被制御回路に印加するトランジスタスイッチと、を備える多電源構造の半導体集積回路において、
前記レベルシフタおよび前記トランジスタスイッチが格子状に配列されてなる被制御領域と、
前記レベルシフタおよび前記トランジスタスイッチに形成される電源配線と、
論理合成結果から特定され、前記被制御領域に配置される前記被制御回路のセルと、
を有することを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007211349A JP2009049057A (ja) | 2007-08-14 | 2007-08-14 | 半導体集積回路のレイアウト設計方法および半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007211349A JP2009049057A (ja) | 2007-08-14 | 2007-08-14 | 半導体集積回路のレイアウト設計方法および半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009049057A true JP2009049057A (ja) | 2009-03-05 |
Family
ID=40501039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007211349A Withdrawn JP2009049057A (ja) | 2007-08-14 | 2007-08-14 | 半導体集積回路のレイアウト設計方法および半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009049057A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10552566B2 (en) | 2016-09-29 | 2020-02-04 | Samsung Electronics Co., Ltd. | Method of designing semiconductor device |
-
2007
- 2007-08-14 JP JP2007211349A patent/JP2009049057A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10552566B2 (en) | 2016-09-29 | 2020-02-04 | Samsung Electronics Co., Ltd. | Method of designing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI538095B (zh) | 在標準元件中之電源繞線 | |
JP4827422B2 (ja) | 半導体集積回路装置の設計方法と装置並びにプログラム | |
EP3213413B1 (en) | Circuits for and methods of controlling power within an integrated circuit | |
US7961490B2 (en) | Generating ROM bit cell arrays | |
US20080309374A1 (en) | Semiconductor integrated circuit, layout design method of semiconductor integrated circuit, and layout program product for same | |
JP2001015602A (ja) | スタンダードセル、スタンダードセル列、スタンダードセルの配置配線装置および配置配線方法 | |
JP2002334933A (ja) | タップ・セルを有する集積回路及び集積回路にタップ・セルを配置するための方法 | |
JP3672889B2 (ja) | 半導体集積回路とそのレイアウト方法 | |
US11082044B2 (en) | Integrated circuit including power gating cell | |
JP2008218730A (ja) | 半導体装置の設計方法及び設計プログラム | |
JP2009076709A (ja) | 半導体装置 | |
JP2011034291A (ja) | 半導体集積回路の設計方法、設計プログラム、設計支援装置、及び半導体集積回路 | |
US6941540B2 (en) | Design method for gate array integrated circuit | |
JP2009049057A (ja) | 半導体集積回路のレイアウト設計方法および半導体集積回路 | |
EP1638145A1 (en) | Embedded switchable power ring | |
CN103310066A (zh) | 标准单元版图的生成方法 | |
JP2008193102A (ja) | 半導体集積回路装置およびセルライブラリを記憶した記憶媒体および半導体集積回路の設計方法 | |
US20210210430A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP4878727B2 (ja) | 半導体集積回路 | |
US6550049B1 (en) | Semiconductor integrated circuit and method of designing the same | |
JPH0574942A (ja) | レイアウトパターン設計用cad装置 | |
US20090154269A1 (en) | Managing redundant memory in a voltage island | |
JP2008112817A (ja) | 電源スイッチ挿入方法及び電源スイッチ挿入装置 | |
JP2000020576A (ja) | 電源最適化自動配置配線方法及びその方法を用いた電源最適化自動配置配線装置 | |
CN111104771B (zh) | 一种电源关断单元的摆放方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20100525 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20101208 |