JP2009048624A - 半導体処理装置の制御方法 - Google Patents

半導体処理装置の制御方法 Download PDF

Info

Publication number
JP2009048624A
JP2009048624A JP2008190426A JP2008190426A JP2009048624A JP 2009048624 A JP2009048624 A JP 2009048624A JP 2008190426 A JP2008190426 A JP 2008190426A JP 2008190426 A JP2008190426 A JP 2008190426A JP 2009048624 A JP2009048624 A JP 2009048624A
Authority
JP
Japan
Prior art keywords
controller
interface
board
pci board
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008190426A
Other languages
English (en)
Other versions
JP5307465B2 (ja
Inventor
Masahiro Takizawa
正浩 滝沢
Kazuyoshi Ishitani
一義 石谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM Japan KK
Original Assignee
ASM Japan KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM Japan KK filed Critical ASM Japan KK
Publication of JP2009048624A publication Critical patent/JP2009048624A/ja
Application granted granted Critical
Publication of JP5307465B2 publication Critical patent/JP5307465B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16KVALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K51/00Other details not peculiar to particular types of valves or cut-off apparatus
    • F16K51/02Other details not peculiar to particular types of valves or cut-off apparatus specially adapted for high-vacuum installations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Programmable Controllers (AREA)
  • Control By Computers (AREA)
  • General Factory Administration (AREA)

Abstract

【課題】装置コストを増やすことなく、半導体処理装置の正確な制御を与える。
【解決手段】制御器、及び該制御器により制御される少なくともひとつのデバイスを含む半導体処理装置であって、該制御器は該デバイスと通信するためのインターフェイスを備え、該インターフェイスは通信用の時間インターバルを測定するための内部クロックを有するところの装置を制御する方法が与えられる。当該方法は、インターフェイスへ命令を送信するために使用される制御器のオペレーティングシステムのシステムクロックを、インターフェイスの内部クロックと置換する工程と、システムクロックと置換された内部クロックにより測定された時間インターバルを使って制御器からインターフェイスへ命令を送信する工程と、インターフェイス内の内部クロックにより測定された時間インターバルを使ってインターフェイスからデバイスへ命令を送信しデバイスを制御する工程を含む。
【選択図】図1

Description

本願発明は、半導体製造装置の一部を構成する制御装置の制御方法に関する。
半導体ウエハの製造において、半導体製造装置の正確な制御は重要な要素である。ここで、“正確な制御”とは、例えば制御されているバルブの開閉時の周期的な時間インターバルのエラーのマージンが小さいことをいう。例えば、マイクロソフトウインドウズ(登録商標)のオペレーティングシステムを使って50ミリ秒の周期で実行される制御は、実際に出力される命令により約50ミリ秒±20ミリ秒のエラーを生じさせる。
このエラーを減少させるために、Ardence社による“RTX” (リアル・タイム・エクステンション)と呼ばれるソフトウエアがウインドウズオペレーティングシステム内に組み込まれる。2つが組み合わされるとき、エラーは約50ミリ秒±1ミリ秒まで減少する。
しかし、RTXは高価であり(約5百万円)それを使用すると装置コストの増大が不可避である。また、たとえオペレーティングシステムの周期的なエラーが±1ミリ秒まで減少しても、適用可能な命令を受信する入力/出力制御インターフェイスのクロックと同期することができないことから、約±1ミリ秒のエラーが生じる。結果として、常に、50ミリ秒±2または3ミリ秒のエラーが存在することになる。
近年、半導体ウエハ処理の微細化のトレンドにより、半導体製造装置は、2または3ミリ秒のエラーを生じさせない方法で制御されるべきであることが要求されている。
上記問題を解決するために、本発明による装置または方法は、エラーを50ミリ秒±1ミリ秒の範囲とする正確な制御を実行するために、制御器のオペレーティングシステムにより与えられるクロックの代わりに、制御器内に含まれるデジタルデータ通信用のPCIボードにより与えられるクロックを使って入力/出力デバイスを制御する。本発明は、さらに、装置コストを廉価とするという効果を有する。
ひとつの態様において、本発明は、装置(好適には、半導体製造装置)を制御するための方法を与える。当該装置は、制御器及び制御されたデバイス(ひとつの態様において、複数の制御されたデバイスが使用され、それらは信号の流れに対して並列に配置される)を含み、該制御器は制御されたデバイスとのデータ通信を実行するためのPCIボード等を含み、該PCIボードのクロックは正確な制御を実行するのに使用される。
他の態様において、制御は、周期的な制御である。
さらに他の態様において、PCIボードはDeviceNetデータ通信ボードである。この態様において、例えば、DeviceNetデータ通信ボードは、オムロン社製の3G8F7-DRM21から成る。
本発明及び従来技術に対する利点を要約するために、ここで、本発明のいくつかの目的及び利点が説明される。無論、これらの目的または利点のすべては本発明の特定の実施形態にしたがって必ずしも達成されるものではない。よって、本発明は、例えば、ここに教示または示唆されるような他の目的または利点を必ずしも達成することなく、ここに教示されるような利点を達成または最適化する方法で実施または実行可能であることは当業者の知るところである。
本発明の他の態様、特徴及び利点は、以下に示す好適実施形態の詳細な説明から明らかとなる。
以下で本発明は好適実施形態を参照して詳細に説明される。しかし、当該好適実施形態は本発明を限定することを意図したものではない。
ひとつの実施形態において、本発明は、制御器及び該制御器により制御される少なくともひとつのデバイスを含む装置を制御するための方法を与え、当該制御器は該デバイスと通信するためのインターフェイスを具備し、該インターフェイスは通信用の時間インターバルを測定するための内部クロックを有し、当該方法は、(i)インターフェイスへ命令を送信するために使用される制御器のオペレーティングシステムのシステムクロックを、インターフェイスの内部クロックと置換する工程と、(ii)システムクロックと置換された内部クロックにより測定された時間インターバルを使って制御器からインターフェイスへ命令を送信する工程と、(iii)インターフェイスの内部クロックにより測定された時間インターバルを使ってインターフェイスからデバイスへ命令を送信し、それによってデバイスを制御する工程を含む。
ひとつの実施形態において、命令は周期的にインターフェイスに送信される。
上記実施形態のいずれかにおいて、少なくともひとつのデバイスは、インターフェイスに対して並列に配置された複数のデバイスから成る。
上記実施形態のいずれかにおいて、インターフェイスはPCIボードである。
上記実施形態のいずれかにおいて、PCIボードは複数のデバイスを接続するDeviceNetシステム用の通信ボードである。
上記実施形態のいずれかにおいて、当該装置は半導体処理装置である。
上記実施形態のいずれかにおいて、制御器は、レシピの実行を制御する制御器またはウエハの搬送を制御する制御器である。
上記実施形態のいずれかにおいて、当該装置はさらに、少なくとも他の制御器及び該制御器及び他の制御器を制御する主制御器を含み、上記方法はさらに該制御器及び他の制御器を主制御器により制御する工程を含む。
上記実施形態のいずれかにおいて、制御器は、レシピの実行を制御する制御器であり、他の制御器はウエハの搬送を制御する制御器である。
上記実施形態のいずれかにおいて、主制御器並びに制御器及び他の制御器は、イーサーネットを通じて接続されている。
他の実施形態において、本発明は、主制御器、PCIボードを具備する少なくともひとつのサブコントローラ、及び少なくともひとつのデバイスを含み、主制御器がデバイスを制御するサブコントローラを制御するところの半導体処理装置を制御する方法を与え、当該方法は、(i)PCIボードとの信号の入力/出力を制御する、サブコントローラの周期的命令の時間インターバルの設定を、PCIボードの内部クロック用にPCIボードにより与えられるAPIを使うことにより、初期化する工程と、(ii)PCIボードにより与えられるAPIを使って、サブコントローラとPCIボードとの間での信号の入力/出力を制御する工程と、(iii)PCIボードに与えられるAPIを使ってPCIボードとデバイスとの間での信号の入力/出力を制御する工程を含む。
上記実施形態のいずれかにおいて、少なくともひとつのデバイスはPCIボードに対して並列に配置された複数のデバイスから成る。
上記実施形態のいずれかにおいて、PCIボードは複数のデバイスを接続するDeviceNetシステム用の通信ボードである。
上記実施形態のいずれかにおいて、少なくともひとつのサブコントローラはレシピの実行を制御するサブコントローラから成る。
上記実施形態のいずれかにおいて、少なくともひとつのサブコントローラは複数のサブコントローラから成る。
上記実施形態のいずれかにおいて、主制御器及びサブコントローラはイーサーネットを通じて接続されている。
ひとつの実施形態において、制御器と制御されたデバイスとの間でのデータ通信を実行するためのPCIボードへの命令の制御(信号入力/出力制御)は、PCIボードのビルトインクロックを使って実行される。参考までに、制御器のオペレーティングシステムのクロックは制御器の内部の装置(モジュール制御器PCなど)の制御以外の目的にも使用され、それはPCIボードのビルトインクロック(内部クロックとも呼ぶ)とは基本的に異なるものである。ウインドウズ(商標)のようなオペレーティングシステムのクロックパフォーマンスは、それがリアルタイムのオペレーティングシステムではない場合に、アプリケーションソフトウエアをシステムタイマーとリンクさせることが困難となるというようないくつかの欠点によって低下する。これらの欠点を補うためにRTXが使用される。しかし、RTXが使用された場合でも、オペレーティングシステム及び制御されたデバイス(DeviceNetなど)のネットワークとデータ通信を実行するPCIボードとの同期の問題は、不可避的なエラーを生じさせる。
一方、PCIボードへの命令(制御信号の入力/出力)を制御するためにPCIボードのビルトインクロックを使用することは、オペレーティングシステムの不正確な周期の問題及び入力/出力デバイスとの不完全な同期の問題を解消し、PCIボードのクロックパフォーマンスと無関係な失敗をすることなく、エラーを減少させることが可能となる。この種の制御の効果は適用可能な制御が周期的制御である場合に最大となるが、任意の種類の制御に使用することができる。参考までに、PCIボードは特定の種類に限定されず、好適な通信インターフェイスを与える限り任意のPCIボードが使用可能である。
ひとつの実施形態において、PCIボードはDeviceNetデータ通信ボードであり、その場合、半導体製造装置の制御されたデバイスはDeviceNetネットワークによりリンクされ、かつ、該ネットワークを通じて通信する必要があることが前提条件となる。言い換えれば、制御器の下流の各制御手段はDeviceNet通信を実行する。DeviceNet通信用のPCIボードに加え、例えば、RS232C(シリアル通信)、SCSI及びGPIBボードが使用可能であり、SCSIは並列通信を実行し、GPIBはRS232C及びRS422と同様のシリアル通信を実行する。DeviceNetデータ通信ボードとして、例えば、オムロン社製の3G8F7-DRM21が使用可能である。
以下、本発明の実施形態を図面を参照しながら説明する。しかし、これらの図面または実施形態は本発明を限定するものではない。
図1は、半導体製造装置用の制御構成の例を示す概略図である。この装置は以下に示す制御器を含む。
UPC(Unique Platform Controller)1:主制御器
PMC(Process Module Controller) 2:処理モジュール制御器
TMC(Transfer Module Controller) 7:搬送モジュール制御器
PCM2は処理容器(チャンバ)に関連した制御を実行するサブコントローラであり、TMC7はウエハ搬送(ロボット)に関連する制御を実行するサブコントローラである。これらのサブコントローラは主制御器UPC1により制御される。
図1において、デバイス1(5、10)からデバイスN(6、11)は、例えば、ガス流量制御器(MFC)のような制御手段またはPMC2の場合には圧力制御バルブ(スロットルバルブ)を表す。PMC2及びTMC7はそれぞれ、ビルトインDeviceNetボード3、8を有する。これらのDeviceNetボードは、デバイス(制御手段)の末端部に配置されたセンサー及びバルブのような入力/出力デバイス(I/O)と直接通信するためのインターフェイスボードである。代表的なDeviceNetボードはオムロン社製の3G8F7-DRM21である。
PMC2及びTMC7はまた、それらと制御手段との間に接続されたADSボード4、9を有する。これらのADSボード4、9はセンサー等からのアナログ信号をデジタル信号に変換する。変換されたデジタル信号はDeviceNetボード3、8に入力される。
次に、図2は、図1のPMC2を説明したものである。図2に示すように、レシピ実行ユニット31のソフトウエアは、制御器のオペレーティングシステムで動作し、かつ、DeviceNetボード3を通じて入力/出力デバイスへ命令を発行し、DeviceNetボード3を通じて入力/出力デバイスからの通知を受信する。
ここで、50ミリ秒の周期で開閉するバルブが要求される薄膜処理の制御方法を説明するために、入力/出力デバイスの例としてバルブが使用される。この場合、図2のレシピ実行ユニット31は、50ミリ秒の周期でバルブを開閉するようDeviceNetボード3に命令を発行する。しかし、PMC2のオペレーティングシステムがマイクロソフトウインドウズ(商標)であれば、50ミリ秒の開閉命令は、実際には約50ミリ秒±20ミリ秒の周期的エラーを伴った命令としてDeviceNetボード3に送信される。この状態が図3に示されている。横軸は時間を表す。図3は、PMC2のオペレーティングシステム32からDeviceNetボード3へ命令がどのように送信されるかを示している。点線は、送信されるべき本来の命令を示し、実線の矢印は実際に発せられる命令を示す。図3に示すように、最初の“開”命令が発行されてから次の“閉”命令が発行されるまで85ミリ秒(120ミリ秒−35ミリ秒)掛かっている。しかし、その後二番目の“開”命令が発行されるまでは20ミリ秒(140ミリ秒−120ミリ秒)しか掛かっていない。これは、マイクロソフトウインドウズのオペレーティングシステムを単独で使用すると、制御手段を時間的に正確に制御することができないことを示している。
Ardence社製の“RTX”と呼ばれるソフトウエアプログラムをウインドウズのオペレーティングシステムに組み込むと、ウインドウズのオペレーティングシステムはリアルタイム動作特性を獲得する。上記した例において、RTXは、50ミリ秒の命令に対するエラーを±20ミリ秒から±1ミリ秒まで減少させることができる。図4は、RTXによりいかにしてエラーが減少するかを示している。図3と比較すると、バルブの開閉命令の時間インターバルが非常に正確なことが明白である。
しかし、DeviceNetボード3により命令が受信されてから、図4の下方に示すADSボード4(入力/出力デバイス)に、実際に命令が到達するまでに、まだ約1ミリ秒のエラーが生じている。DeviceNetボード3はそれ自身のクロック周期に基づいてADSボード4及び入力/出力デバイスにアクセスするため、オペレーティングシステムはDeviceNetボード3と同期することができない。結果として、レシピ実行ユニットに対して±2または3ミリ秒のエラーが残存している。
したがって、オペレーティングシステム32の不正確な周期の問題及び入力/出力デバイスとの不完全な同期の問題を解決するために、図5に示すように、本発明のひとつの実施形態において、PMC31により与えられるクロック(ウインドウズ)の代わりに、レシピ実行ユニットはDeviceNetボード3のクロック(ビルトインクロックまたは内部クロック)を使用する。このレシピ実行ユニット31は、バルブ開閉命令(下側の矢印)を発行するためにDeviceNetボード3により与えられるクロック(上側の矢印)を使用する。DeviceNetボード3は、それ自身のクロック周期に基づいてADSボード4(入力/出力デバイス)に実際の命令を発行する。
この実施形態において、DeviceNetボード3のクロックは、50ミリ秒の周期に対して約±1ミリ秒のエラーを含む。しかし、これは、この実施形態において生じる周期的エラーの最大値である。
上記した方法を特定的に適用するために、ひとつの実施形態において、周期時間の設定は、アプリケーションソフトウエア(レシピ実行ユニット31など)により使用されるウインドウズオペレーティングシステムにより与えられるWMTTimer()、Sleep()、SetWaitableTimer()及びTimeSetEvent()またはその他のAPI関数を使う代わりに、DeviceNetボード3のドライバソフトウエアにより与えられるAPI関数SCAN_SetScanTimeValue()を使って初期化され、ウインドウズのメッセージ処理関数はSCAN_RegScanEvtNotifyMessage()を介して使用される。API関数は通信目的用に使用されず、周期時間設定の初期化及び制御信号の入力/出力制御用に使用される。したがって、レシピ実行ユニット31とDeviceNetボード3との間での信号の交換は、API関数とは無関係の“命令”及び“通知”の関係を構成している。信号入力/出力制御に含まれるオペレーティングシステムにより与えられるAPI関数を、DeviceNetボードにより与えられるAPI関数と置換することにより、レシピ実行ユニット31及びDeviceNetボード3のドライバは同じAPI関数を使って信号入力/出力制御を実行することができる。
上記実施形態において、アプリケーションソフトウエアとしてレシピ実行ユニット内の信号入力/出力制御ソフトウエアのAPI関数が置換される。しかし、I/O制御ユニットまたは時間管理ユニットのような周期的制御を実行する他のユニットのAPI関数を置換することも可能である。参考までに、I/O制御ユニットはI/O(入力/出力)をモニターしかつ周期的に発行されるリクエストを出力するものであり、時間管理ユニットはアプリケーションにより使用されるタイマーを管理するためのものである。
上記に加え、初期化処理に使用されるAPI関数は、これに限定されないが、以下の関数を含む。
MMF_WATCH->bModuleUse[MDL_DNADS]=TRUE;
MMF_WATCH->nModuleCond[MDL_DNADS]=MDL_COND_DEAD;
DnAns=m_Ads.Init(BOARDID_MASTER);
if(DnAns)DnAns=m_Ads.SetScanTimeValue(SCANCYCLE);
if(DnAns)DnAns=m_Ads.GetScanTimeValue(&STime);
if(DnAns)DnAns=m_Ads.RegScanEvtNotifyMessage(0,hWnd,WM_DNADS);
if(DnAns)DnAdsActive=TRUE;
else m_Ads.GetLastErrorString(errstr);
if(DnAdsActive)MMF_WATCH-nModuleCond[MDL_DNADS]=MDL_COND_IDLE;
elseMMF_WATCH->nModuleCond[MDL_DNADS]=MDL_COND_READY:
オペレーティングシステムのAPI関数の置換の際、以下の関数を使用することもできる。
信号入力ユニットに関連するAPI関数として
DnAns=m_Ads.GetInData(&InD, TRUE)
信号出力ユニットに関連するAPI関数として
DnAns=m_Ads.SetOutData(&OutD, TRUE)
ここで、入力ユニット及び出力ユニットは、デバイス(制御手段)からの入力/出力リクエストをDeviceNetボードへ発行するものである。特定的に、入力ユニットは制御手段からの入力値を読み出し、出力ユニットは制御手段に対する出力値を設定する。
Mac及びLinuxなどのウインドウズ以外のオペレーティングシステムに対して適用可能なPCIボード(通信インターフェイス)が、対応するオペレーティングシステム用のAPI関数を与える場合には、API関数は同様の方法で置換可能である。
上記に基づき、本発明のひとつの実施形態において、制御器のオペレーティングシステムにより与えられるクロックの代わりに、制御器に含まれるデータ通信PCIボードのクロックを使用する入力/出力デバイスを制御することにより、付加的なコストをかけることなく、入力/出力デバイスは、例えば、50ミリ秒±1ミリ秒の周期で制御可能となる。
本発明の開示において、条件及び/または構造が特定されていない場合には、当業者は本発明を参照してその経験及び知識よりその条件及び/または構造を容易に導くことができる。
本発明は、上記した実施形態及び以下に示す他のさまざまな実施形態を含むものである。
1)制御器及び該制御器により制御される少なくともひとつの制御されたデバイスを含む半導体製造装置を制御するための方法であって、該制御器は制御されたデバイスと通信するためのPCIボードを備え、該PCIボードは時間インターバルを測定するための内部クロックを有し、当該方法は、該PCIボードの内部クロックに基づく時間インターバルを使って、制御器から制御されたデバイスへ周期的な命令を発行することにより制御されたデバイスを制御する工程を含むことを特徴とする。
2)項目1)に記載の方法において、少なくともひとつの制御されたデバイスは複数のデバイスから成る。
3)項目1)に記載の方法において、内部クロックに基づいて時間インターバルを使用する工程は、該制御器のPCIボードにより与えられるAPI関数を使用する工程を含む。
4)主制御器、PCIボードを有する少なくともひとつのサブコントローラ、及び少なくともひとつのデバイスを含む半導体製造装置を制御するための方法であって、該サブコントローラは該デバイスを制御し、該主制御器は該サブコントローラを制御し、当該方法は、信号入力/出力制御の際に使用される周期時間設定を初期化するためにPCIボードにより与えられるAPI関数を使用する工程と、該PCIボードにより与えられるAPI関数を使ってデバイスの信号入力/出力を制御する工程を含むことを特徴とする。
本発明の思想から離れることなくさまざまな修正が可能であることは当業者の知るところである。よって、本発明の形式は例示に過ぎず、本発明の態様を限定することを意図したものではない。
図1は、本発明のひとつの実施形態に従うプラズマCVD装置で使用される一般的な制御システムの概略図である。 図2は、本発明のひとつの実施形態に従うプラズマCVD装置のモジュール内での信号フローを示す概略図である。 図3は、従来の制御器のオペレーティングシステムにより与えられるシステムクロックを使った周期で制御を実行した場合の制御動作を示す概略図である。 図4は、従来の制御器に組み込まれるRTXを使った周期で制御を実行した場合の制御動作を示す概略図である。 図5は、本発明のひとつの実施形態に従うデータ送信用のPCIボードにより与えられる内部クロックを使った周期で制御を実行する場合の制御動作を示す概略図である。

Claims (16)

  1. 制御器及び前記制御器により制御される少なくともひとつのデバイスを含む装置を制御するための方法であって、前記制御器は前記デバイスと通信するためのインターフェイスを備え、前記インターフェイスは通信用の時間インターバルを測定するための内部クロックを有し、当該方法は、
    前記インターフェイスに命令を送信するのに使用される前記制御器のオペレーティングシステムのシステムクロックを、前記インターフェイスの内部クロックと置換する工程と、
    前記システムクロックと置換された前記内部クロックにより測定される時間インターバルを使って、前記制御器から前記インターフェイスへ命令を送信する工程と、
    前記インターフェイス内の内部クロックにより測定された時間インターバルを使って前記インターフェイスから前記デバイスへ命令を送信しそれにより前記デバイスを制御する工程と、
    を備えたことを特徴とする方法。
  2. 前記命令は周期的に前記インターフェイスへ送信される、ことを特徴とする請求項1記載の方法。
  3. 前記少なくともひとつのデバイスは前記インターフェイスに対して並列に配置された複数のデバイスから成る、ことを特徴とする請求項1記載の方法。
  4. 前記インターフェイスはPCIボードである、ことを特徴とする請求項3記載の方法。
  5. 前記PCIボードは前記複数のデバイスを接続するDeviceNetシステム用の通信ボードである、ことを特徴とする請求項4記載の方法。
  6. 前記装置は半導体処理装置である、ことを特徴とする請求項1記載の方法。
  7. 前記制御器は、レシピの実行を制御する制御器であるか、または、ウエハの搬送を制御する制御器である、ことを特徴とする請求項1記載の方法。
  8. 前記装置は、さらに、少なくとも他の制御器及び、前記制御器及び前記他の制御器を制御する主制御器を含み、さらに、
    前記主制御器により前記制御器及び前記他の制御器を制御する工程を含む、
    ことを特徴とする請求項1記載の方法。
  9. 前記制御器はレシピの実行を制御する制御器であり、前記他の制御器はウエハの搬送を制御する制御器である、
    ことを特徴とする請求項8記載の方法。
  10. 前記主制御器並びに前記制御器及び前記他の制御器はイーサーネットを通じて接続されている、
    ことを特徴とする請求項8記載の方法。
  11. 主制御器、PCIボードを備えた少なくともひとつのサブコントローラ、及び少なくともひとつのデバイスを含む半導体処理装置を制御するための方法であって、前記主制御器は前記デバイスを制御するサブコントローラを制御し、当該方法は、
    PCIボードとの信号の入力/出力を制御する、前記サブコントローラの周期的命令の時間インターバルの設定を、前記PCIボードの内部クロック用に前記PCIボードにより与えられるAPIを使うことにより初期化する工程と、
    前記PCIボードにより与えられる前記APIを使って、前記サブコントローラと前記PCIボードとの間での信号の入力/出力を制御する工程と、
    前記PCIボードにより与えられる前記APIを使って、前記PCIボードと前記デバイスとの間での信号の入力/出力を制御する工程と、
    を備えたことを特徴とする方法。
  12. 前記少なくともひとつのデバイスは、前記PCIボードに対して並列に配置された複数のデバイスから成る、
    ことを特徴とする請求項11記載の方法。
  13. 前記PCIボードは、前記複数のデバイスを接続するDeviceNetシステム用の通信ボードである、
    ことを特徴とする請求項12記載の方法。
  14. 前記少なくともひとつのサブコントローラは、レシピの実行を制御するサブコントローラから成る、
    ことを特徴とする請求項11記載の方法。
  15. 前記少なくともひとつのサブコントローラは、複数のサブコントローラから成る、
    ことを特徴とする請求項11記載の方法。
  16. 前記主制御器及び前記サブコントローラは、イーサーネットを通じて接続されている、
    ことを特徴とする請求項11記載の方法。
JP2008190426A 2007-08-21 2008-07-24 半導体処理装置の制御方法 Active JP5307465B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/842,701 US7831315B2 (en) 2007-08-21 2007-08-21 Method for controlling semiconductor-processing apparatus
US11/842701 2007-08-21

Publications (2)

Publication Number Publication Date
JP2009048624A true JP2009048624A (ja) 2009-03-05
JP5307465B2 JP5307465B2 (ja) 2013-10-02

Family

ID=40382923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008190426A Active JP5307465B2 (ja) 2007-08-21 2008-07-24 半導体処理装置の制御方法

Country Status (4)

Country Link
US (1) US7831315B2 (ja)
JP (1) JP5307465B2 (ja)
KR (1) KR101486900B1 (ja)
CN (1) CN101373375B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101418158B1 (ko) * 2012-09-14 2014-07-09 주식회사 비스텔 반도체 생산을 위한 부대 장비 제어 시스템 및 그 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7945345B2 (en) * 2008-08-06 2011-05-17 Asm Japan K.K. Semiconductor manufacturing apparatus
DE102010010875A1 (de) * 2010-03-10 2011-09-15 Siemens Aktiengesellschaft Verfahren zum Überwachen der räumlichen Umgebung eines bewegbaren Geräts, insbesondere eines medizinischen Geräts
US9778941B2 (en) * 2014-07-28 2017-10-03 Asm Ip Holding B.V. Substrate processing system, storage medium and method of registering new device
CN105991585B (zh) * 2015-02-13 2019-05-07 中国科学院上海高等研究院 一种无线通信实现方法及系统
TWI676357B (zh) * 2015-06-05 2019-11-01 美商蘭姆研究公司 配方組之執行同步系統與方法
US10331115B2 (en) * 2016-11-28 2019-06-25 Asm Ip Holding B.V. Substrate processing system, storage medium and data processing method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1013375A (ja) * 1996-06-21 1998-01-16 Nec Corp クロック供給方式
JP2003058240A (ja) * 2001-05-31 2003-02-28 Fisher Rosemount Syst Inc プロセス制御システムにおけるイベントシーケンスの検出
JP2006048284A (ja) * 2004-08-03 2006-02-16 Yaskawa Electric Corp プログラマブルコントローラ装置およびオプションモジュールとの同期方法
JP2007049719A (ja) * 2006-09-01 2007-02-22 Renesas Technology Corp 半導体集積回路
JP2007068292A (ja) * 2005-08-30 2007-03-15 Yaskawa Electric Corp Plc機能内蔵型ドライブ制御装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5235698A (en) * 1989-09-12 1993-08-10 Acer Incorporated Bus interface synchronization control system
US6194969B1 (en) * 1999-05-19 2001-02-27 Sun Microsystems, Inc. System and method for providing master and slave phase-aligned clocks
KR100331566B1 (ko) 2000-01-22 2002-04-06 윤종용 클럭 동기 회로 및 이를 구비하는 반도체 장치
JP2003005824A (ja) 2001-06-25 2003-01-08 Mitsubishi Heavy Ind Ltd 故障管理装置
KR100579053B1 (ko) * 2004-08-26 2006-05-12 삼성전자주식회사 스마트 카드와 메모리 카드간의 멀티 인터페이스 방법 및멀티 인터페이스 카드
US20080147228A1 (en) * 2006-12-19 2008-06-19 Fenner Joel S Automated dynamic recipe generation and selection for semiconductor manufacturing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1013375A (ja) * 1996-06-21 1998-01-16 Nec Corp クロック供給方式
JP2003058240A (ja) * 2001-05-31 2003-02-28 Fisher Rosemount Syst Inc プロセス制御システムにおけるイベントシーケンスの検出
JP2006048284A (ja) * 2004-08-03 2006-02-16 Yaskawa Electric Corp プログラマブルコントローラ装置およびオプションモジュールとの同期方法
JP2007068292A (ja) * 2005-08-30 2007-03-15 Yaskawa Electric Corp Plc機能内蔵型ドライブ制御装置
JP2007049719A (ja) * 2006-09-01 2007-02-22 Renesas Technology Corp 半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101418158B1 (ko) * 2012-09-14 2014-07-09 주식회사 비스텔 반도체 생산을 위한 부대 장비 제어 시스템 및 그 방법

Also Published As

Publication number Publication date
JP5307465B2 (ja) 2013-10-02
KR101486900B1 (ko) 2015-01-28
US7831315B2 (en) 2010-11-09
KR20090019685A (ko) 2009-02-25
CN101373375B (zh) 2012-07-18
US20090055013A1 (en) 2009-02-26
CN101373375A (zh) 2009-02-25

Similar Documents

Publication Publication Date Title
JP5307465B2 (ja) 半導体処理装置の制御方法
Rostan et al. EtherCAT enabled advanced control architecture
US7877625B2 (en) Efficient architecture for interfacing redundant devices to a distributed control system
US10152048B2 (en) Control system and method for remote control of hardware components
EP2840449B1 (en) Controller, control system, and control method
CN105336652A (zh) 硅片传输控制方法及系统
US20070242690A1 (en) System and method for monitoring valve status and performance in a process control system
EP2798785B1 (en) Updating parameters in a network
EP3792727A1 (en) A valve assembly and system used to control flow rate of a fluid
US7643909B2 (en) Highly responsive master-slave valve positioning
WO2023231978A1 (zh) 可编程逻辑控制器的控制方法和可编程逻辑控制器
US9582234B2 (en) System and method for the automatic aggregation of industrial automation displays
JP2015503788A (ja) 分散型制御システムのためのリレーインタフェースモジュール
JP2006319207A (ja) 流量制御装置、薄膜堆積装置および流量制御方法
US11307552B2 (en) Method for modifying a configuration and industrial plant system
KR20070003174A (ko) Plc 통신 속도 자동 적응 방법
JP2021048615A (ja) 時間で保護されたフロールールの設定
WO2021180657A1 (en) Transporting a message from an industrial end device over an ethernet network
US20060249076A1 (en) Low overhead closed loop control system
JP2004047837A (ja) 基板処理装置のプログラム追加方法及び基板処理システム
KR102250138B1 (ko) 마이크로서비스 기반의 기기 제어 인터페이스 제공 시스템 및 그 방법
WO2023238707A1 (ja) 基板処理装置、制御システム、および制御方法
KR100635376B1 (ko) 메모리 공유 네트워크를 포함한 설비 내 피씨간 테이터통신 시스템
CN113225367A (zh) 主机和客户端之间基于包通信的自动化网络及其运行方法
JP2007072980A (ja) 計算機制御システム

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110622

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130627

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5307465

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250