JP2009042881A - 情報処理装置および集積回路 - Google Patents

情報処理装置および集積回路 Download PDF

Info

Publication number
JP2009042881A
JP2009042881A JP2007205286A JP2007205286A JP2009042881A JP 2009042881 A JP2009042881 A JP 2009042881A JP 2007205286 A JP2007205286 A JP 2007205286A JP 2007205286 A JP2007205286 A JP 2007205286A JP 2009042881 A JP2009042881 A JP 2009042881A
Authority
JP
Japan
Prior art keywords
password
peripheral device
stored
peripheral
combination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007205286A
Other languages
English (en)
Inventor
Masayoshi Aso
正芳 麻生
Hiroshi Takichi
宏 瀧地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007205286A priority Critical patent/JP2009042881A/ja
Publication of JP2009042881A publication Critical patent/JP2009042881A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Storage Device Security (AREA)

Abstract

【課題】特定の周辺装置に負荷が集中せず簡単な構成で、所定の周辺装置のみが記憶装置にアクセスできる情報処理装置を提供する。
【解決手段】所定のパスワードが記憶された複数台の周辺装置9a、9bが接続される情報処理装置1において、情報処理装置1に用いられる情報を記憶するハードディスク6と、周辺装置9a、9bに記憶されたパスワードの組み合わせが記憶されたパスワード記憶部7とを備え、周辺装置9a、9bから読み出されたパスワードの組み合わせがパスワード記憶部7に記憶されたパスワードの組み合わせと一致したとき(S06)、周辺装置9a、9bに対しハードディスク6へのアクセスが許可(S07)される。
【選択図】図2

Description

本発明は、情報処理装置に備えられた1つの記憶装置に、複数の周辺装置がアクセスできる、例えば車載用ナビゲーション装置などの情報処理装置に関する。
1つの記憶装置に複数の周辺装置がアクセスできる従来の情報処理装置としては、特定の周辺装置が記憶装置へのアクセス権を制御するものがあった。特定の周辺装置以外のその他の周辺装置が記憶装置にアクセスする際には、その他の周辺装置は特定の周辺装置にアクセス要求を出し、特定の周辺装置がアクセス権を調停する(例えば、特許文献1参照)。
また、従来の情報処理装置としては、1つの記憶装置にアクセス権を制御する調停部が接続され、調停部に複数の周辺装置が接続されたものもあった。周辺装置が記憶装置にアクセスする際には、周辺装置は調停部にアクセス要求を出し、調停部がアクセス権を調停する(例えば、特許文献1参照)。
特開2005−316781号公報
前者の情報処理装置は特定の周辺装置がアクセス権を調停するため、当該特定の周辺装置に負荷が集中するという問題があった。また、前者の情報処理装置には、その他の周辺装置から特定の周辺装置へアクセス要求を送信するための制御信号を接続する必要があり、構成が複雑になるという問題もあった。
そこで、後者の情報処理装置のごとく周辺装置からのアクセス権を調停する調停部を備えることで上記課題を解決することができる。しかし、後者の情報処理装置には以下のような問題があった。
記憶装置に音楽データなど不正にコピーされると問題のあるデータが記憶されている場合、あらゆる周辺装置が制限なく記憶装置に記憶されたデータを読み出すことが出来るのは問題である。
そこで、周辺装置に所定のパスワードを記憶させ、当該パスワードが記憶装置にアクセス可能なパスワードである場合にのみ、全ての周辺装置が記憶装置にアクセスできるようにすることができる。
この場合、特定のパスワードを記憶した周辺装置が接続されていないときは、周辺装置は記憶装置にアクセスできない。しかし、特定のパスワードを記憶した周辺装置が接続されているときは、いかなる周辺装置であっても制限なく記憶装置にアクセスすることができるという問題がある。
以上のように、前者の情報処理装置では特定の周辺装置に負荷が集中し、構成が複雑となり、後者の情報処理装置では周辺装置が制限なく記憶装置にアクセスできるという問題があった。
本発明は従来の問題を解決するためになされたもので、特定の周辺装置に負荷が集中せず簡単な構成で、所定の周辺装置のみが記憶装置にアクセスできるようにすることを目的とする。
本発明の情報処理装置は、所定のパスワードが記憶された周辺装置を複数備える装置であって、前記情報処理装置に用いられる情報を記憶する記憶装置と、前記周辺装置に記憶されたパスワードの組み合わせが記憶されたパスワード記憶部と、複数の前記周辺装置に記憶されたパスワードの組み合わせが前記パスワード記憶部に記憶されたパスワードの組み合わせと一致したとき、複数の前記周辺装置に対し前記記憶装置へのアクセスを許可するアクセス制御手段とを備えるものである。
本発明は、複数の周辺装置に記憶されたパスワードの組み合わせがパスワード記憶部に予め記憶されたパスワードの組み合わせと一致する場合に記憶装置へのアクセスが許可される。
そのため、特定の周辺装置に負荷が集中せず簡単な構成で、所定の周辺装置のみが記憶装置にアクセスできるようにすることができる。
本発明は、所定のパスワードが記憶された周辺装置を複数備える情報処理装置であって、情報処理装置に用いられる情報を記憶する記憶装置と、周辺装置に記憶されたパスワードの組み合わせが記憶されたパスワード記憶部とを備え、複数の前記周辺装置に記憶されたパスワードの組み合わせがパスワード記憶部に記憶されたパスワードの組み合わせと一致したとき、複数の周辺装置に対し記憶装置へのアクセスを許可する情報処理装置である。
周辺装置に記憶されたパスワードは、周辺装置ごとに異なるパスワードであることも、複数の前記周辺装置にて共通のパスワードであることも有効な実施の形態である。
また、パスワード記憶部に記憶されたパスワードの組み合わせが、標準規格、周辺装置の製造者および周辺装置の製品番号のうち少なくとも1つに基づいて定められることも実施の形態として考えられる。
また、記憶装置上のアクセス可能な領域は、アクセスが許可された複数の周辺装置のうち少なくとも1つにより規制されるようにすることも実施の形態として考えられる。
また、アクセスが許可された複数の周辺装置のうち少なくとも1つが、パスワード記憶部に記憶されたパスワードの組み合わせを変更できることも実施の形態として考えられる。これにより、少なくとも1つの周辺装置が、パスワードの組み合わせを異なる組み合わせに変更したり、パスワードの組み合わせを追加したりすることができる。
(実施例1)
次に、図1を用いて情報処理装置1の構成を説明する。
情報処理装置1は、CPU(Central Processing Unit)2と、ROM(Read Only Memory)3と、RAM(Random Access Memory)4と、調停回路5と、ハードディスク6と、パスワード記憶部7と、IOポート8a〜8dと、周辺装置9a、9bとを備えている。
IOポート8a〜8dには、後述する複数台の周辺装置9a、9bがそれぞれ接続される。なお、すべてのIOポート8a〜8dに周辺装置が接続される必要はない。
CPU2は、ROM3に記憶されたプログラムをRAM4に読み込み、実行することによって各部を制御する。
調停回路5は、複数台の周辺装置9a、9bから同時にハードディスク6へデータのアクセスの要求がなされたときに、これら要求を調停する回路である。ここで、アクセスとはデータの送信および受信の少なくとも1つを行う動作をいう。調停回路5はCPU2により制御される。
ハードディスク6には情報処理装置1に用いられる情報が記憶されており、周辺装置9a、9bはハードディスク6にアクセスすることで、ハードディスク6に記憶された情報を読み出したり、ハードディスク6にデータを書き込むことができる。
調停回路5により、複数台の周辺装置9a、9bで、1台のハードディスク6を共有することができる。
パスワード記憶部7は、後述する予め定められた所定のパスワードの組み合わせを記憶するものである。パスワード記憶部7に記憶されたパスワードはCPU2により読み出される。CPU2はパスワード記憶部7に対し、読み出しだけでなくデータを書き込むこともできる。
次に、IOポート8a〜8dに接続される周辺装置9a、9bについて説明する。
周辺装置9aは、CPU10aと、ROM11aと、IOポート12aとを備える。周辺装置9aは種々の機能を有するものが考えられ、情報処理装置1に対し所定の測定データを与えるセンサ素子や、ハードディスク6に記録された情報を更新するための記憶装置や、ハードディスク6に記録された情報に基づいて音を出力するための音声出力装置などが考えられる。
CPU10aは、ROM11aに記憶されたプログラムに従って、周辺装置9aの各部を制御する。また、ROM11aには予め所定のパスワードが記憶されており、CPU10aにより読み出され、IOポート12aから出力される。周辺装置9bについても周辺装置9aと同様の構成を備える。
次に、図2および図3を用いて、本実施の形態における情報処理装置1の動作を詳細に説明する。
最初に、CPU2はIOポート8aに周辺装置9aが接続されているかを判断する(S01)。IOポート8aに周辺装置9aが接続されていない場合は(ステップS01でNO)、CPU2は、次のIOポート8bについて再度ステップS01を実行する。
CPU2は、IOポート8aに周辺装置9aが接続されている場合(ステップS01でYES)、周辺装置9aに対し、BSY状態を解除する(S02)。BSY状態が解除されることで、周辺装置9aはCPU2にデータを送信することができるようになる。
ステップS02の次に、周辺装置9aはROM11aに記憶されたパスワードをCPU2に送信し、CPU2は受信したパスワードをRAM4に記憶する。CPU2は、受信したパスワードをRAM4に記憶した後、周辺装置9aに対しBSY状態を通知する(S03)。
ステップS03の次に、CPU2はすべてのIOポート8a〜8dについて、S01〜S03の処理を行ったか否かを判断する(S04)。CPU2はS04においてNOと判断した場合、処理をS01に戻し、すべてのIOポートについてS01〜S03の処理を行う。
CPU2はステップS04においてYESと判断した場合、すなわち、すべてのIOポートについてステップS01〜S03の処理が完了した後、パスワード記憶部7から予め記憶されたパスワードを読み出す(S05)。
パスワード記憶部7には周辺装置9a、9bに記憶されるパスワードの組み合わせが記憶されており、例えば、図3の「パスワードの組み合わせ」の列に示すようなパスワードが予め記憶されている。例えば、ケース1において、パスワード記憶部7には「PW1」と「PW2」というパスワードの組み合わせが記憶されている。
ステップS05の次に、CPU2はステップS03にて記憶した、接続されている周辺機器のパスワードの組み合わせと、ステップS05にてパスワード記憶部7から読み出したパスワードの組み合わせとが一致するか否かを判断する(S06)。
ステップS06の処理について、図3を用いて詳細に説明する。周辺装置A〜周辺装置Fは、周辺装置9a、9bの一例であり、それぞれの周辺装置を識別するために所定のパスワードが記憶されている。
例えば、周辺装置A〜周辺装置Fには、図3の「パスワード」の行に示すパスワードがそれぞれ記憶されている。周辺装置Aには「PW1」が、周辺装置Bには「PW2」が記憶されている。
ここで、図3の「ポート数」は情報処理装置1が備えるIOポートの数であり、図中「○」は周辺装置が接続されていることを示すものである。ケース1のようにポート数が4個に対し、接続された周辺装置がポート数より少ない2台(周辺装置Aおよび周辺装置F)であってもよい。
ケース1において、パスワード記憶部7には「PW1」と「PW2」というパスワードの組み合わせが記憶されており、接続された周辺装置Aには「PW1」が、接続された周辺装置Bには「PW2」が記憶されている。
周辺装置Aおよび周辺装置Bのパスワードは、ステップS03にてRAM4に記憶されている。CPU2はRAM4に記憶されたパスワードと、ステップS05でパスワード記憶部7から読み出したパスワードの組み合わせを比較する。ケース1の場合は「PW1」と「PW2」であり一致する。
なお、ケース2に示すように、パスワード記憶部7に記憶されたパスワードの組み合わせは、同じパスワード同士の組み合わせ(「PW1」と「PW1」)であってもよい。
また、ケース3では、RAM4に記憶されたパスワードと、パスワード記憶部7から読み出したパスワードの組み合わせが異なるためステップS06はNOと判断される。
また、ケース4のごとく、パスワード記憶部7から読み出したパスワードの組み合わせのうち一部のみが一致する場合は、CPU2はステップS06をNOと判断する。
CPU2はステップS06においてYESと判断した場合、接続されたすべての周辺機器に対しBSY解除のコマンドを通知する(S07)。これにより、接続された周辺装置9a、9bは、ハードディスク6へのアクセスが可能となる。
本実施例の発明は、複数の周辺装置から読み出されたパスワードの組み合わせと、パスワード記憶部に予め記憶されたパスワードの組み合わせとが一致する場合に、周辺装置にハードディスク6へのアクセスを許可する。そのため、特定の周辺装置に負荷が集中せず簡単な構成で、所定の周辺装置のみがハードディスク6にアクセスできる。
ステップS07の次に、CPU2は、接続されている周辺装置9a、9bの少なくとも1台が取り外されたか否かを判断する(S08)。CPU2はステップS08においてNOと判断した場合、再度ステップS08を繰り返す。
CPU2はステップS08においてYESと判断した場合、残りの接続されている周辺装置に対しBSY状態である旨のコマンドを送信する(S09)。これにより、接続されている周辺装置はハードディスク6にアクセスできなくなる。周辺装置が取り外された場合、もはやパスワード記憶部7に記憶されたパスワードの組み合わせと一致するパスワードを有する周辺装置が接続されているとは言えないからである。
CPU2はステップS09の次に、RAM4に記憶された周辺装置9a、9bから送信されたパスワードを消去し処理を終了させる(S10)。
なお、CPU2はステップS06においてNOと判断した場合、ステップS10を実行した後、処理を終了させる。
なお、CPU2は処理を終了したあと、再度処理をステップS01に戻すことができる。
本実施例に記載の発明は、例えば、図4に示すようなナビゲーション装置13に用いることができる。ナビゲーション装置13には、周辺装置としてGPS機器9c、VICS機器9d、速度センサ9e、表示装置9f、音声出力装置9g、メモリデバイス9hおよびカメラ9iが接続される。
GPS機器9cは、GPS(Global Positioning System)を用いて緯度および経度などの自車の現在位置を取得する。また、VICS機器9dはVICS(Vehicle Information and Communication System)を用いて交通情報を取得する。速度センサ9eは、車が走行しているときの速度を検知し、検知した速度をCPU2に通知する。
また、表示装置9fは液晶ディスプレイ等で構成された画面を備え、地図や自車の現在位置を示す画像などを表示する。音声出力装置9gはスピーカを備え、音を出力する。また、メモリデバイス9hはフラッシュメモリなどを内蔵した記憶素子である。
本実施例の発明は、複数の周辺装置から読み出されたパスワードがパスワード記憶部に予め記憶されたパスワードの組み合わせと一致する場合にハードディスク6へのアクセスが許可されるため、特定の周辺装置に負荷が集中せず簡単な構成で、所定の周辺装置のみがハードディスク6にアクセスできるようにすることができる。
なお、各周辺装置に記憶されるパスワードを、周辺装置ごとに異なる固有のパスワードにすることができる。これにより、互換性のある複数の周辺装置が接続された場合に、ハードディスク6へのアクセスが許可されるようにできる。
また、各周辺装置に記憶されるパスワードを、複数の周辺装置にて共通のパスワードにすることもできる。パスワードが所定の複数の周辺装置群で共通化されるため、パスワード1つ1つの容量を小さくすることができ、パスワード記憶部7の記憶容量を削減することができる。
なお、周辺装置9aは、CPU10aと、ROM11aと、IOポート12aとを備えると記載したが、情報処理装置1の要求に応じてパスワードを送信できればCPU10aを備えることは必須ではない。
また、CPU2は、ステップS03において、周辺装置9a、9bからパスワードを受信すると記載したが、ステップS02でBSY状態を解除した後、所定の時間を経過しても周辺装置9a、9bから情報処理装置1へパスワードが送信されない場合は、CPU2は処理を終了させることもできる。
また、CPU2は、ROM3、RAM4およびパスワード記憶部7を備えた1つの集積回路で実現することができる。
(実施例2)
図5を用いて本発明の実施例2について説明する。実施例2は、実施例1で記載したパスワード記憶部7に記憶されたパスワードの組み合わせをどのように決定するかについて説明するものである。実施例1と同一の構成は実施例1と同一の符号を付し、説明は実施例1のものを援用する。
実施例2では、パスワード記憶部7に記憶されるパスワードの組み合わせが、標準規格、周辺装置の製造者および周辺装置の製品番号のうち少なくとも1つに基づいて定められる。このとき、周辺装置に記憶されるパスワードも、標準規格、周辺装置の製造者および、周辺装置の製品番号のうち少なくとも1つに基づいて定められる。
図5は、周辺装置の製造者に基づいてパスワード記憶部7に記憶されたパスワードの組み合わせを決定した場合について説明する図である。
周辺装置Aおよび周辺装置Bには、パスワード「PW8」が記憶されている。パスワード「PW8」は製造者が「X社」である周辺装置に共通して記憶されている。同様に、周辺装置C〜周辺装置Eは「Y社」が製造したもので、パスワード「PW9」が記憶されており、周辺装置Fおよび周辺装置Gは「Z社」が製造したもので、パスワード「PW10」が記憶されている。
ケース1では、パスワード記憶部7に記憶されたパスワードの組み合わせは「PW8」と「PW9」である。また、情報処理装置1には、X社製の周辺装置Aと、Y社製の周辺装置Cとが接続されている。
周辺装置Aには「PW8」が、周辺装置Cには「PW9」が記憶されているので、パスワード記憶部7に記憶されたパスワードの組み合わせと一致する。従って、周辺装置Aおよび周辺装置Cはハードディスク6へのアクセスが許可される。
一方、ケース2のごとく、パスワード記憶部7に記憶されたパスワードの組み合わせと、接続された周辺装置に記憶されたパスワードが一致しない場合、接続された周辺装置はハードディスク6にアクセスできない。
また、パスワード記憶部7はIOポートの数と同一数のパスワード同士の組み合わせを記憶するようにしてもよい。例えば、ケース3のようにIOポート数が4個であり、パスワード記憶部7に記憶されるパスワードの各組み合わせを構成する要素数も4個である。この場合、すべてのポートに所定の周辺装置が接続された場合にのみハードディスク6へのアクセスが許可されるため、未接続のIOポートが1つでもあるとハードディスク6へのアクセスが許可されない。
なお、パスワード記憶部7に記憶されるパスワードの各組み合わせを構成する要素数はポート数以下となる。ポート数より多い数の周辺装置を接続することはできないからである。
なお、周辺装置の製造者および、周辺装置の製品番号の両者を用いてパスワードの組み合わせを決定することもできる。同じ周辺装置の製造者でも複数種類の周辺装置を製造している場合もあり、これらを区別する必要がある場合もあるからである。
これにより、標準規格、製造者、製品番号により互換性のある複数の周辺装置が接続された場合に、ハードディスク6へのアクセスが許可されるようにできる。
(実施例3)
図6を用いて本発明の実施例3について説明する。実施例3は実施例1と比べ周辺装置の動作が異なる。実施例1と同一の構成は実施例1と同一の符号を付し、説明は実施例1のものを援用する。
実施例3に記載の発明は、ハードディスク6におけるアクセス可能な記憶領域が、アクセスが許可された複数の周辺装置のうち少なくとも1つにより規制されるものである。
図6は、ハードディスク6が備える記憶領域の使用方法の一例である。表中の領域NOはハードディスク6の記憶領域を区別するための番号である。領域NO1〜4は音楽データが記憶され、領域NO5〜9は建物や道路の座標などのマップ情報が記憶されている。また、領域NO10〜13は周辺装置が自由にデータを記録または読み出しができるワークスペースである。
いま、周辺装置Aおよび周辺装置Bは、ハードディスク6へのアクセスが許可されているとする。実施例1においては、周辺装置Aおよび周辺装置Bのいずれもがハードディスク6のすべての記憶領域にアクセスできるが、例えば、周辺装置Aが音楽等の再生装置である場合、周辺装置Aが用いる音楽データ1〜4を周辺装置Bなどの他の周辺装置がアクセスできるようにすると問題がある。音楽データは著作権保護が必要な場合があり、所定の周辺装置以外の装置から読み出すことができると、不正に音楽データが漏洩してしまうからである。また、周辺装置Bなどの他の周辺装置が音楽データ上に他のデータを書き込み破壊してしまう可能性もある。
そこで、本実施例では、周辺装置Aが音楽データ1〜4の記憶された記憶領域を規制し、周辺装置Bからアクセスができないように設定できるようにする。図6においてケース1が規制前の状態であり、ケース2が規制後の状態である。図6中の「○」はアクセス可能の意味であり、「×」がアクセス不可能の意味である。周辺装置Bは、音楽データへのアクセスはできなくなるが、その他の記憶領域へのアクセスは可能である。
なお、周辺装置Aはハードディスク6への書き込みと読み出しとを分けてアクセスの規制をするようにすることもできる。
以上により、本実施例では、不正なデータの漏洩やデータの破壊を防止することができる。
(実施例4)
図7を用いて本発明の実施例4について説明する。実施例4は実施例1と比べが周辺装置の動作が異なる。実施例1と同一の構成は実施例1と同一の符号を付し、説明は実施例1のものを援用する。
実施例4に記載の発明は、アクセスが許可された複数の周辺装置のうち少なくとも1つから送信されたコマンドにより、パスワード記憶部7に記憶されたパスワードの組み合わせを変更できるものである。
図7のケース1では、周辺装置Aおよび周辺装置Cがアクセスを許可される。本実施例では、アクセスが許可された複数の周辺装置の1台である周辺装置Aがパスワード記憶部7に記憶されたパスワードの組み合わせを変更できる。周辺装置Aは、ケース2に示すように「PW8」と「PW10」というパスワードの組み合わせの追加ができる。
例えば、情報処理装置1が発売された後にZ社製の周辺装置Fが発売された場合、情報処理装置1の発売時点で周辺装置Fのパスワードが定まっていないため、パスワード記憶部7に周辺装置Fのパスワードを記憶させることはできない。そのため、実施例1では、
周辺装置Fと周辺機器Aとが接続されてもハードディスク6へのアクセスが許可されなかった。
しかし、実施例4では周辺装置Aがパスワードの組み合わせの追加ができるため、周辺装置Aと周辺装置Fとが接続された場合に、周辺装置Aおよび周辺装置Fはハードディスク6へアクセスすることができる。
なお、周辺装置Aは、パスワードの組み合わせの追加だけでなく、パスワードの組み合わせを異なる組み合わせに書き換えることもできる。
以上のように、本発明にかかる情報処理装置は、複数の周辺装置に記憶されたパスワードの組み合わせがパスワード記憶部に予め記憶されたパスワードの組み合わせと一致する場合に記憶装置へのアクセスが許可される。そのため、特定の周辺装置に負荷が集中せず簡単な構成で、所定の周辺装置のみが記憶装置にアクセスできる。本発明にかかる情報処理装置は、例えば、センサや表示装置などの周辺装置を備えるカーナビゲーション装置等の情報処理装置として有用である。
本発明の実施例1における情報処理装置および周辺装置のブロック図 本発明の実施例1における情報処理装置の動作説明のためのフロー図 本発明の実施例1における情報処理装置の動作説明図 本発明の実施例1における情報処理装置を用いたカーナビゲーション装置のブロック図 本発明の実施例2における情報処理装置の動作説明図 本発明の実施例3における情報処理装置の動作説明図 本発明の実施例4における情報処理装置の動作説明図
符号の説明
1 情報処理装置
2 CPU
3 ROM
4 RAM
5 調停回路
6 ハードディスク
7 パスワード記憶部
8a〜8d IOポート
9a、9b 周辺装置
10a、10b CPU
11a、11b ROM
12a、12b IOポート

Claims (7)

  1. 所定のパスワードが記憶された周辺装置を複数備える情報処理装置であって、
    前記情報処理装置に用いられる情報を記憶する記憶装置と、
    前記周辺装置に記憶されたパスワードの組み合わせが記憶されたパスワード記憶部と、
    複数の前記周辺装置に記憶されたパスワードの組み合わせが前記パスワード記憶部に記憶されたパスワードの組み合わせと一致したとき、複数の前記周辺装置に対し前記記憶装置へのアクセスを許可するアクセス制御手段とを備えることを特徴とする情報処理装置。
  2. 前記周辺装置に記憶された所定のパスワードは、前記周辺装置ごとに異なるパスワードであることを特徴とする請求項1に記載の情報処理装置。
  3. 前記周辺装置に記憶された所定のパスワードは、複数の前記周辺装置にて共通のパスワードであることを特徴とする請求項1に記載の情報処理装置。
  4. 前記パスワード記憶部に記憶されたパスワードの組み合わせが、標準規格、前記周辺装置の製造者および前記周辺装置の製品番号のうち少なくとも1つに基づいて定められることを特徴とする請求項1に記載の情報処理装置。
  5. 前記記憶装置上のアクセス可能な領域は、アクセスが許可された前記周辺装置のうち少なくとも1つにより規制されることを特徴とする請求項1に記載の情報処理装置。
  6. アクセスが許可された前記周辺装置のうち少なくとも1つが、前記パスワード記憶部に記憶されたパスワードの組み合わせを変更できることを特徴とする請求項1に記載の情報処理装置。
  7. 所定のパスワードが記憶された周辺装置を複数備え、かつ、記憶装置を有する情報処理装置に用いられる集積回路において、
    前記集積回路は、前記周辺装置に記憶されたパスワードの組み合わせが記憶されたパスワード記憶部と、複数の前記周辺装置に記憶されたパスワードの組み合わせが前記パスワード記憶部に記憶されたパスワードの組み合わせと一致したとき、複数の前記周辺装置に対し前記記憶装置へのアクセスを許可するアクセス制御手段とを備えることを特徴とする集積回路。
JP2007205286A 2007-08-07 2007-08-07 情報処理装置および集積回路 Pending JP2009042881A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007205286A JP2009042881A (ja) 2007-08-07 2007-08-07 情報処理装置および集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007205286A JP2009042881A (ja) 2007-08-07 2007-08-07 情報処理装置および集積回路

Publications (1)

Publication Number Publication Date
JP2009042881A true JP2009042881A (ja) 2009-02-26

Family

ID=40443585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007205286A Pending JP2009042881A (ja) 2007-08-07 2007-08-07 情報処理装置および集積回路

Country Status (1)

Country Link
JP (1) JP2009042881A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013097557A (ja) * 2011-10-31 2013-05-20 Japan Post Co Ltd 演算処理装置及び演算処理方法
JP2020004435A (ja) * 2019-09-04 2020-01-09 キヤノン株式会社 情報処理装置、制御方法、及びプログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013097557A (ja) * 2011-10-31 2013-05-20 Japan Post Co Ltd 演算処理装置及び演算処理方法
JP2020004435A (ja) * 2019-09-04 2020-01-09 キヤノン株式会社 情報処理装置、制御方法、及びプログラム
JP7051769B2 (ja) 2019-09-04 2022-04-11 キヤノン株式会社 情報処理装置、制御方法、及びプログラム

Similar Documents

Publication Publication Date Title
KR101619363B1 (ko) 행 해머 리프레시 명령
CN103198450B (zh) 图像形成装置
US20170068811A1 (en) Method and device for secure access control based on on-chip bus protocol
JP2008123031A (ja) 共有メモリ管理装置及び該装置を備えたマルチプロセッサシステム
US20080263250A1 (en) Driver transparent message signaled interrupts
JP2005537543A (ja) メモリハブアーキテクチャを有するメモリモジュールへのメモリアクセスを制御する方法およびシステム
JP2005250833A (ja) バスシステム及びアクセス制御方法
JP4587756B2 (ja) 半導体集積回路装置
KR20100085564A (ko) 데이터 처리 시스템과 데이터 처리 방법
JP4782060B2 (ja) データ更新システム及びコンピュータプログラム
CN100377025C (zh) 信息处理装置及其控制方法、以及控制程序及存储介质
JP4591163B2 (ja) バスアクセス制御装置
JP2008225906A (ja) 情報処理システム及びその情報処理システムを構成するコア識別コントローラ
JP2014107004A (ja) 不揮発性メモリ及び不揮発性メモリの動作方法
JP2009042881A (ja) 情報処理装置および集積回路
JP6656409B2 (ja) 情報処理装置および情報処理方法
JP4407413B2 (ja) 情報処理装置およびプログラム
JP2010009454A (ja) 情報処理装置
JP2021022061A (ja) ストレージ装置、メモリアクセス制御システムおよびメモリアクセス制御方法
JP4086198B2 (ja) データ保存装置
JP2008234188A (ja) 情報処理装置
JP5395838B2 (ja) マルチコアシステム
CN103885906A (zh) 存储器控制器以及包括存储器控制器的存储系统
JP6318073B2 (ja) 電子機器
WO2020202287A1 (ja) 貸与物制御システム、貸与物制御方法、および貸与物制御プログラム