JP5395838B2 - マルチコアシステム - Google Patents
マルチコアシステム Download PDFInfo
- Publication number
- JP5395838B2 JP5395838B2 JP2011068367A JP2011068367A JP5395838B2 JP 5395838 B2 JP5395838 B2 JP 5395838B2 JP 2011068367 A JP2011068367 A JP 2011068367A JP 2011068367 A JP2011068367 A JP 2011068367A JP 5395838 B2 JP5395838 B2 JP 5395838B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- information
- access
- address protection
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
Description
図1は、第1の実施形態に係る情報処理装置100の概略ブロック図である。情報処理装置100は、演算部1と、アドレス保護部2とを備えている。また、不図示のキャッシュあるいはメモリが設けられ、演算部1は所定のアドレスを指定して、これらにアクセス(書き込みまたは読み出し)するものとする。
レジスタアクセスインターフェース21は、演算部1からのレジスタアクセスを受け、アドレス保護情報をアドレステーブル22に書き込む。アクセス判定部23は、演算部1からアクセス情報を受信すると、アドレステーブル22に設定されたアドレス保護情報に基づき、アクセス可能か否かを判定するとともに、アクセス不可と判定された場合、割り込み信号を演算部1に送信する。
第1フィールド31にはアクセスが禁止されるアドレス空間の開始アドレスSAが設定される。第2フィールド32にはアクセスが禁止されるアドレス空間の終了アドレスEAが設定される。第3フィールド33の3ビット目には書き込みを許可するか否かを示す情報WE(Write Enable、第1の情報)が、2ビット目には読み出しを許可するか否かを示す情報RE(Read Enable、第2の情報)が設定される。いずれも、ハイに設定されるとアクセス許可であり、ロウに設定されるとアクセス禁止であることを示す。また、第3フィールド33の1ビット目には第1〜第3フィールド31〜33に設定されたアドレス保護情報が有効か否かを示す情報VLDが設定され、ハイであれば有効、ロウであれば無効であることを示す。なお、RESERVEDと表記された他のビットは本実施形態では用いられない。
アドレステーブル22は複数セットの第1〜第3フィールド31〜33を記憶できるようにしてもよく、これにより複数のアドレス空間についてのアドレス保護情報を設定できる。
演算部1からアクセス情報を受信すると、アクセス判定部23はアドレステーブル22内の第3フィールド33に含まれる情報VLDを確認する(S1)。VLD=0である場合(S1のNO)、アドレス保護情報が無効であるため、アクセス判定部23はアクセス可と判定する(S30)。一方、VLD=1である場合(S1のYES)、アクセス判定部23はアドレステーブル22を参照し、指定されたアドレスが開始アドレスSA〜終了アドレスEAに含まれるか否かを確認する(S5)。
演算部1は、音声再生と映像再生等、複数のタスクを実行できる。この場合、1つのタスク実行中にはアクセスを許可するが、他のタスク実行中にはアクセスを禁止したいことがある。そこで、第2の実施形態は、特定のタスクに対してアドレス空間を保護するものである。
第3の実施形態は、複数の情報処理装置を備えるマルチコアシステムにおいて、アドレス保護情報を共有するものである。
図8は、マルチコアシステムの概略ブロック図である。マルチコアシステムは、それぞれが演算部1とアドレス保護部2aとを有する複数の情報処理装置100aと、これらの間でデータ通信を行うバス200とを備えている。
第3の実施形態では、全ての情報処理装置100aでアドレス保護情報を共有するものであった。これに対し、複数の情報処理装置100aが同じ論理アドレス空間で動作していても物理アドレスが異なることもあるため、第4の実施形態では、一部の情報処理装置100aでアドレス空間を共有するものである。
第3および第4の実施形態では、バスインターフェース24を設け、バス200を介してアドレス保護情報を送受信するものであった。これに対し、第5の実施形態は、アドレス保護情報をパケット化して送受信するものである。
2,2a アドレス保護部
21 レジスタアクセスインターフェース
22 アドレステーブル
23 アクセス判定部
24 バスインターフェース
24a パケット送信部
24b パケット受信部
100,100a 情報処理装置
Claims (1)
- それぞれが、演算部およびアドレス保護部を有する複数の情報処理装置を備え、
前記アドレス保護部は、
前記演算部からアドレス保護情報を受信するレジスタアクセスインターフェースと、
前記受信したアドレス保護情報と、アドレス保護情報を共有する情報処理装置に共通する識別情報と、を記憶するアドレステーブルと、
前記アドレス保護情報に基づいて、前記演算部が指定したアドレスにアクセス可能か否かを判定し、アクセス不可である場合、割り込み信号を前記演算部に出力するアクセス判定部と、を有し、
前記複数の情報処理装置のうちの第1の情報処理装置から第1の識別情報と前記アドレス保護情報とを受信した、前記複数の情報処理装置のうちの第2の情報処理装置のレジスタアクセスインターフェースは、前記第2の情報処理装置のアドレステーブルに記憶される第2の識別情報と、前記第1の識別情報とが一致する場合、前記受信したアドレス保護情報を前記第2の前記情報処理装置のアドレステーブルに記憶することを特徴とするマルチコアシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011068367A JP5395838B2 (ja) | 2011-03-25 | 2011-03-25 | マルチコアシステム |
US13/205,048 US8959303B2 (en) | 2011-03-25 | 2011-08-08 | Information processor and multi-core system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011068367A JP5395838B2 (ja) | 2011-03-25 | 2011-03-25 | マルチコアシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012203698A JP2012203698A (ja) | 2012-10-22 |
JP5395838B2 true JP5395838B2 (ja) | 2014-01-22 |
Family
ID=46878326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011068367A Expired - Fee Related JP5395838B2 (ja) | 2011-03-25 | 2011-03-25 | マルチコアシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8959303B2 (ja) |
JP (1) | JP5395838B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014081819A (ja) * | 2012-10-17 | 2014-05-08 | Renesas Electronics Corp | 情報処理装置 |
US9405691B2 (en) | 2013-06-19 | 2016-08-02 | Empire Technology Development Llc | Locating cached data in a multi-core processor |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3828327A (en) * | 1973-04-30 | 1974-08-06 | Ibm | Simplified storage protection and address translation under system mode control in a data processing system |
JPS6244854A (ja) * | 1985-08-23 | 1987-02-26 | Canon Inc | メモリ保護回路 |
JPS62160554A (ja) * | 1986-01-10 | 1987-07-16 | Hitachi Ltd | メモリの不正アクセス防止装置 |
JPH06324910A (ja) * | 1993-05-13 | 1994-11-25 | Hitachi Ltd | コンピュータシステムのアクセス検出装置 |
KR0169248B1 (ko) * | 1996-07-24 | 1999-02-01 | 양승택 | 패킷 상호 연결망에서의 메시지 송신 장치 및 메시지 송신 제어방법 |
US6374286B1 (en) * | 1998-04-06 | 2002-04-16 | Rockwell Collins, Inc. | Real time processor capable of concurrently running multiple independent JAVA machines |
DE10335643B4 (de) * | 2003-08-04 | 2007-10-31 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Steuern des Zugriffs von mehreren Datenverarbeitungseinrichtungen auf einen Speicher |
US7210014B2 (en) * | 2004-05-27 | 2007-04-24 | Microsoft Corporation | Alternative methods in memory protection |
JP2008046969A (ja) * | 2006-08-18 | 2008-02-28 | Fujitsu Ltd | 共有メモリのアクセス監視方法及び装置 |
JP2008123031A (ja) * | 2006-11-08 | 2008-05-29 | Toyota Motor Corp | 共有メモリ管理装置及び該装置を備えたマルチプロセッサシステム |
US7730278B2 (en) * | 2007-07-12 | 2010-06-01 | Oracle America, Inc. | Chunk-specific executable code for chunked java object heaps |
JP2009251967A (ja) * | 2008-04-07 | 2009-10-29 | Toyota Motor Corp | マルチコアシステム |
JP2009271597A (ja) * | 2008-04-30 | 2009-11-19 | Toshiba Corp | プロセッサ |
-
2011
- 2011-03-25 JP JP2011068367A patent/JP5395838B2/ja not_active Expired - Fee Related
- 2011-08-08 US US13/205,048 patent/US8959303B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20120246441A1 (en) | 2012-09-27 |
US8959303B2 (en) | 2015-02-17 |
JP2012203698A (ja) | 2012-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9690704B2 (en) | Paging in secure enclaves | |
US20150186295A1 (en) | Bridging Circuitry Between A Memory Controller And Request Agents In A System Having Multiple System Memory Protection Schemes | |
US10938559B2 (en) | Security key identifier remapping | |
CN106716435B (zh) | 设备与安全处理环境之间的接口 | |
US20070220217A1 (en) | Communication Between Virtual Machines | |
US20230409492A1 (en) | Method, apparatus, and system for storing memory encryption realm key ids | |
JP7160792B2 (ja) | キャッシュエントリ転送のためにキャッシュ位置情報を記憶するシステム及び方法 | |
JP5395838B2 (ja) | マルチコアシステム | |
JP2005209206A (ja) | マルチプロセッサシステムにおけるデータ転送方法、マルチプロセッサシステム、及び、この方法を実施するプロセッサ | |
US20050216611A1 (en) | Method and apparatus to achieve data pointer obfuscation for content protection of streaming media DMA engines | |
JP2012022586A (ja) | 情報処理装置、情報処理方法、及びプログラム | |
JP7056870B2 (ja) | 情報処理装置、情報処理方法及びプログラム | |
JP5254710B2 (ja) | データ転送装置、データ転送方法およびプロセッサ | |
US20190089709A1 (en) | Protecting supervisor mode information | |
JP5644380B2 (ja) | 情報処理装置 | |
JP6106986B2 (ja) | 演算処理装置、情報処理装置及び割込制御方法 | |
KR100532417B1 (ko) | 디지털 신호 처리장치의 저전력 소비형 캐시 메모리 장치및 이에 대한 제어방법 | |
CN111291383B (zh) | SoC上任意实体间的物理地址空间访问隔离方法、SoC及计算机设备 | |
US8010802B2 (en) | Cryptographic device having session memory bus | |
CN111950017B (zh) | 内存数据保护方法、装置、设备以及存储介质 | |
WO2020041583A1 (en) | Method, apparatus, and system for storing memory encryption realm key ids | |
US20230100160A1 (en) | Computing devices for encryption and decryption of data | |
JP2010134572A (ja) | セキュリティを実現する装置、および方法 | |
JP5380392B2 (ja) | 半導体装置、バスインターフェース装置、およびコンピュータシステム | |
JP2016520940A (ja) | ユニバーサルシリアルバスシステムのためのキャッシュ管理のためのシステムおよび方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130815 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131018 |
|
LAPS | Cancellation because of no payment of annual fees |