JP2009033133A - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP2009033133A
JP2009033133A JP2008165134A JP2008165134A JP2009033133A JP 2009033133 A JP2009033133 A JP 2009033133A JP 2008165134 A JP2008165134 A JP 2008165134A JP 2008165134 A JP2008165134 A JP 2008165134A JP 2009033133 A JP2009033133 A JP 2009033133A
Authority
JP
Japan
Prior art keywords
side electrode
conductive
light emitting
conductive side
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008165134A
Other languages
English (en)
Other versions
JP5211887B2 (ja
Inventor
Hiroaki Matsumura
拓明 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2008165134A priority Critical patent/JP5211887B2/ja
Priority to US12/166,940 priority patent/US8410510B2/en
Priority to KR1020080063805A priority patent/KR101507610B1/ko
Priority to TW97125072A priority patent/TWI423469B/zh
Publication of JP2009033133A publication Critical patent/JP2009033133A/ja
Priority to US13/777,700 priority patent/US8916401B2/en
Application granted granted Critical
Publication of JP5211887B2 publication Critical patent/JP5211887B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Led Devices (AREA)

Abstract

【課題】電極からの電流リークや素子の破壊を引き起こすことがなく、光取り出し効率にも優れた半導体素子およびその製造方法の提供。
【解決手段】第1導電型半導体層と、第2導電型半導体層と、第1導電型半導体層と第2導電型半導体層の間に介設された発光層とを有する半導体発光部と、前記第1導電型半導体層に接続される第1導電側電極と、前記第2導電型半導体層に接続される第2導電側電極とを備える半導体発光素子であって、前記第2導電側電極と、前記半導体発光部を被覆する絶縁膜とが、離間領域を介して離間して配設されていることを特徴とする。
【選択図】図1

Description

本発明は、半導体発光素子およびその製造方法に関するものである。
半導体発光素子においては、複数の半導体層で構成される多層構造の半導体発光部の上に、半導体層に電流を供給するための電極と、その電極を周囲から電気的に絶縁するための絶縁膜とを、それぞれ設ける場合がある。この場合、電極は、半導体発光部からの光を反射して、光取り出し効率を高めるために、Ag、Al等で形成される。そして、この半導体発光素子は、接合用基板に貼り合わせたり、支持基板に実装したりする場合がある。
そして、この貼合せや実装の際に、接合用基板や支持基板と接合するために加熱処理が施される。また、半導体層の上に電極と絶縁膜とを有する場合、電極の一部を覆うように絶縁膜が延在するように形成したり、あるいは絶縁膜の一部まで電極が延在するように形成したりすることが行われる。特に、AgやAlは、マイグレーションを起こしやすい材料であるので、絶縁膜が電極の一部を覆うように形成されることが多い。例えば、特許文献1には、電極の上を覆うように、絶縁性薄膜を積層した構造が開示されている。また、特許文献2には、p側電極を構成するAg含有の第1金属層を被覆する保護膜を有する構造が開示されている。さらに、特許文献3には、絶縁膜の外周に電極が密着して形成された構造が開示されている。
特開2000−36619号公報 特開2003−168823号公報 特開平5−110140号公報
貼合せや実装に際して、高温で加熱処理することで充分な密着性が得られるが、高温であるほどSiO等からなる絶縁膜に熱膨張に起因すると思われるひび割れや欠けが発生することがある。またこれらの構造では、電極は、半導体発光素子の動作発光時の放熱経路となり、必然的に高温状態になり得る部位である。そして、ひび割れや欠けが発生すると、この部分を通って電極を構成するAgやAlのマイグレーションが発生し、素子のリークや破壊を引き起こすことがある。また、ウエハから素子を分離してチップ化する場合に、絶縁膜がひび割れすることもある。
そこで、本発明は、電極からの電流リークや素子の破壊を引き起こすことがなく、光取り出し効率にも優れた半導体発光素子およびその製造方法を提供することにある。
前記課題を解決するため、請求項1に係る発明は、第1導電型半導体層と、第2導電型半導体層と、第1導電型半導体層と第2導電型半導体層の間に介設された発光層とを有する半導体発光部と、前記第1導電型半導体層に接続される第1導電側電極と、前記第2導電型半導体層に接続される第2導電側電極とを備える半導体発光素子であって、前記第2導電側電極と、前記半導体発光部を被覆する絶縁膜とが、離間領域を介して離間して配設されていることを特徴とする。
この半導体発光素子では、第2導電側電極が、半導体発光部を被覆する絶縁膜と、離間領域を介して離間して配設されていることによって、素子のリークや破壊を引き起こすことがなく、また、電極によって、半導体発光部からの光を良好に反射するため高い光取り出し効率を得ることができる。
請求項2に係る発明は、前記の半導体発光素子において、前記第2導電側電極および前記絶縁膜の外側に金属材料または合金材料からなる連続層が設けられ、前記離間領域には、空隙または前記金属材料または合金材料からなる層が設けられていることを特徴とする。
この半導体発光素子では、空隙または前記金属材料または合金材料からなる層で構成される離間領域によって、第2導電側電極が、絶縁膜と離間され、素子のリークや破壊を引き起こすことがない。
請求項3に係る発明は、前記の半導体発光素子において、前記第2導電側電極および前記絶縁膜の外側に基板が設けられていることを特徴とする。
この半導体発光素子では、第2導電側電極および絶縁膜の外側に基板が設けられている構成において、基板側での素子のリークや破壊を引き起こすことがない。
請求項4に係る発明は、前記の半導体発光素子において、前記半導体発光部を挟んで、前記第1導電側電極が前記第1導電型半導体層の外面側に設けられ、前記第2導電側電極が前記第2導電側半導体層の外側に設けられ、前記半導体発光部を平面視して前記第1導電側電極と前記第2導電側電極とが交互に配置されていることを特徴とする。
この半導体発光素子では、第1導電側電極と、第2導電側電極とが、半導体発光部を挟んで、半導体発光部を平面視して前記第1導電側電極と前記第2導電側電極とが交互に配置されていることによって、第1導電側電極と、第2導電側電極との間を流れる電流が、半導体素子構造を最短で流れることがなく、半導体発光部の発光層における発光が比較的均一になり、光取り出し効率の向上に有効である。
請求項5に係る発明は、前記半導体発光部を平面視して、前記第2導電側電極の面積が、前記第1導電側電極の面積よりも大きいことを特徴とする。
この半導体発光素子では、半導体発光部を平面視して、前記第2導電側電極の面積を、前記第1導電側電極の面積よりも大きくすることによって、電流注入領域の面積を大きくでき、発光効率が向上するとともに、発光による熱の放熱性も向上する。特に、実装側に前記第2導電側電極を配設する場合に有効である。
請求項6に係る発明は、前記の半導体発光素子において、前記第2導電側電極が、光反射性金属材料で形成されていることを特徴とする。
この半導体発光素子では、第2導電側電極を光反射性金属材料で形成することによって、光取り出し効率を向上させることができる。
請求項7に係る発明は、前記の半導体発光素子において、前記光反射性金属材料が、Ag、AlおよびRhから選ばれる少なくとも1種であることを特徴とする。
この半導体発光素子では、第2導電側電極を形成する光反射性金属材料としてAg、AlおよびRhから選ばれる少なくとも1種が好ましい。Ag、AlおよびRhから選ばれる少なくとも1種で形成された第2導電側電極が、離間領域を介して、絶縁膜と離間して配設されていることによって、これらのAg、AlおよびRhから選ばれる少なくとも1種のマイグレーションによる素子のリークや破壊を防止することができる。
請求項8に係る発明は、前記半導体発光素子の製造方法において、第1導電型半導体層と、第2導電型半導体層と、第1導電型半導体層と第2導電型半導体層の間に介設された発光層とを有する半導体発光部を形成する工程1と、前記第1導電型半導体層に接続される第1導電側電極を形成する工程2と、前記第2導電型半導体層に接続される第2導電側電極を形成する工程3と、前記第2導電側電極と、前記半導体発光部を被覆する絶縁膜とを、離間領域を介して離間して形成する工程4と、を含むことを特徴とする。
この半導体発光素子の製造方法では、第1導電型半導体層と、第2導電型半導体層と、第1導電型半導体層と第2導電型半導体層の間に介設された発光層とを有する半導体発光部を形成する工程1と、前記第1導電型半導体層に接続される第1導電側電極を形成する工程2と、前記第2導電型半導体層に接続される第2導電側電極を形成する工程3と、前記第2導電側電極と、前記半導体発光部を被覆する絶縁膜とを、離間領域を介して離間して形成する工程4と、によって、素子のリークや破壊を引き起こすことがなく、また、電極によって、半導体発光部からの光を良好に反射するため高い光取り出し効率を示す半導体発光素子を得ることができる。
本発明の半導体発光素子は、第2導電側電極が、絶縁膜と、離間領域を介して離間して配設されているため、半導体発光素子の動作発光時に高温状態となる電極から、接合や実装時の高温での加熱処理による熱膨張に起因して形成され易い絶縁膜のひび割れや欠けを通ってマイグレーションが発生するのを防止し、素子のリークや破壊を防止する。そして、マイグレーションの発生を防止することができるため、マイグレーションを起こし易いAgやAl等を電極材料とすることができ、これらのAgやAl等からなる電極によって、半導体発光部からの光を良好に反射することができるため高い光取り出し効率を得ることが可能となる。
また、本発明の製造方法によれば、素子のリークや破壊を引き起こすことがなく、また、電極によって、半導体発光部からの光を良好に反射するため高い光取り出し効率を示す半導体発光素子を得ることができる。
以下、本発明の半導体発光素子およびその製造方法について詳細に説明する。
図1は、本発明の実施形態に係る半導体発光素子1の構造を示す模式断面図である。
図1に示す半導体発光素子1は、第1導電型半導体層2と、第2導電型半導体層3と、第1導電型半導体層2と第2導電型半導体層3の間に介設された発光層4とを有する半導体発光部5を備え、第1導電型半導体層2に接続される第1導電側電極6と、第2導電型半導体層3に接続される第2導電側電極7とを備える構造を有するものである。また、第2導電型半導体層3には、第2導電側電極7と離間して絶縁膜11bが設けられ、さらに、第2導電側電極7と絶縁膜11bの下面には、これらに接するとともに、連続して金属材料または合金材料からなる連続層(以下、「メタライズ層」という)8を備え、さらにまた、下面に基板9および裏面メタライズ層10を備えている。また、11cは、絶縁膜であり、半導体発光部5の側面で絶縁膜11bと連絡している。
半導体発光部5を構成する第1導電型半導体層2と、第2導電型半導体層3とは、半導体材料からなる層にドーパントをドープして、n型またはp型の半導体層を形成する。この第1導電型半導体層2および第2導電型半導体層3を構成する半導体材料の具体例としては、GaN、AlN、もしくはInN、又はこれらの混晶であるIII−V族窒化物半導体(InαAlβGa1−α−βN、0≦α、0≦β、α+β≦1)、III族元素として一部若しくは全部にBなどを用いたり、V族元素としてNの一部をP、As、Sbなどで置換した混晶、AlGaAs、InGaAs等のGaAs系材料、AlGaInP等のInP系材料、これらの混晶であるInGaAsP等の他のIII−V族化合物半導体などが挙げられる。また、半導体材料にドープされるドーパントとしては、n型ドーパントとして、Si、Ge、Sn、S、O、Ti、Zr等のIV族、若しくはVI族元素、p型ドーパントとして、Be、Zn、Mn、Cr、Mg、Caなどが挙げられる。第1導電型半導体層2とおよび第2導電型半導体層3を窒化物半導体材料で構成する場合には、第1導電側電極6または第2導電側電極7との接触抵抗を低くすることができる点で、Siを含むGaN、Mgを含んだGaNが最も好ましい。また、この第1導電型半導体層2および第2導電型半導体層3の膜厚は、発光層4を合わせた半導体発光部5の総膜厚として、1000nm〜5000nm程度である。
また、これらの第1導電型半導体層2および第2導電型半導体層3は、それぞれ多層構造に形成されていてもよい。例えば、第1導電型半導体層2は、第1導電側電極6の側から、コンタクト層、クラッド層の順に積層された多層構造を有していてもよい。また、第2導電型半導体層3は、第2導電側電極7の側からコンタクト層、クラッド層の順に積層された多層構造を有していてもよい。また、第1導電型半導体層2および第2導電型半導体層3が多層構造を有する場合、多層構造は、アンドープの半導体材料で形成された層と、ドープされた半導体材料で形成された層とを交互に積層して構成されていてもよい。
また、発光層4は、n型またはp型の半導体層である、第1導電型半導体層2と、第2導電型半導体層3とから注入される電子および正孔の再結合によって生成するエネルギを光として放出するものである。
この発光層4は、井戸層と障壁層とを含む量子井戸構造を有するものが好ましい。また、この発光層4を構成する半導体材料は、ノンドープ、n型不純物ドープ、p型不純物ドープのいずれのものでもよい。なかでも、ノンドープまたはn型不純物ドープの半導体材料で形成されることが好ましい。さらに、例えば、井戸層をアンドープとし、障壁層をn型不純物ドープとしてもよい。さらにまた、井戸層の組成を変えるか、井戸層にドープするドーパントの種類およびドープ量を選択することによって、半導体発光素子の目的、用途等に応じて発光層4で生成する光の波長を調整することができる。例えば、窒化物半導体からなる発光層4では、60nm〜650nm付近、好ましくは380nm〜560nmの波長の光を発光することができるが、井戸層にAlを含有することによって、従来のInGaNの井戸層では困難な波長域、具体的には、GaNのバンドギャップエネルギーである波長365nm付近、もしくはそれより短い波長の光を得ることができる。
また、メタライズ層8は、基板9と第2導電側電極7および絶縁膜11bとを接合するとともに、基板9を介して、第2導電側電極7と裏面メタライズ層10とを電気的に接続するためのものである。このメタライズ層8は、金属材料または合金材料からなる連続層として形成される。本発明において、連続層とは、少なくとも第2導電側電極7および絶縁膜11bと接合するように連続して設けられた層であり、さらには、例えば、図1に示すように、半導体発光部5とほぼ同じ大きさで、第2導電側電極7および絶縁膜11bとに接合された層である。
メタライズ層8および裏面メタライズ層10は、基板等との貼り合わせや実装に際して、第2導電側電極7と、さらに絶縁膜11bと、基板等に接合するための接合層を構成する。このメタライズ層は、少なくともSn、Pbなどの低融点材料を含み、Ti、Pt、Au、Sn、Au、Ag、Cu、Bi、Pb、Zn等の金属材料およびこれらの合金で形成される。例えば、メタライズ層8は、Ti(100nm)/Pt(100nm)/Au(300nm)/Sn(3000nm)/Au(100nm)の順に合計膜厚3600nmで成膜して構成することができる。また、裏面メタライズ層10は、膜厚600nm程度に形成される。
基板9は、通常、シリコン(Si)で構成される。なお、Siのほか、例えば、Ge、SiC、GaN、GaAs、GaP、InP、ZnSe、ZnS、ZnO等の半導体からなる半導体基板、金属単体基板、または、相互に非固溶あるいは半固溶限界の小さい2種以上の金属の複合体からなる金属基板を用いることができる。金属単体基板としては、例えば、Cu基板が、また、金属基板の材料としては、例えば、Ag、Cu、Au、Pt等の高導電性金属から選ばれる少なくとも1種以上の金属と、W、Mo、Cr、Ni等の高硬度の金属から選ばれる少なくとも1種以上の金属と、からなるものを用いることができる。半導体材料からなる基板を用いる場合には、素子機能、例えば、ツェナーダイオードを付加した基板とすることもできる。さらに、金属基板として、Cu−WあるいはCu−Moの複合体を用いることもできる。
この半導体発光素子1において、第1導電側電極6は、第1導電型半導体層2の外側に設けられ、第2導電側電極7は、第2導電側半導体層3の外側に設けられ、第1導電側電極6は、絶縁膜11aと空隙からなる離間領域12aを介して離間して配設されている。また、第2導電側電極7と絶縁膜11bとの間に、メタライズ層8を形成する金属材料または合金材料が充填されて構成された離間領域12bを介して、第2導電側電極7と絶縁膜11bとが離間して配設されている。また、第2導電側電極7と絶縁膜11bとの間の離間領域12bは、第2導電側電極7および絶縁膜11bの外側にメタライズ層(金属材料または合金材料からなる連続層)8が設けられ、離間領域12bが第2導電型半導体層3、第2導電側電極7、絶縁膜11b、およびメタライズ層8によって密閉されていれば、メタライズ層8を形成する金属材料または合金材料が充填されていない空隙で構成されていてもよい。さらに、第1導電側電極6と絶縁膜11aとの間、および第2導電側電極7と絶縁膜11bの間の間隔は、広すぎると、この離間領域を設けた箇所における光の取り出し効率が悪くなるため、10μm以下程度離間され、離間による効果を安定的に得ることができる点で、1μm〜10μm程度離間される。また、離間領域は、第1導電型半導体層2がn型半導体で構成され、第2導電型半導体層3がp型半導体で構成されている場合、すなわち、p側の電極(第2導電側電極7)を構成するAg等の電極材料が絶縁膜11b、および絶縁膜11bと絶縁膜11aとの間を連絡する絶縁膜11cを介してn側電極(第1導電側電極6)に移行することを防止する観点からは、p側の電極(第2導電側電極7)に囲まれて配置される絶縁膜11bとp側の電極(第2導電側電極7)との間(図1紙面中、中央の絶縁膜と第2導電側電極との間)には、必ずしも離間領域を設ける必要はない。
第2導電側電極7は、Ag、Al、Ti、Pt、Rh等で形成され、特に、本発明においては、Ag、AlおよびRhから選ばれる少なくとも1種の光を反射する金属材料(光反射性金属材料)で構成することが、光取り出し効率の向上に有効である。第2導電側電極7は、例えば、第2導電型半導体層3の側から、Ag層(100nm)/Ni層(100nm)/Ti層(100nm)/Pt層(100nm)の順に、合計膜厚が400nmの4層構造で形成される。このとき、第2導電型半導体層3にAg層を設けることで、発光層4で発光した光を効率よく反射することができる。
そして、第1導電側電極6および第2導電側電極7を、Ag、Al等で形成する場合に、前記離間領域12a,12bを介して、第2導電側電極7と絶縁膜11bの間、および第1導電側電極6と絶縁膜11aの間を離間することによって、これらの金属のマイグレーションによる素子のリークや破壊を防止することができるため、有効である。特に、第2導電側電極7を高反射率のAgで形成する場合に、マイグレーションによる素子のリークや破壊を防止することができるため、有効である。
また、第1導電側電極6と、第2導電側電極7とは、半導体発光部5を間に挟んで、半導体発光部5を平面視して第1導電側電極6と前記第2導電側電極7とが相互に重なり合わないように配置されている。すなわち、半導体発光部5を平面視して第1導電側電極6と前記第2導電側電極7とが交互に配置されている。このように、第1導電側電極6と第2導電側電極7とが配置されることによって、第1導電側電極6と第2導電側電極7との間を流れる電流は、半導体発光部5内を最短で流れることがなく、発光層4において、比較的均一に発光するようになり、光取り出し効率の点で好ましい。さらに、第1導電側電極6と、第2導電側電極7とは、半導体発光部5を平面視して、前記第2導電側電極7の面積が、前記第1導電側電極6の面積よりも大きく形成されている。これによって、電流注入領域の面積を大きくでき、発光効率が向上するとともに、発光による熱の放熱性も向上し、半導体発光素子1の放熱性が改善される。
さらに、絶縁膜11a,11b,11cは、SiO、SiN、Al、ZnO、ZrO、TiO、Nb、Ta等の絶縁性材料で形成される。さらに、絶縁膜11bは、2種以上の多層膜で構成し、この絶縁膜11bにおいても半導体発光部5からの光を反射するように、多層膜を構成する各膜の膜厚を設定してもよい。
そして、この絶縁膜11bは、例えば、第2導電側電極7と同じ膜厚に形成することが好ましい。特に、絶縁膜11bは、第2導電側電極7と同じ膜厚に形成することが、メタライズ層8を介して接合用基板9に接合する際に、絶縁膜11bとメタライズ層8との間、および第2導電側電極7とメタライズ層8との間にボイド(空洞)が生じるのを抑制できるため、好ましい。
この半導体発光素子1は、第2導電側電極7が、絶縁膜11bと、離間領域12bを介して離間して配設されている。これによって、半導体発光素子1の動作発光時に高温状態となる電極から、接合や実装時の高温での加熱処理による熱膨張に起因して形成され易い絶縁膜のひび割れや欠けを通ってAgやAlのマイグレーションが発生するのを防止し、素子のリークや破壊を防止することができる。しかも、マイグレーションによる問題を防止することができるため、マイグレーションを起こし易いAgやAl等を電極材料とすることができ、これらのAgやAl等からなる電極によって、半導体発光部5からの光を良好に反射することができるため高い光取り出し効率を得ることが可能となる。特に、第2導電型半導体層3がp型半導体で構成されている場合、p側の電極となる第2導電側電極7を構成する電極材料、例えば、Agがマイグレーションによって絶縁膜11bを介して第1導電側電極6に移行して素子のリークや破壊を引き起こすことを防止するために、有効である。また、表面積の大きい第2導電側電極7の側に、このような離間構造を設けることで、素子のリークや破壊を引き起こすことがなく、また、第2導電側電極7で好適に光を反射して光取り出し効率にも優れた半導体発光素子を得ることができるため、有効である。さらに、第2導電側電極7の面積が大きいことによって、電流注入領域の面積を大きくでき、発光効率が向上するとともに、発光による熱の放熱性も向上する。
次に、この半導体発光素子1における電極(第1導電側電極6、第2導電側電極7)21と、絶縁膜22(11a,11b)との配置の実施形態について説明する。
図2(a)および(b)は、電極21と絶縁膜22の配置例を示す平面模式図、図3(a)〜(d)は、電極21と絶縁膜22の配置例を示す模式断面図である。
図2(a)に示す配置例は、電極21と絶縁膜22が、電極21を囲んで絶縁膜22が配設され、電極21と絶縁膜22とが、離間領域23を介して離間して配設されている例である。
また、図2(b)に示す配置例は、絶縁膜22aを、離間領域23aを介して、電極21が囲み、さらに、その外側を、離間領域23bを介して、絶縁膜22bが囲んで配設されている例である。この配置例において、絶縁膜22aと電極21とは、離間領域23aを介して離間して配置され、電極21と絶縁膜22bとは、離間領域23bを介して離間して配置されている。
図3(a)に示す配置例は、半導体発光部25の上に、電極21と絶縁膜22が、離間領域23を介して離間して配設され、離間領域23には、電極21と絶縁膜22の上に形成されるメタライズ層24の構成材料が充填されている例である。
図3(b)に示す配置例は、半導体発光部25の上に、電極21と絶縁膜22が、離間領域23を介して離間して配設され、離間領域23に、電極21と絶縁膜22の上に形成されるメタライズ層24の構成材料が充填されず、空隙を形成している例である。
図3(c)および(d)に示す配置例は、半導体発光部25の上に、電極21と絶縁層22とが、交互に配置され、電極21と絶縁層22との間に、空隙からなる離間領域23が設けられている例である。
さらに、図4〜図6は、半導体発光素子1における電極(第1導電側電極、第2導電側電極)と、絶縁膜との配置例に関する3つの実施形態を示す図である。
図4(a)は、半導体発光素子の第1導電側電極の側(図4(a)の紙面上方)から、第2導電側電極が接続された第2導電側半導体層の表面を平面視した平面模式図を示す。
図4(a)に示す配置例は、円形状の円頭部37a,37bと、円頭部37a,37bに連設された矩形部38a,38bとからなる絶縁膜39a,39bを有し、その絶縁膜39a,39bを囲んで設けられた第2導電側電極40とを有し、さらに、第2導電側電極40を囲んで絶縁膜39cが設けられている例である。2つの絶縁膜39a,39bは、円頭部37a,37bと矩形部38a,38bが同じ側になるように並列に配置されている。そして、絶縁膜39a,39bと、第2導電側電極40とは、離間領域41a,41bを介して離間して設けられ、第2導電側電極40と絶縁膜39cとは、離間領域41cを介して離間して設けられている。さらに、外側の絶縁膜39cは、図4(c)に示すとおり、第1導電側電極34a,34bの側の絶縁膜36と、半導体発光素子の外側端に設けられた絶縁膜42によって連絡されている。
図4(b)は、半導体発光素子を第1導電側電極の側から第1導電側電極が接続された第1導電側半導体層の表面を平面視した平面模式図を示す。
図4(b)に示す第1導電側電極の側の配置例では、図4(a)に示す第2導電側電極40と絶縁膜39a,39bの配置に対して、電極と絶縁膜の配置が逆となっている。すなわち、図4(b)に示す配置例は、円形状の円頭部30a,30bと、円頭部30a,30bに連設された矩形部32a,32bとで構成される第1導電側電極34a,34bを有し、さらに、第1導電側電極34a,34bの周囲に設けられた離間領域35a,35bを介して、絶縁膜36が、第1導電側電極34a,34bを囲んで設けられている例である。円頭部30a,30bは、半導体発光素子の外部と電気的に接続するためのパッド電極であり、矩形部32a,32bは、半導体発光部43(図4(c)参照)の全体に電流が流れるように第1導電型半導体層43a(図4(c)参照)の表面で電流を広げるための延伸電極である。このように、パッド電極(円頭部30a,30b)と、延伸電極(矩形部32a,32b)の両方をあわせて第1導電側電極34a,34bと称しているが、少なくともパッド電極(円頭部30a,30b)が第1導電側電極であればよく、延伸電極(矩形部32a,32b)は設けなくてもよい。2つの第1導電側電極34a,34bは、円頭部30a,30bと矩形部32a,32bとが、同じ側になるように並列に配置されている。
次に、図4(c)は、図4(a)に示すA−A´線矢視断面模式図である。
図4(c)に示すとおり、第1導電側電極34a,34bと、第2導電側電極40とは、第1導電側電極34a,34bの側から第1導電型半導体層43a、発光層43bおよび第2導電型半導体層43cの順に構成される半導体発光部43を挟んで、半導体発光素子を平面視して(図4(a)の紙面上方から見て)交互に配置されている。また、第2導電側電極40と絶縁膜39a,39b,39cの外側には、これらの第2導電側電極40と絶縁膜39a,39b,39cに接して、金属材料または合金材料からなるメタライズ層44aが連続して設けられ、メタライズ層44aの外側には基板44b、さらに基板44bの外側に裏面メタライズ層44cが設けられている。さらに、第2導電側電極40と絶縁膜39a,39bの間の離間領域41a、41bおよび第2導電側電極40と絶縁膜39cとの間の離間領域41cには、メタライズ層44を形成する金属材料または合金材料が充填されている。なお、離間領域41a,41bは、第2導電型半導体層43cと、第2導電側電極40と、絶縁膜39a,39bと、基板44bとの間で密閉されていれば、離間領域は空隙で構成されていてもよい。
また、図5(a)〜(b)は、半導体発光素子における電極と絶縁膜の配置の他の例を示す。
図5(a)は、半導体発光素子の第1導電側電極の側から、第2導電側電極が接続された第2導電型半導体層の表面を平面視した平面模式図を示す。
図5(a)に示す配置例は、円形状の円頭部37a,37bと、円頭部37a,37bに連設された矩形部38a,38bとからなる絶縁膜39a,39bが、円頭部37a,37bと矩形部38a,38bとが、相互に反対側になるように配置され、絶縁膜39a,39bを囲んで第2導電側電極40が設けられ、さらに、第2導電側電極40を囲んで絶縁膜39cが設けられている例である。そして、絶縁膜39a,39bと、第2導電側電極40とは、絶縁膜39a,39bの周囲を囲んで設けられた離間領域41a,41bによって離間され、第2導電側電極40は、その周囲を囲んで、半導体発光素子の外周縁に設けられた絶縁膜39cと、離間領域41cを介して離間して設けられている。さらに、外側の絶縁膜39cは、第1導電側電極34a,34bの側の絶縁膜36と、半導体発光素子の外側端に設けられた絶縁膜によって連絡されている。
図5(b)は、半導体発光素子の第1導電側電極の側から、第1導電側電極が接続された第1導電型半導体層の表面を平面視した平面模式図を示す。
図5(b)に示す第1導電側電極の側では、図5(a)に示す第2導電側電極40と、絶縁膜39a,39bの配置に対して、電極と絶縁膜の配置が逆となっている。図5(b)に示す第1導電側電極の側の配置例は、円形状の円頭部30a,30bと、円頭部30a,30bに連設された矩形部32a,32bとで構成される第1導電側電極34a,34bを有し、さらに、第1導電側電極34a,34bの周囲に設けられた離間領域35a,35bを介して、絶縁膜36が、第1導電側電極34a,34bを囲んで設けられている例である。円頭部30a,30bは、半導体発光素子の外部と電気的に接続するためのパッド電極であり、矩形部32a,32bは、半導体発光部43(図4(c)参照)の全体に電流が流れるように第1導電型半導体層43a(図4(c)参照)の表面で電流を広げるための延伸電極である。このように、パッド電極(円頭部30a,30b)と、延伸電極(矩形部32a,32b)の両方をあわせて第1導電側電極34a,34bと称しているが、少なくともパッド電極(円頭部30a,30b)が第1導電側電極であればよく、延伸電極(矩形部32a,32b)は設けなくてもよい。2つの第1導電側電極34a,34bは、円頭部30a,30bと矩形部32a,32bとが、相互に反対側になるように並列に配置されている。
この図5(a)〜(b)に示す配置例の図5(a)のB−B´線矢視部における断面構造は、前記の図4(c)に示す断面模式図と同様であるので、説明を省略する。
次に、図6(a)〜(b)は、半導体発光素子における電極と絶縁膜の配置の他の例を示す。
図6(a)は、第1導電側電極の上側から第2導電側電極が接続された第2導電型半導体層の表面を平面視した平面模式図を示す。
図6(a)に示す配置例は、円形状の円頭部37a,37bと、円頭部37a,37bに連設された矩形部38a,38bとからなる絶縁膜39a,39bと、その絶縁膜39a,39bを囲んで設けられた第2導電側電極40とを有し、さらに、第2導電側電極40を囲んで絶縁膜39cが設けられている例である。2つの絶縁膜39a,39bは、円頭部37a,37bと矩形部38a,38bが、同じ側に並列され、さらに、絶縁膜39aの円頭部37aと、絶縁膜39bの円頭部37bとが、連絡部45を介して連絡されている。そして、絶縁膜39a,39bと第2導電側電極40とは、離間領域41aを介して離間して設けられ、第2導電側電極40と絶縁膜39cとは、離間領域41bを介して離間して設けられている。さらに、外側の絶縁膜39cは、第1導電側電極33の側の絶縁膜36と、半導体発光素子の外側端に設けられた絶縁膜によって連絡されている。
図6(b)は、半導体発光素子の第1導電側電極の側から、第1導電側電極が接続された第1導電型半導体層の表面を平面視した平面模式図である。
図6(b)に示す第1導電側電極の側の配置例は、図6(a)に示す第2導電側電極40と絶縁膜39a,39bの配置に対して、電極と絶縁膜の配置が逆となっている。すなわち、円形状の円頭部30a,30bと、円頭部30a,30bに連設された矩形部32a,32bと、2つの円頭部30aと円頭部30bの間を連絡する連絡部31とで構成される第1導電側電極33を有する。そして、図6(b)に示すように、第1導電側電極33の表面においては、絶縁膜36が、第1導電側電極33を囲み、第1導電側電極33と絶縁膜36とは、離間領域を設けずに、接した形態で設けられている。特に、第1導電側電極33は、パッド電極となる円頭部30a,30bの中央が露出しており、その他の部位は絶縁膜36で覆われている。これによって、第1導電側電極33の密着性が向上し、剥がれを防止することができる。
図6(c)は、図6(a)に示すC−C´線矢視断面模式図である。
図6(c)に示すとおり、第1導電側電極33と、第2導電側電極40とは、第1導電側電極34a,34bの側から第1導電型半導体層43a、発光層43bおよび第2導電型半導体層43cの順に構成される半導体発光部43を挟んで、半導体発光素子を平面視して交互に配置されている。第1導電側電極33は、絶縁膜36とは、接した形態で設けられ、第1導電側電極33の円頭部30a,30bの中央が露出し、その他の部位(円頭部30a,30bの上縁、矩形部32a,32b)は絶縁膜36によって覆われている。また、第2導電側電極40と絶縁膜39a,39b,39cの外側には、これらの第2導電側電極40と絶縁膜39a,39b,39cに接して、金属材料または合金材料からなるメタライズ層44aが連続して設けられ、メタライズ層44aの外側には基板44b、さらに、基板44bの外側に裏面メタライズ層44cが設けられている。さらに、第2導電側電極40と絶縁膜39a,39bの間の離間領域41a、および第2導電側電極40と絶縁膜39cとの間の離間領域41bには、メタライズ層44を形成する金属材料または合金材料が充填されている。なお、離間領域41a,41bは、第2導電型半導体層43cと、第2導電側電極40と、絶縁膜39a,39bと、基板44bとの間で密閉されていれば、離間領域41a,41bは空隙で構成されていてもよい。
また、図4〜5に示す電極と絶縁膜の配置例は、第1導電側電極34a,34bと絶縁膜36との間に離間領域35a,35bを設けた例であるが、本発明の半導体発光素子では、例えば、図6に示すように、第2導電側電極40と絶縁膜39a,39b,39cの間に離間領域41a,41bを設けた構成であれば、第1導電側電極33と絶縁膜36との間に離間領域を設けなくてもよい。
これらの図4〜図6に示す電極と絶縁膜の配置を有する半導体発光素子では、基板側あるいは実装する側に位置する第2導電側電極40と絶縁膜39a,39b,39cの間に離間領域41a,41b,41cを設けることによって、接合や実装時の高温での加熱処理による熱膨張に起因して形成され易い絶縁膜のひび割れや欠けに起因するマイグレーションを抑制することができる。そのため、マイグレーションを起こし易いAgやAl等で電極(第2導電側電極40)を形成することができ、これらのAgやAl等からなる電極によって、半導体発光部43からの光を良好に反射することができるため高い光取り出し効率を得ることが可能となる。特に、半導体発光部43の第2導電側電極40の側の第2導電型半導体層43cがp型半導体で構成され、p側の電極となる第2導電側電極40を構成する電極材料としてマイグレーションを起こし易いAgやAl等を用いる場合、これらのAgやAl等がマイグレーションによって、絶縁膜39a,39b,39cを介して第1導電側電極34a,34b,33に移行して素子のリークや破壊を引き起こすことを防止するために有効である。
さらに、第1導電側電極34a,34b,33と第2導電側電極40が、半導体発光素子を平面視して(図4(a)、図5(a)または図6(a)の紙面上方から見て)交互に配置されるとともに、図4(b)、図5(b)または図6(b)に示すとおり、第2導電側電極40の側の内側の絶縁膜39a,39bと、外側の絶縁膜39cとを独立して設けることによって、第2導電側電極40の面積を大きく形成することができる。これによって、電流注入領域の面積を大きくでき、発光効率が向上するとともに、発光による熱の放熱性も向上し、半導体発光素子の放熱性が改善される。
さらに、第1導電側電極34a,34b,33と第2導電側電極40が、半導体発光素子を平面視して(図4(a)、図5(a)または図6(a)の紙面上方から見て)交互に配置されていることによって、図4(c)、図6(c)に示すように、第1導電側電極34a,34bと第2導電側電極40の間に流れる電流が、交互に配置されている第1導電側電極34a,34bと第2導電側電極40の間の半導体発光部43内を、矢印X(図4(c)、参照)で示すような経路を通って流れ、半導体発光部43b、43c内を流れる電流を制御することが可能となる。具体的には、第1導電側電極34a,34b,33に対向する位置にある半導体発光部43には電流が流れ難くなり、そこでの発光は比較的弱くなる。これに対し、第2導電側電極40に対向する位置にある半導体発光部43には電流が流れ易く、そこでの発光が比較的強くなり、第1導電型半導体層43aの側から効率よく光が外部に取り出されるようになる。さらに、図4(b)、図5(b)および図6(b)に示すとおり、第1導電側電極34a,34b,33と絶縁膜36とが離間領域35a,35bを介して離間している形態では、この電流の制御が効果的になり、さらに第1導電型半導体層43aの側から効率よく光が外部に取り出されるようになる。
次に、図7(a)〜(d)を参照して、半導体発光素子1における電極(図1に示す第1導電側電極6、第2導電側電極7)と絶縁膜(図1に示す11a,11b)の配置に関する他の実施形態について説明する。
また、図7(a)は、第1導電側電極の側から第2導電側電極が接続された第2導電型半導体層の表面を平面視した平面模式図を示す。
この第2導電側電極の側の配置例では、半円盤状の半円頭部100a,100bと、長枝状の枝部101a,101b,101cと、半円頭部100a,100bと枝部101a,101b,101cを連絡する連絡部102とからなる絶縁膜103を有し、その絶縁膜103を囲む第2導電側電極104を有する。絶縁膜103は、その周囲を囲んで設けられた離間領域105を介して第2導電側電極104と離間され、第2導電側電極104は、その周囲を囲んで設けられた離間領域106を介して、外側縁に設けられた絶縁膜107と離間されている。また、絶縁膜103の半円頭部100a,100bは、外側縁の絶縁膜107と連結部107aを介して連結されている。すなわち、内側の絶縁膜103と、外側の絶縁膜107とが、連続して設けられている。さらに、外側の絶縁膜107は、図7(c)に示すとおり、第1導電側電極94の側の絶縁膜95と、半導体発光素子1の外側端に設けられた絶縁膜108によって連絡されている。
図7(b)は、第1導電側電極の側から、第1導電側電極が接続された第1導電型半導体層の表面を平面視した平面模式図である。
図7(b)に示す配置例では、図7(a)に示す第2導電側電極104と絶縁膜103の配置に対して、電極と絶縁膜の配置が逆となっている。すなわち、半円盤状の半円頭部91a,91bと、長枝状の枝部92a,92b,92cと、半円頭部91a,91bと枝部92a,92b,92cを連絡する連絡部93とからなる第1導電側電極94を有し、その第1導電側電極94を囲む絶縁膜95を有する例である。絶縁膜95は、離間領域96を介して第1導電側電極94と離間されている。半円頭部91a,91bは、半導体発光素子の外部と電気的に接続するためのパッド電極であり、枝部92a,92b,92cは、半導体発光部109(図7(c)参照)の全体に電流が流れるように第1導電型半導体層109a(図7(c)参照)の表面で電流を広げるための延伸電極である。このように、パッド電極(半円頭部91a,91b)と、延伸電極(枝部92a,92b,92c)の両方をあわせて第1導電側電極94と称しているが、少なくともパッド電極(半円頭部91a,91b)が第1導電側電極であればよく、延伸電極(枝部92a,92b,92c)は設けなくてもよい。
次に、図7(c)は、図7(a)に示すD−D´線における矢視断面模式図である。
図7(c)に示すとおり、第1導電側電極94と、第2導電側電極104とは、第1導電側電極94の側から第1導電型半導体層109a、発光層109bおよび第2導電型半導体層109cの順で積層されて構成された半導体発光部109を挟んで、半導体発光素子を平面視して(図7(a)の紙面上方から見て)交互に配置されている。また、第2導電側電極104と絶縁膜103の外側には、これらの第2導電側電極104と絶縁膜103に接して、金属材料または合金材料からなるメタライズ層110が連続して設けられ、メタライズ層110の外側には基板111、さらに基板111の外側に裏面メタライズ層112が設けられている。さらに、第2導電側電極104と絶縁膜103の間の離間領域105、および第2導電側電極104と絶縁膜107との間の離間領域106には、メタライズ層110を形成する金属材料または合金材料が充填されている。
また、図7(a)〜(c)に示す電極と絶縁膜の配置例は、第1導電側電極94と絶縁膜95との間に離間領域96を設けた例であるが、本発明の半導体発光素子では、第2導電側電極104と絶縁膜103,107の間に離間領域105,106を設けた構成であれば、図7(d)に示すように、第1導電側電極94と絶縁膜95との間に離間領域を設けなくてもよい。
図7(d)は、第1導電側電極94と絶縁膜95との間に離間領域を設けない配置例について説明する図である。
この図7(d)に示す配置例では、第1導電側電極94と絶縁膜95との間に離間領域が設けられていない、または、第1導電側電極94と絶縁膜95とが接して設けられている、ことを除いて、第1導電側電極94、絶縁膜95、絶縁膜103、第2導電側電極104、離間領域105、離間領域106、絶縁膜107、絶縁膜108、メタライズ層110、基板111、裏面メタライズ層112の配置および構成は、図7(a)〜(c)に示す電極と絶縁膜の配置例と同じである。すなわち、図7(d)に示すとおり、第1導電側電極94と、その第1導電側電極94を離間領域を介さずに、絶縁膜95が囲み、絶縁膜95は、第2導電側電極104の側の絶縁膜107と半導体発光素子の外側端に設けられた絶縁膜108によって連絡されている。また、第1導電側電極94と、第2導電側電極104とは、半導体発光部109を挟んで、半導体発光素子を平面視して交互に配置されている。また、第2導電側電極104の側で、第2導電側電極104と、絶縁膜103とは、絶縁膜103を囲んで設けられた離間領域105によって離間され、第2導電側電極104は、その周囲を囲んで設けられた離間領域106を介して、外側縁に設けられた絶縁膜107と離間されている。そして、第2導電側電極104と絶縁膜103の間の離間領域105、および第2導電側電極104と絶縁膜107との間の離間領域106には、メタライズ層110を形成する金属材料または合金材料が充填されている。また、図7(d)に示すように、第1導電側電極94と絶縁膜95とが接して設けられている場合、図6(b)と同様に、絶縁膜95は、第1導電側電極94の一部を覆うとともに、パッド電極(図7(b)の半円頭部91a,91b)の一部を露出するようにして、第1導電側電極94の上に設けられる。これにより、第1導電側電極94の密着性が向上し、剥がれを防止することができる。
なお、図7(a)〜(c)に示す配置例、および図7(d)に示す配置例では、離間領域105は、第2導電型半導体層109cと、第2導電側電極104と、絶縁膜103と、基板との間で密閉されていれば、離間領域105は空隙で構成されていてもよい。
図7(a)〜(c)および図7(d)に示す電極と絶縁膜の配置を有する半導体発光素子では、離間領域106,105を設けることによって、接合や実装時の高温での加熱処理による熱膨張に起因して形成され易い絶縁膜のひび割れや欠けに起因するマイグレーションを抑制することができる。そのため、基板側あるいは実装する側に、マイグレーションを起こし易いAgやAl等で電極(第2導電側電極104)を形成することができ、これらのAgやAl等からなる電極によって、半導体発光部109からの光を良好に反射することができるため高い光取り出し効率を得ることが可能となる。特に、半導体発光部109の第2導電側電極104の側の第2導電型半導体層109cがp型半導体で構成され、p側の電極となる第2導電側電極104を構成する電極材料としてマイグレーションを起こし易いAgやAl等を用いる場合、これらのAgやAl等がマイグレーションによって、絶縁膜107、108、95を介して第1導電側電極94に移行して素子のリークや破壊を引き起こすことを防止するために有効である。
また、第1導電側電極94と第2導電側電極104が、半導体発光素子を平面視して(図7(a)の紙面上方から見て)交互に配置されているとともに、図7(b)に示すとおり、第2導電側電極104の側の内側の絶縁膜103と、外側の絶縁膜107とを連続して設けることによって、第1導電側電極94のパッド電極となる半円頭部91a,91bを、半導体発光素子を第1導電側電極94の側から平面視して半導体発光素子の外周近傍に設けることができる。そのため、比較的簡素な配線で半導体発光素子を実装することが可能となる。例えば、半導体発光素子の外周側からワイヤ等の配線を短いワイヤ長で他の電極部分等を横切らずに容易にパッド電極に接続することができる。また、第1導電側電極94のパッド電極となる半円頭部91a,91bを半導体発光素子の外周近傍に設けることができるため、半導体発光素子の外周側とワイヤをパッド電極に接続する際の光の遮りを最小限にすることができる。
さらに、第1導電側電極94と第2導電側電極104が、半導体発光素子を平面視して(図7(a)の紙面上方から見て)交互に配置されていることによって、第2導電側電極104の側の絶縁膜103,107は、半導体発光部109の内部を伝播する光を反射して漏れを防止し、光取り出し効率の向上に有効である。特に、第2導電側電極104の側の絶縁膜103,107は、その外側にメタライズ層110があるため、半導体発光部109の第2導電型半導体層109c(例えば、窒化物半導体層)と絶縁膜103,107との間での全反射角が大きくなり、光取出し効率をさらに高めることができる。
さらに、第1導電側電極94と第2導電側電極104が、半導体発光素子を平面視して(図7(a)の紙面上方から見て)交互に配置され、さらに、第2導電側電極104が、第1導電側電極94よりも面積が大きく形成されている。これによって、図7(c)に示すように、第1導電側電極94と第2導電側電極104の間に流れる電流が、交互に配置されている第1導電側電極94と第2導電側電極104の間の半導体発光部109内を、矢印Yで示すような経路を通って流れ、半導体発光部109内を流れる電流を制御することが可能となる。具体的には、第1導電側電極94に対向する位置にある半導体発光部109には電流が流れ難くなり、そこでの発光は比較的弱くなる。これに対し、第2導電側電極104に対向する位置にある半導体発光部109には電流が流れ易く、そこでの発光が比較的強くなり、第1導電型半導体層109aの側から効率よく光が外部に取り出されるようになる。さらに、図7(b)に示すとおり、第1導電側電極94と絶縁膜95とが離間領域96を介して離間している形態では、この電流の制御が効果的になり、さらに第1導電型半導体層109aの側から効率よく光が外部に取り出されるようになる。
また、図8は、本発明の半導体発光素子における電極と絶縁膜の配置の他の具体例を示す平面模式図である。
この半導体発光素子51では、四角形状の平面の中央部を占める大面積の第2導電側電極53と、第2導電側電極53を間にして、左右に対向して配置された6個の第1導電側電極52と、第1導電側電極52と第2導電側電極53の間に配設された絶縁膜54とを有する。
この半導体発光素子51において、第2導電側電極53と絶縁膜54とは、空隙からなる離間領域55を介して離間して配設されている。
この半導体発光素子51においては、電極を実装面側に配置して実装する(フェイスダウン実装)に際して、第2導電側電極53、絶縁膜54および第1導電側電極52の上にメタライズ層を積層し、このメタライズ層を介して接合用基板に接合することによって、素子構造を構成することができる。このとき、第2導電側電極53と絶縁膜54とは、空隙からなる離間領域55を介して離間して配設されているため、接合時の加熱処理等に起因する第2導電側電極53を構成するAgやAlのマイグレーションを阻止することができ、絶縁膜54の電流リークや破壊を防止することができ、また、電極によって、半導体発光部からの光を良好に反射するため高い光取り出し効率を得るために有効である。第1導電側電極52と、第2導電側電極53とは、前記第2導電側電極の面積が、前記第1導電側電極の面積よりも大きく形成されている。これによって、電流注入領域の面積を大きくでき、発光効率が向上するとともに、発光による熱の放熱性も向上し、半導体発光素子1の放熱性が改善される。そして、フェイスダウン実装に際しては、この半導体発光素子51を接合用基板に接合することによって、金属材料または合金材料からなる連続層であるメタライズ層によって、第1導電側電極52、絶縁膜54および第2導電側電極53の上にメタライズ層が配置され、離間領域55は、絶縁膜54および第2導電側電極53と、メタライズ層の間に密閉された空間を形成する。
以上のように、図1〜8を例にとり、いくつかの実施形態を示したが、これらの実施形態に示す構成は、それぞれの構成を組み合わせて用いることも可能であることは言うまでもない。
次に、本発明の半導体発光素子の製造方法(以下、「本発明の方法」という)について説明する。
本発明の半導体発光素子は、下記の主要工程(1)〜(4)を含む方法によって製造することができる。
(1)第1導電型半導体層と、第2導電型半導体層と、第1導電型半導体層と第2導電型半導体層の間に介設された発光層とを有する半導体発光部を形成する工程1
(2)前記第1導電型半導体層に接続される第1導電側電極を形成する工程2
(3)前記第2導電型半導体層に接続される第2導電側電極を形成する工程3
(4)前記第1導電側電極および前記第2導電側電極の少なくとも1つの電極と、離間領域を介して離間し、前記半導体発光部を被覆する絶縁膜を形成する工程4
本発明の素子を製造する方法は、前記の工程のみに制限されず、必要に応じて、他の工程を行うことができる。例えば、これらの工程(1)〜(4)の他に、基板の洗浄工程、熱処理工程等を前記の(1)〜(4)の前工程、途中の工程または後工程として行うことができる。さらに、本発明の方法において、工程(1)〜(4)において、工程(2)、(3)および(4)を行う順序は、特に限定されず、製造する半導体発光素子の構造および実装形態等に応じて、適宜、選択される。
図9(a)〜(f)および図10(a)〜(d)は、本発明の半導体発光素子の製造方法として、窒化物半導体発光素子の製造方法の主要工程1〜4を説明する断面模式図である。
第1導電型半導体層と、第2導電型半導体層と、第1導電型半導体層と第2導電型半導体層の間に介設された発光層とを有する半導体発光部を形成する工程1は、図9(a)に示すように、サファイア基板61の上に、第1導電型半導体層と、発光層および第2導電型半導体層の順に成膜して半導体発光部65を形成することによって行うことができる。この半導体発光部65の形成は、洗浄されたサファイア基板61の上表面に、所要の半導体材料、ドーパントなどを含むガスを供給して、MOVPE(有機金属気相成長法)、HVPE(ハライド気相成長法)、MBE(分子線気相成長法)、MOMBE(有機金属分子線気相成長法)等の気相成長装置を用いて、気相成長させることにより行うことができる。このとき、形成する導電型半導体層の種類、例えば、n型半導体層、p型半導体層および発光層の各層の層構成および構成材料、層の膜厚等に応じて、供給するガスが含有する半導体材料およびドーパントの成分種、組成等を切り換えては、窒素ガス等の不活性ガスをキャリアガスとして用いてサファイア基板61上に供給することによって形成することができる。
次に、半導体発光部65の第2導電型半導体層に接続される第2導電側電極66を形成する工程3および第2導電側電極と離間領域を介して離間し、半導体発光部65を被覆する絶縁膜67を形成する工程4−1を行う。この工程3および工程4−1は、図9(b)に示すように、半導体発光部65の第2導電型半導体層の上表面に、レジストを用いて第2導電側電極66に対応したマスクを形成し、スパッタリング等によって、電極材料、例えば、Agを含む電極材料を積層することによって第2導電側電極66を形成する。その後、さらに、第2導電側電極66を覆うようにレジストを用いてマスクを形成し、スパッタリング等によってSiO2等の絶縁膜材料を積層した後、レジストを除去する。これによって、図9(c)に示すように、第2導電側電極66と絶縁膜67との間に空隙68が配設された構造を形成する。
また、この工程3および工程4−1は、半導体発光部65の上表面の全面にSiO2等の絶縁膜材料を積層した後、その絶縁性材料の膜上に、絶縁膜67に対応したマスクを形成し、第2導電側電極66に対応する部位をウェットエッチングして、エッチング部位にスパッタリング等によって電極材料を積層して第2導電側電極66を形成する方法によっても行うことができる。
次に、図9(d)に示すように、絶縁膜67と第2導電側電極66の上部にメタライズ層69を形成する。これによって、絶縁膜67と第2導電側電極66との間の空隙68が、メタライズ材で充填され、絶縁膜67と第2導電側電極66とを離間する離間領域70が形成される。
一方、図9(e)に示すように、Si基板71を用意し、Si基板71の上表面にメタライズ層72を形成する。
次に、図9(f)に示すように、絶縁膜67と第2導電側電極66の上部に設けられたメタライズ層69と、Si基板71上に設けられたメタライズ層72とを貼り合わせ、加熱して接合する。
次に、サファイア基板61の側からレーザ照射もしくは研磨等を行って、図10(a)に示すように、サファイア基板61を除去した後、図10(b)に示すように、露出した半導体発光部65を化学研磨(CMP)する。さらに、研磨面において、半導体発光部65を挟んで絶縁膜67と対向する部位に、半導体発光部65を平面視して第1導電側電極73と第2導電側電極66とが相互に重なり合わないように、第1導電側電極73が形成されるように、マスクを形成し、スパッタリング等によって、電極材料を積層して、半導体発光部65の上に、図10(c)に示すように、第1導電側電極73を形成する(工程2)。ここでマスクを設けた部分、つまり第1導電側電極73が形成されていない領域をRIE(反応性イオンエッチング)により穿孔して第1導電側電極73が設けられていない領域を形成する。この第1導電側電極73が設けられていない領域を設けることで、光取出しも向上し、特に、第2導電側電極66で反射した光が効率的に、この領域から取り出されるようになる。さらに、図10(d)に示すように、第1導電側電極73が設けられていない半導体発光部65が露出している面に絶縁膜を形成し、本発明の半導体発光素子を得ることができる。
以下、本発明の実施例により本発明をより具体的に説明するが、本発明はこの実施例に限定されるものではない。
実施例
前記図1に示す構造の半導体発光素子を下記の仕様で作製した。
半導体発光部5
第1導電型半導体層2:GaN層と、Siをn型不純物として含むGaN層との積層構造
発光層4:InGaN層(厚さ:2nm)と、GaN層(厚さ:4nm)とを、交互に20組み繰り返し積層した多重量子井戸構造
第2導電側半導体層3:Mgをp型不純物として含むGaN層と、Mgをp型不純物として含むドープAlGaN層との積層構造
n電極(第1導電側電極6):Ti(20nm)/Pt(200nm)/Au(1000nm)
p電極(第2導電側電極7):Ag(100nm)/Ni(100nm)/Ti(100nm)/Pt(100nm)
絶縁膜11b:SiO2(400nm)膜
p電極(第2導電側電極7)と絶縁膜11bとの間隔:5μm
接合用基板9:Si基板
メタライズ層8(p電極側から):Ti(100nm)/Pt(100nm)/Au(300nm)/Sn(3000nm)/Au(100nm)/Pd(300nm)/Pt(100nm)/TiSi(10nm)
裏面メタライズ層10:TiSi(10nm)/Pt(100nm)/Pd(300nm)
ここで、比較例として、第2導電側電極と絶縁膜との間に離間領域を設けずに作製した半導体発光素子について、光学顕微鏡で観察した。その結果、図11の写真に示すように、第2導電側電極81と接する絶縁膜82にひび割れがあった。これに対して、本発明の実施例で得られた半導体発光素子においては、第2導電側電極と離間領域を解して離間された絶縁膜にひび割れがなかった。
本発明の実施形態に係る半導体発光素子の構造を示す模式断面図である。 (a)および(b)は、本発明の半導体発光素子における電極と絶縁膜の配置例を示す平面模式図である。 (a)〜(d)は、それぞれ本発明の半導体発光素子における電極と絶縁膜の配置例を示す模式断面図である。 (a)〜(c)は、それぞれ本発明の半導体発光素子における電極と絶縁膜の配置例を示し、(a)は、第2導電側電極の側の配置例を示す平面模式図、(b)は、第1導電側電極の側の配置例を示す平面模式図、(c)は、(a)に示すA−A´線矢視断面模式図である。 (a)および(b)は、本発明の半導体発光素子における電極と絶縁膜の配置例を示し、(a)は、第2導電側電極の側の配置例を示す平面模式図、(b)は、第1導電側電極の側の配置例を示す平面模式図である。 (a)〜(b)は、本発明の半導体発光素子における電極と絶縁膜の配置例を示し、(a)は、第2導電側電極の側の配置例を示す平面模式図、(b)は、第1導電側電極の側の配置例を示す平面模式図、(c)は、(a)に示すC−C´線矢視断面模式図である。 (a)〜(d)は、それぞれ本発明の半導体発光素子における電極と絶縁膜の配置例を示し、(a)は、第1導電側電極の側の平面模式図、(b)は、第2導電側電極の側の平面模式図、(c)は、(a)は、(a)に示すD−D´線矢視断面模式図、(d)は、その他の配置例を示す模式断面図である。 本発明の半導体発光素子における電極と絶縁膜の配置の他の具体例を示す平面模式図である。 (a)〜(f)は、窒化物半導体発光素子の製造方法の主要工程を順を追って説明する模式断面図である。 (a)〜(d)は、窒化物半導体発光素子の製造方法の主要工程を順を追って説明する模式断面図である。 第2導電側電極と絶縁膜との間に離間領域を設けずに作製した半導体発光素子についての光学顕微鏡写真である。
符号の説明
1 半導体発光素子
2 第1導電型半導体層
3 第2導電型半導体層
4 発光層
5 半導体発光部
6 第1導電側電極
7 第2導電側電極
8 メタライズ層
9 基板
10 裏面メタライズ層
11a,11b 絶縁膜
12 離間領域
21 電極
22,22a,22b 絶縁膜
23,23a,23b 離間領域
24 メタライズ層
25 半導体発光部
30a,30b 円頭部
31 連絡部
32a,32b 矩形部
33 第1導電側電極
34a,34b 第1導電側電極
35a,35b 離間領域
36 絶縁膜
37a,37b 円頭部
38a,38b 矩形部
39a,39b,39c 絶縁膜
40 第2導電側電極
41a,41b,41c 離間領域
42 絶縁膜
43 半導体発光部
43a 第1導電型半導体層
43b 発光層
43c 第2導電型半導体層
44a メタライズ層
44b 基板
44c 裏面メタライズ層
45 連絡部
51 半導体発光素子
52 第1導電側電極
53 第2導電側電極
54 絶縁膜
55a,55b 離間領域
91a,91b 半円頭部
92a,92b,92c 枝部
93 連絡部
94 第1導電側電極
95 絶縁膜
96 離間領域
100a,100b 半円頭部
101a,101b,101c 枝部
102 連絡部
103 絶縁膜
104 第2導電側電極
105 離間領域
106 離間領域
107 絶縁膜
107a 連結部
108 絶縁膜
109 半導体発光部
109a 第1導電型半導体層
109b 発光層
109c 第2導電型半導体層
110 メタライズ層
111 基板
112 裏面メタライズ層

Claims (8)

  1. 第1導電型半導体層と、第2導電型半導体層と、第1導電型半導体層と第2導電型半導体層の間に介設された発光層とを有する半導体発光部と、前記第1導電型半導体層に接続される第1導電側電極と、前記第2導電型半導体層に接続される第2導電側電極とを備える半導体発光素子であって、
    前記第2導電側電極と、前記半導体発光部を被覆する絶縁膜とが、離間領域を介して離間して配設されていることを特徴とする半導体発光素子。
  2. 前記第2導電側電極および前記絶縁膜の外側に金属材料または合金材料からなる連続層が設けられ、前記離間領域には、空隙または前記金属材料または合金材料からなる層が設けられていることを特徴とする請求項1に記載の半導体発光素子。
  3. 前記第2導電側電極および前記絶縁膜の外側に基板が設けられていることを特徴とする請求項1または請求項2に記載の半導体発光素子。
  4. 前記半導体発光部を挟んで、前記第1導電側電極が前記第1導電型半導体層の外側に設けられ、前記第2導電側電極が前記第2導電側半導体層の外側に設けられ、前記半導体発光部を平面視して前記第1導電側電極と前記第2導電側電極とが交互に配置されていることを特徴とする請求項1〜請求項3のいずれか1項に記載の半導体発光素子。
  5. 前記半導体発光部を平面視して、前記第2導電側電極の面積が、前記第1導電側電極の面積よりも大きいことを特徴とする請求項1〜請求項4のいずれか1項に記載の半導体発光素子。
  6. 前記第2導電側電極が、光反射性金属材料で形成されていることを特徴とする請求項1〜請求項5のいずれか1項に記載の半導体発光素子。
  7. 前記光反射性金属材料が、Ag、AlおよびRhから選ばれる少なくとも1種であることを特徴とする請求項6に記載の半導体発光素子。
  8. 第1導電型半導体層と、第2導電型半導体層と、第1導電型半導体層と第2導電型半導体層の間に介設された発光層とを有する半導体発光部を形成する工程1と、
    前記第1導電型半導体層に接続される第1導電側電極を形成する工程2と、
    前記第2導電型半導体層に接続される第2導電側電極を形成する工程3と、
    前記第2導電側電極と、前記半導体発光部を被覆する絶縁膜とを、離間領域を介して離間して形成する工程4と、
    を含むことを特徴とする半導体発光素子の製造方法。
JP2008165134A 2007-07-03 2008-06-24 半導体発光素子およびその製造方法 Active JP5211887B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008165134A JP5211887B2 (ja) 2007-07-03 2008-06-24 半導体発光素子およびその製造方法
US12/166,940 US8410510B2 (en) 2007-07-03 2008-07-02 Semiconductor light emitting device and method for fabricating the same
KR1020080063805A KR101507610B1 (ko) 2007-07-03 2008-07-02 반도체 발광 소자 및 그 제조 방법
TW97125072A TWI423469B (zh) 2007-07-03 2008-07-03 Semiconductor light emitting element and manufacturing method thereof
US13/777,700 US8916401B2 (en) 2007-07-03 2013-02-26 Method for fabricating semiconductor light emitting device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007175594 2007-07-03
JP2007175594 2007-07-03
JP2008165134A JP5211887B2 (ja) 2007-07-03 2008-06-24 半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009033133A true JP2009033133A (ja) 2009-02-12
JP5211887B2 JP5211887B2 (ja) 2013-06-12

Family

ID=40403261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008165134A Active JP5211887B2 (ja) 2007-07-03 2008-06-24 半導体発光素子およびその製造方法

Country Status (3)

Country Link
JP (1) JP5211887B2 (ja)
KR (1) KR101507610B1 (ja)
TW (1) TWI423469B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231356A (ja) * 2008-03-19 2009-10-08 Nichia Corp 半導体発光素子およびその製造方法
JP2010192709A (ja) * 2009-02-18 2010-09-02 Hitachi Cable Ltd 発光素子
JP2010219502A (ja) * 2009-02-18 2010-09-30 Hitachi Cable Ltd 発光素子
JP2011114240A (ja) * 2009-11-27 2011-06-09 Nichia Corp 半導体発光素子
WO2011068161A1 (ja) * 2009-12-04 2011-06-09 昭和電工株式会社 半導体発光素子、電子機器および発光装置
JP2012099815A (ja) * 2010-10-29 2012-05-24 Lg Innotek Co Ltd 発光素子、照明システム
JP2012156272A (ja) * 2011-01-26 2012-08-16 Nichia Chem Ind Ltd 発光素子
JP2013065641A (ja) * 2011-09-16 2013-04-11 Nichia Chem Ind Ltd 発光装置
JP2014170815A (ja) * 2013-03-01 2014-09-18 Ushio Inc Led素子
JP2014183295A (ja) * 2013-03-21 2014-09-29 Ushio Inc Led素子
JP2016195187A (ja) * 2015-03-31 2016-11-17 ウシオ電機株式会社 半導体発光素子

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4871967B2 (ja) * 2009-02-10 2012-02-08 Dowaエレクトロニクス株式会社 半導体発光素子およびその製造方法
JP4583487B2 (ja) 2009-02-10 2010-11-17 Dowaエレクトロニクス株式会社 半導体発光素子およびその製造方法
KR101719623B1 (ko) * 2010-09-07 2017-03-24 엘지이노텍 주식회사 발광소자
JP2019114650A (ja) 2017-12-22 2019-07-11 Dowaエレクトロニクス株式会社 半導体発光素子およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003007390A1 (fr) * 2001-07-12 2003-01-23 Nichia Corporation Dispositif semi-conducteur
JP2006100500A (ja) * 2004-09-29 2006-04-13 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2007081088A (ja) * 2005-09-14 2007-03-29 Showa Denko Kk 窒化物系半導体発光素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0940895A4 (en) * 1997-08-11 2000-11-02 Seiko Epson Corp SEMICONDUCTOR LASER WITH SURFACE EMISSION AND MANUFACTURING METHOD THEREOF
CA2754097C (en) * 2002-01-28 2013-12-10 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
JP4015865B2 (ja) * 2002-03-22 2007-11-28 松下電器産業株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003007390A1 (fr) * 2001-07-12 2003-01-23 Nichia Corporation Dispositif semi-conducteur
JP2006100500A (ja) * 2004-09-29 2006-04-13 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2007081088A (ja) * 2005-09-14 2007-03-29 Showa Denko Kk 窒化物系半導体発光素子

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231356A (ja) * 2008-03-19 2009-10-08 Nichia Corp 半導体発光素子およびその製造方法
JP2010192709A (ja) * 2009-02-18 2010-09-02 Hitachi Cable Ltd 発光素子
JP2010219502A (ja) * 2009-02-18 2010-09-30 Hitachi Cable Ltd 発光素子
JP2011114240A (ja) * 2009-11-27 2011-06-09 Nichia Corp 半導体発光素子
WO2011068161A1 (ja) * 2009-12-04 2011-06-09 昭和電工株式会社 半導体発光素子、電子機器および発光装置
US8592837B2 (en) 2009-12-04 2013-11-26 Toyoda Gosei Co., Ltd. Semiconductor light emitting element, electronic apparatus, and light emitting device
JP2012099815A (ja) * 2010-10-29 2012-05-24 Lg Innotek Co Ltd 発光素子、照明システム
JP2012156272A (ja) * 2011-01-26 2012-08-16 Nichia Chem Ind Ltd 発光素子
JP2013065641A (ja) * 2011-09-16 2013-04-11 Nichia Chem Ind Ltd 発光装置
JP2014170815A (ja) * 2013-03-01 2014-09-18 Ushio Inc Led素子
JP2014183295A (ja) * 2013-03-21 2014-09-29 Ushio Inc Led素子
JP2016195187A (ja) * 2015-03-31 2016-11-17 ウシオ電機株式会社 半導体発光素子

Also Published As

Publication number Publication date
TWI423469B (zh) 2014-01-11
TW200917530A (en) 2009-04-16
KR101507610B1 (ko) 2015-03-31
JP5211887B2 (ja) 2013-06-12
KR20090004675A (ko) 2009-01-12

Similar Documents

Publication Publication Date Title
JP5211887B2 (ja) 半導体発光素子およびその製造方法
US8916401B2 (en) Method for fabricating semiconductor light emitting device
KR101238132B1 (ko) 반도체 발광 소자
US9142729B2 (en) Light emitting element
KR100876737B1 (ko) 반도체 발광소자 및 그 제조방법
JP5012187B2 (ja) 発光装置
KR100887139B1 (ko) 질화물 반도체 발광소자 및 제조방법
JP5246199B2 (ja) Iii族窒化物半導体発光素子
US20040248377A1 (en) Method for manufacturing vertical gan light emitting diodes
WO2006006555A1 (ja) 半導体発光素子
WO2006082687A1 (ja) GaN系発光ダイオードおよび発光装置
JP2005277372A (ja) 半導体発光素子及びその製造方法
JP2012164930A (ja) 半導体発光素子
JP5326957B2 (ja) 発光素子の製造方法及び発光素子
JP4411871B2 (ja) 窒化物半導体発光素子
JP2012204373A (ja) 半導体発光素子
JP3752339B2 (ja) 半導体発光素子
JP5126884B2 (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2008016629A (ja) 3族窒化物系発光ダイオード素子の製造方法
JP5181758B2 (ja) 半導体発光素子およびその製造方法
US20210111030A1 (en) Method of producing a semiconductor laser and semiconductor laser
JP2007258576A (ja) 半導体素子
KR20150062179A (ko) 확장된 반사층을 가진 발광 다이오드
JP2005276900A (ja) 発光素子
KR101171855B1 (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130211

R150 Certificate of patent or registration of utility model

Ref document number: 5211887

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250