JP2009026888A - 半導体装置の製造方法および半導体基板 - Google Patents
半導体装置の製造方法および半導体基板 Download PDFInfo
- Publication number
- JP2009026888A JP2009026888A JP2007187310A JP2007187310A JP2009026888A JP 2009026888 A JP2009026888 A JP 2009026888A JP 2007187310 A JP2007187310 A JP 2007187310A JP 2007187310 A JP2007187310 A JP 2007187310A JP 2009026888 A JP2009026888 A JP 2009026888A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- pattern portion
- pattern
- aperture ratio
- etching mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】半導体基板面内におけるエッチング変換差の面内ばらつきを小さく抑えるとともに、製品たる半導体装置の製造効率を高めることができる半導体装置の製造方法を提供する。
【解決手段】基板Wの表面へのリソグラフィプロセスによるエッチングマスクの形成に用いられる半導体装置の製造方法であって、それぞれ所定の開口率を有する第1パタン部と第2パタン部とが一定位置に配置されてなるエッチングマスクを用いたエッチング処理によって、このエッチングマスク下の被エッチング膜に生じるエッチング変換差を第2パタン部の開口率と関係付けたデータとして予備的に求める(ST1〜5)。被エッチング膜におけるエッチング変換差の面内ばらつきが小さくなるように、基板に実処理のためのエッチングマスクを形成する際の第2パタン部の開口率を先に求めたデータに基づいて決定する(ST6)。
【選択図】図3
【解決手段】基板Wの表面へのリソグラフィプロセスによるエッチングマスクの形成に用いられる半導体装置の製造方法であって、それぞれ所定の開口率を有する第1パタン部と第2パタン部とが一定位置に配置されてなるエッチングマスクを用いたエッチング処理によって、このエッチングマスク下の被エッチング膜に生じるエッチング変換差を第2パタン部の開口率と関係付けたデータとして予備的に求める(ST1〜5)。被エッチング膜におけるエッチング変換差の面内ばらつきが小さくなるように、基板に実処理のためのエッチングマスクを形成する際の第2パタン部の開口率を先に求めたデータに基づいて決定する(ST6)。
【選択図】図3
Description
本発明は、特に半導体装置の製造プロセスの1つであるドライエッチングプロセスにおいて半導体基板の面内で均一なエッチング変換差を得るための半導体装置の製造方法およびこの製造方法により製造される半導体基板に関する。
半導体装置の高集積化が進む中、半導体微細加工にはますます高い精度が要求されている。半導体微細加工の中心的プロセスには、基板上に塗布した感光膜にフォトマスク上の回路パタンを転写するリソグラフィ技術と、こうして転写された回路パタンを有する感光膜をエッチングマスクとしてその下地に形成されている被エッチング膜を加工するドライエッチング技術とがあり、これら両技術の寸法制御性の向上が求められている。
このうちドライエッチング技術においては、半導体基板面内のエッチング変換差の均一性を高める技術の実現が切望されている。“エッチング変換差”とは、エッチングマスクの配線寸法(線幅)と、被エッチング膜がエッチングされてその後に残る配線部の配線寸法(線幅)との差である。そのためには、エッチング装置における反応室内の反応性ガス濃度やプラズマ密度,プラズマにより生じたラジカルやイオンが被エッチング膜と反応することによって生成する反応生成物の密度の均一化制御等が必要となる。
そこで、エッチング装置メーカ側からのアプローチとして、反応性ガスの給気や反応生成物の排気等のガスの流れの構造的制御やプラズマ密度の均一化のための電極構造の最適化等が検討されている。
しかし、半導体基板は円形であるために、エッチング装置の構造面からのアプローチのみによって半導体基板の中央部と外周部とでエッチング環境を同じとすることは極めて困難である。そのため、同心円分布を代表としたエッチング変換差の不均一が発生してしまう。
このようなエッチング変換差の面内ばらつきの問題を解決する方法として、エッチングマスクのパタンとして、半導体基板の全面にわたり所定距離内に少なくともレジストで被覆されていない開口部(捨てパタン)が存在するパタンを用いる方法が提案されている(例えば、特許文献1参照)。
しかしながら、この方法では、半導体基板面内の一定距離毎に必ず捨てパタンを設けなければならないので、製品たる半導体装置の製造効率が低下する。
特開2000−91319号公報(段落[0024]、図1、図2等)
本発明は、半導体基板面内におけるエッチング変換差の面内ばらつきを小さく抑えるとともに、製品たる半導体装置の製造効率を高めることができる半導体装置の製造方法およびこの製造方法により製造される半導体基板を提供することを目的とする。
本発明によれば、半導体基板表面へのリソグラフィプロセスによるエッチングマスクの形成に用いられる半導体装置の製造方法であって、
それぞれ所定の開口率を有する第1パタン部と第2パタン部とが一定位置に配置されてなるエッチングマスクを用いたエッチング処理によって、当該エッチングマスク下の被エッチング膜に生じるエッチング変換差を、前記第2パタン部の開口率と関係付けたデータとして予備的に求め、
被エッチング膜におけるエッチング変換差の面内ばらつきが前記第1パタン部と第2パタン部の開口率が同じ場合よりも小さくなるように、半導体基板に実処理のためのエッチングマスクを形成する際の第2パタン部の開口率を前記データに基づいて決定することを特徴とする半導体装置の製造方法が提供される。
それぞれ所定の開口率を有する第1パタン部と第2パタン部とが一定位置に配置されてなるエッチングマスクを用いたエッチング処理によって、当該エッチングマスク下の被エッチング膜に生じるエッチング変換差を、前記第2パタン部の開口率と関係付けたデータとして予備的に求め、
被エッチング膜におけるエッチング変換差の面内ばらつきが前記第1パタン部と第2パタン部の開口率が同じ場合よりも小さくなるように、半導体基板に実処理のためのエッチングマスクを形成する際の第2パタン部の開口率を前記データに基づいて決定することを特徴とする半導体装置の製造方法が提供される。
また、本発明によれば、被エッチング膜と、当該被エッチング膜上に設けられたエッチングマスクとを備えた半導体基板であって、
前記エッチングマスクは、半導体基板の外周部に形成された第2パタン部と、当該第2パタン部の内側に形成された第1パタン部とを有し、
前記被エッチング膜のエッチング変換差の面内ばらつきが前記第1パタン部と第2パタン部の開口率が同じ場合よりも小さくなるように、前記第2パタン部の開口率が前記第1パタン部の開口率とは異なっていることを特徴とする半導体基板が提供される。
前記エッチングマスクは、半導体基板の外周部に形成された第2パタン部と、当該第2パタン部の内側に形成された第1パタン部とを有し、
前記被エッチング膜のエッチング変換差の面内ばらつきが前記第1パタン部と第2パタン部の開口率が同じ場合よりも小さくなるように、前記第2パタン部の開口率が前記第1パタン部の開口率とは異なっていることを特徴とする半導体基板が提供される。
本発明によれば、半導体装置の製造工程におけるエッチングプロセスにおいて、エッチング変換差の面内ばらつきを小さく抑えるとともに、製品たる半導体装置の製造効率を高めることができる。
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。図1に半導体基板の概略構造を示す断面図を示し、図2にこの半導体基板に設けられたエッチングマスクの開口率分布構成の一例を模式的に示す。
この半導体基板(以下「基板」という)Wには、図1に示すように、図示しない絶縁性薄膜を介して被エッチング膜30が形成されている。この被エッチング膜30上には下層反射防止膜31が設けられており、下層反射防止膜31上にエッチングマスク10が形成されている。エッチングマスク10は所定のパタンを有し、基板Wの主面全体に形成されている。ここでは、被エッチング膜30をポリシリコン膜とし、エッチングマスクをフォトレジスト膜とする。
エッチングマスク10は、図2に示されるように、基板Wの外周部に形成された第2パタン部14と、第2パタン部14の内側に形成された第1パタン部12とを有している。図2に示す長方形の各領域は、第1パタン部12と第2パタン部14を形成するための1ショット分の露光領域(以下「1ショット露光領域」という)を示している。
第1パタン部12は、その領域が基板W内に完全に納まるように、設けられている。第1パタン部12は、最終的に半導体装置(製品)を得るための領域として用いられ、所定の開口率を有する回路パタン(回路の詳細は図示せず)を備えている。
一方、第2パタン部14を形成するための露光(ショット)は、その露光領域の一部が基板Wから外れるように行われている。図2では、実際に形成される第2パタン部14の領域と第2パタン部14の形成のための1ショット露光領域と区別するために、第2パタン部14の領域をドットハッチングで示している。
第2パタン部14もまた、所定の開口率を有する回路パタン(回路の詳細は図示せず)を備えている。第2パタン部14は、後述するように、被エッチング膜30におけるエッチング変換差の面内ばらつきを小さく抑えるために設けられる。そのため、第1パタン部12の開口率と第2パタン部14の開口率は異なる値に設定されている。
基板の中央部と外周部とで開口率の異なるパタン部を備えたエッチングマスクを用いてエッチング処理を行うと、このような開口率の差に起因して例えば反応生成物の量に差が生じることにより、基板Wの中央部と外周部とでは、エッチング性能に差が生じる。
そこで、エッチングマスク10を用いたエッチング処理では、逆にこの現象を利用して、基板Wの中央部と外周部とのエッチング性能を制御し、エッチング変換差に面内ばらつきが生じることを抑制する。つまり、エッチング処理後に被エッチング膜30のエッチング変換差の面内ばらつきが小さくなるように、第1パタン部12と第2パタン部14の配置パタンおよび第2パタン部14の開口率が設定される。
エッチング変換差は、エッチングマスク10の配線の寸法(線幅)と被エッチング膜30がエッチングされて形成される配線の寸法との差である。例えば、被エッチング膜30から形成される配線がゲート配線である場合、エッチング後の配線寸法として、ボトム寸法が好適に用いられる。また多層配線層でスペースパタン部が配線部となるような場合には、ボトム寸法に代えて、エッチングした中央の深さでの配線寸法であるミドル寸法が用いられる場合もある。これらボトム寸法やミドル寸法はエッチングの深さとテーパ角度によって変化するため、テーパ角度が一定という条件の下で用いることができる。このような場合のエッチング変換差には間接的にエッチング深さが考慮されることとなる。
次に、エッチングマスク10のように開口率の異なるパタン部が所定位置に配置されてなるエッチングマスクを形成するための、開口率の異なるパタン部の配置および開口率の決定方法について説明する。
図3にエッチングマスクが備えるパタン部の開口率決定方法を表したフローチャートを示す。また、図4Aに図3に示されるST1〜ST4で用いる基板と1ショット露光領域との対応を表した平面図を示し、図4Bに図3に示されるST5〜(ST2〜ST4)〜ST6で用いる基板と1ショット露光領域との対応を表した平面図を示す。
最初に、レジスト膜が一様に被エッチング膜上に形成された基板20を準備する。この基板20としては、製品たる半導体装置を製造するプロセスと同じプロセスで製造されたものを用いる。そして、実際に製造する半導体装置の回路パタン(以下「回路パタンα」とする)が形成されたフォトマスクを用い、フォトリソグラフィプロセスによりレジスト膜へのパタン転写を、図4Aに長方形で示されている1ショット露光領域21ごとに縦横に行う。その後、現像処理を経ることにより、1ショット露光領域21ごとにパタン部22が形成されたエッチングマスクが形成される(ST1)。以下、パタン部22の開口率を‘Q’とする。
続いて、ST1で形成したエッチングマスクを用いて被エッチング膜のドライエッチング処理を行う(ST2)。その後、エッチングマスクをアッシング処理または剥離用薬液処理等によって除去する(ST3)。
こうして得られた基板20におけるエッチング変換差の動径方向依存性、すなわち、基板20の中心から外周にかけてエッチング変換差がどのように変化しているかを調べる(ST4)。ここでは、被エッチング膜がエッチングされることにより形成された配線のボトム寸法を用いてエッチング変換差を求めることとする。
ST4においてエッチング変換差を求める具体的な手法は、図4Aに併記されている。すなわち、基板20の中心Oと基板20の外周の任意の点とを結ぶ線分上に一定間隔で測定点a1,a2,・・・anを設け、各測定点での配線のボトム寸法を測定してエッチング変換差を算出し、その測定値を基板20の中心Oからの距離に対してプロットする。この測定は複数の位置(線分)について行い、その平均を求めることが好ましい。
なお、ST4における測定点の設定方法としては、基板20上に格子状に測定点a(X,Y)(基板20の中心Oに測定点a(0,0)を配置する)を設けて、各測定点a(X,Y)でのエッチング変換差を求めることによっても行うことができる。
図5にこうして得られたエッチング変換差の動径方向依存性を表したグラフを示す。図5では、横軸に基板Wの中心Oから動径方向の距離に代替する測定点を取り、縦軸にエッチング変換差を取っている。この図5における縦軸の単位は、例えばナノメートル(nm)であるが、エッチング変換差を求めるための配線のボトム寸法はエッチング条件(ガス組成やプラズマ励起のための電圧、周波数)によって変化することに鑑み、図5では縦軸への数値表記は行っていない。
図5に示されるように、基板20の中心から外周に向かうにしたがってエッチング変換差が増加していることがわかる。このことは、基板20の全面に開口率が同じパタン部からなるエッチングマスクを設けて行ったエッチング処理では、エッチングマスクの線幅が同じであっても、エッチング後の配線寸法であるボトム寸法が基板20の外周部では中央部よりも短くなっているということ、つまり、エッチング後の配線が基板20の外周部では中央部よりも細くなっていることを示している。
次に、エッチング変換差の面内ばらつきがエッチングマスクの開口率の分布にどのように依存しているかを調べるために、先に使用した基板20と実質的に同等の別の基板20を準備し、図4Bに示すように、内部領域23と外周領域24とを範囲分けするための境界線Sを設定する。この境界線Sは、例えば、所望される必要最小限の製品の製造に必要な面積を内部領域23として確保するという観点から、定めることができる。この境界線Sにまたがる露光領域は、内部領域23に含めてもよいし、外周領域24に含めてもよい。
また1ショット露光領域内に複数個の製品が製造される場合には、予め製品個数を決めておき、この境界線Sより外周に出る製品個数で内部領域23と外周領域24への振り分けを定めてもよい。例えば、1ショット露光領域に3×3=9個が搭載される製品おいて、5個を振り分け個数に設定した場合、5個以上境界線Sから外周にはみ出すショット露光領域を外周領域24とし、5個未満のショット露光領域を内部領域23に定めるとしてもよい。
ここでは、境界線Sにまたがる露光領域を外周領域24に組み入れることとする。図4Bでは、内部領域23と外周領域24との区別のために外周領域24にドットハッチングを施している。
図4Bに示した内部領域23には、製品たる半導体装置の回路パタンαが形成されたフォトマスクを用いて露光処理を行い、外周領域24には回路パタンαとは異なる回路パタン(以下「回路パタンβ」とする)が形成されたフォトマスクで露光処理を行う(ST5)。この回路パタンβは精密なパタンである必要はない。
そして、ST5後には先に述べたST2〜ST4と同じ処理(エッチング処理(ST2)→エッチングマスク除去(ST3)→エッチング変換差の動径方向依存性の測定(ST4))を行う。
さらに新しい基板20を準備して、内部領域23に転写する回路パタンαは変更せずに、外周領域24に転写する回路パタンとして回路パタンα,βと開口率の異なるさらに別の回路パタン(以下「回路パタンγ」とする)を用いて、ST5処理をその基板20に対して行い、その後ST2→ST3→ST4の処理を行う。
このようにして被エッチング膜におけるエッチング変換差の動径方向依存性を調べた結果を図6に示す。図6では、3種類の回路パタンβ,γ、δ(回路パタンδの開口率は回路パタンα,β,γの開口率と異なる)を用いて外周領域24に形成したパタン部の開口率をそれぞれA,B,Cで示しており、図5に示したデータ(実線)を併記している。
図6に示すように、全面に同一開口率Qのパタン部を形成した図5の場合に対し、開口率Aの条件ではエッチング変換差の基板外周部での増加がさらに大きくなってエッチング変換差の面内ばらつきが大きくなっていること、つまりエッチング変換差の面内均一性が低下していることがわかる。
外周領域24に形成するパタン部の開口率をB、Cと変えることによって、基板外周部のエッチング変換差が基板中央部の値に近付いており、エッチング変換差の面内ばらつきが小さくなっていることがわかる。また、エッチング変換差の面内ばらつきが最も小さくなる開口率は、開口率Bと開口率Cの間にあることが予測される。
例えば、図6に示すデータに基づいて、縦軸にan点でのエッチング変換差の値を、横軸に開口率を取ったグラフを作成し、そのグラフから基板中央部のエッチング変換差と同じ値を示す開口率(以下「開口率R」という)を求める(ST6)。
上述したST1〜ST6の工程は製品製造のための準備プロセスであり、ST6において決定された開口率Rを有するパタン部を外周領域24に形成することにより製品を製造する(ST7)。すなわち、内部領域23に製品となる回路パタンのパタン部を備え、外周領域24に開口率Rのパタン部を備えたエッチングマスクを被エッチング膜上に形成し、エッチング処理を行い、そのごエッチングマスクを除去する。こうして、エッチング変換差の面内ばらつきを抑え、所望の寸法の配線が形成された基板を得ることができる。
なお、外周領域24に形成するパタン部の開口率を変化させることのみでは、エッチング変換差の面内ばらつきを所望されるレベルにまで抑え込むことができない場合には、さらに、基板20に設定する内部領域23と外周領域24の広さの比を変更してエッチング変換差の面内ばらつきを調べる。これによって、エッチングマスクの構成条件を導き出すことができる。
先に図1,2を参照して説明したエッチングマスク10では、第1パタン部12が製品製造に用いられ、第2パタン部14がエッチング変換差調整のために用いられている。1ショット露光領域から1個の製品が製造される場合には、第2パタン部14からは製品を得ることができないため、第2パタン部14のみをエッチング変換差調整のために用いることによって、1枚の基板から製造することができる製品数を維持しながら、その品質のばらつきを小さく抑えることができる。
以上、本発明の実施の形態について説明してきたが、本発明はこのような形態に限定されるものではない。
例えば、図4Bに示した外周領域24に形成するパタン部の開口率を決定するために、内部領域23に製品の回路パタンが転写されたパタン部を形成するとしたが、この製品の回路パタンに代えて、同じ開口率を有する別のテストパタンを用いることができ、この場合のテストパタンは製品の回路パタンのような精密なパタンである必要はない。
また、上述したST1,ST5で使用する露光装置は、設定した開口率のパタン部が形成される限りにおいて、実際の製品の製造に用いる露光装置よりも精度の劣ったものを用いても構わない。
ST1,ST5では、開口率の異なる種々のパタン部を形成することができる複数のパタンを1枚のフォトマスクに搭載しておけば、被エッチング膜の材料(材質)や膜構造、エッチング条件等の異なる工程に対して、設定した開口率に応じてショット領域を変えることができ、1枚のフォトマスクを有効に使うことができる。
上記実施形態では、図5に示したようにエッチング変換差が同心円状に分布する形で発生する場合において、エッチング変換差の調整のために形成するパタン部の開口率決定方法を採り上げたが、これに限られず、例えば、エッチング装置の吸気部や排気部周辺のガスの乱れを起因とする同心円分布以外のエッチング変換差の面内ばらつきに対しても、ST1〜ST7の手法を適用して、この面内ばらつきを小さく抑えることができるようになる。
この場合、同一開口率のパタン部を形成した場合のエッチング変換差の分布を求めてエッチング変換差の調整が必要な部分を特定し、その近傍にエッチング変換差調整用のパタン部を形成してエッチング変換差の分布にどのような変化が現れるかを確認し、そのデータからエッチング変換差の調整のために形成するパタン部の開口率を決定することができる。
10…エッチングマスク、12…第1パタン部、14…第2パタン部、20…基板、21…1ショット露光領域、22…パタン部、23…内部領域、24…外周領域、30…被エッチング膜、31…下層反射防止膜、W…基板。
Claims (5)
- 半導体基板表面へのリソグラフィプロセスによるエッチングマスクの形成に用いられる半導体装置の製造方法であって、
それぞれ所定の開口率を有する第1パタン部と第2パタン部とが一定位置に配置されてなるエッチングマスクを用いたエッチング処理によって、当該エッチングマスク下の被エッチング膜に生じるエッチング変換差を、前記第2パタン部の開口率と関係付けたデータとして予備的に求め、
被エッチング膜におけるエッチング変換差の面内ばらつきが前記第1パタン部と第2パタン部の開口率が同じ場合よりも小さくなるように、半導体基板に実処理のためのエッチングマスクを形成する際の第2パタン部の開口率を前記データに基づいて決定することを特徴とする半導体装置の製造方法。 - 前記第2パタン部を半導体基板の外周部に設け、その内側に前記第1パタン部を設けることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記データの収集は、
半導体基板の外周部に形成された所定開口率の第2パタン部と当該第2パタン部の内側に形成された所定開口率の第1パタン部とからなるエッチングマスクを用いて当該エッチングマスク下の被エッチング膜をエッチング処理したときの当該被エッチング膜におけるエッチング変換差の基板動径方向に対する依存性を求める第1ステップと、
開口率の異なる第2パタン部を備えたエッチングマスクを用いて前記第1ステップと同様の処理を行うことにより、被エッチング膜におけるエッチング変換差の第2パタン部の開口率に対する依存性を求める第2ステップと、
により行われ、
実処理に用いるエッチングマスクの第2パタン部の開口率は、前記エッチング変換差の基板動径方向依存性および第2パタン開口率依存性に基づいて決定されることを特徴とする請求項2に記載の半導体装置の製造方法。 - 実処理に用いるエッチングマスクの第2パタン部を形成するためのパタン転写ショットを、ショットの一部が半導体基板から外れる不完全ショットとすることを特徴とする請求項2または請求項3に記載の半導体装置の製造方法。
- 被エッチング膜と、当該被エッチング膜上に設けられたエッチングマスクとを備えた半導体基板であって、
前記エッチングマスクは、半導体基板の外周部に形成された第2パタン部と、当該第2パタン部の内側に形成された第1パタン部とを有し、
前記被エッチング膜のエッチング変換差の面内ばらつきが前記第1パタン部と第2パタン部の開口率が同じ場合よりも小さくなるように、前記第2パタン部の開口率が前記第1パタン部の開口率とは異なっていることを特徴とする半導体基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007187310A JP2009026888A (ja) | 2007-07-18 | 2007-07-18 | 半導体装置の製造方法および半導体基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007187310A JP2009026888A (ja) | 2007-07-18 | 2007-07-18 | 半導体装置の製造方法および半導体基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009026888A true JP2009026888A (ja) | 2009-02-05 |
Family
ID=40398437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007187310A Pending JP2009026888A (ja) | 2007-07-18 | 2007-07-18 | 半導体装置の製造方法および半導体基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009026888A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11204506A (ja) * | 1998-01-19 | 1999-07-30 | Mitsubishi Electric Corp | 回路パターンが形成されたウェハおよびその製造方法 |
JP2005079200A (ja) * | 2003-08-28 | 2005-03-24 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2007088411A (ja) * | 2005-06-28 | 2007-04-05 | Hitachi High-Technologies Corp | 静電吸着装置およびウエハ処理装置ならびにプラズマ処理方法 |
-
2007
- 2007-07-18 JP JP2007187310A patent/JP2009026888A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11204506A (ja) * | 1998-01-19 | 1999-07-30 | Mitsubishi Electric Corp | 回路パターンが形成されたウェハおよびその製造方法 |
JP2005079200A (ja) * | 2003-08-28 | 2005-03-24 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2007088411A (ja) * | 2005-06-28 | 2007-04-05 | Hitachi High-Technologies Corp | 静電吸着装置およびウエハ処理装置ならびにプラズマ処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4527652B2 (ja) | 露光条件設定方法、基板処理装置およびコンピュータプログラム | |
US8828748B2 (en) | Test structures and methods | |
US9362185B2 (en) | Uniformity in wafer patterning using feedback control | |
JP2011146606A (ja) | 露光量決定方法、半導体装置の製造方法、露光量決定プログラムおよび露光量決定装置 | |
JP2002122977A (ja) | フォトマスクの作成法、フォトマスク、並びに露光方法 | |
JP2009116124A (ja) | マスクパターンの補正方法、フォトマスク、半導体装置の製造方法、および半導体装置 | |
US9711420B1 (en) | Inline focus monitoring | |
JP2004361432A (ja) | 露光マスク基板製造方法、露光マスク製造方法、及び半導体装置製造方法 | |
KR20010100767A (ko) | 마스크의 형성방법 | |
JP5356089B2 (ja) | エッチング近接効果補正モデルの作成方法、エッチング近接効果補正モデル、マスクパターンの補正方法、フォトマスク、半導体装置の製造方法、および半導体装置 | |
JP5011774B2 (ja) | 転写マスクブランク及び転写マスク並びにパターン露光方法 | |
JP2010251500A (ja) | 半導体デバイスの製造方法及び露光条件決定プログラム | |
TWI802369B (zh) | 多步驟製程檢測方法 | |
JP2009026888A (ja) | 半導体装置の製造方法および半導体基板 | |
JP2008058961A (ja) | リソグラフィプロセスにおけるレジストの限界寸法の変動の修正 | |
US20160062227A1 (en) | Mask monitor mark and method for marking the mark | |
JP4483612B2 (ja) | フォトマスクの製造方法、および、半導体デバイスの製造方法 | |
KR20100089503A (ko) | 반도체 소자 패턴 및 이를 이용한 패턴 선폭 측정 방법 | |
JP2007318181A (ja) | 現像処理装置の調整方法及び半導体装置の製造方法 | |
JP2003318092A (ja) | 露光装置および半導体装置の製造方法 | |
JP2007173435A (ja) | 最適フォーカス位置検出方法及び半導体装置の製造方法 | |
KR20080083819A (ko) | 반도체 소자의 포토레지스트막 두께 결정 방법 | |
JP2004029403A (ja) | フォトマスクの製造方法及びフォトマスク並びに露光方法 | |
JP2010217744A (ja) | 転写マスクの製造方法及び転写マスク | |
JP2009278055A (ja) | 露光時間の決定方法、マスクの作製方法及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100316 |