JP2009020019A

JP2009020019A - 検出回路

Info

Publication number: JP2009020019A
Application number: JP2007183488A
Authority: JP
Inventors: Kazuyuki Kobayashi; 一行小林
Original assignee: Sanyo Electric Co Ltd; Sanyo Semiconductor Co Ltd
Current assignee: Sanyo Electric Co Ltd; System Solutions Co Ltd
Priority date: 2007-07-12
Filing date: 2007-07-12
Publication date: 2009-01-29
Anticipated expiration: 2027-07-12
Also published as: US7701239B2; JP4958665B2; US20090015240A1

Abstract

【課題】簡易な構成で検出精度を向上させる。
【解決手段】検出回路は、センサの駆動を制御するためのデジタル制御信号を所定周波数のクロックに基づいて更新して出力する制御信号更新回路と、制御信号更新回路から出力されるデジタル制御信号を、前記センサを駆動すべくアナログ制御信号に変換して出力するＤＡコンバータと、アナログ制御信号に応じて変化するセンサの検出信号の電圧レベルと、所定レベルの基準電圧との比較結果信号を出力する比較回路と、比較回路から出力される比較結果信号と、所定周波数のクロックとに基づいて、検出信号に応じた時間をカウントして出力するカウント回路と、を備える。
【選択図】図１

Description

本発明は、検出回路に関する。

磁気や加速度、温度等に基づく処理をデジタル回路で行う場合、磁気センサや加速度センサ、温度センサ等からの微小レベルの検出信号を差動増幅回路で増幅し、増幅された検出信号をＡＤコンバータでデジタル信号に変換する検出回路を用いることが一般的である（例えば、特許文献１）。
特開２００４−１６３２５１号公報

このようなＡＤコンバータを用いた検出回路において検出精度を高めるためには、ＡＤコンバータを高精度なものとする必要があり、回路構成が複雑となってしまう。

本発明は上記課題を鑑みてなされたものであり、簡易な構成で検出精度を向上させることが可能な検出回路を提供することを目的とする。

上記目的を達成するため、本発明の検出回路は、センサの駆動を制御するためのデジタル制御信号を所定周波数のクロックに基づいて更新して出力する制御信号更新回路と、前記制御信号更新回路から出力される前記デジタル制御信号を、前記センサを駆動すべくアナログ制御信号に変換して出力するＤＡコンバータと、前記アナログ制御信号に応じて変化する前記センサの検出信号の電圧レベルと、所定レベルの基準電圧との比較結果信号を出力する比較回路と、前記比較回路から出力される前記比較結果信号と、所定周波数のクロックとに基づいて、前記検出信号に応じた時間をカウントして出力するカウント回路と、を備える。

簡易な構成で検出精度を向上させることが可能な検出回路を提供することができる。

＝＝磁気検出回路＝＝
図１は、本発明の一実施形態である磁気検出回路の構成例を示す図である。磁気検出回路１０は、コイルＬ１，Ｌ２、オペアンプ１１、コンパレータ１５、抵抗Ｒ１〜Ｒ６、デジタル回路２０、ＤＡコンバータ（ＤＡＣ）２５、バッファ回路２６、及び反転バッファ回路２７を含んで構成されている。

コイルＬ１，Ｌ２は磁気センサを構成しており、コイルＬ１が励起コイル、コイルＬ２が検出コイルとなっている。コイルＬ１の両端に印加される電圧が変化することによってコイルＬ１が励起されると、磁場によって変調された微小レベルの検出信号Ｓ_p，Ｓ_nがコイルＬ２の両端に発生する。

オペアンプ１１及び抵抗Ｒ１〜Ｒ４は差動増幅回路を構成している。オペアンプ１１の＋入力端子には、抵抗Ｒ１を介してコイルＬ２の一端から出力される検出信号Ｓ_pが入力され、−入力端子には、抵抗Ｒ２を介してコイルＬ２の他端から出力される検出信号Ｓ_nが入力されている。また、オペアンプ１１の＋入力端子には、抵抗Ｒ３を介して基準電圧Ｖcomが印加されている。そして、オペアンプ１１の出力端子からは、微小レベルの検出信号Ｓ_p，Ｓ_nの誤差を、基準電圧Ｖcomを基準として増幅した検出信号Ｓ_outが出力される。なお、抵抗Ｒ１〜Ｒ４は可変抵抗であり、マイコン等の制御によって抵抗値を変更することにより、差動増幅回路における増幅率を変更することができる。

コンパレータ１５及び抵抗Ｒ５，Ｒ６はヒステリシスコンパレータを構成している。コンパレータ１５の＋入力端子には、抵抗Ｒ５を介して検出信号Ｓ_outが入力され、−入力端子には、比較の基準となる基準電圧Ｖcomが印加されている。また、本実施形態では、抵抗Ｒ５，Ｒ６によって決定されるヒステリシスをΔＶhysであることとする。つまり、コンパレータ１５の出力信号Ｃ_outがＬレベルの状態では、検出信号Ｓ_outの電圧レベルがＶcom＋ΔＶhysより高くなると出力信号Ｃ_outがＨレベルに変化し、出力信号Ｃ_outがＨレベルの状態では、検出信号Ｓ_outの電圧レベルがＶcom−ΔＶhysより低くなると出力信号Ｃ_outがＬレベルに変化する。

デジタル回路２０は、カウンタ３１，３２を含んで構成される。カウンタ３１（制御信号更新回路）は、所定周波数のクロックＣＬＫに基づいてカウント値ＣＮＴ（デジタル制御信号）を更新する回路である。なお、カウンタ３１は、カウント値ＣＮＴが三角波状に変化するようにカウント値ＣＮＴを更新する。例えばカウンタ３１のビット数を８ビットとすると、カウンタ３１は、２５５から０までカウントダウンした後、０から２５５までカウントアップする。また、リセット信号ＲＳＴがＬレベルの間は、カウンタ３１はカウント動作を行わず、カウント値ＣＮＴは初期値のまま保持される。

カウンタ３２（カウント回路）は、コンパレータ１５の出力信号Ｃ_outがＬレベルの時間を、クロックＣＬＫに基づいてカウントすることにより計測し、計測した時間を検出信号Ｓ_outに応じたデジタル信号Ｄ_outとして出力する。また、リセット信号ＲＳＴがＬレベルの間は、カウンタ３２はカウント動作を行わず、デジタル信号Ｄ_outは初期値のまま保持される。

なお、本実施形態では、カウンタ３１，３２ともに、同一のクロックＣＬＫに基づいてカウントすることとしたが、異なるクロックに基づいてカウントすることとしてもよい。ＤＡＣ２５は、カウンタ３１から出力されるカウント値ＣＮＴをアナログ信号に変換して出力する。

バッファ２６及び反転バッファ２７はコイルＬ１の駆動回路を構成しており、ＤＡＣ２５から出力されるアナログ信号に応じたレベルの駆動信号Ｄrv_p，Ｄrv_nをコイルＬ１の両端に出力する。なお、駆動信号Ｄrv_nは、基準電圧Ｖcomを基準として駆動信号Ｄrv_pを反転した信号となっている。

図２は、磁気検出回路１０の動作の一例を示す図である。ここでは、カウンタ３１，３２のビット数が８ビットであり、カウンタ３１で更新されるカウント値ＣＮＴの初期値が２５５、カウンタ３２で更新されるデジタル信号Ｄ_outの初期値が０であることとする。

リセット信号ＲＳＴがＨレベルに変化すると、カウンタ３１は、クロックＣＬＫに基づいてカウント値ＣＮＴを２５５からカウントダウンし、カウント値ＣＮＴが０になると、カウント値ＣＮＴを２５５までカウントアップする。これにより、カウント値ＣＮＴは三角波状に変化する。そして、カウント値ＣＮＴに応じて、駆動信号Ｄrv_pも三角波状に変化し、駆動信号Ｄrv_nは基準電圧Ｖcomを基準として駆動信号Ｄrv_pを反転した信号となる。

このような駆動信号Ｄrv_p，Ｄrv_nがコイルＬ１の両端に入力されることにより、磁場によって変調された微小レベルの検出信号Ｓ_p，Ｓ_nがコイルＬ２の両端に発生する。そして、微小レベルの検出信号Ｓ_p，Ｓ_nの誤差を増幅した検出信号Ｓ_outは、図２に示すように基準電圧Ｖcomを中心として上下に１回ずつ三角波状に変化する。そして、このように検出信号Ｓ_outにあらわれる２つの三角波状の波形の間隔が、磁場によって変化することとなる。

コンパレータ１５の出力信号Ｃ_outは、検出信号Ｓ_outの電圧レベルがＶcom−ΔＶhysより低くなるとＬレベルに変化し、検出信号Ｓ_outの電圧レベルがＶcom＋ΔＶhysより高くなるとＨレベルに変化する。すなわち、コンパレータ１５の出力信号Ｃ_outがＬレベルの時間Ｔ１は、検出信号Ｓ_outにあらわれる三角波状の波形の間隔を示すものとなる。そして、カウンタ３２は、コンパレータ１５の出力信号Ｃ_outがＬレベルの間、クロックＣＬＫに基づいてカウントアップすることにより時間Ｔ１を計測し、計測した時間Ｔ１を磁気の検出結果を示すデジタル信号Ｄ_outとして出力する。

このように、磁気検出回路１０では、磁気センサを構成するコイルＬ１，Ｌ２を駆動するための駆動信号Ｄrv_p，Ｄrv_nをクロックＣＬＫに基づいて変化させるとともに、駆動信号Ｄrv_p，Ｄrv_nの変化によって生じる検出信号Ｓ_outと基準電圧Ｖcomとの比較結果を示す出力信号Ｃ_outとクロックＣＬＫとに基づいて、検出信号Ｓ_outに応じた時間が計測される。すなわち、磁気検出回路１０では、高精度なＡＤコンバータを用いることなく、簡易な構成で磁気を高精度に検出することが可能となる。また、磁気検出回路１０では、高速なＡＤコンバータを用いることなく、クロックＣＬＫの速度を向上させることにより、検出速度を向上させることが可能となる。さらに、磁気検出回路１０では、ＡＤコンバータを用いずにカウンタ３２でのカウント動作により磁気を検出するため、電源電圧を低電圧化することが可能となる。

＝＝加速度検出回路＝＝
図３は、本発明の一実施形態である加速度検出回路の構成例を示す図である。加速度検出回路４０は、磁気検出回路１０が備えるオペアンプ１１、コンパレータ１５、抵抗Ｒ１〜Ｒ６、ＤＡＣ２５、バッファ回路２６、及び反転バッファ回路２７に加えて、抵抗Ｒ１１〜１４、コンパレータ４１、抵抗Ｒ２１，２２、及びデジタル回路４２を含んで構成されている。

抵抗Ｒ１１〜Ｒ１４は、ピエゾ抵抗型加速度センサを構成しており、加速度に応じて、抵抗Ｒ１１〜Ｒ１４の抵抗値が変化することにより、抵抗Ｒ１１，Ｒ１２の接続点、及び、抵抗Ｒ１３，Ｒ１４の接続点に生じる検出信号Ｓ_p，Ｓ_nが変化する。

コンパレータ４１及び抵抗Ｒ２１，Ｒ２２は、コンパレータ１５及び抵抗Ｒ５，Ｒ６と同様に、基準電圧Ｖcomに対してΔＶhysのヒステリシスを有するヒステリシスコンパレータを構成している。なお、加速度検出回路４０においては、検出動作の開始前においてオペアンプ１１から出力される検出信号Ｓ_outの電圧レベルはＶcomであることとする。そして、検出動作の開始前においては、コンパレータ１５の出力信号Ｃ_outhはＬレベルであり、コンパレータ４１の出力信号Ｃ_outlはＨレベルであることとする。

デジタル回路４２は、磁気検出回路１０のデジタル回路２０と同様にカウンタを含んで構成され、ピエゾ抵抗型加速度センサを駆動するためのカウント値ＣＮＴを出力するとともに、加速度の検出結果を示すデジタル信号Ｄ_outを出力する。具体的には、デジタル回路４２は、リセット信号ＲＳＴがＨレベルになるとカウント値ＣＮＴのカウントアップを開始する。また、デジタル回路４２は、リセット信号ＲＳＴがＨレベルに変化した後コンパレータ１５，４１の出力信号Ｃ_outh，Ｃ_outlの何れか一方の論理レベルが変化するまでの時間を計測し、計測した時間に出力信号Ｃ_outh，Ｃ_outlの何れが変化したかを示す情報を付与した信号を、加速度の検出結果を示すデジタル信号Ｄ_outとして出力する。

図４は、加速度検出回路４０の動作の一例を示す図である。ここでは、カウント値ＣＮＴを更新するカウンタのビット数が８ビットであり、カウント値ＣＮＴの初期値が０であることとする。

リセット信号ＲＳＴがＨレベルに変化すると、デジタル回路４２は、クロックＣＬＫに基づいてカウント値ＣＮＴを０からカウントアップしていく。そして、カウント値ＣＮＴに応じて、駆動信号Ｄrv_pの電圧レベルが基準電圧Ｖcomから上昇していくとともに、駆動信号Ｄrv_nの電圧レベルが基準電圧Ｖcomから下降していく。

このような駆動信号Ｄrv_p，Ｄrv_nが抵抗Ｒ１１〜Ｒ１４により構成されるブリッジの両端に入力されることにより、検出信号Ｓ_outは、基準電圧Ｖcomの電圧レベルから加速度に応じた傾きで変化する。例えば、検出信号Ｓ_outが加速度に応じて図４のＡに示すように変化する場合、検出信号Ｓ_outの電圧レベルがＶcom＋ΔＶhysより高くなると出力信号Ｃ_outhがＨレベルに変化する。この場合、デジタル回路４２は、リセット信号ＲＳＴがＨレベルに変化してから出力信号Ｃ_outhがＨレベルに変化するまでの時間Ｔ１１をクロックＣＬＫに基づいて計測し、計測した時間Ｔ１１に出力信号Ｃ_outhの論理レベルが変化したことを示す情報を付与したデジタル信号Ｄ_outを出力する。また、例えば、検出信号Ｓ_outが加速度に応じて図４のＢに示すように変化する場合、検出信号Ｓ_outの電圧レベルがＶcom−ΔＶhysより低くなると出力信号Ｃ_outlがＬレベルに変化する。この場合、デジタル回路４２は、リセット信号ＲＳＴがＨレベルに変化してから出力信号Ｃ_outlがＬレベルに変化するまでの時間Ｔ１２をクロックＣＬＫに基づいて計測し、計測した時間Ｔ１２に出力信号Ｃ_outlの論理レベルが変化したことを示す情報を付与したデジタル信号Ｄ_outを出力する。

このように、加速度検出回路４０では、ピエゾ抵抗型加速度センサを構成する抵抗Ｒ１１〜Ｒ１４を駆動するための駆動信号Ｄrv_p，Ｄrv_nをクロックＣＬＫに基づいて変化させるとともに、駆動信号Ｄrv_p，Ｄrv_nの変化によって生じる検出信号Ｓ_outと基準電圧Ｖcomとの比較結果を示す出力信号Ｃ_outとクロックＣＬＫとに基づいて、検出信号Ｓ_outに応じた時間が計測される。すなわち、加速度検出回路４０では、ＡＤコンバータを用いる必要がないため、磁気検出回路１０の場合と同様の効果を得ることが可能となる。

＝＝温度検出回路＝＝
図５は、本発明の一実施形態である温度検出回路の構成例を示す図である。温度検出回路５０は、磁気検出回路１０が備えるオペアンプ１１、コンパレータ１５、抵抗Ｒ１〜Ｒ６、及びＤＡＣ２５に加えて、電流源５１，５２、ＮＰＮ型トランジスタＱ１，Ｑ２、及びデジタル回路５３を含んで構成されている。

電流源５１は定電流Ｉbを出力する回路であり、電流源５２は、電流源５１のＭ倍の定電流を出力する回路である。ＮＰＮ型トランジスタＱ１，Ｑ２はダイオード接続されており、それぞれ、電流源５１，５２により駆動される。そして、ＮＰＮ型トランジスタＱ１，Ｑ２のベース・エミッタ間電圧Ｖbeは温度および電流源５１，５２からの電流量に応じた電圧レベルとなる。すなわち、電流源５１，５２及びＮＰＮ型トランジスタＱ１，Ｑ２は温度センサを構成しており、ＮＰＮ型トランジスタＱ１，Ｑ２のコレクタから、温度に応じた検出信号Ｓ_p，Ｓ_nが出力される。

デジタル回路５３は、磁気検出回路１０のデジタル回路２０と同様にカウンタを含んで構成され、コンパレータ１５において検出結果Ｓ_outとの比較対象となる電圧Ｖ_cmpを制御するためのカウント値ＣＮＴを出力するとともに、温度の検出結果を示すデジタル信号Ｄ_outを出力する。具体的には、デジタル回路５３は、リセット信号ＲＳＴがＨレベルになるとカウント値ＣＮＴのカウントアップを開始する。また、デジタル回路５３は、リセット信号ＲＳＴがＨレベルに変化した後コンパレータ１５の出力信号Ｃ_outがＬレベルに変化するまでの時間を計測し、計測した時間を検出信号Ｓ_outに応じたデジタル信号Ｄ_outとして出力する。

図６は、温度検出回路５０の動作の一例を示す図である。ここでは、カウント値ＣＮＴを更新するカウンタのビット数が８ビットであり、カウント値ＣＮＴの初期値が０であることとする。

リセット信号ＲＳＴがＨレベルに変化すると、デジタル回路５３は、クロックＣＬＫに基づいてカウント値ＣＮＴを０からカウントアップしていく。そして、カウント値ＣＮＴに応じて、コンパレータ１５の−入力端子に印加される電圧Ｖ_cmpの電圧レベルが基準電圧Ｖcomから上昇していく。

そして、電圧Ｖ_cmpが温度に応じた検出信号Ｓ_outの電圧レベルよりΔＶhysだけ高くなると、出力信号Ｃ_outがＬレベルに変化する。すなわち、リセット信号ＲＳＴがＨレベルに変化してからコンパレータ１５の出力信号Ｃ_outがＬレベルに変化するまでの時間Ｔ２１は、検出信号Ｓ_outの電圧レベルに応じたものとなる。したがって、デジタル回路５３は、リセット信号ＲＳＴがＨレベルに変化してから出力信号Ｃ_outがＬレベルに変化するまでの時間Ｔ２１をクロックＣＬＫに基づいて計測し、計測した時間Ｔ２１を温度の検出結果を示すデジタル信号Ｄ_outとして出力する。

このように、温度検出回路５０では、検出信号Ｓ_outと比較される電圧Ｖ_cmpの電圧レベルをクロックＣＬＫに基づいて変化させるとともに、検出信号Ｓ_outと電圧Ｖ_cmpとの比較結果を示す出力信号Ｃ_outとクロックＣＬＫとに基づいて、検出信号Ｓ_outに応じた時間が計測される。すなわち、温度検出回路５０では、ＡＤコンバータを用いる必要がないため、磁気検出回路１０の場合と同様の効果を得ることが可能となる。

＝＝マルチ検出回路＝＝
図７は、本発明の一実施形態であるマルチ検出回路の構成例を示す図である。マルチ検出回路６０は、磁気検出回路１０、加速度検出回路４０、及び温度検出回路５０において示した構成に加え、スイッチＳ１〜Ｓ２４を備えている。また、デジタル回路６１は、デジタル回路２０，４２，５３の機能を含む回路である。

マルチ検出回路６０では、スイッチＳ１〜Ｓ２４のオンオフを適宜切り替えることにより、磁気、加速度、又は温度の何れかの検出結果を示すデジタル信号Ｄ_outを出力することができる。例えば、スイッチＳ８〜Ｓ１１，Ｓ２２，Ｓ２４をオン、その他のスイッチをオフとすることにより、デジタル信号Ｄ_outは磁気の検出結果を示す信号となる。また、例えば、スイッチＳ３〜Ｓ７，Ｓ２１，Ｓ２２，Ｓ２４をオン、その他のスイッチをオフとすることにより、デジタル信号Ｄ_outは加速度の検出結果を示す信号となる。また、例えば、スイッチＳ１，Ｓ２，Ｓ２３をオン、その他のスイッチをオフとすることにより、デジタル信号Ｄ_outは温度の検出結果を示す信号となる。

このように、マルチ検出回路６０では、オペアンプ１１やコンパレータ１５、ＤＡＣ２５等の回路が磁気センサ、加速度センサ、及び温度センサに共有されている。つまり、ＡＤコンバータを用いることなく、複数のセンサを切り替え可能な検出回路を、簡易な構成で実現することができる。

＝＝オフセットキャンセル＝＝
前述したオペアンプ１１やコンパレータ１５には、オフセット電圧が存在する。そして、オフセット電圧の影響により、センサからの微小なレベルの検出信号を高精度に検出することが困難となる可能性がある。そこで、そのような状況においては、オフセット電圧をキャンセルすることにより、検出精度を向上させることが可能となる。

図８は、オフセットキャンセル回路の構成例を示す図である。図８に示すように、コンパレータ１５のオフセットをキャンセルするための回路として、キャパシタＣ１及びスイッチＳ３１〜Ｓ３３が設けられている。なお、スイッチＳ３１が本発明の第１スイッチ回路に相当し、スイッチＳ３２が本発明の第２スイッチ回路に相当する。

まず、コンパレータ１５で比較動作が行われる前に、マイコン等の制御によりスイッチＳ３１，Ｓ３２がオン、スイッチＳ３３がオフとされる。ここで、コンパレータ１５のオフセット電圧をＶosとすると、スイッチＳ３１，Ｓ３２がオン、スイッチＳ３３がオフとなることにより、オフセット電圧ＶosがキャパシタＣ１にサンプリングされる。そして、コンパレータ１５で比較動作を行う際には、マイコン等の制御によってスイッチＳ３１，Ｓ３２がオフ、スイッチＳ３３がオンとされることにより、コンパレータ１５のオフセット電圧Ｖosは、キャパシタＣ１にサンプリングされた電圧によりキャンセルされる。このように、コンパレータ１５のオフセットをキャンセルすることにより、コンパレータ１５の比較動作の精度を高め、センサから微小なレベルの検出信号を高精度に検出することが可能となる。なお、図８ではコンパレータ１５に対するオフセットキャンセル回路を示したが、オペアンプ１１やコンパレータ４１に対しても同様にオフセットキャンセル回路を設けることにより精度を向上させることが可能となる。

なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。

本発明の一実施形態である磁気検出回路の構成例を示す図である。磁気検出回路の動作の一例を示す図である。本発明の一実施形態である加速度検出回路の構成例を示す図である。加速度検出回路の動作の一例を示す図である。本発明の一実施形態である温度検出回路の構成例を示す図である。温度検出回路の動作の一例を示す図である。本発明の一実施形態であるマルチ検出回路の構成例を示す図である。オフセットキャンセル回路の構成例を示す図である。

符号の説明

１０磁気検出回路
１１オペアンプ
１５，４１コンパレータ
２０，４２，５３デジタル回路
２５ＤＡコンバータ（ＤＡＣ）
２６バッファ回路
２７反転バッファ回路
３１，３２カウンタ
４０加速度検出回路
５０温度検出回路
５１，５２電流源
Ｌ１，Ｌ２コイル
Ｒ１〜Ｒ６，Ｒ１１〜Ｒ１４，Ｒ２１，Ｒ２２抵抗
Ｑ１，Ｑ２ＮＰＮ型トランジスタ
Ｓ１〜Ｓ２４，Ｓ３１〜Ｓ３３スイッチ
Ｃ１キャパシタ

Claims

センサの駆動を制御するためのデジタル制御信号を所定周波数のクロックに基づいて更新して出力する制御信号更新回路と、
前記制御信号更新回路から出力される前記デジタル制御信号を、前記センサを駆動すべくアナログ制御信号に変換して出力するＤＡコンバータと、
前記アナログ制御信号に応じて変化する前記センサの検出信号の電圧レベルと、所定レベルの基準電圧との比較結果信号を出力する比較回路と、
前記比較回路から出力される前記比較結果信号と、所定周波数のクロックとに基づいて、前記検出信号に応じた時間をカウントして出力するカウント回路と、
を備えることを特徴とする検出回路。
センサの検出信号の電圧レベルと、基準電圧との比較結果信号を出力する比較回路と、
前記基準電圧の電圧レベルを制御するためのデジタル制御信号を所定周波数のクロックに基づいて更新して出力する制御信号更新回路と、
前記制御信号更新回路から出力される前記デジタル制御信号に応じた電圧レベルの前記基準電圧を生成して出力するＤＡコンバータと、
前記比較回路から出力される前記比較結果信号と、所定周波数のクロックとに基づいて、前記検出信号に応じた時間をカウントして出力するカウント回路と、
を備えることを特徴とする検出回路。
所定周波数のクロック信号に基づいてデジタル制御信号を更新する制御信号更新回路と、
前記制御信号更新回路から出力される前記デジタル制御信号をアナログ制御信号に変換して出力するＤＡコンバータと、
前記ＤＡコンバータから出力される前記アナログ制御信号に基づいて、第１又は第２センサを駆動するための駆動信号を出力する駆動回路と、
前記駆動回路から出力される前記駆動信号を、前記第１又は第２センサの何れか一方に出力するための第１選択回路と、
前記第１又は第２センサの何れか一つの検出信号を出力する第２選択回路と、
前記第２選択回路から出力される前記検出信号と、所定レベルの基準電圧との比較結果信号を出力する比較回路と、
前記比較回路から出力される前記比較結果信号と、所定周波数のクロックとに基づいて、前記検出信号に応じた時間をカウントして出力するカウント回路と、
を備えることを特徴とする検出回路。
請求項３に記載の検出回路であって、
前記第１又は第２センサの検出結果を出力する場合は、前記所定レベルの基準電圧を出力し、前記デジタル制御信号にかかわらず動作する第３センサの検出結果を出力する場合は、前記ＤＡコンバータから出力される前記アナログ制御信号に応じた電圧レベルの基準電圧を出力する第３選択回路を更に備え、
前記第２選択回路は、
前記第１〜第３センサの何れか一つの前記検出信号を出力し、
前記比較回路は、
前記第２選択回路から出力される前記検出信号と、前記第３選択回路から出力される前記基準電圧との比較結果信号を出力すること、
を特徴とする検出回路。
請求項１〜４の何れか一項に記載の検出回路であって、
一端が前記比較回路の出力端子と接続され、他端が前記比較回路の一方の入力端子と接続される第１スイッチ回路と、
一端が前記第１スイッチ回路の前記他端と接続されるキャパシタと、
一端が前記キャパシタの他端と接続され、他端が前記比較回路の他方の入力端子と接続される第２スイッチ回路と、
を更に備え、
前記比較回路のオフセット電圧を前記キャパシタにサンプリングすべく、前記比較回路での比較動作前に前記第１及び第２スイッチ回路をオンし、前記比較回路の前記オフセットをキャンセルすべく、前記比較回路の比較動作時に前記第１及び第２スイッチ回路をオフすること、
を特徴とする検出回路。