JP2009016711A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置 Download PDF

Info

Publication number
JP2009016711A
JP2009016711A JP2007179418A JP2007179418A JP2009016711A JP 2009016711 A JP2009016711 A JP 2009016711A JP 2007179418 A JP2007179418 A JP 2007179418A JP 2007179418 A JP2007179418 A JP 2007179418A JP 2009016711 A JP2009016711 A JP 2009016711A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
encapsulated semiconductor
wiring
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007179418A
Other languages
English (en)
Other versions
JP5336711B2 (ja
Inventor
Norihiko Nakamura
敬彦 中村
Keiichiro Hayashi
恵一郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2007179418A priority Critical patent/JP5336711B2/ja
Publication of JP2009016711A publication Critical patent/JP2009016711A/ja
Application granted granted Critical
Publication of JP5336711B2 publication Critical patent/JP5336711B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24246—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 取扱いが容易な薄型の樹脂封止型半導体装置を提供する。
【解決手段】 リードに半導体素子をダイボンドし、半導体素子面とリード面を橋渡しする３次元構造体を介して、半導体素子の電極とリードとを電気的に接続する配線を、塗布或いは転写後に熱硬化することにより形成し、樹脂封止することで、取扱いが容易な薄型の樹脂封止型半導体装置を提供する。
【選択図】 図１

Description

本発明は、ＩＣチップ等の半導体素子を有する樹脂封止型半導体装置に関するものである。
近年、電子機器の小型化に対応するために、樹脂封止型半導体装置などの半導体部品の高密度実装が要求され、それにともなって、半導体部品の小型、薄型化が進んでいる。また小型で薄型でありながら、多ピン化が進み、高密度の小型、薄型の樹脂封止型半導体装置が要望されている。
従来の樹脂封止型半導体装置について図８を用いて説明する。図８は、リードフレームを用いた樹脂封止型半導体装置を示す断面図である。図８に示すように、リードフレームのダイパッド１１上に半導体素子２０が搭載され、その半導体素子２０とリード１２とが金属配線４０により電気的に接続されている。そしてダイパッド１１上の半導体素子２０、リード１２の外囲は封止樹脂５０により封止されている。封止樹脂５０の側面からはリードの一部が突出して設けられ、リードの先端部は曲げ加工が行われている。
従来の樹脂封止型半導体装置の製造方法は、図９に示すように、リードフレームのダイパッド１１上に半導体素子２０を接着剤により接合するダイボンド工程と、半導体素子２０とリード１２の先端部とを金属配線４０により接続するワイヤーボンド工程と、半導体素子２０の外囲を封止する樹脂封止工程と、リードフレーム枠を除去するとともに、リード１２の先端部を曲げ加工するリードカット・ベンド工程を行うことで、図８に示した構造の樹脂封止型半導体装置を製造することができる。
この従来のリードフレームでの課題は、半導体素子が高集積化し、多ピンとなった場合、リードの幅の形成には限界があり、リードの数が多くなるため、リードフレーム自体が大きくなり、結果として樹脂封止型半導体装置も大きくなり、要望される小型、薄型の樹脂封止型半導体装置は実現できない。この課題の対策としては特許文献１に記述されるものがある。
特許文献１によれば、従来のリードフレームに着目した発想から転換し、ビーム状の「リード」に代え、外部電極となる「ランド」をフレーム状で形成する点に主眼をおいたターミナルランドフレーム１３を用いた、図１０に示す樹脂封止型半導体装置を提案している。ターミナルランドフレームを用いることで、リードベンド工程を無くすともに、従来の樹脂封止型半導体装置よりも薄型化を実現することが可能となっている。
特許第３８９０８２２号公報
近年、携帯電話等に代表される電子機器は高機能化するとともに、薄型化が進み、搭載部品の小型化・薄型化の要求が高まり、０４０２サイズのチップ部品が使用され、より薄い半導体装置が要求されている。特許文献１による方法では、ワイヤーボンドによる金属配線を形成しているため、薄型化には限界があり、０４０２サイズと同等の薄さを実現することは困難であるという課題がある。
半導体装置の薄型化という点ではベアチップを用いる方法も近年実施されている。しかしながら、ベアチップは強度的に極めて弱いため取り扱いが難しいという課題がある。
以上の課題を踏まえ、本発明が課題とするものは、取扱いが容易な薄型の樹脂封止型半導体装置を提供することである。
本発明は、前記課題を解決するために以下の手段を提供する。
本発明の樹脂封止型半導体装置は、半導体素子、リード、及び、前記半導体素子と前記リードとを電気的接続する配線を樹脂封止する半導体装置において、前記半導体素子の表面と前記リードの表面とを橋渡しする構造体を有しており、この構造体の表面に前記配線が形成されていることを特徴とする。
このような本発明によれば、表面に配線を形成した構造体が半導体素子とリードとを橋渡しする形状であるため、従来のワイヤーボンドで形成した配線とは異なり、半導体装置の厚み方向で配線が大きく膨らむことはない。したがって、この配線を封止する樹脂も薄く済み、薄型の半導体装置を得ることができる。また、ベアチップを用いなくても薄型化が可能であるため、取り扱いも容易である。
また、本発明の樹脂封止型半導体装置は、前記配線が、金属粒子を焼結することによって形成される金属からなることを特徴とする。
このような本発明によれば、ワイヤーボンドを使用することなく、半導体素子とリードとの電気的接続が可能となるため、薄型の半導体装置を得ることができる。
また、本発明の樹脂封止型半導体装置は、前記配線が、金属粒子を含む導電性接着剤を加熱することで得られる導電材料からなることを特徴とする。
このような本発明によれば、ワイヤーボンドを使用することなく、半導体素子とリードとの電気的接続が可能となるため、薄型の半導体装置を得ることができる。更には加熱温度が低温になるため、作製が容易になる。
また、本発明の樹脂封止型半導体装置は、前記構造体が、少なくとも前記配線が形成される表面が絶縁体材料であることを特徴とする。
このような本発明によれば、前記配線同士のショートを防ぐことができるために、上記構造をとることができ、薄型の半導体装置を得ることができる。
また、本発明の樹脂封止型半導体装置は、前記構造体が、強度を改善するための充填材を含有する有機材料からなることを特徴とする。
このような本発明によれば、構造体を介して、半導体装置全体の強度が改善され、取り扱いが容易になる。
また、本発明の樹脂封止型半導体装置は、前記構造体が、表面を絶縁膜で被覆された金属材料であることを特徴とする。
このような本発明によれば、構造体がより強度の高いものになるので、取り扱いが容易になる。さらに構造体の加工精度が良くなり、製造が容易になる。
また、本発明の樹脂封止型半導体装置は、前記構造体に前記配線との密着性を改善させるための表面処理層を設けることを特徴とする。
このような本発明によれば、配線と構造体の密着性が改善することにより、信頼性を向上させた薄型の半導体装置を得ることができる。
また、本発明の樹脂封止型半導体装置は、前記構造体の表面が表面粗さＲａを０．５〜２０μｍに粗化されていることを特徴とする。
このような本発明によれば、配線と構造体の密着性をアンカー効果により、向上させることができ、信頼性を向上させた薄型の半導体装置を得ることができる。
また、本発明の樹脂封止型半導体装置は、前記半導体素子とのエッジショートを防ぎ、前記構造体と前記半導体素子とを接続する第２の構造体を有することを特徴とする。
このような本発明によれば、半導体素子のエッジショートが容易に防ぐ構造となる薄型の半導体装置を得ることができる。
本発明に係る半導体装置によれば、取扱いが容易な薄型の樹脂封止型半導体装置を提供することができる。
以下、本発明に係る樹脂封止型半導体装置について、図を参照して説明する。図１は、本発明に係る樹脂封止型半導体装置の１例を示す断面図である。本発明による樹脂封止型半導体装置は、フラットリードフレームのダイパッド１１上に半導体素子２０が搭載され、その半導体素子２０とフラットリード１０との間に３次元構造体３０が設けられている。３次元構造体３０は、半導体素子２０の表面とフラットリード１０の表面とを例えば直線的に橋渡しする傾斜部を有し、この傾斜部の表面に後述する配線４１が形成されている。３次元構造体３０は、少なくとも配線４１が形成される傾斜部の表面が絶縁体材料から構成されるものであり、本実施形態では、３次元構造体３０の全体が絶縁体材料から構成されている。絶縁体材料としては、絶縁体ならマイカ、石綿、ガラス、セメントなどの無機材料や、絶縁体の有機材料などが使用可能である。後述する導電材料である配線４１の形成時に加熱する場合は、配線４１を形成する温度より耐熱性のある材料として、セラミックス、ガラス、ポリイミド（ＰＩ）樹脂、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリエチレンナフタレート（ＰＥＮ）樹脂、ポリカボネート（ＰＣ）樹脂、ポリエーテルエーテルケトン（ＰＥＥＫ）樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、四ふっ化エチレン（ＰＴＦＥ）樹脂、フッ素樹脂、ポアミドイミド樹脂、エポキシ樹脂等から、加熱温度に応じて用いることができる。また、有機材料の強度改善や配線材との熱膨張係数差の改善を行うために、充填材としてガラス繊維、ガラスビーズ等を入れたものでもよい。３次元構造体３０は予め半導体素子２０とフラットリード１０を橋渡しする形状に形成しておくと、効率よく生産が可能であるが、ペースト状態の材料を充填するように流しこんだ後に、加熱して固めてもよい。また、３次元構造体３０は金属材料でも酸化膜、ちっ化膜等の絶縁膜を表面に形成して、表面の絶縁性が確保できるものであれば使用できる。
半導体素子２０の電極部とフラットリード１０との電気的接続は、導電材料である配線４１によって行われている。配線４１は、銀、金、銅、ニッケル、白金のいずれかの直径１−１００ｎｍの金属粒子を含有するインク、ペーストを所定の位置にインクジェットや、ディスペンサー、スクリーン印刷、凸版印刷などによって描画し、加熱することによって焼結する金属を得ることで、バルク金属と同等の数μΩ・ｃｍの比抵抗である配線を得ることができる。加熱温度は用いる金属ナノ粒子、及び、金属ナノ粒子の分散材、溶剤によって調整することが可能である。配線４１の厚みとしては、数ｎｍ〜数十μｍのものが作製することが可能であるが、信頼性、及び、コストの面から０．５〜２０μｍにするのがよい。また、配線幅については信頼性、及び、コストの面から２０〜１５０μｍにするのがよい。配線抵抗値が若干大きくても構わない場合、配線４１には直径１ｎｍから５００μｍの金属粒子を含む導電性接着剤を加熱することで得られる導電材料を用いることも可能であるし、この配線４１が前述の配線４１と混在していてもよい。
そしてダイパッド１１上の半導体素子２０、配線４１、フラットリード１０及び３次元構造体３０は封止樹脂５０により封止されている。ワイヤーボンドによる金属配線を用いると封止樹脂の厚みは数百μｍの厚みが必要になってくるが、本発明のようにすれば、配線４１が薄く形成でき、封止樹脂５０を薄くすることができるため、０４０２サイズと同等の薄さである０．２ｍｍ程度の樹脂封止型半導体装置が提供できる。また、従来のような折曲がったリードではなく、フラットリードを用いることによっても、薄型化に貢献している。
本発明による樹脂封止型半導体装置の製造方法を図２に示す。図２は、本発明に関わる樹脂封止型半導体装置の製造工程を示すフロー図である。フラットリードフレームのダイパッド１１上に半導体素子２０を接着剤により接合するダイボンド工程と、３次元構造体３０を設ける、３次元構造体形成工程と、半導体素子２０とフラットリード１０とを導電材料による配線４１により接続する配線形成工程と、半導体素子２０の外囲を封止する樹脂封止工程と、フラットリードフレーム枠をカットするリードカット工程を行うことで、図１に示した構造の樹脂封止型半導体装置を製造することができる。
図３は、本発明に係る樹脂封止型半導体装置の１例を示す断面図である。配線４１と３次元構造体３０の間に、表面処理層３１を設けてもよい。表面処理層３１は配線４１と３次元構造体３０の密着性を向上させるために設けるものであり、３次元構造体３０及び配線４１の特性に合わせて材料を選択する必要がある。表面処理層３１の代表的なものとしてはエポキシ系樹脂やウレタン系樹脂がある。また、表面処理層３１は、半導体素子２０でのエッジショートを防ぐためにも用いることができる。表面処理層３１は、３次元構造物３０の傾斜部全体に設けても、配線４１の直下だけに設けてもよい。
図４は、本発明に係る樹脂封止型半導体装置の１例を示す断面図である。図３の例では配線４１と３次元構造体３０の密着性を向上させるために表面処理層３１を設けたが、表面処理層３１を設けずに、配線４１と接する３次元構造体３０の表面を加工することによって配線４１と３次元構造体３０の密着性を向上させる手段の一例である。具体的には３次元構造体３０の表面をプラズマ処理、放電加工、サンドブラスト加工、化学的処理などによって、表面粗さＲａを０．５μｍ以上に粗面化することで、アンカー効果が大きくなり、配線４１と３次元構造体３０の密着性を向上させることができる。表面粗さは大きい過ぎるとその上に配線する配線４１の形成が難しくなるので、配線４１の厚みより、表面粗さを抑えた方がよく、表面粗さＲａを２０μｍ以下にした方がよい。
図５は、本発明に係る樹脂封止型半導体装置の１例を示す断面図である。これまでの実施例では３次元構造体３０の傾斜部は半導体素子２０の上面とフラットリード１０の面を直線的に接続するような形状であったが、図５のように階段状に結ぶものでもよい。また、図６に示すように、前述したように表面処理層３１を設けてもよい。
図７は、本発明に係る樹脂封止型半導体装置の１例を示す断面図である。前述した実施例では３次元構造体３０はフラットリード１０と半導体素子２０に接するような例であったが、どちらか一方或いは図７のように両方に隙間があるような３次元構造体３０でもよい。この場合には、配線４１の形成時に配線４１を形成するインクやペーストが隙間に漏れないように、また、半導体素子２０でのエッジショートを防ぐために、第２の構造体３２を設ける。第２の構造体３２は光硬化型の樹脂を用いて形成すると、効率よく形成することができるが、この限りではない。また予め第２の構造体３２を造形しておき、搭載するように設置してもよい。また、図示しないが、第２の構造体３２の目的を兼ねて、表面処理層３１を設けてもよい。
本発明に係る樹脂封止型半導体装置の１例を示す断面図である。 本発明に関わる樹脂封止型半導体装置の製造工程を示すフロー図である。 本発明に係る樹脂封止型半導体装置の１例を示す断面図である。 本発明に係る樹脂封止型半導体装置の１例を示す断面図である。 本発明に係る樹脂封止型半導体装置の１例を示す断面図である。 本発明に係る樹脂封止型半導体装置の１例を示す断面図である。 本発明に係る樹脂封止型半導体装置の１例を示す断面図である。 従来の樹脂封止型半導体装置の１例を示す断面図である。 従来の樹脂封止型半導体装置の製造工程を示すフロー図である。 従来の樹脂封止型半導体装置の１例を示す断面図である。
符号の説明
１０ フラットリード
１１ ダイパット
１２ リード
１３ ターミナルランドフレーム
２０ 半導体素子
３０ ３次元構造体
３１ 表面処理層
３２ 第２の構造体
４０ 金属配線
４１ 配線
５０ 封止樹脂

Claims (9)

  1. 半導体素子、リード、及び、前記半導体素子と前記リードとを電気的接続する配線を樹脂封止する半導体装置において、
    前記半導体素子の表面と前記リードの表面とを橋渡しする構造体を有しており、この構造体の表面に前記配線が形成されていることを特徴とする樹脂封止型半導体装置。
  2. 請求項１に記載の樹脂封止型半導体装置において、
    前記配線は、金属粒子を焼結することによって形成される金属からなることを特徴とする樹脂封止型半導体装置。
  3. 請求項１または請求項２に記載の樹脂封止型半導体装置において、
    前記配線は、金属粒子を含む導電性接着剤を加熱することで得られる導電材料からなることを特徴とする樹脂封止型半導体装置。
  4. 請求項１から請求項３のいずれかに記載の樹脂封止型半導体装置において、
    前記構造体は、少なくとも前記配線が形成される表面が絶縁体材料であることを特徴とする樹脂封止型半導体装置。
  5. 請求項１から請求項４のいずれかに記載の樹脂封止型半導体装置において、
    前記構造体は、強度を改善するための充填材を含有する有機材料からなることを特徴とする樹脂封止型半導体装置。
  6. 請求項１から請求項４のいずれかに記載の樹脂封止型半導体装置において、
    前記構造体は、表面を絶縁膜で被覆された金属材料であることを特徴とする樹脂封止型半導体装置。
  7. 請求項１から請求項６のいずれかに記載の樹脂封止型半導体装置において、
    前記構造体に前記配線との密着性を改善させるための表面処理層を設けることを特徴とする樹脂封止型半導体装置。
  8. 請求項１から請求項７のいずれかに記載の樹脂封止型半導体装置において、
    前記構造体の表面が表面粗さＲａを０．５〜２０μｍに粗化されていることを特徴とする樹脂封止型半導体装置。
  9. 請求項１から請求項８のいずれかに記載の樹脂封止型半導体装置において、
    前記半導体素子とのエッジショートを防ぎ、前記構造体と前記半導体素子とを接続する第２の構造体を有することを特徴とする樹脂封止型半導体装置。
JP2007179418A 2007-07-09 2007-07-09 樹脂封止型半導体装置 Expired - Fee Related JP5336711B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007179418A JP5336711B2 (ja) 2007-07-09 2007-07-09 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007179418A JP5336711B2 (ja) 2007-07-09 2007-07-09 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JP2009016711A true JP2009016711A (ja) 2009-01-22
JP5336711B2 JP5336711B2 (ja) 2013-11-06

Family

ID=40357229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007179418A Expired - Fee Related JP5336711B2 (ja) 2007-07-09 2007-07-09 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP5336711B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013168223A1 (ja) * 2012-05-08 2013-11-14 富士機械製造株式会社 半導体パッケージ及びその製造方法
US10818578B2 (en) 2017-10-12 2020-10-27 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices, corresponding device and circuit
US11626379B2 (en) 2020-03-24 2023-04-11 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US11721614B2 (en) 2019-12-17 2023-08-08 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device having vias and pads formed by laser

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61202444A (ja) * 1985-03-05 1986-09-08 Toshiba Corp 半導体装置の製造方法
JP2002009116A (ja) * 2000-06-21 2002-01-11 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JP2005223067A (ja) * 2004-02-04 2005-08-18 Seiko Epson Corp 電子デバイス及びその製造方法
JP2005251910A (ja) * 2004-03-03 2005-09-15 Seiko Epson Corp 回路基板とその製造方法、電気光学装置、電子機器
JP2006080153A (ja) * 2004-09-07 2006-03-23 Toshiba Corp 半導体装置
JP2006147646A (ja) * 2004-11-16 2006-06-08 Seiko Epson Corp 配線形成方法、配線形成システム、並びに電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61202444A (ja) * 1985-03-05 1986-09-08 Toshiba Corp 半導体装置の製造方法
JP2002009116A (ja) * 2000-06-21 2002-01-11 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JP2005223067A (ja) * 2004-02-04 2005-08-18 Seiko Epson Corp 電子デバイス及びその製造方法
JP2005251910A (ja) * 2004-03-03 2005-09-15 Seiko Epson Corp 回路基板とその製造方法、電気光学装置、電子機器
JP2006080153A (ja) * 2004-09-07 2006-03-23 Toshiba Corp 半導体装置
JP2006147646A (ja) * 2004-11-16 2006-06-08 Seiko Epson Corp 配線形成方法、配線形成システム、並びに電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013168223A1 (ja) * 2012-05-08 2013-11-14 富士機械製造株式会社 半導体パッケージ及びその製造方法
JPWO2013168223A1 (ja) * 2012-05-08 2015-12-24 富士機械製造株式会社 半導体パッケージ及びその製造方法
US10818578B2 (en) 2017-10-12 2020-10-27 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices, corresponding device and circuit
US11133242B2 (en) 2017-10-12 2021-09-28 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices, corresponding device and circuit
US11721614B2 (en) 2019-12-17 2023-08-08 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device having vias and pads formed by laser
US11626379B2 (en) 2020-03-24 2023-04-11 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device

Also Published As

Publication number Publication date
JP5336711B2 (ja) 2013-11-06

Similar Documents

Publication Publication Date Title
CN104916645B (zh) 半导体装置及半导体装置的制造方法
CN106471620B (zh) 电子元件安装用基板及电子装置
CN111512434B (zh) 半导体模块及其制造方法
CN102891128B (zh) 半导体存储装置
JP4686248B2 (ja) 光半導体装置、及び光半導体装置製造方法
KR20140113964A (ko) 자기 센서 및 자기 센서 장치, 자기 센서의 제조 방법
US9466542B2 (en) Semiconductor device
CN111627884B (zh) 3d柔性箔封装
US20190295910A1 (en) Electronic device mounting board and electronic package
US9881901B2 (en) Stacked package device and method for fabricating the same
US20150069600A1 (en) Embedded Silver Nanomaterials into Die Backside to Enhance Package Performance and Reliability
CN1211848C (zh) 电路装置的制造方法
JP5336711B2 (ja) 樹脂封止型半導体装置
KR101868760B1 (ko) 홀 센서의 제조 방법 및 홀 센서와 렌즈 모듈
CN106067447B (zh) 半导体封装件及其制造方法
JP6258538B1 (ja) 半導体装置およびその製造方法
CN100481288C (zh) 电容装置
CN101752335B (zh) 半导体装置以及半导体装置的制造方法
JP2010062412A (ja) 電子部品
CN107425104A (zh) 发光元件载置用基体的制造方法及发光元件载置用基体
JP2004273788A (ja) 電子装置の製造方法
JP2011103337A (ja) 半導体装置及びその製造方法
TWI579964B (zh) 堆疊封裝裝置及其製造方法
JP2008172213A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
TWI273692B (en) Semiconductor package and method for manufacturing the same

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130802

R150 Certificate of patent or registration of utility model

Ref document number: 5336711

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees