JP2009004417A - 固体電解コンデンサ、固体電解コンデンサ内蔵基板およびその製造方法 - Google Patents

固体電解コンデンサ、固体電解コンデンサ内蔵基板およびその製造方法 Download PDF

Info

Publication number
JP2009004417A
JP2009004417A JP2007161074A JP2007161074A JP2009004417A JP 2009004417 A JP2009004417 A JP 2009004417A JP 2007161074 A JP2007161074 A JP 2007161074A JP 2007161074 A JP2007161074 A JP 2007161074A JP 2009004417 A JP2009004417 A JP 2009004417A
Authority
JP
Japan
Prior art keywords
insulating layer
hole
layer
metal foil
valve metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007161074A
Other languages
English (en)
Other versions
JP4985136B2 (ja
Inventor
Hiroyuki Ishitomi
裕之 石富
Toshiyuki Asahi
俊行 朝日
Yasuhiro Sugaya
康博 菅谷
Goji Himori
剛司 檜森
Akira Hashimoto
晃 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007161074A priority Critical patent/JP4985136B2/ja
Publication of JP2009004417A publication Critical patent/JP2009004417A/ja
Application granted granted Critical
Publication of JP4985136B2 publication Critical patent/JP4985136B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】固体電解コンデンサの大容量化と配線の自由度を増大することで、高速IC・LSIを用いた機器の高機能化・小型化を目的とする。
【解決手段】誘電体被膜の一部に形成された少なくとも一つ以上の浮島状の第3の絶縁層と、この第3の絶縁層外側部分における誘電体被膜上に形成された固体電解質層と、この固体電解質層上面に形成された陰極となる集電体層とを備え、第1の絶縁層が形成されていない一部の前記第3の絶縁層部分に、この第3の絶縁層とその下側の前記誘電体被膜、陽極となる弁金属箔1とを貫通する第2の貫通孔が設けられ、前記第1の絶縁層が形成された前記第1の貫通孔内に、前記第1の絶縁層を貫通する第3の貫通孔が設けられ、前記第2および第3の貫通孔にスルーホール電極を設けることで少なくとも一つ以上の前記浮島状の第3の絶縁層部分に貫通配線を形成したことを特徴とする固体電解コンデンサである。
【選択図】図1

Description

本発明は、固体電解コンデンサ、固体電解コンデンサを内蔵する基板およびその製造方法に関するものである。
近年、テレビのデジタル化、高精細化にともない、画像信号を高速に処理するLSIが求められている。このLSIは、CPU、ランバス、インターフェースなどとともにパッケージングされており、システムLSIとして各種電子機器に搭載されている。
CPUは、外部の交流電源からAC−DCコンバータ、DC−DCコンバータを介し電源ラインから電源を供給されている。そして、OFFからONへスイッチングする際に、CPUは瞬間的に上記電源ラインからの電流だけでは十分に電圧が復帰することができず、CPUの実質の処理スピードが低下してしまう。そのために、一般的には、CPUの瞬間的な電流不足を補い、速やかな電圧復帰を促すために電源ラインに並列にコンデンサを接続している。
このコンデンサに要求される特性としては、主として、大容量、低ESLである。
従来、このような固体電解コンデンサは、陽極箔と陰極箔とが水平方向に離間して配置して、貫通孔に通された導電性ペーストなどにより、陽極箔と三端子コンデンサ陽極、陰極箔と三端子コンデンサ陰極とが電気的に接合されている(特許文献1)。
また、コンデンサを実装した実装基板としても薄型化が求められている。この要求を満たすために、表面実装部品としてコンデンサを実装基板中に埋設する方法も考えられている(特許文献2)。
特開2003−158042号公報 特開2003−197849号公報
しかしながら、このような従来の低ESLの固体電解コンデンサは大容量に適さないことが問題となっていた。
すなわち、上記従来の構成においては、低ESLの実現のために陰極のリード線の長さを短くすることを目的とし、陽極箔と陰極箔とを離間して配置していた。そのために三端子コンデンサ陽極と三端子コンデンサ陰極とを対向位置に存在させることができず、大容量化に適さない構造となっていた。
また、薄型化を図ることにより、取り出し電極部も確保しなければならないので、コンデンサとしての体積も減少することで、コンデンサとしての容量も確保できない構造となっていた。
上記課題を解決するために、本発明は、少なくとも表面に誘電体被膜が形成された多孔質部を有する弁金属箔の一部において、この弁金属箔の一部に第1の貫通孔が形成され、この第1の貫通孔の内壁に第1の絶縁層を形成し、かつ、第2の絶縁層からなる陽陰極分離部を有し、陽極部となる弁金属箔と陰極部となる集電体層とが電気的に絶縁されている固体電解コンデンサであって、前記誘電体被膜の一部に形成された少なくとも一つ以上の浮島状の第3の絶縁層と、この第3の絶縁層外側部分における誘電体被膜上に形成された固体電解質層と、この固体電解質層上面に形成された集電体層とを備え、前記第1の絶縁層が形成されていない一部の前記第3の絶縁層部分に、この第3の絶縁層とその下側の前記誘電体被膜、前記陽極とを貫通する第2の貫通孔が設けられ、前記第1の絶縁層が形成された前記第1の貫通孔内に、前記第1の絶縁層を貫通する第3の貫通孔が設けられ、前記第2および第3の貫通孔にスルーホール電極が設けられることで少なくとも一つ以上の前記浮島状の第3の絶縁層部分に貫通配線が形成されたことを特徴とする固体電解コンデンサである。
本発明の固体電解コンデンサは、少なくとも一つ以上の浮島状の第3の絶縁層の外部に固体電解質層を形成することができ、かつ少なくとも一つ以上の浮島状の第3の絶縁層の内部に貫通配線を形成できることにより、配線の自由度を増加させることができ、また、配線以外のところに自由にコンデンサを形成できるため容量の増大をさせることができるので、高速IC・LSIを用いた機器の高機能化、小型化に寄与するものである。
(実施の形態1)
以下、本発明の実施の形態1における固体電解コンデンサについて図面を参照しながら説明する。
図1は本発明における固体電解コンデンサの断面図、図2は本発明における固体電解コンデンサの図1のA−A’方向の平面図であり、図3は本発明における固体電解コンデンサの図1のB−B’方向の平面図である。
図1に示す陽極部となる弁金属箔1はAlやTa、Nbおよびその合金などの材料であり、薬液処理等の手法によって表面が多孔質化した誘電体被膜2を形成している。弁金属箔1を用いることで、容易に誘電体被膜を形成できる。また、誘電体被膜2を形成することで、容量を増加することができる。
ここで、第1の絶縁層3は、弁金属箔1と、第1のスルーホール電極8とを電気的に絶縁する機能を有する。この第1の絶縁層3としては、エポキシ樹脂、フェノール樹脂、シリコン樹脂等を用いることができる。
ここで、第2の絶縁層4および第3の絶縁層14は、誘電体被膜2の表面および多孔質部の内部に充填され、固体電解質層5の広がりを防止するとともに、第1のスルーホール電極8、第2のスルーホール電極9形成時のめっき薬液等の流入を防止する作用も有する。
ここで、誘電体被膜2上に固体電解質層5が形成されている。この固体電解質層5は、ピロールやチオフェン等からなる機能性高分子を化学重合や電解重合によって形成することができる。界面抵抗が低いので、低ESR化が可能となる。
ここで、陰極部となる集電体層6は、固体電解質層5上に形成され、たとえば、Agペーストを塗布して硬化することで形成される。
ここで、第1のスルーホール電極8は、第1の絶縁層3が形成されていない第2の貫通孔7の内部に形成され、弁金属箔1と電気的に接続されるように形成されていて、表層へ取り出しが可能となる。
ここで、第2のスルーホール電極9は、第1の絶縁層3が形成されている第3の貫通孔15を形成した部分に形成され、弁金属箔1とは電気的に絶縁されて形成されている。
また、第2のスルーホール電極9は、配線10を通じて、集電体層6と電気的に接続していても構わなく、電気的に接続されている場合は、第2のスルーホール電極9は、陰極として機能する。また、第2のスルーホール電極9は、集電体層6と電気的に接続していない場合は、上下貫通配線の一部として機能し、配線の自由度を上げることができる。
ここで、スルーホール電極の構成としては、Ni−Cuめっき、Cuめっきなどがふさわしい。
ここで、配線10は、めっきなどで形成した金属層であり、エッチングなどで、パターニングされている。パターニングすることで、高密度な配線を実現できる。配線10の金属としては、パターニング性、導電率から見て、Cuがふさわしい。
ここで、図2のA−A’部分(つまり、固体電解質層5形成部)の上面図において、浮島状の第3の絶縁層14の周辺の部分に固体電解質層5を形成することができる。これによって、浮島状の第3の絶縁層14の内部に貫通配線を形成することができるので、配線の自由度が増加させることができ、また、配線以外のところに自由にコンデンサを形成できるので容量の増大をさせることができる。また、第1の絶縁層3が形成されている部分に貫通配線が形成しているところは、陽極とは電気的には絶縁されている。
ここで、図3のB−B’部分(つまり、弁金属箔1部)において、貫通孔を形成した後に、第1の絶縁層3を形成することで、第2のスルーホール電極9は、弁金属箔1と電気的に絶縁されており、陽陰極分離が実現できている。
なお、固体電解質層5と集電体層6の間にたとえば、カーボンなどを塗布しても構わない。
なお、たとえば、第1の貫通孔12、第2の貫通孔7、第3の貫通孔15を形成した後に、コンデンサの特性改善のために修復化成を行い、貫通孔形成部における漏れ電流を低減してもよい。
なお、第1のスルーホール電極8、第2のスルーホール電極9はフィルドめっきされていてもよく、また、樹脂を充填していてもよい。
(実施の形態2)
以下は本発明の実施の形態2における固体電解コンデンサ内蔵基板について図面を参照しながら説明する。なお、実施の形態1の構成と同様の構成を有するものについては、同一符号を付してその説明を省略する。
図4は本発明における固体電解コンデンサ内蔵基板の断面図、図5は本発明における固体電解コンデンサ内蔵基板の図4のC−C’方向の平面図であり、図6は本発明における固体電解コンデンサ内蔵基板の図4のD−D’方向の平面図である。
図4において、第1の絶縁層3の内壁に第2のスルーホール電極9を形成し、配線10によって、陰極となる集電体層6と電気的に接続されているが、陽極となる弁金属箔1とは電気的に接続していない構成を取ることで陰極配線層を形成することができる。
第1のスルーホール電極8を形成し、配線10によって、陽極となる弁金属箔1と電気的に接続しているが、集電体層6とは電気的に接続していない構成をとることで、陽極配線層を形成することができる。
コンデンサとは陽極および陰極とも電気的に接続しないように、第1の絶縁層3上に第3のスルーホール電極11を形成し、配線10は弁金属箔1、集電体層6とも電気的に接続していない構成をとることで、貫通配線層を形成することができる。そうすることで、配線の自由度が向上することができる。
ここで、図5のC−C’部分(つまり、固体電解質層5部)において、たとえば、陽極配線層と陰極配線層の外部の自由なスペースにコンデンサを形成することで、大容量を実現することができる。
ここで、図6のD−D’部分(つまり、弁金属箔1部)において、貫通配線と陰極配線部に関しては、第1の絶縁層3を形成することで、弁金属箔1と電気的に絶縁することが可能である。
なお、固体電解質層5と集電体層6の間にたとえば、カーボンなどを塗布しても構わない。
なお、たとえば、第2の貫通孔7を形成した後に、コンデンサの特性改善のために修復化成を行い、貫通孔形成部における漏れ電流を低減してもよい。
なお、第1のスルーホール電極8、第2のスルーホール電極9、第3のスルーホール電極11はフィルドめっきされていてもよく、また、樹脂を充填していてもよい。
なお、この固体電解コンデンサ内蔵基板にさらにビルドアップ化して配線の高密度化を実現してもよい。
なお、この固体電解コンデンサ内蔵基板の少なくとも一面に高密度の配線基板と未硬化の樹脂を介して合体し、貫通スルーホールめっきなどで電気的に接続し、配線の高密度化を実現してもよい。
(実施の形態3)
以下、本発明の固体電解コンデンサの製造方法について図面を参照しながら説明する。
図7(a)〜(c)、図8(a)(b)、図9(a)(b)、図10(a)(b)、図11(a)は本発明の実施の形態3に記載の固体電解コンデンサの製造方法を示す断面工程図である。実施の形態1の構成と同様の構成を有するものについては、同一符号を付してその説明を省略する。
図7(a)まず、誘電体被膜2が形成された弁金属箔1を用意する。なお、誘電体被膜2の形成は弁金属箔1の片面であっても両面であってもよい。
図7(b)次に、弁金属箔1上の固体電解質層を形成しない部位に未硬化状態の第2の絶縁層4と少なくとも一つ以上の浮島状の第3の絶縁層14を形成し、硬化させる。手法としては、インクジェット印刷・スクリーン印刷といった手法を用いることができる。
図7(c)次に、弁金属箔1に第1の貫通孔12を形成する。手法としては、ドリル加工、レーザ加工、パンチ加工、金型によるくり抜きといった手法を用いることができる。このとき、第1の貫通孔12に修復化成を行ってもよい。
図8(a)次に、第1の貫通孔12の内壁にエポキシ樹脂、フェノール樹脂、シリコン樹脂等からなる第1の絶縁層3を形成し、硬化させる。
図8(b)次に、誘電体被膜2の第2の絶縁層4を形成していない部分に固体電解質層5を形成する。固体電解質層5は重合法を用いることで形成することができる。重合法の一例としては、たとえば、チオフェンを含有する薬液を塗布して硬化させる化学重合をさせる方法がある。化学重合後、さらに電解重合をして固体電解質層5を成長させても構わない。
図9(a)次に、固体電解質層5上にAgペースト等を塗布した後、硬化して集電体層6を形成する。手法としては、転写法やスクリーン印刷法などが用いられる。
図9(b)次に、めっき法によって、表層に金属層13を形成する。金属としては、パターニング性、導電率から見て、Cuがふさわしい。めっき法の一例としては、ドライデスミア処理やウエットでのデスミア処理を行い、第2の絶縁層4に凹凸をつけた後、Pdなどで核付けした後、無電解めっき、電解めっきの順で形成することができる。
図10(a)次に、ドリル加工等によって、(1)金属層13、第3の絶縁層14、誘電体被膜2、弁金属箔1、誘電体被膜2、第2の絶縁層4、金属層13を貫通させる第2の貫通孔7を形成する。また、(2)金属層13、第1の絶縁層3、金属層13を貫通させる第3の貫通孔15を同時に形成する。なお、第2の貫通孔7と第3の貫通孔15は別々に形成してもよい。
図10(b)次に、めっき法によって、第2の貫通孔7と第3の貫通孔15にめっきを行い、(1)第2のスルーホール電極9、(2)第1のスルーホール電極8を形成する。めっき法の一例としては、たとえば、弁金属箔1がアルミニウムの場合では、ジンケート処理を行い、AlをZnに置換した後、Niめっき、Cuめっきといった手法が用いられる。また、第2の貫通孔7と第3の貫通孔15の内壁は、ジンケート処理前に、ドライデスミア処理などを行うことで、接続信頼性が向上する。
図11(a)その後、金属層13を形成後、レジスト形成−露光−現像−エッチングといった通常の配線パターン形成の工程を行うことで、配線10を形成する。そうすることで、第1のスルーホール電極8と第2のスルーホール電極9は、電気的に絶縁される。第1のスルーホール電極8は、陽極として取り出し電極を形成でき、第2のスルーホール電極9を集電体層6と電気的に接続した場合は、陰極として機能させることができ、第2のスルーホール電極9を集電体層6と電気的に絶縁した場合は、貫通配線層として機能でき、配線の自由度を向上させることができる。
この製造方法により、本発明の固体電解コンデンサを容易に製造することができる。
(実施の形態4)
以下、本発明の固体電解コンデンサ内蔵基板の製造方法について図面を参照しながら説明する。
図12(a)〜(c)、図13(a)(b)、図14(a)(b)、図15(a)(b)、図16(a)は本発明の実施の形態4に記載の固体電解コンデンサの製造方法を示す断面工程図である。実施の形態2の構成と同様の構成を有するものについては、同一符号を付してその説明を省略する。
図12(a)まず、誘電体被膜2が形成された弁金属箔1を用意する。なお、誘電体被膜2の形成は弁金属箔1の片面であっても両面であってもよい。
図12(b)次に、弁金属箔1上の固体電解質層を形成しない部位に未硬化状態の第2の絶縁層4と少なくとも一つ以上の浮島状の第3の絶縁層14を形成し、硬化させる。手法としては、インクジェット印刷・スクリーン印刷といった手法を用いることができる。
図12(c)次に、弁金属箔1に第1の貫通孔12を形成する。手法としては、ドリル加工、レーザ加工、パンチ加工、金型によるくり抜きといった手法を用いることができる。このとき、第1の貫通孔12に修復化成を行ってもよい。
図13(a)次に、第1の貫通孔12にエポキシ樹脂、フェノール樹脂、シリコン樹脂等からなる第1の絶縁層3を形成し、硬化させる。
図13(b)次に、誘電体被膜2の第2の絶縁層4を形成していない部分に固体電解質層5を形成する。固体電解質層5は重合法を用いることで形成することができる。重合法の一例としては、たとえば、チオフェンを含有する薬液を塗布して硬化させる化学重合をさせる方法がある。化学重合後、さらに電解重合をして固体電解質層5を成長させても構わない。
図14(a)次に、固体電解質層5上にAgペースト等を塗布した後、硬化して集電体層6を形成する。手法としては、転写法やスクリーン印刷法などが用いられる。
図14(b)次に、めっき法によって、表層に金属層13を形成する。金属としては、パターニング性、導電率から見て、Cuがふさわしい。めっき法の一例としては、ドライデスミア処理やウエットでのデスミア処理を行い、第2の絶縁層4に凹凸をつけた後、Pdなどで核付けした後、無電解めっき、電解めっきの順で形成することができる。
図15(a)次に、ドリル加工等によって、(1)金属層13、第3の絶縁層14、誘電体被膜2、弁金属箔1、誘電体被膜2、第3の絶縁層14、金属層13を貫通させる第2の貫通孔7を形成する。また、(2)金属層13、第1の絶縁層3、金属層13を貫通させる第3の貫通孔15を形成する。
図15(b)次に、めっき法によって、第2の貫通孔7、第3の貫通孔15にめっきを行い、(1)第2のスルーホール電極9、(2)第1のスルーホール電極8を形成する。めっき法の一例としては、たとえば、弁金属箔1がアルミニウムの場合では、ジンケート処理を行い、AlをZnに置換した後、Niめっき、Cuめっきといった手法が用いられる。また、第2の貫通孔7、第3の貫通孔15の内壁は、ジンケート処理前に、ドライデスミア処理などを行うことで、接続信頼性が向上する。
図16(a)その後、金属層13を形成後、レジスト形成−露光−現像−エッチングといった通常の配線パターン形成の工程を行うことで、配線10を形成する。そうすることで、第1のスルーホール電極8と第2のスルーホール電極9は、電気的に絶縁される。第2のスルーホール電極9は、陽極として取り出し電極を形成でき、第1のスルーホール電極8を集電体層6と電気的に接続した場合は、陰極として機能させることができる。第3のスルーホール電極11を集電体層6と電気的に絶縁した場合は、貫通配線層として機能でき、配線の自由度を向上させることができる。
この製造方法により、本発明の固体電解コンデンサ内蔵基板を容易に製造することができる。
以上のように本発明の固体電解コンデンサは、少なくとも一つ以上の浮島状の第3の絶縁層の外部に固体電解質層を形成することができる。これによって、少なくとも一つ以上の浮島状の第3の絶縁層の内部に貫通配線が形成できることにより、配線の自由度を増加させることができ、また、配線以外のところに自由にコンデンサを形成できるので容量の増大をさせることができるので、高速IC・LSIを用いた機器の高機能化、小型化に寄与する。
本発明の実施の形態1における固体電解コンデンサの断面図 本発明の実施の形態1における固体電解コンデンサの平面図 本発明の実施の形態1における固体電解コンデンサの平面図 本発明の実施の形態2における固体電解コンデンサ内蔵基板の断面図 本発明の実施の形態2における固体電解コンデンサ内蔵基板の平面図 本発明の実施の形態2における固体電解コンデンサ内蔵基板の平面図 (a)〜(c)は本発明の実施の形態3における固体電解コンデンサの製造方法を示す工程断面図 (a)、(b)は本発明の実施の形態3における固体電解コンデンサの製造方法を示す工程断面図 (a)、(b)は本発明の実施の形態3における固体電解コンデンサの製造方法を示す工程断面図 (a)、(b)は本発明の実施の形態3における固体電解コンデンサの製造方法を示す工程断面図 (a)は本発明の実施の形態3における固体電解コンデンサの製造方法を示す工程断面図 (a)〜(c)は本発明の実施の形態4における固体電解コンデンサ内蔵基板の製造方法を示す工程断面図 (a)、(b)は本発明の実施の形態4における固体電解コンデンサ内蔵基板の製造方法を示す工程断面図 (a)、(b)は本発明の実施の形態4における固体電解コンデンサ内蔵基板の製造方法を示す工程断面図 (a)、(b)は本発明の実施の形態4における固体電解コンデンサ内蔵基板の製造方法を示す工程断面図 (a)は本発明の実施の形態4における固体電解コンデンサ内蔵基板の製造方法を示す工程断面図
符号の説明
1 弁金属箔
2 誘電体被膜
3 第1の絶縁層
4 第2の絶縁層
5 固体電解質層
6 集電体層
7 第2の貫通孔
8 第1のスルーホール電極
9 第2のスルーホール電極
10 配線
12 第1の貫通孔
13 金属層
14 第3の絶縁層
15 第3の貫通孔

Claims (6)

  1. 少なくとも表面に誘電体被膜が形成された多孔質部を有する弁金属箔の一部において、この弁金属箔の一部に第1の貫通孔が形成され、この第1の貫通孔の内壁に第1の絶縁層を形成し、かつ、第2の絶縁層からなる陽陰極分離部を有し、陽極部となる弁金属箔と陰極部となる集電体層とが電気的に絶縁されている固体電解コンデンサであって、
    前記誘電体被膜の一部に形成された少なくとも一つ以上の浮島状の第3の絶縁層と、この第3の絶縁層外側部分における誘電体被膜上に形成された固体電解質層と、この固体電解質層上面に形成された集電体層とを備え、
    前記第1の絶縁層が形成されていない一部の前記第3の絶縁層部分に、この第3の絶縁層とその下側の前記誘電体被膜、前記陽極とを貫通する第2の貫通孔が設けられ、
    前記第1の絶縁層が形成された前記第1の貫通孔内に、前記第1の絶縁層を貫通する第3の貫通孔が設けられ、
    前記第2および第3の貫通孔にスルーホール電極が設けられることで少なくとも一つ以上の前記浮島状の第3の絶縁層部分に貫通配線が形成されたことを特徴とする固体電解コンデンサ。
  2. 第2の貫通孔と第3の貫通孔とが電気的に絶縁されていることを特徴とする請求項1に記載の固体電解コンデンサ。
  3. 弁金属箔は、アルミニウム、タンタル、ニオブ、または、それらの合金等からなる請求項1に記載の固体電解コンデンサ。
  4. 請求項1に記載の固体電解コンデンサが内蔵され、陽極配線・陰極配線および貫通配線が形成されることを特徴とする固体電解コンデンサ内蔵基板。
  5. 陽極部となる弁金属箔の陰極部を形成しない部位に第2の絶縁層と少なくとも1つ以上の浮島状の第3の絶縁層とを形成する第1工程と、
    この第1工程で得た弁金属箔に第1の貫通孔を形成する第2工程と、
    この第2工程で得た第1の貫通孔内に第1の絶縁層を形成する第3工程と、
    この第3工程で得た弁金属箔の陰極部を形成する部位に重合法によって固体電解質層を形成する第4工程と、
    この第4工程で得た固体電解質層の表面を覆う形で導電性ペーストを形成し、硬化させて陰極部となる集電体層を形成する第5工程と、
    第5工程で得た第2の絶縁層および導電性ペーストが形成されている弁金属箔上にめっきを行い、金属層を形成する第6工程と、
    第6工程で得た弁金属箔に第1の絶縁層が形成されていない一部の前記第3の絶縁層部分に、この第3の絶縁層とその下側の前記誘電体被膜、前記陽極となる弁金属箔とを貫通する第2の貫通孔を設け、かつ、前記第1の貫通孔内の前記第1の絶縁層を貫通する第3の貫通孔を形成する第7工程と、
    第7工程で得た前記第2および第3の貫通孔にスルーホールめっきを行い、金属層と電気的に接続する第8工程と、
    前記金属層をパターニングすることで、前記第2の貫通孔と前記第3の貫通孔とを電気的に絶縁する第9工程とを少なくとも有する固体電解コンデンサの製造方法。
  6. 陽極となる弁金属箔の陰極部を形成しない部位に第2の絶縁層と少なくとも1つ以上の浮島状の第3の絶縁層を形成する第1工程と、
    この第1工程で得た弁金属箔に第1の貫通孔を形成する第2工程と、
    この第2工程で得た前記第1の貫通孔に第1の絶縁層を形成する第3工程と、
    この第3工程で得た前記弁金属箔の陰極部を形成する部位に重合法によって固体電解質層を形成する第4工程と、
    この第4工程で得た固体電解質層の表面を覆う形で導電性ペーストを形成し、硬化させて陰極部となる集電体層を形成する第5工程と、
    第5工程で得た前記第2の絶縁層と前記第3の絶縁層および導電性ペーストが形成されている前記弁金属箔上にめっきを行い、金属層を形成する第6工程と、
    第6工程で得た前記弁金属箔に第1の絶縁層が形成されていない一部の前記第2の絶縁層部分または前記第3の絶縁層部分には、この第3の絶縁層とその下側の前記誘電体被膜、前記陽極となる弁金属箔とを貫通する第2の貫通孔を設け、かつ、前記第1の貫通孔内の前記第1の絶縁層を貫通する第3の貫通孔を形成する第7工程と、
    第7工程で得た第2および第3の貫通孔にスルーホールめっきを行い、金属層と電気的に接続する第8工程と、
    金属層をパターニングすることで、第2の貫通孔と第3の貫通孔を電気的に絶縁する第9工程とを少なくとも有する固体電解コンデンサ内蔵基板の製造方法。
JP2007161074A 2007-06-19 2007-06-19 固体電解コンデンサ、固体電解コンデンサ内蔵基板およびそれらの製造方法 Expired - Fee Related JP4985136B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007161074A JP4985136B2 (ja) 2007-06-19 2007-06-19 固体電解コンデンサ、固体電解コンデンサ内蔵基板およびそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007161074A JP4985136B2 (ja) 2007-06-19 2007-06-19 固体電解コンデンサ、固体電解コンデンサ内蔵基板およびそれらの製造方法

Publications (2)

Publication Number Publication Date
JP2009004417A true JP2009004417A (ja) 2009-01-08
JP4985136B2 JP4985136B2 (ja) 2012-07-25

Family

ID=40320517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007161074A Expired - Fee Related JP4985136B2 (ja) 2007-06-19 2007-06-19 固体電解コンデンサ、固体電解コンデンサ内蔵基板およびそれらの製造方法

Country Status (1)

Country Link
JP (1) JP4985136B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023276695A1 (ja) * 2021-06-29 2023-01-05 株式会社村田製作所 固体電解コンデンサ及び固体電解コンデンサの製造方法
WO2023157705A1 (ja) * 2022-02-16 2023-08-24 株式会社村田製作所 固体電解コンデンサ及びコンデンサアレイ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294291A (ja) * 2004-03-31 2005-10-20 Nec Tokin Corp 固体電解コンデンサ、その製造方法、および複合電子部品
JP2006165152A (ja) * 2004-12-06 2006-06-22 Matsushita Electric Ind Co Ltd 固体電解コンデンサ及び固体電解コンデンサ内蔵基板と、それらの製造方法
WO2007007830A1 (ja) * 2005-07-13 2007-01-18 Matsushita Electric Industrial Co., Ltd. 実装基板、実装体とそれを用いた電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294291A (ja) * 2004-03-31 2005-10-20 Nec Tokin Corp 固体電解コンデンサ、その製造方法、および複合電子部品
JP2006165152A (ja) * 2004-12-06 2006-06-22 Matsushita Electric Ind Co Ltd 固体電解コンデンサ及び固体電解コンデンサ内蔵基板と、それらの製造方法
WO2007007830A1 (ja) * 2005-07-13 2007-01-18 Matsushita Electric Industrial Co., Ltd. 実装基板、実装体とそれを用いた電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023276695A1 (ja) * 2021-06-29 2023-01-05 株式会社村田製作所 固体電解コンデンサ及び固体電解コンデンサの製造方法
WO2023157705A1 (ja) * 2022-02-16 2023-08-24 株式会社村田製作所 固体電解コンデンサ及びコンデンサアレイ

Also Published As

Publication number Publication date
JP4985136B2 (ja) 2012-07-25

Similar Documents

Publication Publication Date Title
KR100534966B1 (ko) 인쇄 배선판 및 그 제조방법 및 반도체 장치
JP4019837B2 (ja) 固体電解コンデンサ及びその製造方法
JP2006147606A (ja) シート状コンデンサとその製造方法
JP4508193B2 (ja) 実装基板、実装体とそれを用いた電子機器
JP4839824B2 (ja) コンデンサ内蔵基板およびその製造方法
JP5120026B2 (ja) 固体電解コンデンサ及びその製造方法
JP4753380B2 (ja) 下面電極型固体電解コンデンサ
WO2003005387A9 (fr) Procede de production de condensateur electrolytique solide
JP4985136B2 (ja) 固体電解コンデンサ、固体電解コンデンサ内蔵基板およびそれらの製造方法
JP2008130722A (ja) 固体電解コンデンサ内蔵回路基板とその製造方法
JP4899775B2 (ja) 固体電解コンデンサの製造方法と固体電解コンデンサ内蔵基板の製造方法
JP2011049255A (ja) 容量素子具有配線板、容量素子具有配線板の製造方法
JP2003086463A (ja) 固体電解コンデンサの製造方法
CN106341945B (zh) 一种柔性线路板及其制作方法
JP2006147607A (ja) 印刷配線板及びその製造方法並びに半導体装置
JP2009252764A (ja) 電子部品内蔵配線基板
JP4558257B2 (ja) 固体電解コンデンサ
JP2009295634A (ja) 固体電解コンデンサ
JP5003226B2 (ja) 電解コンデンサシート及び配線基板、並びに、それらの製造方法
JP2005294291A (ja) 固体電解コンデンサ、その製造方法、および複合電子部品
JP2014086481A (ja) シートキャパシタ一体半導体装置と、その製造方法
JP7173418B2 (ja) 半導体複合装置および半導体複合装置の製造方法
JP2006165152A (ja) 固体電解コンデンサ及び固体電解コンデンサ内蔵基板と、それらの製造方法
JP2004288793A (ja) 直流電源回路内蔵基板およびその製造方法
JP2005012084A (ja) 回路モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees