JP2009003430A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2009003430A5 JP2009003430A5 JP2008124883A JP2008124883A JP2009003430A5 JP 2009003430 A5 JP2009003430 A5 JP 2009003430A5 JP 2008124883 A JP2008124883 A JP 2008124883A JP 2008124883 A JP2008124883 A JP 2008124883A JP 2009003430 A5 JP2009003430 A5 JP 2009003430A5
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- control
- control signal
- signal generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
本発明の一実施形態によれば、ディスプレイパネル装置のための制御信号を発生させる方法を提供する。ディスプレイパネル・ドライバは、一組の制御信号セットを出力するために、所定数の一組の入力信号セットを受信することを必要とする。この方法は、制御信号を初期状態に戻すためのリセットプロセスから始動するステップを有する。ディスプレイパネル・ドライバは、多重の入力端子から入力信号セットの基本的な入力信号を受信する。入力端子のうちの少なくとも2個を二次入力端子として使用し、定義の異なる少なくとも2個のイネーブル入力信号をそれぞれ入力する。イネーブル入力信号は、制御信号発生器が入力信号セットの内部信号を発生することを内部的に可能にする。入力信号セットの内部信号および入力信号セットの基本的な入力信号が、一組の入力信号セットをなす。入力信号のシリアルデータが予め定義した特定データを満たすことができないとき、本発明方法は、リセットプロセスに戻る。
本発明はまた、制御信号発生装置を提供する。ディスプレイパネル・ドライバは、一組の制御信号セットを出力するために、一組の入力信号セットにおける所定数の入力信号を受信することを必要とする。制御信号発生装置は、複数個の入力端子から入力信号セットの基本的な入力信号を受信するための主制御ユニットを有する。入力端子のうちの少なくとも2個を二次入力端子として使用し、各二次入力端子は、定義の異なる少なくとも2個のイネーブル入力信号の入力を可能にする。制御信号発生器は、入力信号セットの内部信号を発生するために、イネーブル入力信号を受信する。入力信号セットの内部信号および入力信号セットの基本的な入力信号が、一組の入力信号セットを形成し、そして、一組の制御信号セットを出力する。入力信号のシリアルデータが予め定義した特定データを満たさないとき、この方法はリセットプロセスに戻る。
シフトレジスタ・ブロック506は、入力信号によって伝送されるデータを保存するために用いる。シリアルデータ・チェックコントローラ504は制御およびマッチング機構を有し、またコントローラ504が正しく、入力データをマッチングすることが実行できるよう、またマッチング結果がプリセット値に合致するかを決定するために、予め定義した特定データシリーズ情報を含む。マッチングにおいてエラーがある場合、入力制御命令は不正であるとみなす。制御信号出力がいかなる変化にも影響を受けない間は、制御機構はリセットした初期状態に戻って、次の入力データのマッチングを行うために待機する。マッチングが正しい場合、入力制御命令は正しいとみなされ、データレジスタが満杯になるまで、システムは設計に基づいて次の入力データの保存を実行する。データレジスタが満杯になる事は、データの入力が完了し、他の予め定義した特定データシリーズとのマッチングが実行されることを示す。データの長さおよびマッチング機構のマッチング数は、実際の設計によって決定される。制御マッチング機構が完全に満足のいくものであるとき、コントローラによって伝送される制御指令コードを検証する。その結果、指令を可能にする制御信号の入力およびマッチングが実行される。制御信号発生器ブロック508は、機能の要求事項に従って幾つかの機能的制御信号をあらかじめ定義する。各機能的制御信号は、独自のイネーブル指令コードを有する。有効な機能的制御信号のイネーブル指令コードが正しくマッチングされるときに、制御信号発生器ブロック508は対応する制御信号を出力する。
換言すれば、制御信号発生器は、一連の予め定義したデータシリーズによりその動作を制御する。一連のシリアルデータの入力およびマッチング作業の実行によって、動作中の制御信号発生器(CSG)の信頼性は保証される。図示の実施例の説明において、制御機構は、正しく制御するため、また期待される制御信号出力を発生するために、D1,D2,D3およびFx(F1〜Fn)を含む一連のデータシリーズを入力することが必要であると仮定する。ある機能的制御信号を出力した後、他の機能的制御信号の出力も、同じように制御することができる。一連の入力データが予め定義した特定データを完全に満たすことができないとき、制御機構はリセットした初期状態に戻る。制御信号出力はいかなる変化にも影響を受けない。図6のシステム制御動作において、制御機構が、3個のmビット「制御指令コード」マッチング、および単一の「イネーブル指令コード」マッチングを実行すると仮定する。mビットが8−ビットデータレジスタを表し、そして、3個の制御指令コードは順にE6、5A、およびA5であると仮定する。最後に、「イネーブル指令コード」はB1〜B5で表される5個のグループを有し、システム制御要件に基づいて、プリセットした機能的制御信号出力に対応すると仮定する。従って、データE6を入力して、正しいマッチングを実行した後に、制御マッチングに続いて5Aデータの入力および他のマッチングが行う。正しいマッチングを実行した後に、データA5を入力し、他のマッチングを実行する。正しいマッチングを実行した後に、「イネーブル指令コード」B1〜B5のうち1個が入力され、どの機能的制御信号を出力するかを指定する。
前述の実施形態において、図4で示すように制御信号がプリセットされ、固定信号が出力されるならば、例えば、単に1組の制御信号イネーブル指令コードセットのみ制御に使用することができる。制御信号が、図8および11に示すように、用途に従って信号出力を制御することができる場合、例えば、特定機能制御信号は、制御アプリケーションとして少なくとも2セットの制御信号イネーブル指令コードが必要となる。しかし、これは、同じ作動原理の下での一つの異なるバリエーションに過ぎない。
Claims (42)
- ディスプレイパネル・ドライバのための制御信号を発生する方法であって、必要とされる一組の制御信号セットを出力するために、一組の入力信号セットにおける所定数の入力信号を受信する必要があるディスプレイパネル・ドライバ用の、ディスプレイパネル・ドライバで実行される該ディスプレイパネル・ドライバ制御信号発生方法において、
制御信号を初期状態に戻すためのリセットプロセスを開始するステップと、
ディスプレイパネル・ドライバの複数個の入力端子から前記入力信号セットの基本的な入力信号を受信するステップと、
前記入力端子のうち1個を、イネーブル入力信号を入力するため、入力信号の特性に従って異なる定義にした2つの信号を入力することができる二次入力端子として使用して、このイネーブル入力信号は、制御信号発生器が前記入力信号セットの内部信号を発生することを可能にし、この入力信号セットの内部信号および前記入力信号セットの基本的な入力信号が前記一組の入力信号セットを形成するものとした、該イネーブル入力信号入力ステップと、および
前記入力信号のシリアルデータが予め定義した特定データを満たさないときは、前記リセットプロセスに戻るステップと
を有することを特徴とする方法。 - 請求項1に記載のディスプレイパネル・ドライバ制御信号発生方法において、前記二次入力端子は、極性信号入力端子またはラッチ信号入力端子とした方法。
- 請求項1に記載のディスプレイパネル・ドライバ制御信号発生方法において、前記二次入力端子は、予め定義した特定データシリーズを伝送するためのXON信号入力端子または前記制御信号発生器に内部クロック信号を供給するためのXOE信号入力端子とした方法。
- 請求項1に記載のディスプレイパネル・ドライバ制御信号発生方法において、前記入力信号セットの第2部分を発生する前記制御信号発生器は、前記イネーブル入力信号を識別した後、有効になる方法。
- 請求項1に記載のディスプレイパネル・ドライバ制御信号発生方法において、前記入力信号セットの内部信号は、二次入力端子に対応するよう定義した複数個の内部信号を有するものとした方法。
- 請求項1に記載のディスプレイパネル・ドライバ制御信号発生方法において、ディスプレイパネル・ドライバの入力端子の個数を、前記所定入力信号の個数より少ないものとした方法。
- 制御信号発生器において、
少なくとも1個の第1入力端子、および1個の第2入力端子と、
前記第1入力端子および第2入力端子から多くの入力信号を受け取り、また第1信号および第2信号を出力するシフトレジスタと、
前記第2入力端子からの入力信号と、前記シフトレジスタからの第1信号を受信し、識別信号を出力するシリアルデータ・チェックコントローラと、および
前記シフトレジスタからの第2信号および識別信号を受信して、前記第1入力端子および第2入力端子の入力信号に基づいて予め定義した一組の制御信号セットを発生する制御
信号発生ユニットと
を備えたことを特徴とする制御信号発生器。 - 請求項7に記載の制御信号発生器において、さらに、前記制御信号発生器を初期状態に戻すのに使用するリセットユニットを備えた制御信号発生器。
- 請求項7に記載の制御信号発生器において、前記第1入力端子および第2入力端子は、基本的な入力信号またはイネーブル入力信号を受信し、また前記イネーブル入力信号により、前記制御信号セットを発生するものとした制御信号発生器。
- 請求項7に記載の制御信号発生器において、前記制御信号セットは、基本的な入力信号に対応する第1信号セット、および第2の信号セットを有するものとした制御信号発生器。
- ディスプレイパネル・ドライバの制御信号発生装置であって、必要とされる一組の制御信号セットを出力するために、一組の入力信号セットにおける所定数の入力信号を受信する必要があるディスプレイパネル・ドライバ用の、該制御信号発生装置において、
複数個の入力端子から前記入力信号セットの基本的な入力信号を受信する主回路ユニットと、
第1二次入力端子として設定した、前記入力端子のうちの1個であって、イネーブル入力信号をさらに入力させることができる該入力端子と、および
前記イネーブル入力信号を受信して前記入力信号セットの内部信号を発生し、前記入力信号セットの基本的な入力信号と共に前記一組の入力信号セットを形成して、また前記制御信号セットを出力する、制御信号発生器と、
を備え、前記入力信号のシリアルデータが所定フォーマットを完全に満たさないとき、制御信号を初期状態に戻すためのリセットプロセスを有効にすることを特徴とする制御信号発生装置。 - 請求項11に記載のディスプレイパネル・ドライバの制御信号発生装置において、前記制御信号発生器は、
それぞれ第1二次入力信号および第2二次入力信号に使用する、少なくとも1個の第1入力端子、および1個の第2入力端子と、
前記第1入力端子および第2入力端子における複数個の入力信号を受信して、第1信号および第2信号を出力するシフトレジスタと、
前記第2入力端子からの前記入力信号、および前記シフトレジスタからの前記第1信号を受信し、識別信号を出力するシリアルデータ・チェックコントローラと、および
前記シフトレジスタからの前記第2信号および前記識別信号を受信し、また前記第1入力端子および第2入力端子の前記入力信号に従って所定の一組の制御信号セットを発生する制御信号発生ユニットと
を有する構成とした制御信号発生装置。 - 請求項11に記載のディスプレイパネル・ドライバの制御信号発生装置において、さらに、前記制御信号発生器を初期状態に戻すために使用するリセットユニットを備えた制御信号発生装置。
- 請求項12に記載のディスプレイパネル・ドライバの制御信号発生装置において、前記第1入力端子および第2入力端子は、基本的な入力信号、またはイネーブル入力信号を受信し、イネーブル入力信号は、前記一組の制御信号セットを発生するものとした制御信号発生装置。
- 請求項14に記載のディスプレイパネル・ドライバの制御信号発生装置において、前記一組の制御信号セットは、前記基本的な入力信号に対応する第1信号セット、および第2信号セットを有するものとした制御信号発生装置。
- 請求項11に記載のディスプレイパネル・ドライバの制御信号発生装置において、前記制御信号発生器を、前記主回路装置のソース・ドライバに組み込んだ制御信号発生装置。
- 請求項11に記載のディスプレイパネル・ドライバの制御信号発生装置において、前記制御信号発生器を、前記主回路装置のゲート・ドライバに組み込んだ制御信号発生装置。
- ディスプレイパネル・ドライバが一組の制御信号セットを出力するために一組の入力信号セットを受信することを必要とする、ディスプレイパネル駆動系の制御信号を発生する方法において、
前記ディスプレイパネル・ドライバの複数個の入力端子によって前記一組の入力信号セットを受信するステップと、
前記入力端子のうち第1端子により受信した第1信号をプリセット信号と比較するステップと、
前記第1信号を前記プリセット信号と比較して適正状態であったときに、前記入力端子の第1端子から第2信号を受け取るステップと、および
前記第2信号に基づいて複数個の第1制御信号を発生するステップであって、これら第1制御信号は、前記入力信号セットのサブセットとした、該第1制御信号発生ステップとを有することを特徴とする方法。 - 請求項18に記載の方法において、さらに、前記入力端子のうち第2端子が受信したクロック信号を受信するステップを有し、前記クロック信号を使用して前記第1信号を読み込むものとした方法。
- 請求項19に記載の方法において、前記第1信号およびクロック信号を、極性信号およびラッチ信号として再定義する方法。
- 請求項19に記載の方法において、前記第1信号およびクロック信号を、予め定義した特定データシリーズを伝送するためのXON信号および制御信号発生器に内部クロック信号を供給するためのXOE信号として再定義する方法。
- 請求項18に記載の方法において、前記ディスプレイパネル・ドライバをソース・ドライバとした方法。
- 請求項18に記載の方法において、前記第1信号を極性信号とした方法。
- 請求項18に記載の方法において、前記第1信号をラッチ信号とした方法。
- 請求項18に記載の方法において、前記ディスプレイパネル・ドライバをゲート・ドライバとした方法。
- 請求項18に記載の方法において、前記第1信号を予め定義した特定データシリーズを伝送するためのXON信号とした方法。
- 請求項18に記載の方法において、前記第1信号を制御信号発生器に内部クロック信号を供給するためのXOE信号とした方法。
- 請求項18に記載の方法において、前記ディスプレイパネル・ドライバをタイミング制御ドライバとした方法。
- ディスプレイパネル・ドライバが一組の制御信号セットを出力するために一組の入力信号セットを受信することを必要とする、ディスプレイパネル駆動系の制御信号を発生する信号発生装置において、
‐ ディスプレイパネル・ドライバの複数個の入力端子によって前記一組の入力信号セットを受信する主回路ユニットと、
‐ 前記入力端子のうち第1端子により受信した第1信号をプリセット信号と比較する制御信号発生器であって、前記第1信号を前記プリセット信号と比較して適正結果を得た後に、前記第1端子から第2信号を受け取り、この第2信号に基づいて、複数個の第1制御信号を発生し、これら第1制御信号は前記入力信号セットのサブセットとした該制御信号発生器と
を備えたことを特徴とする信号発生装置。 - 請求項29に記載の信号発生装置において、前記制御信号発生器は、
それぞれ前記入力端子の前記第1端子および第2端子に接続した、第1入力端部および第2入力端部と、
前記第1入力端部および第2入力端部から多くの入力信号を受け取って、第3信号および第4信号を出力するシフトレジスタと、
前記第2入力端部からの入力信号およびシフトレジスタからの前記第3信号を受信し、識別信号を出力するシリアルデータ・チェックコントローラと、および
前記シフトレジスタから前記第4信号および識別信号を受信し、前記第1入力端部および第2入力端部の入力信号に基づいて所定の予め定義した一組の制御信号セットを発生する制御信号発生ユニットと
を有する構成とした信号発生装置。 - 請求項29に記載の信号発生装置において、前記第2端子は、クロック信号を受信するものとした信号発生装置。
- 請求項29に記載の信号発生装置において、さらに、前記制御信号発生ユニットを初期状態に戻すリセットユニットを備えた信号発生装置。
- 請求項29に記載の信号発生装置において、前記クロック信号を前記入力端子の第2端子から受信し、また前記第1信号を前記クロック信号に従って読出す信号発生装置。
- 請求項29に記載の信号発生装置において、前記信号発生装置をソース・ドライバとした信号発生装置。
- 請求項29に記載の信号発生装置において、前記第1信号を極性信号とした信号発生装置。
- 請求項29に記載の信号発生装置において、前記第1信号をラッチ信号とした信号発生装置。
- 請求項29に記載の信号発生装置において、前記第1信号およびクロック信号を、極性信号およびラッチ信号とした信号発生装置。
- 請求項29に記載の信号発生装置において、前記信号発生装置をゲート・ドライバとした信号発生装置。
- 請求項29に記載の信号発生装置において、前記第1信号を予め定義した特定データシリーズを伝送するためのXON信号とした信号発生装置。
- 請求項29に記載の信号発生装置において、前記第1信号を前記制御信号発生器に内部クロック信号を供給するためのXOE信号とした信号発生装置。
- 請求項33に記載の信号発生装置において、前記第1信号およびクロック信号を予め定義した特定データシリーズを伝送するためのXON信号および前記制御信号発生器に内部クロック信号を供給するためのXOE信号とした信号発生装置。
- 請求項29に記載の信号発生装置において、前記信号発生装置をタイミング制御ドライバとした信号発生装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096117309A TWI374418B (en) | 2007-05-15 | 2007-05-15 | Method and apparatus to generate control signals for display-panel driver |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013017857A Division JP2013127637A (ja) | 2007-05-15 | 2013-01-31 | ディスプレイパネル・ドライバのための制御信号を発生する方法および装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009003430A JP2009003430A (ja) | 2009-01-08 |
JP2009003430A5 true JP2009003430A5 (ja) | 2012-01-26 |
Family
ID=40026996
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008124883A Pending JP2009003430A (ja) | 2007-05-15 | 2008-05-12 | ディスプレイパネル・ドライバのための制御信号を発生する方法および装置 |
JP2013017857A Pending JP2013127637A (ja) | 2007-05-15 | 2013-01-31 | ディスプレイパネル・ドライバのための制御信号を発生する方法および装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013017857A Pending JP2013127637A (ja) | 2007-05-15 | 2013-01-31 | ディスプレイパネル・ドライバのための制御信号を発生する方法および装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8411011B2 (ja) |
JP (2) | JP2009003430A (ja) |
KR (1) | KR100949481B1 (ja) |
TW (1) | TWI374418B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI332647B (en) * | 2007-11-20 | 2010-11-01 | Au Optronics Corp | Liquid crystal display device with dynamically switching driving method to reduce power consumption |
CN102123538B (zh) * | 2010-01-12 | 2014-07-16 | 明阳半导体股份有限公司 | 发光二极管的驱动装置 |
KR101751357B1 (ko) * | 2010-12-06 | 2017-06-28 | 삼성디스플레이 주식회사 | 타이밍 제어부의 복구 방법 및 이를 수행하기 위한 구동 장치 |
JP5789148B2 (ja) * | 2011-07-21 | 2015-10-07 | シャープ株式会社 | 映像表示装置の駆動に用いられる半導体装置及び表示装置 |
TWI434258B (zh) | 2011-12-09 | 2014-04-11 | Au Optronics Corp | 資料驅動裝置、對應的操作方法與對應的顯示器 |
US11545072B2 (en) * | 2021-06-08 | 2023-01-03 | Huizhou China Star Optoelectronics Display Co., Ltd. | Driving device of display panel and display device |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0147590B1 (ko) * | 1994-06-03 | 1998-12-01 | 윤종용 | 매트릭스형 액정표시소자 구동 장치 및 방법 |
JP2809180B2 (ja) * | 1996-03-22 | 1998-10-08 | 日本電気株式会社 | 液晶表示装置 |
KR100235590B1 (ko) * | 1997-01-08 | 1999-12-15 | 구본준 | 박막트랜지스터 액정표시장치의 구동방법 |
JP3503463B2 (ja) * | 1997-02-27 | 2004-03-08 | セイコーエプソン株式会社 | セグメントドライバ |
US6806862B1 (en) | 1998-10-27 | 2004-10-19 | Fujitsu Display Technologies Corporation | Liquid crystal display device |
JP4495332B2 (ja) * | 2000-02-03 | 2010-07-07 | 株式会社アドバンテスト | ドライバ制御信号生成回路・ic試験装置 |
JP3827917B2 (ja) | 2000-05-18 | 2006-09-27 | 株式会社日立製作所 | 液晶表示装置および半導体集積回路装置 |
KR100330037B1 (ko) * | 2000-07-06 | 2002-03-27 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 구동방법 |
JP4117134B2 (ja) | 2002-02-01 | 2008-07-16 | シャープ株式会社 | 液晶表示装置 |
KR100927013B1 (ko) * | 2002-11-22 | 2009-11-16 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
KR100701086B1 (ko) * | 2004-02-04 | 2007-03-29 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 구동회로 |
DE102004008757B4 (de) * | 2004-02-23 | 2006-04-06 | Infineon Technologies Ag | Paritätsprüfungs-Schaltung zur kontinuierlichen Prüfung der Parität einer Speicherzelle |
JP2006349980A (ja) | 2005-06-16 | 2006-12-28 | Oki Electric Ind Co Ltd | 表示素子駆動回路 |
KR101100335B1 (ko) * | 2006-01-19 | 2011-12-30 | 삼성전자주식회사 | 표시장치 |
US7893912B2 (en) * | 2006-01-19 | 2011-02-22 | Samsung Electronics Co., Ltd. | Timing controller for liquid crystal display |
KR101281667B1 (ko) * | 2006-05-11 | 2013-07-03 | 엘지디스플레이 주식회사 | 액정표시장치의 소프트 페일 처리 회로 및 방법 |
TWI346316B (en) * | 2006-09-25 | 2011-08-01 | Novatek Microelectronics Corp | Display apparatus and transmission method of the control signals |
-
2007
- 2007-05-15 TW TW096117309A patent/TWI374418B/zh not_active IP Right Cessation
- 2007-08-10 US US11/836,790 patent/US8411011B2/en not_active Expired - Fee Related
-
2008
- 2008-05-12 JP JP2008124883A patent/JP2009003430A/ja active Pending
- 2008-05-13 KR KR1020080044209A patent/KR100949481B1/ko not_active IP Right Cessation
-
2013
- 2013-01-31 JP JP2013017857A patent/JP2013127637A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009003430A5 (ja) | ||
KR102260369B1 (ko) | 보정 회로 및 이를 포함하는 보정 장치 | |
CN103472748A (zh) | 时序控制电路的验证系统和验证方法 | |
KR20150094112A (ko) | 반도체 메모리 장치 및 동작 방법 | |
TW202004510A (zh) | 匯流排系統 | |
US20110041011A1 (en) | Test signal generating apparatus | |
JP2013127637A (ja) | ディスプレイパネル・ドライバのための制御信号を発生する方法および装置 | |
KR20170141596A (ko) | 반도체 장치 | |
US20140203749A1 (en) | Motor controller having multi-functional pin and control method thereof | |
CN102150056B (zh) | 测试模块及测试方法 | |
US20190120596A1 (en) | Method and apparatus for launch control packet processing | |
US20140240307A1 (en) | Level shift circuit and driving method thereof | |
TWI467549B (zh) | 驅動器架構及其驅動方法 | |
EP3564691B1 (en) | Test device, test method, and test program | |
JP2010140255A (ja) | 再構成可能論理回路ならびに検証方法および検証プログラム | |
JP7433384B2 (ja) | 大型タッチディスプレイ集積回路およびその動作方法 | |
JP6540148B2 (ja) | キーボード入力擬制方法およびキーボード | |
US20110041035A1 (en) | Semiconductor memory apparatus and data read method of the same | |
WO2009122699A1 (ja) | 試験モジュール、試験装置および試験方法 | |
CN117762707B (zh) | 一种验证串口通信的装置、方法、介质及电子设备 | |
JP4668302B2 (ja) | 直列回路向けの自動アドレス指定方法および直列に接続された回路の数を検出する自動検出方法 | |
US11520954B2 (en) | Simulation management method, simulation system, and program | |
US8743702B2 (en) | Test apparatus and test method | |
KR101454802B1 (ko) | 비동기식 파이프라인 시스템, 스테이지 및 데이터 전송 방법 | |
US7904289B2 (en) | Method and system for testing functionality of a chip checker |