JP2008544692A - 反復復号器において電力を低減するための方法および装置 - Google Patents

反復復号器において電力を低減するための方法および装置 Download PDF

Info

Publication number
JP2008544692A
JP2008544692A JP2008518110A JP2008518110A JP2008544692A JP 2008544692 A JP2008544692 A JP 2008544692A JP 2008518110 A JP2008518110 A JP 2008518110A JP 2008518110 A JP2008518110 A JP 2008518110A JP 2008544692 A JP2008544692 A JP 2008544692A
Authority
JP
Japan
Prior art keywords
bit number
iterative
number difference
iteration
iterations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008518110A
Other languages
English (en)
Other versions
JP5004249B2 (ja
Inventor
ガオ，ウエン
ローレンス コスロフ，ジヨシユア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of JP2008544692A publication Critical patent/JP2008544692A/ja
Application granted granted Critical
Publication of JP5004249B2 publication Critical patent/JP5004249B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2975—Judging correct decoding, e.g. iteration stopping criteria
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H04L1/0051—Stopping criteria
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

反復復号器において電力消費を低減する方法、装置、およびコンピュータ・プログラム・プロダクトが提供される。この装置は、メモリ・デバイスと、反復終了デバイスを含む。メモリ・デバイスは、反復数の最大値に達する前に、反復復号器の各反復について、現在の反復のために復号化された符号語と前の反復のために復号化された符号語との間で異なるビットの数を示すビット数差を格納する。反復終了デバイスは、ビット数差と所定のビット数差の閾値とを比較して、ビット数差が所定のビット数差の閾値を超えている場合にコンフィデンス値を増加させ、コンフィデンス値が所定のコンフィデンス閾値を超えている場合に反復復号器のさらなる反復を終了させる。

Description

本発明は、一般的には、ビデオ復号器に関し、より具体的には、反復復号器において電力を低減するための方法および装置に関する。
近年、低密度パリティ・チェック（ＬＤＰＣ： ｌｏｗ‐ｄｅｎｓｉｔｙ ｐａｒｉｔｙ‐ｃｈｅｃｋ）符号やターボ符号が通信システムにおける前方誤り訂正符号として採用されている。例えば、ＬＤＰＣ符号は、次世代衛星通信システムのためのディジタル・ビデオ衛星放送（ＤＶＢ‐Ｓ２： ｄｉｇｉｔａｌ ｖｉｄｅｏ ｂｒｏａｄｃａｓｔｉｎｇ ｓａｔｅｌｌｉｔｅ ｖｅｒｓｉｏｎ ２）規格において使用され、ターボ符号は、広帯域符号化分割多元接続（ＷＣＤＭＡ： ｗｉｄｅｂａｎｄ ｃｏｄｅ‐ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅ‐ａｃｃｅｓｓ）システムにおいて使用されている。
ＬＤＰＣ符号およびターボ符号のための復号化アルゴリズムは、反復アルゴリズムであり、この反復アルゴリズムでは、復号器は、一連の処理を複数回繰り返すことにより、受信した符号語を復号化する。簡単に言えば、固定された数の反復を使用することができ、この場合、１つの符号語を符号化するためのエネルギーは固定されている。しかしながら、通常の動作状態では、最大の反復数のうち、実際に同等の符号化パフォーマンスを得るために必要であるのは、ほんの僅かである。
従って、最大の反復数に達する前に反復を終了させてシステム電力消費を低減するとともに、適切なパフォーマンスを維持する装置および方法を得ることが望ましく、非常に有益である。
（発明の概要）
従来技術のこれらのおよびその他の短所や欠点は、反復復号器において電力を低減するための方法および装置に関する本発明によって解決される。
本発明の一態様によれば、反復復号器において電力消費を低減する装置が提供される。この装置は、メモリ・デバイスと、反復終了デバイスとを含む。メモリ・デバイスは、反復数の最大値に達する前に、反復復号器の各反復について、現在の反復のために復号化された符号語と前の反復のために復号化された符号語との間で異なるビットの数を示すビット数差を格納する。反復終了デバイスは、ビット数差と所定のビット数差の閾値とを比較して、ビット数差が前記所定のビット数差の閾値を超えている場合にコンフィデンス値を増加させ、コンフィデンス値が所定のコンフィデンス閾値を超えている場合に反復復号器のさらなる反復を終了させる。
本発明の別の態様によれば、反復復号器において電力消費を低減する方法が提供される。この方法は、反復数の最大値に達する前に、反復復号器の各反復について、現在の反復のために復号化された符号語と前の反復のために復号化された符号語との間で異なるビットの数を示すビット数差をバッファに格納するステップを含む。この方法は、ビット数差と所定のビット数差の閾値とを比較するステップをさらに含む。また、この方法は、ビット数差が所定のビット数差の閾値を超えている場合にコンフィデンス値を増加させるステップを含む。さらに、この方法は、コンフィデンス値が所定のコンフィデンス閾値を超えている場合に反復復号器のさらなる反復を終了させるステップを含む。
本発明のさらに別の態様によれば、反復復号器において電力消費を低減するためのコンピュータが使用可能なプログラム・コードを含むコンピュータが使用可能な媒体からなるコンピュータ・プログラム・プロダクトが提供される。このコンピュータ・プログラム・プログラムは、反復数の最大値に達する前に、反復復号器の各反復について、現在の反復のために復号化された符号語と前の反復のために復号化された符号語との間で異なるビットの数を示すビット数差をバッファに格納させるコンピュータが使用可能なプログラム・コードを含む。また、このコンピュータ・プログラム・プロダクトは、ビット数差と所定のビット数差の閾値とを比較して、ビット数差が所定のビット数差の閾値を超えている場合にコンフィデンス値を増加させるコンピュータが使用可能なプログラム・コードを含む。さらに、このコンピュータ・プログラム・プロダクトは、コンフィデンス値が所定のコンフィデンス閾値を超えている場合に反復復号器のさらなる反復を終了させるコンピュータが使用可能なプログラム・コードを含む。
本発明のこれらのおよびその他の態様、特徴、および利点は、添付図面と併せて以下の例示的な実施の形態の詳細な説明を読むことによって明らかになるであろう。
本発明は、反復復号器において電力を低減するための方法および装置に関する。本発明には、最大の許容反復数に達する前に反復復号器における反復処理を終了させてシステム電力消費を低減するとともに、復号化パフォーマンスを維持することを可能にするという利点がある。
ここで挙げる説明は、本発明の原理を例示するものである。当業者であれば、本明細書に明確に記載、図示されていなくとも、本発明の原理を実施する様々な構成を考案することが可能であり、このような構成の各々が本発明の精神および範囲に包含されることが理解できるであろう。
さらに、本明細書に記載された全ての例および条件付の文言は、本発明の原理を読者が理解するのを助けるための教示目的のものであり、発明者によって創造された概念は、技術を発展させるものであり、このような具体的に記載された例や条件に限定されるように解釈されるべきではない。
また、本明細書における本発明の原理、態様、および、実施の形態についての全ての記載、さらに、その特定の例は、構造的、機能的な均等物の双方を包含するように意図したものである。さらに、このような均等物は、現在公知の均等物だけでなく、将来において開発される均等物、即ち、構造に係らず、同一の機能を実行するように開発された全ての要素を包含するように意図されている。
従って、例えば、当業者であれば、本明細書において示されたブロック図は、本発明の原理を実施する回路を例示する概念図であることが理解できよう。同様に、フローチャート、フロー図、状態遷移図、擬似コードなどは、いずれも様々な処理を表す。これらの処理は、実質的にコンピュータによって読み取り可能なメディアにおいて表すことができ、コンピュータまたはプロセッサにより実行され、このようなコンピュータまたはプロセッサがはっきりと図示されているかどうかに係るものではない。
各図面において示される様々な要素の機能は、専用のハードウエアの使用により提供されてもよく、適切なソフトウエアと関連付けてソフトウエアを実行することが可能なハードウエアの使用によって提供されてもよい。機能が、プロセッサによって提供される場合にも、単一の専用プロセッサによって提供されてもよく、単一の共有プロセッサによって提供されてもよく、複数の別個のプロセッサによって提供されてもよく、幾つかのプロセッサが共有されていてもよい。さらに、用語「プロセッサ」または「コントローラ」を明示的に使用した場合であっても、ソフトウエアを実行することが可能なハードウエアのみを意味するように解釈されるべきではなく、限定するものではないが、ディジタル信号プロセッサ（ＤＳＰ： ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）・ハードウエア、ソフトウエアを格納する読み出し専用メモリ（ＲＯＭ： ｒｅａｄ‐ｏｎｌｙ ｍｅｍｏｒｙ）、ランダム・アクセス・メモリ（ＲＡＭ： ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）、および不揮発性の記憶装置を暗示的に含むことがある。
また、従来のおよび／または慣用的な他のハードウエアを含むこともある。同様に、図面に示されたどのスイッチも概念的なものに過ぎない。これらの機能はプログラム・ロジックの動作を介して、専用のロジックを介して、プログラム制御と専用のロジックとのインタラクションを介して、または、手動でも実行されることがある。文脈からより具体的に理解できるように、実施者により、特定の技術を選択可能である。
請求の範囲において、特定の機能を実施するための手段として表現されたいずれの要素も、この機能をどのような方法で実行するものも包含するように意図している。例えば、ａ）機能を実行する回路要素を組み合わせたもの、または、ｂ）いかなる形態のソフトウエア、つまり、ファームウエア、マイクロコード等を含むもの、機能を実施するためにソフトウエアを実行する適当な回路と組み合わせたものも包含する。このような請求の範囲によって定義される発明は、請求の範囲によって要求されているように、様々な記載された手段によって提供される機能性が組み合わされ、まとめられるという事実に基づいたものである。従って、出願人は、このような機能性を提供することが可能な手段はどのようなものであっても、本願において示されているものと均等であるとみなす。
図１を参照すると、本発明が適用される通信システムが概ね参照符号１００によって示されている。通信システム１００は、低密度パリティ・チェック（ＬＤＰＣ）を使用する。ＢＣＨ（Ｂｏｓｅ‐Ｃｈａｕｄｈｕｒｉ‐Ｈｏｃｑｕｅｎｇｈｅｍ）符号、または、限定するものではないが、ＲＳ（Ｒｅｅｄ Ｓｏｌｏｍｏｎ）符号を含む、他のエラー制御符号が通信システム１００に加えられ、ビット・エラーが発生する可能性を非常に少なくしている。例えば、ディジタル・ビデオ衛星放送（ＤＶＢ‐Ｓ２）規格は、図１を参照して示し、説明する符号化スキームを用いている。
通信システムは、データ・ソース１０５と、ＢＣＨ符号器１１０と、ＬＤＰＣ符号器１１５と、変調器１２０と、通信チャンネル１２５と、復調器１３０と、ＬＤＰＣ復号器１３５と、ＢＣＨ復号器１４０と、データ・シンク１４５とを含む。
データ・ソース１０５の出力は、ＢＣＨ符号器１１０の入力と信号通信するように結合され、ＢＣＨ符号器１１０の出力はＬＤＰＣ符号器１１５の入力と信号通信するように結合されている。ＬＤＰＣ復号器１１５の出力は、変調器１２０の入力と信号通信するように結合されている。変調器１２０の出力は、通信チャンネル１２５の入力と信号通信するように結合されている。通信チャンネル１２５の出力は、復号器１３０の入力と信号通信するように結合されている。復調器１３０の出力は、ＬＤＰＣ復調器１３５の入力と信号通信するように結合されている。ＬＤＰＣ復号器１３５の出力は、ＢＣＨ復号器１４０の入力と信号通信するように結合されている。ＢＣＨ復号器１４０の出力は、データ・シンク１４５の入力と信号通信するように結合されている。
本発明は、図１の通信システム１００を用いた使用のみに限定されるものではなく、本明細書の開示内容に基づいて、当該技術分野、さらに、関連する技術分野の当業者であれば、本発明の範囲を逸脱することなく、本発明が適用される他の通信システム、通信システム構成の使用を企図することができるであろう。
また、本発明は、本明細書に記載された符号（コード）に限定されるものではなく、本明細書の開示内容に基づいて、当該技術分野、さらに、関連する技術分野の当業者であれば、本発明の範囲を逸脱することなく、本発明が適用される他の符号の使用を企図することができるであろう。
図２を参照すると、固定された数の反復を使用するＬＤＰＣ復号器が概ね参照符号器２００によって示されている。
ＬＤＰＣ復号器２００は、反復コントローラ２０５と、チェック・ノード・プロセッサ２１０と、ビット・ノード・プロセッサ２１５と、ビット決定モジュール２２０を含む。
反復コントローラ２０５の出力は、チェック・ノード・プロセッサ２１０の第１の入力、ビット・プロセッサ２１５の第１の入力、さらに、ビット決定モジュール２２０の第１の入力と信号通信するように結合されている。
チェック・ノード・プロセッサ２１０の出力は、ビット・ノード・プロセッサ２１５の第２の入力と信号通信するように結合されている。ビット・ノード・プロセッサ２１５の出力は、ビット決定モジュール２２０の第２の入力と信号通信するように結合されている。ビット決定モジュール２２０の出力は、ＬＤＰＣ復号器２００の出力として利用可能である。ＬＤＰＣ復号器２００の出力は、復号化された符号語を提供する。
従って、初期化の後、各復号化の反復には、チェック・ノード処理、ビット・ノード処理、およびビット決定が含まれる。反復コントローラ２０５は、他の各要素のために必要な全ての制御信号を生成し、反復数をカウントする。反復数が最大数に達したとき、反復コントローラ２０５は、復号化処理を終了し、復号化された符号語が出力される。
上記スキームの利点は簡単さにある。復号器２００は、各受信した符号語のために同一の電力を消費する。しかしながら、通信チャンネルは、通常動的（ｄｙｎａｍｉｃ）であり、タイミングの制約、最大許容電力、さらに、最悪のチャンネル状態によって設定される。通常のチャンネル状態においては、復号器は、通常、受信した符号語をうまく復号化するのに必要となる反復数は、最大の反復数よりも少ない。
本発明は、復号化処理の収束を判定し、それに応じて反復処理を終了させる方法および装置を提供するという利点を有する。これを達成するために、図３に示すように、反復終了モジュールおよび反復された符号語バッファが図２の復号器に追加される。
図３を参照すると、アダプティブな反復終了を行うＬＤＰＣ復号器が概ね参照符号３００によって示されている。
ＬＤＰＣ復号器３００は、反復コントローラ３０５と、チェック・ノード・プロセッサ３１０と、ビット・ノード・プロセッサ３１５と、ビット決定モジュール３２０と、反復処理モジュール３２５と、復号化された符号語用のバッファ（符号語バッファ）３３０とを含む。
反復コントローラ３０５の出力は、チェック・ノード・プロセッサ３１０の第１の入力、ビット・ノード・プロセッサ３１５の第１の入力、さらに、ビット決定モジュール３２０の第１の入力と信号通信するように結合される。
チェック・ノード・プロセッサ３１０の出力は、ビット・ノード・プロセッサ３１５の第２の入力と信号通信するように結合されている。ビット・ノード・プロセッサ３１５の出力は、ビット決定モジュール３２０の第２の入力と信号通信するように結合されている。ビット決定モジュール３２０の出力は、ＬＤＰＣ復号器３００の出力として利用可能である。ＬＤＰＣ３００の出力は、復号化された符号語を提供する。
本発明の一実施の形態に係る反復復号器のためのアダプティブな反復終了のための方法について説明する。この方法をまず一般的に説明し、次に、図４を参照してさらに詳細に説明する。
以下の指定は、図４に関して使用される。ｋは反復インデックスであり、ＫminおよびＫｍａｘは、反復の最小数および最大数を表し、Ｓｔｏｐ＿ｉｔｅｒａｔｉｏｎ（反復停止）は、反復処理を停止するために反復コントローラに送信される制御信号であり、ｍは、現在の復号化された符号語が前のｍ回の反復の符号化された符号語と同じであることを表すコンフィデンス・カウンタ（ｃｏｎｆｉｄｅｎｃｅ ｃｏｕｎｔｅｒ）である。
反復終了の処理は、以下の通りである。反復数ｋがＫｍｉｎ―１に到達すると、復号化された符号語が符号語バッファに書き込まれる。ｋ＜Ｋｍａｘである限り、ｋ番目の反復ＣＷ（ｋ）の復号化された符号語は、バッファに格納されている前の復号化された符号語、即ち、ＣＷ（ｋ−１）と比較される。２つの符号語が同一である場合には、コンフィデンス・カウンタｍの値が増やされる。２つの符号値が同一でない場合には、カウンタは零（０）にリセットされる。ｍが設定値Ｍに到達した場合には、制御信号Ｓｔｏｐ＿ｉｔｅｒａｔｉｏｎは、１にセットされ、反復コントローラに反復処理を中止するように通知される。ｍ＜Ｍである間、復号化された符号語ＣＷ（ｋ）は、符号語バッファに書き込まれる。なお、パラメータＫｍｉｎ、Ｋｍａｘ、およびＭは調節可能である。復号器の電力消費を低減するために、通常のチャンネル状態の下で必要な反復数をＫｍｉｎにセットすることができる。従って、不必要な比較および書き込み／読み出し処理を回避する。Ｋｍａｘは、時間の制約、ピーク電力消費、さらに、最悪のチャンネル状態によって決定される。Ｍは、通常１にセットされる。なぜならば、現在の復号化された出力が前の反復のものと同一である限り、復号化アルゴリズムは、通常収束し、正しい符号語が得られるからである。
図４を参照すると、反復復号器のためのアダプティブな反復終了の方法が概ね参照符号４００によって示されている。図４において、上述したように、ｋは反復インデックスであり、ＫminおよびＫｍａｘは、反復の最小数および最大数を表し、Ｓｔｏｐ＿ｉｔｅｒａｔｉｏｎ（反復停止）は、反復処理を停止するために反復コントローラに送信される制御信号であり、ｍは、現在の復号化された符号語が前のｍ回の反復の符号化された符号語と同じであることを表すコンフィデンス・カウンタ（ｃｏｎｆｉｄｅｎｃｅ ｃｏｕｎｔｅｒ）である。
初期化ブロック４０５は、変数ｋ、ｍ、およびＳｔｏｐ＿ｉｔｅｒａｔｉｏｎを零（０）にセットし、制御を機能ブロック４１０に受け渡す。機能ブロック４１０は、変数ｋに１を加算し、制御を決定ブロック４１５に受け渡す。決定ブロック４１５は、ｋがＫｍｉｎ−１と等しいかどうかを判定する。Ｋｍｉｎ−１がｋと等しくない場合には、制御は機能ブロック４１０に戻る。そうでない場合、Ｋｍｉｎ−１がｋと等しい場合には、制御は機能ブロック４２０に受け渡される。
機能ブロック４２０は、復号化された符号語ＣＷ（ｋ）を読み出し、制御を機能ブロック４２５に受け渡す。機能ブロック４２５は、復号化された符号語ＣＷ（ｋ）を符号語バッファに書き込み、制御を機能ブロック４３０に受け渡す。機能ブロック４３０は、変数ｋに１を加算し、制御を決定ブロック４３５に受け渡す。決定ブロック４３５は、ｋ＜Ｋｍａｘであるかどうかを判定する。ｋ≧Ｋｍａｘである場合には、制御が機能ブロック４４０に受け渡される。そうでない場合、ｋ＜Ｋｍａｘである場合には、制御が機能ブロック４４５に受け渡される。
機能ブロック４４０は、変数Ｓｔｏｐ＿ｉｔｅｒａｔｉｏｎを１にセットし、復号化された符号語ＣＷ（ｋ）を出力する。
機能ブロック４４５は、符号語バッファから符号語ＣＷ（ｋ）を読み出し、制御を機能ブロック４５０に受け渡す。機能ブロック４５０は、符号語バッファから符号語ＣＷ（ｋ−１）を読み出し、制御を決定ブロック４５５に受け渡す。決定ブロック４５５は、ＣＷ（ｋ−１）がＣＷ（ｋ）と等しいかどうかを判定する。ＣＷ（ｋ−１）がＣＷ（ｋ）と等しくない場合には、制御は機能ブロック４６０に受け渡される。そうでない場合、ＣＷ（ｋ−１）がＣＷ（ｋ）と等しい場合には、制御は機能ブロック４６５に受け渡される。機能ブロック４６５は、変数ｍに１を加算し、制御を決定ブロック４７０に受け渡す。決定ブロック４７０は、ｍ＜Ｍであるかどうかを判定し、ｍ≧Ｍである場合には、制御を機能ブロック４４０に受け渡す。そうでない場合、ｍ＜Ｍである場合には、制御は機能ブロック４２５に戻る。
ＬＤＰＣ復号器と、図１に示すＢＣＨ復号器、ＲＳ復号器などの外部復号器との連結を利用するシステムでは、さらなる電力低減が実現される。
従って、次に、本発明の別の実施の形態に係る反復復号器のためのアダプティブな反復終了のための別の方法を説明する。この方法をまず一般的に説明し、次に、図５を参照してさらに詳細に説明する。
実際には、外部復号器が反復ＬＤＰＣ復号化の後の残差エラーを訂正するために使用される。外部復号器は、数十のビット・エラーを訂正することが可能なことが多い。さらに、外部の符号復号化処理は、通常１つの反復復号化処理よりも消費する電力が少ない。ＬＤＰＣ復号器からの現在の復号化された符号語とＬＤＰＣ復号器の前の反復の復号化された符号語との間のビット差は、符号語の中のビット・エラーの数を示すインジケーションとして使用することができる。従って、ビット差が特定の数よりも小さい場合には、反復処理を停止し、外部復号器にＬＤＰＣ復号化された符号語における残りのビットさを訂正させる。図５には修正されたアプローチが示されている。ここで、ｎ＝ｄｉｆｆ（ＣＷ（ｋ）、ＣＷ（ｋ−１））は、変数ＣＷ（ｋ）およびＣＷ（ｋ−１）の間の複数の異なるビットの数が計算され、変数ｎに格納されていることを示し、ＮはＢＣＨ復号器エラー訂正能力に関する設定値である。なお、ＬＤＰＣ反復処理を終了するとき、ｎ＝０であるならば、ｎ＝０は復号化アルゴリズムが収束したこと示すため、さらなる電力低減を達成することができる。反復復号化アルゴリズムの性質より、この反復復号化アルゴリズムが収束すると、復号化された符号語は、通常正しい。従って、外部復号器をバイパスし、システム電力消費をさらに低減することができる。
また、ｎが特定の数Ｎｍａｘよりも大きい場合、これは、ビット・エラーの数が外部復号器のエラー訂正能力を超えていることを示す。再び、外部復号器をバイパスし、システム電力消費を低減することができる。ＮおよびＮｍａｘの数は、反復復号化アルゴリズムの収束特性および外部復号器のエラー訂正能力を用いて使用される。
図５を参照すると、反復復号器のアダプティブな反復終了のための別の方法が概ね参照符号５００によって示されている。
初期化ブロック５０５は、変数ｋ、ｍ、およびＳｔｏｐ＿ｉｔｅｒａｔｉｏｎを零（０）にセットし、制御を機能ブロック５１０に受け渡す。機能ブロック５１０は、変数ｋに１を加算し、制御を決定ブロック５１５に受け渡す。決定ブロック５１５は、ｋがＫｍｉｎ−１と等しいかどうかを判定する。Ｋｍｉｎ−１がｋと等しくない場合には、制御は機能ブロック５１０に戻る。そうでない場合、Ｋｍｉｎ−１がｋと等しい場合には、制御は機能ブロック５２０に受け渡される。
機能ブロック５２０は、復号化された符号語ＣＷ（ｋ）を読み出し、制御を機能ブロック５２５に受け渡す。機能ブロック５２５は、復号化された符号語ＣＷ（ｋ）を符号語バッファに書き込み、制御を機能ブロック５３０に受け渡す。機能ブロック５３０は、変数ｋに１を加算し、制御を決定ブロック５３５に受け渡す。決定ブロック５３５は、ｋ＜Ｋｍａｘであるかどうかを判定する。ｋ≧Ｋｍａｘである場合には、制御は機能ブロック５４０に受け渡される。そうでない場合、ｋ＜Ｋｍａｘである場合には、制御は機能ブロック５４５に受け渡される。
機能ブロック５４０は、変数Ｓｔｏｐ＿ｉｔｅｒａｔｉｏｎを１にセットし、復号化された符号語ＣＷ（ｋ）を出力する。
機能ブロック５４５は、符号語バッファから符号語ＣＷ（ｋ）を読み出し、制御を機能ブロック５５０に受け渡す。機能ブロック５５０は、符号語バッファから符号語ＣＷ（ｋ−１）を読み出し、制御を機能ブロック５５２に受け渡す。機能ブロック５５２は、変数ＣＷ（ｋ）およびＣＷ（ｋ−１）の間の複数の異なるビットの数を計算し、複数の異なるビットの数を変数ｎに格納し（即ち、ｎ＝ｄｉｆｆ（ＣＷ（ｋ）、ＣＷ（ｋ−１））、制御を決定ブロック５５５に受け渡す。決定ブロック５５５は、ｎ＜Ｎであるかどうかを判定する。ここで、ＮはＢＣＨ符号器のエラー訂正能力に関する設定値である。ｎ≧Ｎである場合には、制御は機能ブロック５６０に受け渡される。そうでない場合、ｎ＜Ｎである場合には、制御は機能ブロック５６５に受け渡される。機能ブロック５６５は、変数ｍに１を加算し、制御を決定ブロック５７０に受け渡す。決定ブロック５７０は、ｍ＜Ｍであるかどうかを判定し、ｍ≧Ｍである場合には、制御は機能ブロック５４０に受け渡される。そうでない場合、ｍ＜Ｍである場合には、制御は機能ブロック５２５に戻る。
本発明の別の実施の形態に係る反復復号器のためのアダプティブな反復終了のためのさらに別の方法について説明する。この方法をまず一般的に説明し、次に、図６を参照してさらに詳細に説明する。
反復復号化処理を終了する別の方法は、外部復号器を使用して内部符号化された符号語内にビット・エラーが存在するかどうかを判定することである。例えば、ＲＳ復号器やＢＣＨ復号器などの外部復号器は、内部復号化された符号語のシンドロームを計算することができる。シンドロームが全て零である場合には、外部符号器は符号語が正しいことを宣言し、内部符号器に反復処理を停止するように通知する。そうでない場合、内部符号器は、反復が最大数に達するまで、反復処理を継続する。
図６を参照すると、反復復号器のためのアダプティブな反復終了のさらに別の方法が概ね参照符号６００によって示されている。図４において上述したように、ｋは反復インデックスであり、ＫminおよびＫｍａｘは、反復の最小数および最大数を表し、Ｓｔｏｐ＿ｉｔｅｒａｔｉｏｎ（反復停止）は、反復処理を停止するために反復コントローラに送信される制御信号であり、ｍは、現在の復号化された符号語が前のｍ回の反復の符号化された符号語と同じであることを表すコンフィデンス・カウンタ（ｃｏｎｆｉｄｅｎｃｅ ｃｏｕｎｔｅｒ）である。
初期化ブロック６０５は、変数ｋおよびＳｔｏｐ＿ｉｔｅｒａｔｉｏｎを０にセットし、制御を機能ブロック６１０に受け渡す。機能ブロック６１０は、変数ｋに１を加算し、制御を決定ブロック６３５に受け渡す。決定ブロック６３５は、ｋ＜Ｋｍａｘであるかどうかを判定する。ｋ≧Ｋｍａｘである場合には、制御は機能ブロック６４０に受け渡される。そうでない場合、ｋ＜Ｋｍａｘである場合には、制御は機能ブロック６４５に受け渡される。
機能ブロック６４０は、変数Ｓｔｏｐ＿ｉｔｅｒａｔｉｏｎを１にセットし、復号化された符号語ＣＷ（ｋ）を出力する。
機能ブロック６４５は、符号語バッファから符号語ＣＷ（ｋ）を読み出し、制御を機能ブロック６７５に受け渡す。外部復号器に関係する機能ブロック６７５は、内部復号化された符号語のシンドロームを計算し、制御を決定ブロック６８０に受け渡す。決定ブロック６８０は、内部符号化された符号語のシンドロームが零と等しいかどうかを判定する。内部復号化されたシンドロームが零と等しくない場合には、制御が機能ブロック６１０に戻る。そうでない場合、内部復号化された符号語のシンドロームが零と等しい場合には、制御は機能ブロック６４０に戻る。
シンドローム計算のためのステップが外部復号器の一部であり、非常に効率的に実行され、少量の電力のみを消費することが理解できるであろう。このアプローチの利点は、恐らく、幾つかの単純なロジックのみが必要となることを除けば、余分なモジュールを必要としない点である。
本発明のこれらの特徴および利点、また、その他の特徴および利点は、本明細書の開示内容に基づいて関連する技術分野における当業者であれば容易に確認することができるであろう。本発明の原理が、ハードウエア、ソフトウエア、ファームウエア、特定用途プロセッサ、またはこれらを組み合わせた様々な形態で実施可能であることが理解できよう。
一実施の形態においては、本発明は、ハードウエアとソフトウエアとを組み合わせることによって実施される。さらに、ソフトウエアは、プログラム記憶装置に具体的な形態に実装されたアプリケーション・プログラムとして実施されることが好ましい。アプリケーション・プログラムは、好ましいアーキテクチャーを有するマシンに対してアップロードされ、このマシンによって実行可能なものであってもよい。好ましくは、マシンは、１つ以上の中央処理装置（ＣＰＵ）、ランダム・アクセス・メモリ（ＲＡＭ）、入出力（Ｉ／Ｏ）インターフェースを備えるコンピュータ・プラットフォーム上で実施される。このコンピュータ・プラットフォームは、オペレーション・システムとマイクロインストラクション・コードをさらに備えるものであってもよい。本明細書において記載された様々な処理および機能は、マイクロインストラクション・コードの一部であってもよいし、アプリケーション・プログラムの一部であってもよいし、これらを組み合わせたものであってもよく、ＣＰＵによって実行されるものでもよい。さらに、コンピュータ・プラットフォームには、追加のデータ記憶装置や、印刷機等、周辺機器を接続するようにしてもよい。
さらに、添付図面に描かれた構成要素としてのシステム・コンポーネントおよび方法の幾つかは、好ましくはソフトウエアの形態で実施されるため、システム・コンポーネントまたは処理機能ブロック間の実際の接続は、本発明の実施の形態のプログラムの仕方によって異なるものであることが理解できよう。本明細書の開示内容に基づいて、関連する技術分野の当業者であれば、これらの本発明の実施例、構成例、また、同様の構成例、実施例を企図することも可能であろう。
添付図面を参照して例示的な実施の形態を説明したが、本発明はこのような具体的な実施の形態に限定されるものではなく、関連する技術分野の当業者であれば、このような実施の形態に対し、本発明の範囲または精神を逸脱することなく、様々な変形、改変が可能であることが理解できるであろう。このような変形、改変は全て、付随する請求の範囲に記載された本発明の範囲に含まれるように意図されたものである。
図１は、本発明の原理に係る通信システムのブロック図である。 図２は、従来技術に係る固定された数の反復を使用するＬＤＰＣ復号器のブロック図である。 図３は、本発明の原理に係るアダプティブな反復終了を行うＬＤＰＣ復号器のブロック図である。 図４は、本発明の原理に係る反復復号器のためにアダプティブな反復終了を行うための方法のフロー図である。 図５は、本発明の原理に係る反復復号器のためにアダプティブな反復終了を行うための別の方法のフロー図である。 図６は、本発明の原理に係る反復復号器のためにアダプティブな反復終了を行うためのさらに別の方法のフロー図である。

Claims (15)

  1. 反復復号器において電力消費を低減する装置であって、
    反復数の最大値に達する前に、前記反復復号器の各反復について、現在の反復のために復号化された符号語と前の反復のために復号化された符号語との間で異なるビットの数を示すビット数差を格納するためのメモリ・デバイスと、
    前記ビット数差と所定のビット数差の閾値とを比較して、前記ビット数差が前記所定のビット数差の閾値を超えている場合にコンフィデンス値を増加させ、前記コンフィデンス値が所定のコンフィデンス閾値を超えている場合に前記反復復号器のさらなる反復を終了させる反復終了デバイスと、を含む装置。
  2. 前記所定のビット数差が前記反復復号器のエラー訂正能力に対応する請求項１に記載の装置。
  3. Ｋｍｉｎが通常のチャンネル状態で前記符号語を復号化するのに必要な反復の最小数と等しく、前記メモリ・デバイスが現在の反復数がＫｍｉｎと等しい場合に前記現在の反復のための前記復号化された符号語を格納する請求項１に記載の装置。
  4. 前記反復終了デバイスが、前記コンフィデンス値が所定のコンフィデンス閾値を超えない場合に前記コンフィデンス値を零にリセットする請求項１に記載の装置。
  5. 前記メモリ・デバイスがさらに前記コンフィデンス値を格納する請求項１に記載の装置。
  6. 前記反復復号器が反復コントローラを含み、前記反復終了デバイスが、反復停止制御信号を生成し、前記反復停止制御信号を前記反復コントローラに送信することによって、前記反復復号器のさらなる反復を終了する請求項１に記載の装置。
  7. 反復復号器において電力消費を低減する方法であって、
    反復数の最大値に達する前に、前記反復復号器の各反復について、現在の反復のために復号化された符号語と前の反復のために復号化された符号語との間で異なるビットの数を示すビット数差をバッファに格納するステップと、
    前記ビット数差と所定のビット数差の閾値とを比較するステップと、
    前記ビット数差が前記所定のビット数差の閾値を超えている場合にコンフィデンス値を増加させるステップと、
    前記コンフィデンス値が所定のコンフィデンス閾値を超えている場合に前記反復復号器のさらなる反復を終了させるステップと、を含む方法。
  8. 前記所定のビット数差が前記反復復号器のエラー訂正能力に対応する請求項７に記載の方法。
  9. Ｋｍｉｎが通常のチャンネル状態で前記符号語を復号化するのに必要な反復の最小数と等しく、現在の反復数がＫｍｉｎと等しい場合に前記格納するステップを開始する請求項７に記載の方法。
  10. 前記コンフィデンス値が所定のコンフィデンス閾値を超えない場合に前記コンフィデンス値を零にリセットするステップをさらに含む請求項７に記載の方法。
  11. 前記コンフィデンス値を前記バッファに格納するステップをさらに含む請求項７に記載の方法。
  12. 反復復号器において電力消費を低減するためのコンピュータが使用可能なプログラム・コードを含むコンピュータが使用可能な媒体からなるコンピュータ・プログラム・プロダクトであって、
    反復数の最大値に達する前に、前記反復復号器の各反復について、現在の反復のために復号化された符号語と前の反復のために復号化された符号語との間で異なるビットの数を示すビット数差をバッファに格納させるコンピュータが使用可能なプログラム・コードと、
    前記ビット数差と所定のビット数差の閾値とを比較して、前記ビット数差が前記所定のビット数差の閾値を超えている場合にコンフィデンス値を増加させるコンピュータが使用可能なプログラム・コードと、
    前記コンフィデンス値が所定のコンフィデンス閾値を超えている場合に前記反復復号器のさらなる反復を終了させるコンピュータが使用可能なプログラム・コードと、を含むコンピュータ・プログラム・プロダクト。
  13. 前記所定のビット数差が前記反復復号器のエラー訂正能力に対応する請求項１２に記載のコンピュータ・プログラム・プロダクト。
  14. 前記コンフィデンス値が所定のコンフィデンス閾値を超えない場合に前記コンフィデンス値を零にリセットするコンピュータが使用可能なプログラム・コードをさらに含む請求項１２に記載のコンピュータ・プログラム・プロダクト。
  15. 前記コンフィデンス値を前記バッファに格納させるコンピュータが使用可能なプログラム・コードをさらに含む請求項１２に記載のコンピュータ・プログラム・プロダクト。
JP2008518110A 2005-06-27 2005-06-27 反復復号器において電力を低減するための方法および装置 Expired - Fee Related JP5004249B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2005/023005 WO2007001304A1 (en) 2005-06-27 2005-06-27 Method and apparatus for power reduction in iterative decoders

Publications (2)

Publication Number Publication Date
JP2008544692A true JP2008544692A (ja) 2008-12-04
JP5004249B2 JP5004249B2 (ja) 2012-08-22

Family

ID=35355596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008518110A Expired - Fee Related JP5004249B2 (ja) 2005-06-27 2005-06-27 反復復号器において電力を低減するための方法および装置

Country Status (6)

Country Link
US (1) US7966505B2 (ja)
EP (1) EP1897257A1 (ja)
JP (1) JP5004249B2 (ja)
KR (1) KR101192898B1 (ja)
CN (2) CN101194428A (ja)
WO (1) WO2007001304A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2256974A2 (en) 2009-05-29 2010-12-01 Sony Corporation LDPC decoding method and apparatus
EP2256936A2 (en) 2009-05-29 2010-12-01 Sony Corporation LDPC decoding with reduced power consumption due to the adaptation to the channel
WO2020170435A1 (ja) * 2019-02-22 2020-08-27 三菱電機株式会社 誤り訂正復号装置および誤り訂正復号方法
US11329764B2 (en) 2017-12-20 2022-05-10 Ntt Electronics Corporation Error correction device, error correction method, and optical communication system

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101194428A (zh) 2005-06-27 2008-06-04 汤姆森许可贸易公司 迭代解码器中的停止准则
EP1906560A4 (en) * 2005-07-19 2012-01-04 Nec Corp TURBO DECODING SYSTEM, TRANSMITTER PROCEDURE AND CDMA MOBILE COMMUNICATION DEVICE
JP4092352B2 (ja) * 2005-11-16 2008-05-28 Ｎｅｃエレクトロニクス株式会社 復号装置、復号方法、及び受信装置
US8332718B2 (en) * 2007-03-29 2012-12-11 Sirius Xm Radio Inc. Efficient implementation to perform iterative decoding with large iteration counts
KR101021526B1 (ko) 2007-10-30 2011-03-16 삼성전자주식회사 이동통신 시스템의 반복 복호 장치 및 방법
CN101471674A (zh) * 2007-12-28 2009-07-01 三星电子株式会社 低密度奇偶校验码译码方法及装置
US8255758B2 (en) * 2008-01-21 2012-08-28 Apple Inc. Decoding of error correction code using partial bit inversion
JP5142285B2 (ja) 2008-03-27 2013-02-13 現代自動車株式会社 自動変速機付き車両の変速レバーロック装置
US8327242B1 (en) 2008-04-10 2012-12-04 Apple Inc. High-performance ECC decoder
US8392786B2 (en) * 2008-05-07 2013-03-05 Broadcom Corporation LDPC coding systems for 60 GHz millimeter wave based physical layer extension
CN101841338B (zh) * 2009-03-18 2012-10-31 中国科学院微电子研究所 一种低密度奇偶校验码提前结束迭代译码的方法
US8429498B1 (en) 2009-03-25 2013-04-23 Apple Inc. Dual ECC decoder
US8453038B2 (en) * 2009-06-30 2013-05-28 Apple Inc. Chien search using multiple basis representation
US8601352B1 (en) 2009-07-30 2013-12-03 Apple Inc. Efficient LDPC codes
CN101997639B (zh) * 2009-08-10 2014-10-22 中兴通讯股份有限公司 低密度奇偶校验-多输入多输出通信系统的迭代接收方法
US8301987B2 (en) * 2009-10-29 2012-10-30 Sandisk Il Ltd. System and method of decoding data with reduced power consumption
US8341486B2 (en) * 2010-03-31 2012-12-25 Silicon Laboratories Inc. Reducing power consumption in an iterative decoder
US8433970B2 (en) 2010-03-31 2013-04-30 Silicon Laboratories Inc. Techniques to control power consumption in an iterative decoder by control of node configurations
US8555131B2 (en) 2010-03-31 2013-10-08 Silicon Laboratories Inc. Techniques to control power consumption in an iterative decoder by control of node configurations
US8237869B2 (en) 2010-03-31 2012-08-07 Silicon Laboratories Inc. Multi-standard digital demodulator for TV signals broadcast over cable, satellite and terrestrial networks
US8837611B2 (en) 2011-02-09 2014-09-16 Silicon Laboratories Inc. Memory-aided synchronization in a receiver
US8644370B2 (en) 2012-01-25 2014-02-04 Silicon Laboratories Providing slope values for a demapper
US8959274B2 (en) 2012-09-06 2015-02-17 Silicon Laboratories Inc. Providing a serial download path to devices
TWI477104B (zh) 2012-09-13 2015-03-11 Mstar Semiconductor Inc 錯誤校正裝置與錯誤校正方法
US9116822B2 (en) 2012-12-07 2015-08-25 Micron Technology, Inc. Stopping criteria for layered iterative error correction
CN103354101B (zh) * 2013-05-31 2015-10-21 上海华力创通半导体有限公司 一种用于快闪存储器纠错的ldpc码解码装置
KR102190816B1 (ko) * 2014-04-08 2020-12-14 삼성전자주식회사 이른 디코딩을 통한 전력소모 감소 방법 및 장치
CN104298569A (zh) * 2014-09-30 2015-01-21 北京金山安全软件有限公司 应用程序运行异常的检测方法、装置和移动终端
US10084481B2 (en) 2014-12-18 2018-09-25 Apple Inc. GLDPC soft decoding with hard decision inputs
US10419024B2 (en) * 2017-05-26 2019-09-17 SK Hynix Inc. Early termination of low-density parity-check (LDPC) decoding
KR20170076350A (ko) * 2015-12-24 2017-07-04 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US9584162B1 (en) * 2016-01-05 2017-02-28 International Business Machines Corporation Microcode data recovery strategies for use of iterative decode
US10326479B2 (en) * 2016-07-11 2019-06-18 Micron Technology, Inc. Apparatuses and methods for layer-by-layer error correction
US10848182B2 (en) 2018-09-13 2020-11-24 Apple Inc. Iterative decoding with early termination criterion that permits errors in redundancy part
CN111698056B (zh) * 2019-03-13 2023-05-05 瑞昱半导体股份有限公司 解码方法及相关电路
CN116192166B (zh) * 2023-04-28 2023-08-01 南京创芯慧联技术有限公司 迭代译码方法、装置、存储介质和电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002171172A (ja) * 2000-11-08 2002-06-14 Kankoku Joho Tsushin Gakuen ターボ符号化及び復号化装置
US6526531B1 (en) * 2000-03-22 2003-02-25 Agere Systems Inc. Threshold detection for early termination of iterative decoding

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424460B1 (ko) * 2000-10-05 2004-03-26 삼성전자주식회사 터보 복호기의 전송률 검출 장치 및 방법
US6518892B2 (en) * 2000-11-06 2003-02-11 Broadcom Corporation Stopping criteria for iterative decoding
JP3683497B2 (ja) * 2000-11-30 2005-08-17 松下電器産業株式会社 復号装置および復号方法
KR100713331B1 (ko) * 2000-12-23 2007-05-04 삼성전자주식회사 부호분할다중접속 이동통신시스템의 반복복호 중지 장치 및 방법
US6738948B2 (en) 2001-04-09 2004-05-18 Motorola, Inc. Iteration terminating using quality index criteria of turbo codes
EP1516432B1 (en) * 2002-06-14 2007-02-28 Dspace Pty Ltd Method and receiver for processing a multi-user signal
US7246295B2 (en) * 2003-04-14 2007-07-17 Agere Systems Inc. Turbo decoder employing simplified log-map decoding
TWI350066B (en) 2003-04-17 2011-10-01 Icera Inc Apparatus and method for turbo decoder termination
GB2403106B (en) * 2003-06-18 2007-08-15 Motorola Inc Arrangement and method for iterative decoding
US7418051B2 (en) * 2003-11-26 2008-08-26 Lucent Technologies Inc. Nonsystematic repeat-accumulate codes for encoding and decoding information in a communication system
WO2006128164A2 (en) * 2005-05-27 2006-11-30 Aquantia Corporation Method and apparatus for extending decoding time in an iterative decoder using input codeword pipelining
WO2007001305A1 (en) * 2005-06-27 2007-01-04 Thomson Licensing Stopping criteria in iterative decoders
CN101194428A (zh) 2005-06-27 2008-06-04 汤姆森许可贸易公司 迭代解码器中的停止准则
US7853854B2 (en) * 2005-11-15 2010-12-14 Stmicroelectronics Sa Iterative decoding of a frame of data encoded using a block coding algorithm
US7818649B1 (en) * 2005-11-30 2010-10-19 Aquantia Corporation Efficient message passing scheme of iterative error correcting decoders
US7861135B2 (en) * 2006-02-03 2010-12-28 Electronics And Telecommunications Research Institute Of Daejeon Low-complexity and low-power-consumption turbo decoder with variable scaling factor
US7805642B1 (en) * 2006-02-17 2010-09-28 Aquantia Corporation Low power iterative decoder using input data pipelining and voltage scaling
US7765453B2 (en) * 2006-12-13 2010-07-27 Nortel Networks Limited Early termination controller for iterative FEC decoders and method therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6526531B1 (en) * 2000-03-22 2003-02-25 Agere Systems Inc. Threshold detection for early termination of iterative decoding
JP2002171172A (ja) * 2000-11-08 2002-06-14 Kankoku Joho Tsushin Gakuen ターボ符号化及び復号化装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2256974A2 (en) 2009-05-29 2010-12-01 Sony Corporation LDPC decoding method and apparatus
EP2256936A2 (en) 2009-05-29 2010-12-01 Sony Corporation LDPC decoding with reduced power consumption due to the adaptation to the channel
US8464124B2 (en) 2009-05-29 2013-06-11 Sony Corporation Receiving apparatus, receiving method and program, and receiving system
US8484528B2 (en) 2009-05-29 2013-07-09 Sony Corporation Receiving apparatus, receiving method and program, and receiving system
US11329764B2 (en) 2017-12-20 2022-05-10 Ntt Electronics Corporation Error correction device, error correction method, and optical communication system
WO2020170435A1 (ja) * 2019-02-22 2020-08-27 三菱電機株式会社 誤り訂正復号装置および誤り訂正復号方法
US11522562B2 (en) 2019-02-22 2022-12-06 Mitsubishi Electric Corporation Error correcting decoding device and error correcting decoding method

Also Published As

Publication number Publication date
WO2007001304A1 (en) 2007-01-04
KR101192898B1 (ko) 2012-10-18
KR20080028376A (ko) 2008-03-31
CN101194451A (zh) 2008-06-04
US7966505B2 (en) 2011-06-21
JP5004249B2 (ja) 2012-08-22
US20090094470A1 (en) 2009-04-09
CN101194428A (zh) 2008-06-04
EP1897257A1 (en) 2008-03-12
CN101194451B (zh) 2012-11-21

Similar Documents

Publication Publication Date Title
JP5004249B2 (ja) 反復復号器において電力を低減するための方法および装置
US8171367B2 (en) Stopping criteria in iterative decoders
US8347194B2 (en) Hierarchical decoding apparatus
US7853854B2 (en) Iterative decoding of a frame of data encoded using a block coding algorithm
JP5237119B2 (ja) ラプターコードをデコードする方法及び装置
US8448050B2 (en) Memory system and control method for the same
AU761792B2 (en) An iterative decoder and an iterative decoding method for a communication system
JP5432367B2 (ja) 書込み検証を使用した符号のエラーフロア軽減
JP4777876B2 (ja) ターボデコーダの反復の早期終了
TWI557747B (zh) 記憶體控制模組與方法以及錯誤更正碼編/解碼電路與方法
WO2013075125A2 (en) Systems, methods, and devices for multi-tiered error correction
EP2780808A2 (en) Data encoder and decoder using memory-specific parity-check matrix
US20130339815A1 (en) Power-Optimized Decoding of Linear Codes
US8930790B1 (en) Method and apparatus for identifying selected values from among a set of values
KR20080026559A (ko) 반복 복호기에서의 중단 기준
US8972829B2 (en) Method and apparatus for umbrella coding
US20170222659A1 (en) Power improvement for ldpc
Yu et al. Concatenated raptor codes in NAND flash memory
US11750219B2 (en) Decoding method, decoder, and decoding apparatus
US8341507B2 (en) Method and device for decoding a received systematic code encoded block
TWI645683B (zh) 使用代數碼與ldpc碼的部分聯結編碼系統
KR101484066B1 (ko) 엘디피시 부호의 디코딩 방법
US11539380B2 (en) Decoding device, decoding method, control circuit, and storage medium
TWI544325B (zh) 以再編碼方案用於糾錯碼解碼的提前終止方法
WO2009069087A1 (en) Apparatus and method for decoding concatenated error correction codes

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100908

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101202

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110518

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110809

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120516

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120517

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees