JP2008535271A

JP2008535271A - 光学サブアセンブリ

Info

Publication number: JP2008535271A
Application number: JP2008504507A
Authority: JP
Inventors: モハメッド，エドリス
Original assignee: インテルコーポレイション
Priority date: 2005-03-29
Filing date: 2006-03-29
Publication date: 2008-08-28
Anticipated expiration: 2026-03-29
Also published as: TW200636309A; US20060222284A1; JP4740998B2; EP1883845A1; WO2006105495A1; TWI303330B; US7305156B2

Abstract

システムが開示される。システムは、プリント回路板（ＰＣＢ）（２００）と、ＰＣＢ上に取り付けられる基板（２１０）と、基板上に取り付けられる集積回路（ＩＣ）（２２０）と、基板上に取り付けられ且つＩＣに結合される光電子サブアセンブリ（２３０）と、基板上にパターン化される導波管（２４５）とを含む。光学サブアセンブリ（２３０）は、電気インターコネクト（２３２）と、ガラス基板（２３４）と、ダイ（２３６）とを含む。インターコネクト（２３２）はＩＣ（２２０）をガラス基板（２３４）に結合し、高速電信号をその上に取り付けられる光電子ダイに送信するために使用される。１つの実施態様において、インターコネクト（２３２）は、フレキシブルで高周波数のＰＣＢである。ダイ（２３６）は、ガラス基板（２３４）上に取り付けられる。１つの実施態様において、ダイ（２３６）は、ガラス基板（２３４）上に取り付けられるフリップチップである。

Description

本発明は、光学インターコネクトに関し、より具体的には、本発明は、集積回路から導波管への結合放射エネルギーに関する。

データをシステム構成部品間で送信するために、より頻繁に、光学入力／出力（Ｉ／Ｏ）がコンピュータシステム内で使用されている。光学Ｉ／Ｏは、従来的なＩ／Ｏ方法よりも低い電磁インターフェースを用いて、より高いシステム帯域幅を得ることができる。光学Ｉ／Ｏを実現するために、放射エネルギーが導波管から光電子集積回路（ＩＣ）に結合される。

光学インターコネクトシステムでは、システムの総光損失を最小限化するために、光電子ＩＣから導波管（又はファイバ）への光の結合が重要である。しかしながら、これは必ずしも常に可能ではない。何故ならば、そのような結合は、実施される具体的なアーキテクチャ並びに使用される光学素子に依存するからである。この結合損失の最小限化は、総システム電力予算の削減をもたらす。そのような総放散電力の保全は、超短距離（ＵＳＲ）光インターコネクト用途のために、より一層重要である。

本発明は、以下に与えられる詳細な記載並びに本発明の様々な実施態様の添付の図面からより十分に理解されるであろう。しかしながら、図面は、本発明を特定の実施態様に限定するように取り扱われるべきではなく、説明及び理解だけのために取り扱われるべきである。

１つの実施態様に従って、光学サブアセンブリが開示される。明細書中の「１つの実施態様」又は「実施態様」への言及は、実施態様に関連して記載される特徴、構造、又は、特性が、本発明の少なくとも１つの実施態様に含まれることを意味する。明細書中の様々な場所での「１つの実施態様において」の言い回しの現れは、必ずしも全て同一の実施態様に言及していない。

以下の記載において、数多くの詳細が示される。しかしながら、これらの具体的な詳細がなくとも本発明を実施し得ることが当業者に明らかであろう。他の場合には、本発明を不明瞭にすることを避けるために、周知の構造及び装置を、詳細にではなく、むしろブロック図の形態で示している。

図１は、コンピュータシステム１００の１つの実施態様を示すブロック図である。コンピュータシステム１００は、バス１０５に結合された中央処理装置（ＣＰＵ）１０２を含む。１つの実施態様において、ＣＰＵ１０２は、カリフォルニア州サンタクララ市のＩｎｔｅｌＣｏｒｐｏｒａｔｉｏｎから入手可能なＰｅｎｔｉｕｍ（登録商標）ＩＩプロセッサ系、Ｐｅｎｔｉｕｍ（登録商標）ＩＩＩ、及び、Ｐｅｎｔｉｕｍ（登録商標）ＩＶプロセッサを含むＰｅｎｔｉｕｍ（登録商標）系のプロセッサ中のプロセッサである。代替的に、他のＣＰＵも使用し得る。

１つの実施態様によれば、バス１０５は、チップセット１０７のメモリ制御ハブ（ＭＣＨ）１１０構成部品と通信するフロントサイドバス（ＰＳＢ）である。ＭＣＨ１１０は、メインシステムメモリ１１５に結合されるメモリコントローラ１１２を含む。メインシステムメモリ１１５は、データ、命令の順序、及び、ＣＰＵ１０２又はシステム１００内に含まれる任意の他の装置によって実行され得るデータ信号によって表されるコードを記憶する。

１つの実施態様において、メインシステムメモリ１１５は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）を含む。しかしながら、メインシステムメモリ１１５は、他のメモリの種類を用いて実施され得る。１つの実施態様によれば、ＭＣＨ１１０は、ハブインターフェース１０６を介して、入力／出力制御ハブ（ＩＣＨ）１４０に結合されている。ＩＣＨ１４０は、コンピュータシステム１００内の入力／出力（Ｉ／Ｏ）装置へのインターフェースを提供する。

図２は、基板パッケージの上に取り付けられる光学サブアセンブリの１つの実施態様の側面図を例証している。１つの実施態様において、光学サブアセンブリパッケージは、コンピュータシステム１００内の構成部品間の光学Ｉ／Ｏを結合するよう実装され得る。例えば、光学サブアセンブリパッケージは、ＣＰＵ１０２とＭＣＨ１１０との間で並びに／或いはＭＣＨ１１０とメインメモリ１１５との間で光学Ｉ／Ｏを結合し得る。他の実施態様において、光学サブアセンブリパッケージは、コンピュータシステム１００内の構成部品を他のコンピュータシステムに結合し得る。

図２を参照すると、パッケージ基板２１０が、プリント回路板（ＰＣＢ）２００の上に取り付けられている。ＰＣＢ２００と基板２１０との間に伝導性をもたらすために、ＰＣＢ２００と基板２１０との間には、ボールグリッドアレイ（ＢＧＡ）２０５がある。集積回路（ＩＣ）２２０が、ソルダバンプ２１５を介して、基板２１０の上に取り付けられている。１つの実施態様において、ＩＣ２２０は、ＣＰＵ１０２、ＭＣＨ１１０、ＩＣＨ１４０等のような、コンピュータシステム１００ＩＣ構成部品である。

１つの実施態様によれば、光学サブアセンブリ２３０は、ＩＣ２２０に結合される。光学サブアセンブリ２３０は、電気インターコネクト２３２と、ガラス基板２３４と、ダイ２３６とを含む。インターコネクト２３２は、ＩＣ２２０をガラス基板２３４に結合し、高速電気信号をその上に取り付けられた光電子ダイに送信するために使用される。１つの実施態様において、インターコネクト２３２は、可撓（フレキシブル）で高周波数のＰＣＢである。ガラス基板２３４は、インターコネクト２３２の上に取り付けられる。１つの実施態様において、ガラス基板２３４は、電気接点として使用される電極及びバンプを用いてパターン化される。

ダイ２３６は、ガラス基板２３４の上に取り付けられている。１つの実施態様において、ダイ２３６は、ガラス基板２３４の上に取り付けられたフリップチップである。さらなる実施態様において、ガラス基板２３４は、ダイ２３６よりもサイズが大きい。１つの実施態様によれば、ダイ２３６は、光学Ｉ／Ｏを送受信する光電子ＩＣである。さらなる実施態様において、ダイ２３６は、面発光レーザ（ＶＣＳＥＬ）である。しかしながら、他の実施態様において、ダイ２３６は、光検出器或いは如何なる他の光電子装置としても実施され得る。

ダイ２３６は、基板の上に取り付けられた導波管から光学入力を受信し、入力データを電気フォーマットに変換する。加えて、ダイ２３６は、ＩＣ２２０から電気入力を受信し、導波管２４５を通じて同様に基板２１０の上に取り付けられた光学コネクタ２５０に送信される光学信号に変換する。

１つの実施態様によれば、導波管２４５は、基板２１０の表面の上に直接的に組み立てられる。よって、導波管２４５は、パッケージの組立中に基板２１０からパターン化される。結果的に、光学サブアセンブリ２３０は、ダイ２３６の属性の利点を享受するために、導波管２４５に直接的に結合可能とされる。１つの実施態様において、光学サブアセンブリ２３０は、ダイ２３６及び導波管２４５の光学軸の完全な整列を構築するために「電子を上」げる(turns “electrons up”)。１つの実施態様において、ソルダ自動整列技法が整列を容易化する。

図３は、基板２１０の上に取り付けられる光学サブアセンブリの１つの実施態様の上面図を例証している。図３に示されるように、導波管２４５は、鏡又は他の整列補助の回転の必要とせずに、基板２１０パッケージの構成部品としてパターン化されているので、ダイ２３６は、導波管２４５と直接的に整列され得る。

さらに、図３は、コネクタ２５０を基板２１０に取り付けるよう実施される機構を例証している。コネクタ２５０は、コネクタ２５０を導波管２４５に係止し且つ整列する係止機構３１０を含む。加えて、コネクタ２５０は、フック３２０を含む。

図４は、基板２１０の上に取り付けられる光学サブアセンブリの他の実施態様の上面図を例証している。この実施態様において、整列マーク４２０及びトレンチ４４０の組立てが示されている。整列マーク４２０及びトレンチ４４０は、光学コネクタ２５０を基板２１０の上に取り付けるよう実施される。

前記の記載を読んだ後、本発明の多くの変更及び修正が当業者に疑いなく明らかになるであろうが、例証として示され且つ記載された如何なる具体的な実施態様も、制限的であると考えられることは全く意図されていない。従って、様々な実施態様の詳細の参照は、発明と考えられる機能のみを引用する請求項の範囲を制限することは意図されていない。

コンピュータシステムの１つの実施態様を示すブロック図である。統合された光学パッケージの１つの実施態様を示す側面図である。統合された光学パッケージの１つの実施態様を示す上面図である。統合された光学パッケージの他の実施態様を示す上面図である。

Claims

プリント回路板と、
該プリント回路板の上に取り付けられる基板と、
該基板の上に取り付けられる集積回路と、
前記基板の上に取り付けられ且つ前記集積回路に結合される光電子サブアセンブリと、
前記基板の上にパターン化される導波管とを含む、
システム。
前記光電子サブアセンブリは、
前記集積回路に結合されるインターコネクトと、
該インターコネクトの上に取り付けられる金属パターン化されたガラス基板と、
該ガラス基板の上に取り付けられる光電子集積回路とを含む、
請求項１に記載のシステム。
前記インターコネクトは、フレキシブルプリント回路板である、請求項２に記載のシステム。
前記光電子集積回路は、前記ガラス基板の上に取り付けられるフリップチップである、請求項２に記載のシステム。
善意光電子集積回路は、面発光レーザである、請求項２に記載のシステム。
前記光電子集積回路は、光検出器である、請求項２に記載のシステム。
前記光電子集積回路は、前記導波管と直接的に整列される、請求項２に記載のシステム。
前記光学サブアセンブリは、前記光電子集積回路の光学軸と前記導波管との間の直接的な整列を構築するために、電子を上げる、請求項２に記載のシステム。
前記基板の上に取り付けられるスモールフォームファクタ（ＳＦＦ）光学コネクタをさらに含む、請求項２に記載のシステム。
前記光学コネクタは、
前記光学コネクタを前記基板に係止する係止機構と、
フックとを含む、
請求項２に記載のシステム。
光電子アセンブリであって、
集積回路に結合されるフレキシブルプリント回路板と、
前記フレキシブルプリント回路板の上に取り付けられる基板と、
前記ガラス基板の上に取り付けられる光電子集積回路とを含み、
当該光電子アセンブリは、前記光電子集積回路の光学軸と導波管との間の直接的な整列を構築する、
光電子サブアセンブリ。
前記光電子集積回路は、前記ガラス基板の上に取り付けられるフリップチップである、請求項１１に記載の光電子サブアセンブリ。
前記光電子集積回路は、面発光レーザである、請求項１１に記載の光電子サブアセンブリ。
前記光電子集積回路は、光検出器である、請求項１１に記載の光電子サブアセンブリ。
前記基板は、ガラス基板である、請求項１１に記載の光電子サブアセンブリ。
導波管を基板の上にパターン化するステップと、
前記基板の上に集積回路を取り付けるステップと、
前記基板の上に光電子サブアセンブリを取り付けるステップとを含む、
方法。
前記光電子サブアセンブリを取り付けるステップは、
フレキシブルプリント回路板を前記集積回路に結合するステップと、
前記フレキシブルプリント回路板の上にガラス基板を取り付けるステップと、
前記ガラス基板の上に光電子集積回路を取り付けるステップとを含む、
請求項１６に記載の方法。
前記基板の上に光学コネクタを取り付けるステップをさらに含む、請求項１７に記載の方法。
前記基板の上に光学コネクタを取り付けるステップは、
前記光学コネクタを前記導波管と整列するステップと、
前記光学コネクタを前記基板の上に係止するステップとを含む、
請求項１８に記載の方法。
前記基板をプリント回路板の上に取り付けるステップをさらに含む、請求項１８に記載の方法。