JP2008535099A - 拡張割込み制御装置および合成割込みソースに関するシステムおよび方法 - Google Patents
拡張割込み制御装置および合成割込みソースに関するシステムおよび方法 Download PDFInfo
- Publication number
- JP2008535099A JP2008535099A JP2008504314A JP2008504314A JP2008535099A JP 2008535099 A JP2008535099 A JP 2008535099A JP 2008504314 A JP2008504314 A JP 2008504314A JP 2008504314 A JP2008504314 A JP 2008504314A JP 2008535099 A JP2008535099 A JP 2008535099A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- processor core
- source
- computer
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
Description
コンピュータの製造業者は、自身の製品ラインに関わるマイクロプロセッサファミリ上でより多くのアプリケーションを実行させることで、自身のマーケットシェアの最大化を望んでいる。コンピュータシステム上で実行可能なオペレーティングシステムとアプリケーションプログラムの数を増やすために、ある技術分野が開発された。この技術分野においては、ホストと称されるある種のCPUを有する所与のコンピュータが、エミュレータプログラムを含み、このエミュレータプログラムにより、ホストコンピュータがゲストと称される別の種類のCPUの命令をエミュレートすることが可能になる。従って、ホストコンピュータは、所与のゲスト命令に応答して1つまたは複数のホスト命令を呼んでくるアプリケーションを実行する。従って、ホストコンピュータは、自身のハードウェアアーキテクチャ向けに設計されたソフトウェアと、別のハードウェアアーキテクチャを有するコンピュータ向けに記述されたソフトウェアとの両方を実行することができる。より詳細な例として、アップルコンピュータ製のコンピュータシステムは、例えば、PCベースのコンピュータシステム向けに記述されたオペレーティングシステムとプログラムを実行することができる。エミュレータプログラムを使用して、単一のCPU上で互換性のない複数のオペレーティングシステムを同時に動作させることも可能である。このように、各オペレーティングシステムは他のオペレーティングシステムと互換性がないにもかかわらず、エミュレータプログラムが2つのオペレーティングシステムのうちの1つをホストとすることができ、互換性のないオペレーティングシステムを同一のコンピュータシステム上で同時に動作させることができる。
当技術分野の技術者に公知であり理解されるように、一般的なコンピュータシステム(例えば、単一のオペレーティングシステムを実行する物理ハードウェア)において、ハードウェア装置(ネットワークカード、プリンタ、他の周辺装置等)は割込みを通して、それぞれのプロセッサコア上で実行されるプロセッサコアのソフトウェアと通信する。しかしながら、各プロセッサコアとシステム内の他のハードウェアとの間に数種類の相互作用があるが、コアの外側から開始されたそのような相互作用の全ては、単一の単純な割込み配信メカニズムを通る。さらに、従来のシステムでは割込みベクトル数は非常に制限されるので、それぞれのグループに対する単一の共通割込みの下にイベントをグループ化する必要がある。従って、プロセッサコアのソフトウェアが割込みを受信するときは、既存の割込み配信メカニズムは割込みソースまたは割込み要因を確実に識別することを一般に想定していないため、割込みの要因およびコンテキストを判定するのに数ステップを必要とする。さらに、単一の割込みが単一の物理または仮想装置から数個の同様なイベントのうちの1つだけを示す可能性もある。例えば、より高次の抽象層で実装されたメッセージングシステムは、高性能であるために何百または何千もの個別にアドレス指定可能な信号が必要となる可能性があり、コアプロセッサのソフトウェアはどのアドレス指定可能な信号がこれらの種類の装置から受信した割込みに対応するかを判定しなければならない。
本発明の多数の実施態様はコンピュータ上で実行することができる。図1および以下の説明は、本発明の実装に適切なコンピューティング環境の簡潔な一般的説明を提供することを意図している。必ずしも必要ではないが、クライアントワークステーションまたはサーバなどのコンピュータが実行するプログラムモジュールのようなコンピュータ実行可能命令の一般的なコンテキストで、本発明を説明する。一般にプログラムモジュールは、特定タスクを実行し、または特定の抽象データ型を実装するルーチン、プログラム、オブジェクト、コンポーネント、データ構造等を含む。さらに、当技術分野の技術者は、本発明を他のコンピュータシステム構成で実行することができ、この構成にはハンドヘルド装置、マルチプロセッサシステム、マイクロプロセッサベースまたはプログラム可能な家電機器、ネットワークPC、ミニコンピュータ、メインフレームコンピュータ等を含むことを理解するであろう。本発明は分散コンピューティング環境で実行することもでき、この環境においては通信ネットワークを通してリンクされたリモート処理装置によりタスクが実行される。分散コンピューティング環境においては、プログラムモジュールはローカルおよびリモートメモリ記憶装置の両方に置くことができる。
概念的な観点からは、コンピュータシステムは一般的に、ハードウェアの基本層上で稼動する1つまたは複数のソフトウェア層を備える。この階層化は、抽象化のために行われる。所定のソフトウェア層にインタフェースを定義することにより、上方の他層がその層を別々に実装することができる。うまく構成されたコンピュータシステムでは、各層は直下の層のみを知る(および、直下の層だけに依存する)。これにより、層または「スタック」(複数の隣接層)を、前述の層またはスタックの上方にある層に悪影響を及ぼすことなく置換することができる。例えば、ソフトウェアアプリケーション(上層)は一般的にオペレーティングシステムの低レベル(下層)に依存してファイルを何らかの形の永久記憶装置に書込み、しかもこれらのアプリケーションはフロッピーディスク、ハードドライブ、またはネットワークフォルダにデータを書込むことの違いを理解する必要がない。ファイルを書込む新規オペレーティングシステムコンポーネントによりこの低層が置換される場合、それより上層のソフトウェアアプリケーションの動作は影響されず継続する。
図4Aは、一般的なハードウェア割込み制御装置(「advanced programmable interrupt controller」または「APIC」とも呼ばれる)を示すブロック図である。APIC400は、バス402により相互接続される2つのコンポーネント群、すなわち入出力APIC410およびローカルAPIC420を含む。
前述に加えて、ハイパーバイザシステムでは、ソフトウェアが一部の割込みを送信できるので、他の悪質なソフトウェアが割込みを偽造していないことを確認するために、その割込みソースを発見する確実な方法を割込みの受信者(すなわち、コアプロセッサ)が有することが重要である。同様に、パーティションは、その割込みに関連する一部の情報が正常に配信されたことを知る必要がある。これは、プロセッサコアに対する割込み配信の一部として投入される特定な構造を持つメモリマップ拡張を、割込み制御に対し定義することで達成できる。この構造内の一部の領域は、送信者が提供するパラメータ、特に送信中のイベントの更なる詳細を与える「理由コード」を含む。他の領域、特に「送信パーティション識別子」領域は、割込み制御装置により提供される。この構造は、受信者および割込み制御装置によってのみアクセス可能なので、受信者は割込みパラメータの信頼性に依存できる。この構造は割込み配信の一部として投入されるので、この追加情報の修正も、送信者を検索および問合わせする従来のモデルより非常に効率的である。これらの構造は従来の割込みベクトルと関連付けられ、その結果、割込みの優先順位付けおよび配信は現在のメカニズムにフィットし、現在のメカニズムを続けて利用できる。
本明細書で説明した様々なシステム、方法、および技術をハードウェアまたはソフトェアで実装することができ、必要に応じてそれら両方の組合せで実装することができる。従って、本発明の方法および装置、あるいはそれらのある態様または部分は、フロッピーディスク、CD−ROM、ハードドライブ、または任意の他の機械読取可能な記憶媒体のような有形な媒体内に具体化されるプログラムコード(すなわち、命令)の形態を取ることができ、プログラムコードがコンピュータのような機械にロードされて実行されるとき、機械は本発明を実行する装置となる。プログラム可能なコンピュータ上でプログラムコードを実行する場合、コンピュータは一般にプロセッサ、プロセッサが読取可能な(揮発性および不揮発性メモリおよび/または記憶要素を含む)記憶媒体、少なくとも1つの入力装置、および少なくとも1つの出力装置を含む。1つまたは複数のプログラムが高レベル手続き型またはオブジェクト指向プログラミング言語で実装されてコンピュータシステムと通信することが望ましい。しかしながら、望むならばプログラムをアセンブリまたは機械語で実装できる。いずれの場合でも、言語はコンパイル型またはインタープリタ型言語でよく、ハードウェアの実装と組合せることができる。
Claims (20)
- コンピュータシステムにおける拡張割込み制御の方法であって、
割込み信号と割込み情報の両方を、割込み制御装置とその対応するプロセッサコアに送信する割込みソースを含むこと
を特徴とする方法。 - 前記割込み情報は、次の要素群、すなわち、前記割込みソースの識別、および前記割込みの理由のうちの少なくとも1つの要素を含むこと
を特徴とする請求項1に記載の方法。 - 前記割込み制御装置および前記対応するプロセッサコアは、前記割込み情報を使用して、次の複数のタスク、すなわち、前記割込みソースを識別すること、および前記割込みの理由を確認することのうちの1つのタスクを実行する任意のデバイスをポーリングすることなく、処理する前記割込みを優先順位付けすること
を特徴とする請求項2に記載の方法。 - 前記割込みは、対応するプロセッサコアの関与なくローカルAPIC(advanced programmable interrupt controller)によって優先順位付けされること
を特徴とする請求項3に記載の方法。 - 前記割込み情報は、前記割込みソースから、共用メモリロケーションを介して前記割込み制御装置または前記プロセッサコアに通信されること
を特徴とする請求項3に記載の方法。 - 前記割込みソース、前記割込み制御装置、または前記対応プロセッサコアのうちの少なくとも1つは、仮想マシン環境内の仮想化ソフトウェア表現であること
を特徴とする請求項3に記載の方法。 - コンピュータシステム内の拡張割込み制御に関するシステムであって、
割込み制御装置および対応するプロセッサコア、および、
割込み信号および割込み情報の両方を、前記割込み制御装置および前記対応プロセッサコアに送信する割込みソース
を含むことを特徴とするシステム。 - 前記割込み情報は、次の要素群、すなわち、前記割込みソースの識別、および前記割込みの理由のうちの少なくとも1つの要素を含むこと
を特徴とする請求項7に記載のシステム。 - 前記割込み制御装置および前記対応プロセッサコアは、前記割込み情報を使用して、次の複数のタスク、すなわち、前記割込みソースを識別すること、および前記割込みの理由を確認することのうちの1つのタスクを実行する任意のデバイスをポーリングすることなく、処理する前記割込みを優先順位付けすること
を特徴とする請求項8に記載のシステム。 - 前記割込みは、対応するプロセッサコアの関与なくローカルAPIC(advanced programmable interrupt controller)によって優先順位付けされること
を特徴とする請求項9に記載のシステム。 - 共用メモリロケーションをさらに含み、前記割込み情報は、前記割込みソースから、前記共用メモリロケーションを介して前記割込み制御装置または前記プロセッサコアに通信されること
を特徴とする請求項9に記載のシステム。 - 前記割込みソース、前記割込み制御装置、または前記対応プロセッサコアのうちの少なくとも1つは、仮想マシン環境内の仮想化ソフトウェア表現であること
を特徴とする請求項9に記載のシステム。 - コンピュータシステムにおける拡張割込み制御用のコンピュータ読取可能命令を含むコンピュータ読取可能媒体であって、前記コンピュータ読取可能命令は、割込み信号および割込み情報の両方を割込み制御装置およびその対応するプロセッサコアに送信する割込みソースについての命令を含むこと
を特徴とするコンピュータ読取可能媒体。 - 命令をさらに含み、それにより前記割込み情報が、次の要素群、すなわち、前記割込みソースの識別、および前記割込みの理由のうちの少なくとも1つを含むこと
を特徴とする請求項13に記載のコンピュータ読取可能媒体。 - 命令をさらに含み、それにより前記割込み制御装置および前記対応するプロセッサコアは、前記割込み情報を使用して、次の複数のタスク、すなわち、前記割込みソースを識別すること、および前記割込みの理由を確認することのうちの1つのタスクを実行する任意のデバイスをポーリングすることなく、処理する前記割込みを優先順位付けすること
を特徴とする請求項14に記載のコンピュータ読取可能媒体。 - 命令をさらに含み、それにより前記割込みは、対応プロセッサコアの関与なくローカルAPIC(advanced programmable interrupt controller)によって優先順位付けされること
を特徴とする請求項15に記載のコンピュータ読取可能媒体。 - 命令をさらに含み、それにより前記割込み情報は、前記割込みソースから共用メモリロケーションを介して前記割込み制御装置または前記プロセッサコアに通信されること
を特徴とする請求項15に記載のコンピュータ読取可能媒体。 - 命令をさらに含み、それにより前記割込みソース、前記割込み制御装置、または前記対応プロセッサコアのうちの少なくとも1つは、仮想マシン環境内の仮想化ソフトウェア表現であること
を特徴とする請求項15に記載のコンピュータ読取可能媒体。 - コンピュータシステム内の拡張割込み制御を実装するハードウェア制御デバイスにおいて、
割込み信号および割込み情報の両方を割込み制御装置およびその対応するプロセッサコアに送信する割込みソースであって、前記割込み情報は、次の要素群、すなわち、前記割込みソースの識別、および前記割込みの理由のうちの少なくとも1つの要素を含むことを特徴とする割込みソース、および、
前記割込み情報を使用して、次の複数のタスク、すなわち、前記割込みソースを識別すること、および前記割込みの理由を確認することのうちの1つのタスクを実行する任意のデバイスをポーリングすることなく、処理する前記割込みを優先順位付けする前記割込み制御装置および対応するプロセッサコア
のための手段を含むことを特徴とするハードウェア制御デバイス。 - 前記割込み情報を、前記割込みソースから共用メモリロケーションを介して前記割込み制御装置または前記プロセッサコアに通信するための手段をさらに含むことを特徴とする請求項19に記載のハードウェア制御デバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/092,012 US7689747B2 (en) | 2005-03-28 | 2005-03-28 | Systems and methods for an augmented interrupt controller and synthetic interrupt sources |
PCT/US2006/011487 WO2006105208A2 (en) | 2005-03-28 | 2006-03-28 | Systems and methods for an augmented interrupt controller and synthetic interrupt sources |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008535099A true JP2008535099A (ja) | 2008-08-28 |
Family
ID=37036531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008504314A Pending JP2008535099A (ja) | 2005-03-28 | 2006-03-28 | 拡張割込み制御装置および合成割込みソースに関するシステムおよび方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7689747B2 (ja) |
EP (1) | EP1854014A4 (ja) |
JP (1) | JP2008535099A (ja) |
KR (1) | KR20070115883A (ja) |
CN (1) | CN101128807B (ja) |
IL (1) | IL184614A0 (ja) |
TW (1) | TW200707211A (ja) |
WO (1) | WO2006105208A2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010250453A (ja) * | 2009-04-14 | 2010-11-04 | Hitachi Ltd | 計算機システム、割込み中継回路及び割込み中継方法 |
JP2010538373A (ja) * | 2007-09-06 | 2010-12-09 | インテル・コーポレーション | クラスタidとイントラクラスタidとを有する論理apicidの作成 |
JP2012515995A (ja) * | 2009-01-26 | 2012-07-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 各プロセッサに対して割り込み仮想化を支援するためのゲスト割り込み制御器 |
EP2854020A1 (en) | 2013-09-27 | 2015-04-01 | Fujitsu Limited | Storage control apparatus, storage control method, and storage control program |
US9928185B2 (en) | 2015-01-30 | 2018-03-27 | Fujitsu Limited | Information processing apparatus and computer-readable recording medium having program recorded therein |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7802073B1 (en) * | 2006-03-29 | 2010-09-21 | Oracle America, Inc. | Virtual core management |
US9032127B2 (en) * | 2006-09-14 | 2015-05-12 | Hewlett-Packard Development Company, L.P. | Method of balancing I/O device interrupt service loading in a computer system |
US20080082710A1 (en) * | 2006-09-29 | 2008-04-03 | Dell Products L.P. | System and method for managing system management interrupts in a multiprocessor computer system |
US8219788B1 (en) | 2007-07-23 | 2012-07-10 | Oracle America, Inc. | Virtual core management |
US7769938B2 (en) | 2007-09-06 | 2010-08-03 | Intel Corporation | Processor selection for an interrupt identifying a processor cluster |
GB2462258B (en) * | 2008-07-28 | 2012-02-08 | Advanced Risc Mach Ltd | Interrupt control for virtual processing apparatus |
US8565118B2 (en) * | 2008-12-30 | 2013-10-22 | Juniper Networks, Inc. | Methods and apparatus for distributed dynamic network provisioning |
US8331362B2 (en) * | 2008-12-30 | 2012-12-11 | Juniper Networks, Inc. | Methods and apparatus for distributed dynamic network provisioning |
US8255496B2 (en) | 2008-12-30 | 2012-08-28 | Juniper Networks, Inc. | Method and apparatus for determining a network topology during network provisioning |
US8190769B1 (en) | 2008-12-30 | 2012-05-29 | Juniper Networks, Inc. | Methods and apparatus for provisioning at a network device in response to a virtual resource migration notification |
US20100174841A1 (en) * | 2008-12-31 | 2010-07-08 | Zohar Bogin | Providing multiple virtual device controllers by redirecting an interrupt from a physical device controller |
US9424211B2 (en) * | 2008-12-31 | 2016-08-23 | Intel Corporation | Providing multiple virtual device controllers by redirecting an interrupt from a physical device controller |
US8255603B2 (en) * | 2009-08-14 | 2012-08-28 | Advanced Micro Devices, Inc. | User-level interrupt mechanism for multi-core architectures |
US8953603B2 (en) | 2009-10-28 | 2015-02-10 | Juniper Networks, Inc. | Methods and apparatus related to a distributed switch fabric |
US8442048B2 (en) | 2009-11-04 | 2013-05-14 | Juniper Networks, Inc. | Methods and apparatus for configuring a virtual network switch |
KR101242661B1 (ko) * | 2009-12-11 | 2013-03-12 | 한국전자통신연구원 | 컴퓨터 시스템에서 인터럽트 컨트롤러의 가상화 장치 및 방법 |
US8566492B2 (en) | 2009-12-31 | 2013-10-22 | Intel Corporation | Posting interrupts to virtual processors |
US8380908B2 (en) * | 2009-12-31 | 2013-02-19 | Intel Corporation | Emulation of an input/output advanced programmable interrupt controller |
US20110197004A1 (en) | 2010-02-05 | 2011-08-11 | Serebrin Benjamin C | Processor Configured to Virtualize Guest Local Interrupt Controller |
US8606975B2 (en) * | 2010-05-21 | 2013-12-10 | Oracle International Corporation | Managing interrupts in a virtualized input/output device supporting multiple hosts and functions |
US8891406B1 (en) | 2010-12-22 | 2014-11-18 | Juniper Networks, Inc. | Methods and apparatus for tunnel management within a data center |
US8893267B1 (en) | 2011-08-17 | 2014-11-18 | Applied Micro Circuits Corporation | System and method for partitioning resources in a system-on-chip (SoC) |
CN103049318B (zh) * | 2011-10-11 | 2017-10-17 | 北京科银京成技术有限公司 | 分区操作系统的虚拟中断方法 |
US9229884B2 (en) | 2012-04-30 | 2016-01-05 | Freescale Semiconductor, Inc. | Virtualized instruction extensions for system partitioning |
US9152587B2 (en) * | 2012-05-31 | 2015-10-06 | Freescale Semiconductor, Inc. | Virtualized interrupt delay mechanism |
US8914566B2 (en) * | 2012-06-19 | 2014-12-16 | Teradyne, Inc. | Managing interrupts |
US9436626B2 (en) | 2012-08-09 | 2016-09-06 | Freescale Semiconductor, Inc. | Processor interrupt interface with interrupt partitioning and virtualization enhancements |
US9442870B2 (en) | 2012-08-09 | 2016-09-13 | Freescale Semiconductor, Inc. | Interrupt priority management using partition-based priority blocking processor registers |
RU2514141C1 (ru) | 2012-09-28 | 2014-04-27 | Закрытое акционерное общество "Лаборатория Касперского" | Способ эмуляции вызовов системных функций для обхода средств противодействия эмуляции |
US9009368B2 (en) | 2012-10-23 | 2015-04-14 | Advanced Micro Devices, Inc. | Interrupt latency performance counters |
US9021143B2 (en) | 2012-11-30 | 2015-04-28 | Intel Corporation | Polling of I/O devices on host initiated communication transports |
JP6123487B2 (ja) * | 2013-05-28 | 2017-05-10 | 富士通株式会社 | 制御装置、制御方法及び制御プログラム |
US9417801B2 (en) * | 2014-03-27 | 2016-08-16 | Intel Corporation | Virtual general-purpose I/O controller |
US9910699B2 (en) | 2014-10-28 | 2018-03-06 | Intel Corporation | Virtual processor direct interrupt delivery mechanism |
US10049064B2 (en) * | 2015-01-29 | 2018-08-14 | Red Hat Israel, Ltd. | Transmitting inter-processor interrupt messages by privileged virtual machine functions |
US9747225B2 (en) | 2015-05-05 | 2017-08-29 | Microsoft Technology Licensing, Llc | Interrupt controller |
CN108196945B (zh) * | 2016-12-08 | 2022-06-07 | 阿里巴巴集团控股有限公司 | 一种核间通信方法、装置和虚拟化设备 |
US11809888B2 (en) | 2019-04-29 | 2023-11-07 | Red Hat, Inc. | Virtual machine memory migration facilitated by persistent memory devices |
US11989144B2 (en) | 2021-07-30 | 2024-05-21 | Advanced Micro Devices, Inc. | Centralized interrupt handling for chiplet processing units |
CN113886054B (zh) * | 2021-12-03 | 2022-04-15 | 芯来科技(武汉)有限公司 | 一种中断处理装置、芯片和电子设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06324996A (ja) * | 1993-04-19 | 1994-11-25 | Intel Corp | 集積回路およびプログラマブル・マルチ・プロセッサ割り込みコントローラ・システム |
JP2001209548A (ja) * | 2000-01-28 | 2001-08-03 | Matsushita Electric Ind Co Ltd | マイクロコンピュータシステム |
JP2004030161A (ja) * | 2002-06-25 | 2004-01-29 | Hitachi Ltd | コンピュータシステムにおける割り込み制御方法、コンピュータシステム、半導体集積回路、及びプログラム |
JP2004303237A (ja) * | 2003-03-31 | 2004-10-28 | Internatl Business Mach Corp <Ibm> | 論理的にパーティションが作成されたコンピュータ・システム内で割り込みを仮想化するための装置および方法 |
JP2004355543A (ja) * | 2003-05-30 | 2004-12-16 | Toshiba Corp | 情報処理装置および割り込み通知方法 |
WO2005013121A2 (en) * | 2003-07-31 | 2005-02-10 | Intel Corporation | Inter-processsor interrupts |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61206043A (ja) * | 1985-03-11 | 1986-09-12 | Hitachi Ltd | 仮想計算機システムにおける割込制御方法 |
US5418968A (en) * | 1990-10-31 | 1995-05-23 | Gobeli; Gregg P. | System and method for controlling interrupt processing |
JP3093293B2 (ja) * | 1991-02-08 | 2000-10-03 | 日本電気株式会社 | 情報処理装置の割り込み方式 |
US6240483B1 (en) * | 1997-11-14 | 2001-05-29 | Agere Systems Guardian Corp. | System for memory based interrupt queue in a memory of a multiprocessor system |
US6295573B1 (en) * | 1999-02-16 | 2001-09-25 | Advanced Micro Devices, Inc. | Point-to-point interrupt messaging within a multiprocessing computer system |
US7281075B2 (en) * | 2003-04-24 | 2007-10-09 | International Business Machines Corporation | Virtualization of a global interrupt queue |
JP4017646B2 (ja) * | 2003-06-20 | 2007-12-05 | 富士通株式会社 | 割り込み制御方法、割り込み制御装置及び割り込み制御プログラム |
US7177967B2 (en) * | 2003-09-30 | 2007-02-13 | Intel Corporation | Chipset support for managing hardware interrupts in a virtual machine system |
US7139857B2 (en) * | 2003-11-12 | 2006-11-21 | Standard Microsystems Corporation | Method and apparatus for handling interrupts |
US7222203B2 (en) * | 2003-12-08 | 2007-05-22 | Intel Corporation | Interrupt redirection for virtual partitioning |
-
2005
- 2005-03-28 US US11/092,012 patent/US7689747B2/en active Active
-
2006
- 2006-03-27 TW TW095110586A patent/TW200707211A/zh unknown
- 2006-03-28 WO PCT/US2006/011487 patent/WO2006105208A2/en active Application Filing
- 2006-03-28 CN CN2006800062444A patent/CN101128807B/zh not_active Expired - Fee Related
- 2006-03-28 EP EP20060748881 patent/EP1854014A4/en not_active Ceased
- 2006-03-28 JP JP2008504314A patent/JP2008535099A/ja active Pending
- 2006-03-28 KR KR1020077018278A patent/KR20070115883A/ko not_active Application Discontinuation
-
2007
- 2007-07-15 IL IL184614A patent/IL184614A0/en unknown
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06324996A (ja) * | 1993-04-19 | 1994-11-25 | Intel Corp | 集積回路およびプログラマブル・マルチ・プロセッサ割り込みコントローラ・システム |
JP2001209548A (ja) * | 2000-01-28 | 2001-08-03 | Matsushita Electric Ind Co Ltd | マイクロコンピュータシステム |
JP2004030161A (ja) * | 2002-06-25 | 2004-01-29 | Hitachi Ltd | コンピュータシステムにおける割り込み制御方法、コンピュータシステム、半導体集積回路、及びプログラム |
JP2004303237A (ja) * | 2003-03-31 | 2004-10-28 | Internatl Business Mach Corp <Ibm> | 論理的にパーティションが作成されたコンピュータ・システム内で割り込みを仮想化するための装置および方法 |
JP2004355543A (ja) * | 2003-05-30 | 2004-12-16 | Toshiba Corp | 情報処理装置および割り込み通知方法 |
WO2005013121A2 (en) * | 2003-07-31 | 2005-02-10 | Intel Corporation | Inter-processsor interrupts |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010538373A (ja) * | 2007-09-06 | 2010-12-09 | インテル・コーポレーション | クラスタidとイントラクラスタidとを有する論理apicidの作成 |
JP2012515995A (ja) * | 2009-01-26 | 2012-07-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 各プロセッサに対して割り込み仮想化を支援するためのゲスト割り込み制御器 |
JP2010250453A (ja) * | 2009-04-14 | 2010-11-04 | Hitachi Ltd | 計算機システム、割込み中継回路及び割込み中継方法 |
EP2854020A1 (en) | 2013-09-27 | 2015-04-01 | Fujitsu Limited | Storage control apparatus, storage control method, and storage control program |
US9483211B2 (en) | 2013-09-27 | 2016-11-01 | Fujitsu Limited | Storage control apparatus, storage control method, and computer-readable recording medium having stored storage control program |
US9928185B2 (en) | 2015-01-30 | 2018-03-27 | Fujitsu Limited | Information processing apparatus and computer-readable recording medium having program recorded therein |
Also Published As
Publication number | Publication date |
---|---|
US7689747B2 (en) | 2010-03-30 |
TW200707211A (en) | 2007-02-16 |
WO2006105208A2 (en) | 2006-10-05 |
IL184614A0 (en) | 2007-12-03 |
CN101128807B (zh) | 2011-10-26 |
EP1854014A4 (en) | 2010-03-31 |
WO2006105208A3 (en) | 2007-06-07 |
KR20070115883A (ko) | 2007-12-06 |
EP1854014A2 (en) | 2007-11-14 |
CN101128807A (zh) | 2008-02-20 |
US20060218328A1 (en) | 2006-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008535099A (ja) | 拡張割込み制御装置および合成割込みソースに関するシステムおよび方法 | |
US10353725B2 (en) | Request processing techniques | |
US9619270B2 (en) | Remote-direct-memory-access-based virtual machine live migration | |
KR101668399B1 (ko) | 프로세서 코어들의 하이퍼바이저 격리 | |
US7533207B2 (en) | Optimized interrupt delivery in a virtualized environment | |
US9552216B2 (en) | Pass-through network interface controller configured to support latency sensitive virtual machines | |
CN106371894B (zh) | 一种配置方法、装置和数据处理服务器 | |
US8635612B2 (en) | Systems and methods for hypervisor discovery and utilization | |
EP1628214A2 (en) | Systems and methods for implementing an operating system in a virtual machine environment | |
US20060020940A1 (en) | Soft-partitioning systems and methods | |
US20190146827A1 (en) | Virtualized network function resource management method and device | |
JP2006018814A (ja) | 仮想マシン環境におけるエミュレートされたデバイスの開発のためのシステムおよび方法 | |
JP2007328782A (ja) | カーネル間でカーネル・サービスを共用するための方法、装置、およびコンピュータ・プログラム | |
Zhang et al. | NVMe-over-RPMsg: A virtual storage device model applied to heterogeneous multi-core SoCs | |
WO2024109624A1 (zh) | 一种数据处理的方法以及计算机设备 | |
WO2022160217A1 (zh) | 一种中断上报装置、方法及虚拟化系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120306 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120813 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20120814 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120814 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130702 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130712 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130719 |
|
RD15 | Notification of revocation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7435 Effective date: 20130719 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130809 |