JP2008533551A - 電子コンプライアンス・モニタ（ｅｃｍ）タグに関する組立て、生産、品質保証のプロセス - Google Patents

Abstract

Ｍｅｄ−ｉｃ（商標）電子コンプライアンス・モニタ（ＥＣＭ）は、処方された薬剤に付随する患者の非服薬遵守の問題に対処する。Ｍｅｄ−ｉｃ（商標）ＥＣＭは、臨床的研究および一般的な調剤セッティングにおいてブリスタに実装された薬剤の患者の使用に関する正確な情報を提供する。搭載された中央処理ユニット（ＣＰＵ）を使用して、Ｍｅｄ−ｉｃ（商標）ＥＣＭは、各タブレットまたはカプセルがブリスタ・パッケージから放出される時間を記録し、後の分析のために記録を維持する。再充填または追跡訪問の時間において、情報は、情報を図として見ることができる研究助手、医師、または薬剤師のコンピュータにダウンロードされる。データは、後の分析のために記憶することができる。Ｍｅｄ−ｉｃ（商標）ＥＣＭタグの生産は、多くのステップを含む。これらのステップは、その目的を達成するために、ある方法および技術を組み込み、ステップは、仕様において詳述される。

Description

本発明は、電子コンプライアンス・モニタ（ＥＣＭ）タグ、特にＩｎｆｏｒｍａｔｉｏｎ Ｍｅｄｉａｒｙ ＣｏｒｐｏｒａｔｉｏｎのＭｅｄ−ｉｃ（商標）タグに関して、組立て、生産、品質保証のプロセスに含まれるステップに関する。

Ｍｅｄ−ｉｃ（商標）電子コンプライアンス・モニタ（ＥＣＭ）タグは、ピルまたはカプセルなど、医療品目のブリスタ・パッケージングと密接に関連して、主に薬剤産業において使用されている。ピルまたはカプセルは、ブリスタ・パックの個々のハウジングを保持しており、ハウジングはまた、必要に応じてピルを個々に押し出すことができる脆弱な裏打ちシートをも含んでいる。そのようなブリスタ・パッケージが周知である。Ｍｅｄ−ｉｃ（商標）ＥＣＭタグは、それがブリスタ・パッケージの背面上に電子トレースを設けるという点で、ブリスタ・パッケージの技術にさらなる進歩をもたらした。そのトレースは、ハウジングの内容物が裏打ちシートを通過するときに破断する。トレースがブリスタ・パッケージによって担持される集積チップに電気的に接続されているので、トレースが破断することから得られる情報は、使用のために利用可能である。特に、トレースが破断する時間と位置は、ピルが摂取された時間を決定することを望む医師または研究者など、対象当事者が後に解釈するためにチップに記録することができる。これは、患者が臨床研究に関与している場合、または薬物の厳しい投薬計画が特定の疾患の治療のために必要とされる場合、非常に重要なことである。チップに蓄積された情報は、読取り装置に接続することにより電子的に、またはチップの一部として含まれる適切な送信器により無線で、ダウンロード可能である。

上記で議論された概念に関連して、多くの他の詳細があり、その多くは、本明細書の本出願人の他の特許出願において述べられている。しかし、Ｍｅｄ−ｉｃ（商標）ＥＣＭタグに関連付けられた様々な構成要素が、高度な許容範囲、品質、性能で製造されることも重要でもある。そのようなタグの製造に含まれるステップが本願明細書において詳述される。

一般的には、本発明は、ブリスタから物品が放出されることによって、格子の構成要素として含まれている導電トレースを破断させるように、１つまたは複数の導電格子が表面上に設けられたブリスタ・パッケージを製造する方法を提供すると考えることができ、少なくともマイクロコントローラ手段、コンデンサ手段、発振器手段、抵抗手段、ダイオード手段を有する電子タグを準備するステップと、タグ識別情報をマイクロコントローラ手段に転送するステップと、電力をマイクロコントローラ手段に供給する電池電力手段をタグに装備するステップと、タグとそのタグによって担持される構成要素の完全性を確認するステップと、ブリスタ・パッケージのブリスタに位置合わせして導電トレースが配置されるように、そのトレースの所定のパターンを基板に印刷するステップと、トレースが所定の限界範囲内にあることを保証するために、トレースに関連付けられた抵抗値レベルを確認するステップと、タグの決められた接続点がトレースの決められた部分に導電的に接続されるように、タグを格子に永続的に接続するステップと、導電トレースとそれによって担持されるタグを含む格子の完全性を確認するステップと、格子の各導電トレースがパッケージの選択されたブリスタと位置合わせされるように、格子をブリスタ・パッケージに接続するステップとを含み、それにより、特定のブリスタに関連付けられたトレースが破断することにより、信号をタグに提供し、タグによって担持されたマイクロコントローラ手段が、破断事象の発生時間を記録することを可能にする。

本発明はまた、ブリスタから物品が放出されることにより、導電格子の構成要素として含まれる導電トレースを破断させるように、ブリスタ・パッケージに設けるための前記格子を製造する方法と見ることができ、少なくともマイクロコントローラ手段、コンデンサ手段、発振器手段、抵抗手段、ダイオード手段を有する電子タグを準備するステップと、タグ識別情報を前記マイクロコントローラ手段に転送するステップと、電力を前記マイクロコントローラ手段に提供するために、電池電力手段を前記タグに装備するステップと、前記タグとそれによって担持される構成要素の完全性を確認するステップと、前記ブリスタ・パッケージのブリスタに位置合わせして導電トレースが配置されるように、そのトレースの所定のパターンを基板に印刷するステップと、抵抗値のレベルが所定の限界内にあることを保証するために、前記トレースに関連付けられた抵抗値のレベルを確認するステップと、前記タグの決められた接続点が前記トレースの決められた点に導電的に接続されるように、タグを前記格子に永続的に接続するステップと、前記導電トレースとそれによって担持される前記タグを含む前記格子の完全性を確認するステップと、ブリスタ・パッケージに組み立てるのに前記格子を利用可能とするステップとを含む。

Ｍｅｄ−ｉｃ（商標）ＥＣＭタグの生産における各ステップが詳細に説明される。ステップは、経時順に、かつ図面やそれに取り付けられた表示を特に参照して、説明される。

ステップ１：ＰＣＢの印刷
プリント回路ボード（ＰＣＢ）１０が、５インチ×４インチ（約１２．７ｃｍ×１０．１６ｃｍ）フォーマットで適切な柔軟基板のシート１２の上に印刷される。図１．１は、そのようなＰＣＢのシートを示す。

各ＰＣＢの周上に位置する穴１４は、電子構成要素をＰＣＢに装備するために使用される自動はんだ付け機械においてＰＣＢを整列させるために使用される。

ステップ２：構成要素をＰＣＢの上にはんだ付けする
電子構成要素が、自動はんだ付け機械を使用してＰＣＢ１０の上に装備される。ＰＣＢ（図１．１）のシート１２は、はんだ付け機械のカスタマイズされたジグの上に配置される。ジグは、穴１４と係合し、それによりＰＣＢのシートをその穴によって正確に配置させる突出部を表面に備えている。シートが適所に配置された後、構成要素がＰＣＢにはんだ付けされる。図２．１は、ＰＣＢの上に配置された構成要素を示す。構成要素は、コンデンサ１６、１８、発振器２０、抵抗２２、ダイオード２４、マイクロコントローラ２６などを含む。

ステップ３：ファームウエアをＰＣＢに転送する
ファームウエアは、マイクロコントローラの動作を制御するように特別に設計されたソフトウエアである。ファームウエアは、個々のファイルに保存されて、特定のウェブサイトにアップロードされる。各ファイルは、タグ・ファームウエア情報や固有タグ識別（ＩＤ）番号を含む。これらのファイルは、ウータ・ボックス（Ｗｏｕｔｅｒ Ｂｏｘ）２８に接続されているパーソナル・コンピュータ（ＰＣ）にダウンロードされる。

ウータ・ボックス２８は、２０のＰＣＢを同時にプログラムし、直列化することができるハードウエアの専門部分である。図３．１は、ウータ・ボックス２８を示す。ウータ・ボックス２８は、シート１２によって担持される２０のＰＣＢを同時にプログラムできる１００のピンを備えるネイル・ベッド（Ｎａｉｌ Ｂｅｄ）３０に接続される。ネイル・ベッド３０により、２０のファームウエア・ファイルを、ウータ・ボックス２８から２０のＰＣＢに同時に転送することができる。ファームウエアをＰＣからウータ・ボックスに、次いでネイル・ベッドに、さらに２０のＭｅｄ−ｉｃ（商標）ＥＣＭタグに転送するプロセスを概略的に示している図３．２にネイル・ベッドが示されている。

ファームウエアの転送を制御するために、ＱＡ１ソフトウエアとしても知られる「ビッグ・バーナ（Ｂｉｇ Ｂｕｒｎｅｒ）」が使用される。ビッグ・バーナ・ソフトウエアは、ウータ・ボックス２８に接続されているＰＣに装備される。図３．３は、ビッグ・バーナ・ソフトウエアのスクリーンショットを示す。

ファームウエアの転送に加えて、ビッグ・バーナは、ネイル・ベッドのピンとＰＣＢとの間の不良接触のために発振器の較正係数が損なわれていないことを確認する。ビッグ・バーナは、自動的に、ファームウエアで首尾よくプログラムされなかったあらゆるＰＣＢを自動的にマークし、それにより、それらのタグを組立てプロセスから取り除くことができる。図３．４は、２０のＰＣＢの１つをプログラムするのに失敗した試行を表示するビッグ・バーナのスクリーンショットを示す。失敗した試行は、ＰＣＢの最下行の位置番号４において大きな「Ｘ」で示されている。

ステップ４：ＰＣＢの上に電池を装備する
ＰＣＢをプログラムした後、３．３ボルトの電池３２が、はんだ付けによって各ＰＣＢに装備される。図４．１は、電池が装備されたＰＣＢを示す。

ステップ５：ＰＣＢの上の保護フォーム配置
保護フォームの層３４がＰＣＢに加えられる。フォームの両側が接着性であるので、フォームは、ＰＣＢに付着する。フォームの前側は、ＰＣＢタイプ（すなわちＭｅｄ−ｉｃ（商標））とファームウエアのバージョンを識別する。フォームの背面は、接着された保護ペーパ層を有する。フォーム３４をＰＣＢに接着するとき、このペーパは、接着剤を露出させるために、最初に剥ぎ取られる。次いで、フォームの背面がＰＣＢに接着される。図５．１Ａ、Ｂは、フォームの前面を示するとともに、接着されたフォームを有する単一のＰＣＢを示す。

ステップ６：ＰＣＢの上のフォーム配置
他の層３６の接着フォームが、ＰＣＢの背面に接着される。これにより、ＰＣＢを任意のペーパ材料に設ける選択肢が可能になる。フォーム３６の１つの側からペーパが剥ぎ取られ、その側がＰＣＢの背面に取り付けられる。フォームの他の側は、保護裏打ちを適所に有して残る。ＰＣＢがペーパ材料の上に固定されるとき、保護裏打ちは除去され、ＰＣＢに取り付けられる。図６．１は、フォームの前面および背面を示す。

ステップ７：ＰＣＢシートの分離
ＰＣＢ１０のシート１２が、２０の別々のＰＣＢに切断される。これらのＰＣＢ１０は、この段階においてタグとして既知であり、参照番号１０によって引き続き識別される。図７．１は、互いに分離された個々のタグ１０を示す。

バッテリ寿命の測定
タグに取り付けられた電池の品質を保証するために、この段階でバッテリの寿命が測定される。

電池からのエネルギーの損失率はしばしば不規則であり、測定と予測を困難にする。品質、リチウム含有量、陽極と陰極の接続、セパレータや電解質系の条件などの因子は、エネルギー欠乏の不一致に寄与する。

特別なファームウエア「電池試験ファームウエア」が、電池のエネルギーと電圧レベルを電池の全寿命にわたって監視するために開発された。電池試験ファームウエアは、電池のエネルギーと電圧レベルを定期的に検査して記録する。タグが、電池試験ファームウエアを搭載しているＰＣに接続されているＲＦ読取り装置で走査されるとき、記録情報が示される。

タグは、タグが完全に組み立てられた後、生産バッチから無作為に選択される。次いで、これらの選択されたタグは、ビッグ・バーナ・ソフトウエアを使用する電池試験ファームウエアでプログラムされる。低い許容範囲（約０．１％）の抵抗が、各プログラムされたタグに接続される。この抵抗は、電池の電圧を測定するための基準ユニットとして作用する。これらのタグは、電池のエネルギー・レベルと電圧レベルの履歴を見るためにタグが周期的に走査されるウエアハウスに格納される。リチウム電池の機能的な寿命は、約２年である。

ステップ８：各タグに関する品質保証検査
各タグ１０は、品質保証２（ＱＡ２）ソフトウエアで検査される。タグと通信するために、ＱＡ２ソフトウエアは、ＣｅｒｔｉＳｃａｎ（商標）読取り装置３８を使用する。タグ１０は、ＱＡ２ソフトウエアとの通信を開始するために、読取り装置に配置される。タグを読取り装置に配置する手続きは、走査とも呼ばれる。図８．１は、Ｃｅｒｔｉｓｃａｎ（商標）読取り装置３８と走査されているタグ１０を示す。

ＱＡ２は、タイマ１と電池の電圧とを検査する。これらの試験のどちらかが不首尾であるあらゆるタグは、他の使用について許容不可能であるとされる。これらの検査を通過したタグは、ＱＡ２フロッピ・ディスクに保存される固有ＩＤ番号を割り当てられる。さらに、各タグの試験結果も保存される。このステップを完了する際、首尾よくプログラムされ、かつ可読なタグだけが、検査プロセスを通過する。図８．２は、ＱＡ２ソフトウエアのスクリーンショットを示す。

ステップ９：出荷と取扱い
ＱＡ２を通過したタグ１０は、プラスチック・トレイ４０に入れられる。トレイ４０は８０のタグを取り扱うことができ、２０のトレイが１つのロットを形成する（したがって、１つのロットは、１６００のタグからなる）。各ロットはまた、そのロットのすべてのタグのＩＤ番号とＱＡ２試験結果を含むフロッピ・ディスク４２をも含む。３つのロットが、１つのボックスに配置される。

タグの１パーセントは、品質試験のために保持され、エンジニアリング・オフィスに送られる。タグのボックスは、ユーザに出荷される。

図９．１は、８０のタグを含んでいるトレイ４０、およびこのトレイが属するロット用のフロッピ・ディスク４２を示す。

Ｍｅｄ−ｉｃ（商標）ＥＣＭタグと共存可能な印刷センサ格子（ＰＳＧ）の生産に含まれるステップの記述
ブリスタ・パッケージ市場のための多数のタグ１０が製造され、次いで、タグを備えている各ブリスタ・パッケージに適合された印刷センサ格子（ＰＳＧ）に各タグを結合させることが必要である。ＰＳＧは、ブリスタ・パッケージ自体のレイアウトに依拠する特定のパターンで導電破断性トレースを担持し、また、破断性トレースをタグ１０と接続している導電性ステッチをも担持する。

背景情報
ペーパ生産設備は、Ｍｅｄ−ｉｃ（商標）ＥＣＭタグと共に機能するように、ペーパまたはペーパ・ラベル・ストックを設計し、製造する。次いで、ＰＳＧが、その表面上に印刷される。ＰＳＧはまた、格子４４としても知られている。

格子は、導電性糸、また別の特許出願の物質でステッチすることによってタグ１０に接続された導電経路と抵抗経路からなる。これにより、タグ１０と格子４４は、電気的に連続して配置される。タグを格子に接続する詳細は、以下のステップ１２において説明される。格子とタグを結合することにより、タグが格子の電気的特徴を監視することが可能になる。接続されたタグと格子からなる電気回路が、図Ｂ１に示されている。

回路の動作
図Ｂ１において、タグ１０と格子４４にある構成要素は、「タグ」と「格子」とラベル付けされた矩形に封入される。電力が、３．３ボルトの電池（Ｖｄｄ）によってこの回路に供給される。

まず、Ｖｄｄがコンデンサを充電するように、スイッチ１が閉じられる。制限抵抗が、コンデンサに電流が過剰に流れるのを防止する。コンデンサが約１．１ボルトに充電されると、コンパレータは１の値を記録する。これは、コンデンサの充電値がコンパレータの閾値より高いことを示す。図Ｂ２は、コンデンサを充電する動作を示す。

コンパレータが１の値を記録すると、タイマがゼロに設定される。コンデンサは、格子の構成要素を経て接地に放電する。スイッチ２を閉じることにより、コンデンサは接地に放電することが可能になる。電流は、まず、コンデンサから格子の基準抵抗に流れる。電流が並列（図Ｂ１はＧ＿スイッチ２と並列のＲ２を有する）の抵抗の位置に到達すると、電流は、最少抵抗値の経路を選択し、閉じたＧ＿スイッチを通過する。すべての閉じたＧ＿スイッチを通過した後、電流は、閉Ｇ＿スイッチ２を経て接地点に進む。図Ｂ３は、コンデンサから放出された電流によって取られる経路を示す。

回路のダイオードは、電流が制限抵抗を通って流れるのを防止する。したがって、電流は、図Ｂ３に示された経路を取るように強制される。基準抵抗は、格子回路のあらゆる他の抵抗より３倍大きい。格子の印刷は格子ごとに変化することがあるので、抵抗も異なることがある。基準抵抗は、コンデンサが放出しているとき、相対電流を確立するために平均値を特定のタグに提供する。

コンデンサが放電し始めるとすぐに、タイマが、コンデンサが放電するのにかかる時間を測定するために始動される。コンデンサの放電値が１．１ボルトのコンパレータの閾値に到達した後、コンパレータは０の値を記録し、タイマを停止する。タイマによって測定された時間は、マイクロコントローラのＥＰＲＯＭに保存される。

格子のＧ＿スイッチ２が開かれる場合、図Ｂ４に示されるように、電流経路は変化する。この段階では、電流は、最小抵抗値の経路であるＲ２を通って流れる。Ｒ２を通る経路は、コンデンサがコンパレータの閾値に到達する時間を長くする。

マイクロコントローラは、Ｇ＿スイッチ２の開放時間と閉鎖時間を比較する。時間が整合しない場合、マイクロコントローラは、Ｇ＿スイッチ２が開いていると判定する。

ステップ１０：センサ格子の印刷
抵抗と導電トレースのような電子構成要素は、ペーパまたはラベル・ストックの表面に印刷される。銀インクが、導電トレース４６を印刷するために使用され、カーボン・インクが、抵抗４８（抵抗経路）を印刷するために使用される。これらの印刷要素は、集合的に格子と呼ばれる。

タグと格子は、タグが格子の電気的特徴の変化について格子を監視することを可能にする電子回路を形成する。図Ｂ１は、タグと格子によって形成された回路を概略的に示す。格子は、図１０．１に示されるように、ペーパまたはラベル・ストックの上に印刷される。この格子は、背景セクションに記載されたように振る舞い、かつ動作する。

他の特許出願に記載されているフレキソグラフィック印刷方法が、格子を印刷するために使用される。図１０．２は、コーティングとインクをペーパの表面に段階的に加えることを示す。コーティングの代わりに、またはコーティングに加えて、保護自己付着テープが使用されることが可能である。

図１０．２において記述されたように、ステップ１は、ペーパの厚さを選択することを含む。１０または１２ポイントのペーパが、一般的に使用される。代替として、３ミルまたは同程度の自動接着性ラベル・ストックが使用されることが可能である。

ステップ２において、硬化性紫外線（ＵＶ）コーティングの層がペーパに加えられる。このコーティングは、ペーパが湾曲すると、抵抗経路または導電経路に亀裂が形成されるのを防止する。亀裂は、経路の電気的連続性を妨害し、システムの誤作動を生じることがある。

さらに、ペーパは繊維からなり、それにより、表面は不規則になり、温度と湿度の変化に対して鋭敏になる。ペーパの表面アーキテクチャが変化することにより、その上に印刷された経路の電気的特徴が変化する。硬化性ＵＶコーティングにより、ペーパの表面はより一様になり、温度と湿度の影響に対して耐性になる。

ＵＶコーティングは、ペーパがクレイ・コーティングを有する場合、過度の柔軟性をも提供する。クレイ・コーティングは、ペーパに光沢を出すためにペーパに加えられる。ペーパが湾曲しているとき、クレイ・コーティングはもろく、亀裂が入ることがある。その結果、クレイ・コートに直接加えられたカーボン・インクまたは銀インクの経路は、その電気的連続性を失うことがある。硬化性ＵＶコーティングをクレイ・コートに加えることは、これを防止する。ステップ３において、抵抗とトレースが、カーボン・インクまたは銀インクで印刷される。

ステップ４は、硬化性ＵＶコーティングの他の層を加えることを含む。この層は、カーボン・インクと銀インクの両方の上に加えられ、タグ以外の外部源との電気接触を防止するために、絶縁体として作用する。このコートはまた、カーボン・インクと銀インクの孔を充填し、結合材料として作用する。コーティングと連動して、またはコーティングの代わりに、自動接着性ペーパまたはプラスチック・テープを使用することができる。図１０．１に示された格子は、図１０．２の４つのステップの完了時に得られる。

ペーパは、格子をその上に印刷することができる唯一の材料でない。ペーパ・ラベル・ストック、ポリマー膜、ペーパ裏打ちフォイルを使用することもできる。

図１０．３に示されるように、接着剤の層が、ペーパの底面に加えられる。

ペーパが加熱されるとき、この接着剤は溶解して、ペーパが接触している他の表面にペーパを接着させる。このプロセスは、以下のステップ１５において説明される。

次いで、その印刷格子を有するペーパは、ダイ・カットされる。図１０．４は、ダイ・カットされたペーパを示す。

再び図Ｂ４を参照すると、Ｇ＿スイッチ２は、電流の経路を変化させるために意図的に開かれる。格子上のスイッチを開放するために（図１０．１を参照）、導電経路のセクションは、完全に破壊されなければならない。そのセクションを破壊するために、人が格子の特定の部分に圧力を加えることを必要とする。薬剤のブリスタ・パッケージがペーパ内部に配置され、プラスチック・ブリスタがペーパのダイ・カットされた孔を経て突出するとき、この措置が取られる。ペーパは、ブリスタ・パッケージを閉じるために熱封止される。このプロセスは、ステップ１４において説明される。

ブリスタ・パッケージの裏打ちを経てタブレットを押すことにより、格子の関連経路を破壊するというような方式で、格子は個々のブリスタと位置合わせされる。これにより、電流は、強制的に抵抗経路を取る。しかし、圧力が適切に加えられない場合、導電通路の破損は、格子の他のセクションにおいて生じる可能性がある。格子の適切な領域の破壊を容易にするために、ダイ・カットが、５０のように、スイッチとして作用することを必要とする格子の領域周辺においてパターンをスコアリングする（切り目を入れる）ために使用される。図１０．４は、ダイ・カットされた格子を示す。

タブレットがそのブリスタから放出されるとき、タブレットは、格子の関連付けられたスコア領域のセクションにおいて経路を破壊する。封入されたブリスタ・パッケージを有する熱封止されたペーパが変形するとき、スコア５０の半円形パターンが、しわが導電経路上に形成されるのを防止する。しわにより、導電経路の抵抗値は変化し、その結果システムは誤作動する。図１０．５は、その関連付けられたスコア・パターンを有する破壊された経路を示す。

スコアリング・パターンは、ドアのように作用し、タブレットは、格子を破壊して、滑り出ることが可能になる。

ステップ１１：格子抵抗値の検査
ペーパ格子がダイ切断された後、固有ＩＤ番号がそれに割り当てられる。次いで、格子の抵抗値を確認しなければならない。格子の抵抗値は、格子が許容可能である範囲になければならない。

ＩＤの生成と格子の抵抗値の確認は、「Ｐａｃｋａｇｅ Ｑｕａｌｉｔｙ Ａｓｓｕｒａｎｃｅ Ｏｎｅ」（ＰＱＡ１）ソフトウエアとして知られる適切なソフトウエアによって行われる。ＰＱＡ１は、ＰＣに接続されたラベル・メーカやマルチメータでＰＣに搭載される。開始されるとき、ＰＱＡ１は、ラベル・メーカやマルチメータが接続されて、動作しているかを自動的に検出する。また、特定のデータベースやそれへの接続が存在することも検査する。このデータベースは、様々な形のペーパ基板についてすべてのＩＤ番号を含む。ＰＱＡ１が、周辺装置やデータベースが接続されていることを確認した後、ＰＱＡ１は、検査されているペーパのタイプをユーザに入力させる。＜Ｐｒｉｎｔ＞ボタンが押されると、ＰＱＡ１は、そのタイプのペーパの固有ＩＤ番号を検索し、ラベル・メーカを使用して、その番号が印刷されているラベルを生成する。このラベルはまた、ＩＤ番号を表すバーコードをも含む。図１１．１は、ＰＱＡ１ソフトウエアに入力されたペーパのタイプのスクリーンショットを示す。

ラベルは、格子に隣接するペーパにペーストされ、そのペーパ格子のＩＤ番号を示す。ＰＱＡ１は、ステップ１を完了し、ステップ２へ進み、そこで、固有ＩＤ番号を示し、ユーザが格子の抵抗値を測定することを可能にする。

格子は、２つのより小さい格子５２、５４からなることが好ましい。格子を小格子に分割する理由は、１つの格子が故障しても、他のものが影響を受けず、格子全体は依然として動作するということである。また、抵抗値全体の大きさを半分だけ低減する。

抵抗値は、プローブがまず共通と、格子１（５２）の上に配置され、次いで、共通および格子２（５４）の上に配置されるマルチメータを使用して測定される。抵抗値は、マルチメータによって、自動的に読み取られ、ＰＱＡ１ソフトウエアに送信される。図１１．２は、格子を示し、プローブが配置される小格子と領域を識別する。

ＰＱＡ１ソフトウエアは、測定された抵抗値を受け取り、これらの抵抗値が許容可能な範囲にあるかを見るために検査する。抵抗値が範囲外にある場合、ＰＱＡ１は、赤色でその抵抗の場を強調する。図１１．３は、両方のステップが完了しているＰＱＡ１ソフトウエアのスクリーンショットを示す。

＜Ｓｕｂｍｉｔ＞ボタンが押されると、ＰＱＡ１は、測定された抵抗値を特定の格子ＩＤ番号に関してデータベースに記録する。

さらなる品質保証（ＱＡ）が、各印刷抵抗を測定することによって、３２ドーズ格子と１８ドーズ格子について行われる。図１１．４は、各抵抗（黒、カーボン・インク経路）の測定を可能にするためにその上に印刷された銀インク・パッド５６を有する３２ドーズ格子を示す。

接触パッド５６が、各抵抗を２つの並列抵抗に分割する。個々の抵抗の抵抗値は、マルチメータの２つのプローブを隣接する接触パッドの上に配置することによって測定することができる。この手続きにより、格子の非破壊試験が可能になる。手続きを自動化するために、ネイル・ベッドを使用することができる。ある導電性インクは、他よりゆっくり乾燥し、このプロセス中、それらの導電率は変化する。そのようなインクでは、安定な抵抗値が出現するまで、印刷後の最初の３〜４週間中に反復抵抗値測定を実施することが望ましい。さらに、より遅い乾燥インクでは、格子の有用寿命中に生じる最終的な抵抗値を予測するために、そのような測定値を使用することが望ましい可能性がある。

そのような測定中に得られた各抵抗の値Ｒは、以下のように計算される最小許容値と比較される。
Ｒ_min＞（Ｒ_ref／３）−５％

個々の抵抗を格子の基準抵抗と比較することができないことにより、複数の検知されていない放出事象を導入することがある。硬化プロセス中のいくつかの点においてそのような比較を行うことにより、格子基板における矛盾による異常なインク硬化が検出される。

印刷された格子を有するペーパが湾曲するとき、格子の抵抗値は変化する。そのような抵抗値の変化により、取り付けられたタグは、不適切な事象を記録する（取付方法は、ステップ１２において説明されている）。この課題に対処するために、第２のミラー格子が、ペーパの表面の上に印刷される。格子が湾曲するとき、ペーパ基板の両面に印刷された格子は、安定な抵抗値をタグに提供する。

抵抗値の変化の説明
抵抗値全体は、抵抗の長さと印刷抵抗の平方単位あたりの抵抗値に基づく。式Ｅｌ１．１は、以下の関係を示す：
Ｒ_Total＝Ｌｅｎｇｔｈ＊（Ｒ_Ω／平方） （Ｅ１１．１）

ペーパの上に印刷された抵抗が、図１１．５に断面図で示されている。この抵抗（Ｒ１）の抵抗値全体は、その長さ（Ｌ１）に平方単位あたりの抵抗値を乗算したものに等しい。

ペーパが図１１．６に示されるように凸状に湾曲している場合、抵抗の抵抗値全体（Ｒ１）は、抵抗の長さが増大しているので、変化する。新しい抵抗値Ｒ２は、Ｒ１より大きい。

反対に、格子が凹状に湾曲している場合、抵抗の長さは減少し、抵抗値全体Ｒ３はＲ１より小さい。これは、図１１．７に示されている。

ミラー格子がペーパ基板の背面上に印刷される場合、湾曲により、Ｒ２は１つの側面上において増大し、Ｒ３は他の側面上において減少し、予想される抵抗値Ｒ１を与える。ペーパの両面側の２つの格子は共に、図１１．８に示されるように、タグと電気的に連続していなければならない。この方法によって創出された等価回路が、図１１．９に示されている。

ステップ１２：タグでのペーパのステッチ
ＱＡを通過し、取付られた固有ＩＤ番号を有する格子は、ステッチング局に進む。ここで、Ｂｒｏｔｈｅｒ（商標）ＢＡＳ−３１１Ｆ−０ Ａｕｔｏｍａｔｅｄ Ｓｔｉｔｃｈｉｎｇ Ｍａｃｈｉｎｅ ５７（図１２．１）が、銀導電性糸を使用して、印刷された格子の適切な点にタグを設ける。図１２．２は、導電性ステッチ５８を介して格子４４に取り付けられたタグ１０を示す。

各ステッチ手続きは、視覚的に調査され、あらゆるゆるい導電性ファイバは除去され、保護自己接着ラベルが加えられる。

格子にステッチされたタグは、格子におけるあらゆる著しい抵抗値変化の時間を記録する。本出願人は、以下で議論されるように、正確な時間を計算するために、固有の方法を実施する。

タグによる時間の計算
ＰＣによって計算された時間は、ＰＣが原子時計と同期されているので、正確である。ＰＣのクロックは、毎秒間隔Ｔ₁で更新される。６０間隔後、ＰＣは、分カウンタを更新する。タグ１０は、時間を計算するために、水晶共振子を含む発振器２０を使用する。発振器は、タグのクロックを間隔Ｔ₂ごとに更新する。一般的に、発振器によって計算される時間の精度は、水晶共振子の品質によって決定される。Ｔ₂は、１秒にデルタΔを足したもの、または１秒からデルタΔを引いたものである。デルタΔは、水晶共振子によって導入される誤差である。図１２．３は、１秒のＰＣの正確な時間間隔Ｔ₁および発振器の時間間隔Ｔ₂を示す。

方程式Ｅ１２．１は、Ｔ₁とＴ₂の関係を示す。
Ｔ₁＝Ｔ₂±デルタΔ （Ｅ１２．１）

水晶共振子が良質である場合、デルタΔは小さい。しかし、精確な水晶共振子は、適切な周波数に較正するために時間を必要とするので、高価である。

デルタΔを短縮するために、タグによって記録された精確な時間を計算するために読取り装置上でファームウエアを使用する方法が開発された。この方法は、Ｔ₂において増分されるカウンタがＣＰＵクロックカウンタの変化と一致するように、発振器の間隔Ｔ₂を調節する。タグが読取り装置上で走査されるとき、読取り装置は、そのクロックの時間とタグのカウンタ値を記録し、それらをそれぞれＴ_sync1およびＮ_local1として示す。タグが再び走査されるとき、読取り装置は、再びそのクロック時間を記録し、タグのカウンタ値を記憶する。これらの値は、Ｔ_sync2およびＮ_local2と示される。

読取り装置は、タグの発振器が調節されるべきであるＴ₂の値を計算するために、式Ｅ１２．２を適用する。
Ｔ_2new＝（Ｔ_sync2−Ｔ_sync1）／（Ｎ_local2−Ｎ_local1） （Ｅ１２．２）

読取り装置は、タグによって記録されたすべての時間を調節するために、Ｔ_2newと式Ｅ１２．３を使用する。タグによって記録された個々の事象時間は、Ｔ_eventと表される。
Ｔ_event＝Ｔ_sync1＋（タグのカウンタ）＊Ｔ_2new （Ｅ１２．３）

ステップ１３：タグと格子の間の接続の検査
ステッチされたタグと格子は、図Ｂ１に示されるように電子回路を形成する。この回路が創出されたことを確認するために、タグと格子の間の接続を確認しなければならない。タイマなどのタグの内部構成要素も、試験されなければならない。

所有権「Ｐａｃｋａｇｅ Ｑｕａｌｉｔｙ Ａｓｓｕｒａｎｃｅ２」（ＰＱＡ２）ソフトウエアが、これらの試験を行う。ＰＱＡ２は、バーコード・スキャナ、Ｃｅｒｔｓｃａｎ（商標）読取り装置、デジタル・カメラが、ＰＱＡ２が装備されているＰＣに接続されることを必要とする。ＰＱＡ２が開始され、ステッチされた格子とタグ・ユニットが、Ｃｅｒｔｉｓｃａｎ（商標）読取り装置の上に配置される。読取り装置の上にある間、格子の基板に取り付けられたバーコード・ラベルは、バーコード・スキャナによって走査される。ＰＱＡ２は、その格子のＩＤ番号である走査結果を受信し、結果が有効なＩＤ番号であることを確認するためにデータベースで検査する。検査が不首尾である場合、ＰＱＡ２は、オペレータに問題を通知し、走査する次の格子とタグ・ユニットを要求する。ＩＤ番号が有効である場合、ＰＱＡ２は、格子のＩＤ番号と整合するようにタグのＩＤ番号を設定する。ＰＱＡ２は、また、タグのマイクロコントローラ・タイマを試験し、タグに格子の抵抗値を測定するように命令し、これらの測定された抵抗値を所定の抵抗値の範囲やＰＱＡ１によって決定された抵抗値と比較する。

すべての動作が成功している場合、ＰＱＡ２は、この格子とタグ・アセンブリを使用に許容可能であると判断し、「ＰＡＳＳ」をそのスクリーンに表示する。図１３．１は、ＰＱＡ２によって「ＰＡＳＳ」と判断されたステッチ・ペーパのスクリーンショットを示す。動作のいずれかが失敗する場合、ＰＱＡ２は、ユーザがその格子およびタグ・ユニットを使用するのを禁じ、「ＦＡＩＬ」をそのスクリーンに表示する。

ＰａｓｓまたはＦａｉｌの状況に関係なく、格子とタグ・ユニットのデジタル画像が、将来の参照のためにＰＱＡ２によって自動的に撮られる。次いで、ＰＱＡ２により、ユーザは、＜Ｓｕｂｍｉｔ＞を押すことによって、その動作のすべての結果を保存する。＜Ｓｕｂｍｉｔ＞が押された後、ＰＱＡ２は、格子とタグ装置ＩＤ番号に関してデータベースにすべてのその結果を保存する。図１３．２は、動作しているＰＣとＰＱＡ２ソフトウエアに取り付けられた周辺装置を有するＰＱＡ２ワークステーションを示す。

ステップ１４：ブリスタ・パッケージをステッチされたペーパに挿入する
薬剤を含んでいるブリスタ・パッケージが、ステッチされた格子とタグ・ユニットに挿入される。使用されるペーパのタイプは、挿入されているブリスタ・パッケージのタイプに依存する。図１４．１は、１４ドーズブリスタ・パッケージの前面と背面を示す。

１４ドーズペーパ格子が、１４ドーズブリスタ・パッケージを収容するために必要である。ペーパ格子６０は、ブリスタ・パッケージを挿入することを可能にする精確な寸法と場所を有するカット・アウトを有する。図１４．２は、挿入されているブリスタ・パッケージを有する、および有さない１４ドーズのペーパを示す。

ペーパ基板は、格子、取り付けられたタグ、ブリスタ・パッケージを含むパッケージを創出するために折りたたまれる。図１４．３は、ペーパ基板を折りたたむステップを図示し、記述する。最終結果は、すべての必須要素、すなわち個々のブリスタ内で保持されたピル、カプセル、または他の薬剤を有するブリスタ・パッケージと、ブリスタの内容物がブリスタから放出されるときに導電トレースが破断し、タグが時間とあらゆる他の関連情報を記録することが可能になるように、ブリスタ・パッケージの背面に接着された格子とを含むコンパクトなパッケージである。

ステップ１５：熱封止
図１４．３のステップ５の折りたたまれたペーパは、ブリスタ・パッケージとステッチされたタグを含む。この段階で、折りたたまれたペーパは、機能パッケージを創出するために熱封止される。折りたたまれたペーパは、華氏３２０°（約１６０℃）で７秒熱封止機械６２に配置される。図１５．１は、熱封止機械６２の図を示す。

熱封止機械の温度は、機械の上のダイヤルによって設定される。温度ゲージが、現在の温度を示す。レバーが、底部の上にわたって上部を閉鎖する。

以上は、Ｍｅｄｉｃ（商標）ＥＣＭタグの生産に関与するステップを記述した。本発明の精神から逸脱せずに、方法の変更を実施することができることを理解されたい。また、本方法は、同様の性質の他の産物に適用することができることも理解されたい。

本発明の印刷回路ボードの（ＰＣＢの）シートを示す図である。 ＰＣＢの拡大図である。 プログラム情報をＰＣＢに書き込む装置を示す図である。 書込プロセスの概略図である。 書込プロセス中に撮られるスクリーン・ショットを示す図である。 識別された不首尾のＰＣＢを上に有するスクリーン・ショットを示す図である。 装備された電池を上に有するＰＣＢを示す図である。 ＰＣＢ用のフォーム・カバーを示す図である。 ＰＣＢ用のフォーム・カバーを示す図である。 前面と背面にフォーム・カバーを有するＰＣＢを示す図である。 個々のＰＣＢに分離した後のＰＣＢのシートを示す図である。 個々のＰＣＢの完全性を検査するステップを示す図である。 図８．１の検査中に撮られるスクリーン・ショットを示す図である。 出荷の準備ができているＰＣＢのバッチを示す図である。 印刷センサ格子（ＰＳＧ）に関して、タグの電気回路を示す図である。 コンデンサを充電する動作を示す図である。 コンデンサから放出された電流によって取られる経路を示す図である。 スイッチＧ＿スイッチ２が開かれるときの電流路を示す図である。 基板に印刷された格子の拡大図である。 コーティングおよびインクを基板に段階的に加えることを示す図である。 印刷およびコーティングされた格子の拡大セクションを示す図である。 基板に切断されたスコア・ラインを示す図である。 格子を経た物品の除去を示す図である。 所有ソフトウエアに入力されたペーパ・タイプのスクリーン・ショットを示す図である。 マルチメータがどこで２部分格子に接続されるかを示す図である。 許容可能な抵抗値の読みを有するスクリーン・ショットを示す図である。 ３２ドーズ格子を示す図である。 ペーパに印刷された抵抗を示す断面図である。 ペーパを凸状態に湾曲させる効果を示す図である。 ペーパを凹状態に湾曲させる効果を示す図である。 ペーパの両表面に印刷された抵抗を示す図である。 図１１．８の構成に等価な回路を示す図である。 格子にタグを縫い付けるために使用する縫製機械を示す図である。 拡大図を隣接して有する、格子にステッチされたタグを示す図である。 タグによる時間計算を示す図である。 許容可能なステッチされたタグおよび格子アセンブリのスクリーン・ショットを示す図である。 品質保証ワークステーションを示す図である。 １４ドーズブリスタ・パッケージの前面および背面を示す図である。 挿入されたブリスタ・パッケージを有する、および有さない１４ドーズタグおよび格子アセンブリを示す図である。 ブリスタ・パッケージをコンパクトな形状に折りたたむステップを示す図である。 ブリスタ・パッケージをコンパクトな形状に折りたたむステップを示す図である。 ブリスタ・パッケージをコンパクトな形状に折りたたむステップを示す図である。 ブリスタ・パッケージをコンパクトな形状に折りたたむステップを示す図である。 ブリスタ・パッケージをコンパクトな形状に折りたたむステップを示す図である。 タグと格子アセンブリをブリスタ・パッケージに組み立てる際に使用される熱封止機械を示す図である。

Claims (24)

1. ブリスタから物品が放出されることにより、格子の構成要素として含まれる導電トレースを破断させるように、１つまたは複数の導電格子が面上に設けられたブリスタ・パッケージを製造する方法であって、
   少なくともマイクロコントローラ手段、コンデンサ手段、発振器手段、抵抗手段、ダイオード手段を有する電子タグを準備するステップと、
   タグ識別情報を前記マイクロコントローラ手段に転送するステップと、
   電力を前記マイクロコントローラ手段に提供するために、電池電力手段を前記タグに装備するステップと、
   前記タグとそれによって担持される構成要素の完全性を確認するステップと、
   前記ブリスタ・パッケージのブリスタに位置合わせして導電トレースが配置されるように、そのトレースの所定のパターンを基板に印刷するステップと、
   抵抗値のレベルが所定の限界内にあることを保証するために、前記トレースに関連付けられた抵抗値のレベルを確認するステップと、
   前記タグの決められた接続点が前記トレースの決められた点に導電的に接続されるように、タグを前記格子に永続的に接続するステップと、
   前記導電トレースとそれによって担持される前記タグを含む前記格子の完全性を確認するステップと、
   前記格子の各導電トレースが、前記パッケージの選択されたブリスタと位置合わせされるように、格子をブリスタ・パッケージに接続するステップと
   を有し、特定のブリスタに関連付けられたトレースが破断することにより、信号が前記タグに提供され、前記タグによって担持された前記マイクロコントローラ手段が、破断事象の発生時間を記録することが可能になる、方法。
2. ブリスタから物品が放出されることにより、導電格子の構成要素として含まれる導電トレースを破断させるように、ブリスタ・パッケージに設けるための前記格子を製造する方法であって、
   少なくともマイクロコントローラ手段、コンデンサ手段、発振器手段、抵抗手段、ダイオード手段を有する電子タグを準備するステップと、
   タグ識別情報を前記マイクロコントローラ手段に転送するステップと、
   電力を前記マイクロコントローラ手段に提供するために、電池電力手段を前記タグに装備するステップと、
   前記タグとそれによって担持される構成要素の完全性を確認するステップと、
   前記ブリスタ・パッケージのブリスタに位置合わせして導電トレースが配置されるように、そのトレースの所定のパターンを基板に印刷するステップと、
   抵抗値のレベルが所定の限界内にあることを保証するために、前記トレースに関連付けられた抵抗値のレベルを確認するステップと、
   前記タグの決められた接続点が前記トレースの決められた点に導電的に接続されるように、タグを前記格子に永続的に接続するステップと、
   前記導電トレースとそれによって担持される前記タグを含む前記格子の完全性を確認するステップと、
   ブリスタ・パッケージに組み立てるのに前記格子を利用可能とするステップとを含む、方法。
3. 前記準備するステップが、複数のプリント回路ボード（ＰＣＢ）を適切な材料の準備されたシート上に印刷することを含み、各前記ＰＣＢが、前記マイクロコントローラ手段、コンデンサ手段、発振器手段、抵抗手段、ダイオード手段を組み込んだ所定の回路と、前記電池手段の位置とによって区画され、さらに各前記ＰＣＢが複数の孔をも含む請求項１または請求項２に記載の方法。
4. 前記転送するステップが、ＰＣＢの前記シートをファームウエア書込み装置のネイル・ベッド部分に配置するステップと、前記シートの各ＰＣＢ上の特定の接触点を、前記ファームウエア書込み装置に関連付けられたピン手段と接触させるステップと、前記タグ識別情報を前記装置から前記ＰＣＢマイクロコントローラ手段にバーニングするステップとを含む請求項３に記載の方法。
5. 前記タグ識別情報が、そのような各ＰＣＢの固有タグ識別番号とそのような各ＰＣＢに書き込まれたファームウエア・バージョンの識別を含む請求項４に記載の方法。
6. 前記ファームウエア書込み装置がまた、前記発振器手段の較正を確認し、前記装置によって首尾よくプログラムされなかったあらゆるＰＣＢを自動的にマークする請求項４または請求項５に記載の方法。
7. 前記電池電力手段が、はんだ付けによって関連ＰＣＢに装備される請求項１または請求項２に記載の方法。
8. ＰＣＢの前記シートの少なくとも１つの面を覆うために、保護フォーム材料の層を加えるステップを含み、前記フォーム材料がタグ識別情報を含む請求項１から７のいずれか一項に記載の方法。
9. 前記少なくとも１つの面と対向するＰＣＢの前記シートの面にフォーム材料の層を加えるステップを含む請求項８に記載の方法。
10. ＰＣＢの前記シートを個々のタグに分離するステップを含み、それぞれが、それに関連付けられそれ自体の固有識別情報を有する請求項１から９のいずれか一項に記載の方法。
11. 前記完全性を確認するステップが、無作為に選択されたタグの前記マイクロコントローラ手段に書き込まれた電池試験ファームウエアを使用して、各前記電池電力手段について利用可能な寿命を確認するステップを含み、そのような電池試験ファームウエアが、延長時間期間にわたって特定のバッチについて電池電力手段の性能を監視するように、読取り装置によって促されるとき、読取り装置に表示するために規則的な間隔でエネルギー・レベルと電圧レベルの読みを記録する請求項１０に記載の方法。
12. 各前記無作為に選択されたタグが、前記延長時間期間にわたって電圧を測定するために、タグに接続された基準抵抗を有する請求項１１に記載の方法。
13. 前記完全性を確認するステップが、タイマと電池電力手段について電圧の完全性を検査するステップと、所定の最低基準を満たすことができないあらゆるタグをマークするステップとを含む請求項１１に記載の方法。
14. 基板に加えられたトレースの前記所定のパターンが、印刷センサ格子（ＰＳＧ）の完全性の確認後に、タグが取り付けられる前記ＰＳＧを決める請求項１または請求項２に記載の方法。
15. トレースの前記パターンが、銀ベース・インクとカーボン・ベース・インクをそれぞれ使用して、前記基板の１つの面上に印刷される導電経路と抵抗経路を含み、前記印刷するステップが、第１硬化性紫外線（ＵＶ）コーティングを前記基板に加えることと、適切なインクを使用してトレースの前記パターンを加えることと、硬化性ＵＶコーティングの第２コーティングを加えることとを含み、前記第１ＵＶコーティングが、前記基板をより一様で、温度と湿度の影響に対して耐性にするように作用し、また、前記基板の柔軟性を向上させ、前記第２ＵＶコーティングが、前記印刷インクを保護し、外部電源との望ましくない接触を防止するように作用する請求項１４に記載の方法。
16. 前記基板が、ペーパ、ペーパ・ラベル・ストック、ポリマー膜、ペーパ裏打ちフォイルを備える基板の群から選択される請求項１５に記載の方法。
17. 感熱性接着剤の層を前記基板の前記対向面に加えるステップを含み請求項１４または請求項１５に記載の方法。
18. 前記基板が、前記導電トレースと抵抗トレースをその上に担持する前記１つの面と対向する面上に自己接着性コーティングを有する商用ラベル・ストックである請求項１４または請求項１５に記載の方法。
19. 前記トレースに隣接する前記基板内の、ブリスタ・パッケージのブリスタが位置することになる領域を、前記基板の一連のスコア線を設けるようにダイ・カットし、ブリスタから物品を放出している最中にトレースが破断するのを容易にするステップを含む請求項１４から１８のいずれか一項に記載の方法。
20. タグをＰＳＧに接続する前記ステップが、前記タグの接触点が、前記トレースに関連付けられた隣接する所定の接触点であるように、前記タグを前記基板の上に配置し、導電性の糸を使用して前記タグを前記基板のステッチするステップを含む請求項１４から１９のいずれか一項に記載の方法。
21. 前記タグを前記ＰＳＧに前記ステッチすることに続いて、前記マイクロコントローラ内のタイミング機構および前記ＰＳＧ上の前記導電トレースの抵抗値レベルが確認されるように、前記接続の完全性が確認される請求項２０に記載の方法。
22. すべての試験を通過する識別バーコードを各タグとＰＳＧアセンブリに加え、印刷されたまたは提示されたすべての識別データを含めて、そのような各アセンブリを撮影するステップを含む請求項２１に記載の方法。
23. ブリスタ・パッケージの相当する面に接して、前記ブリスタ・パッケージ表面に当接している前記基板上に感熱性接着剤を有して請求項１７に記載の許容可能なタグとＰＳＧアセンブリを配置するステップと、前記タグとＰＳＧアセンブリを前記ブリスタ・パッケージに接着させるように、そのような接着剤が瞬間的に融解するのに十分な時間、前記感熱性接着剤を活性化させるステップとを含む請求項２２に記載の方法。
24. ブリスタ・パッケージの相当する表面に接して、前記タグとＰＳＧアセンブリを前記ブリスタ・パッケージに接着させる接着剤コーティングを前記基板上に有して請求項１８に記載の許容可能なタグとＰＳＧアセンブリを加えるステップを含む請求項２２に記載の方法。

Images