JP2008533306A - 高分子材料の蒸着およびその前駆体 - Google Patents

高分子材料の蒸着およびその前駆体 Download PDF

Info

Publication number
JP2008533306A
JP2008533306A JP2008502008A JP2008502008A JP2008533306A JP 2008533306 A JP2008533306 A JP 2008533306A JP 2008502008 A JP2008502008 A JP 2008502008A JP 2008502008 A JP2008502008 A JP 2008502008A JP 2008533306 A JP2008533306 A JP 2008533306A
Authority
JP
Japan
Prior art keywords
substrate
precursor
polymer
paracyclophane
crosslinkable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008502008A
Other languages
English (en)
Inventor
ジョン ジェー． センケヴィチ
Original Assignee
ブルーワー サイエンス アイ エヌ シー．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブルーワー サイエンス アイ エヌ シー． filed Critical ブルーワー サイエンス アイ エヌ シー．
Publication of JP2008533306A publication Critical patent/JP2008533306A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/60—Deposition of organic layers from vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

置換パラシクロファンは、プロセス中の電子デバイスなどの蒸着用基板に架橋可能なポリマーを形成する前駆体として特に有用である。アルキニルなどの架橋可能な置換基を含むパラシクロファン前駆体のフェニル連鎖を分解し、分解した前駆体に基板を接触させる。その結果、基板上に有機ポリマーが形成される。架橋可能な置換基の熱誘導反応などの反応を介してこのポリマーを架橋することによって、熱的に安定した架橋したポリマーを生成する。このような架橋したポリマーの蒸着は、集積回路の製造におけるダマシン法で用いられる超低ｋ誘電材料の封止に特に有用である。また、このポリマーはウエハとウエハを結合する際の接着剤としても有利である。さらに、このポリマーは電子デバイスのバックエンドオブザライン処理において、窒化シリコンおよび炭化シリコンに代わるハードマスクとしても有用である。
【選択図】なし

Description

相互参照
本出願は、２００５年３月１８日出願の米国仮出願第６０／６６２，９７７号、２００５年３月２８日出願の米国仮出願第６０／６６５，９２２号、および２００５年８月１９日および２００５年９月２１日出願の米国仮出願第６０／７０９，８４４号に対して優先権を主張するものであり、これらの出願はすべて、発明者がＪｏｈｎ Ｊ． Ｓｅｎｋｅｖｉｃｈであり、それら全体で参照として本明細書に組み込まれる。
連邦政府後援研究開発プログラム
本発明は、米国陸軍防空ミサイル防衛コマンドから契約番号ＤＡＳＧ６０−０１−Ｃ−００４７の下に依頼され、米国政府後援により行われたものである。米国政府は本発明に対する権利を有する。
本発明は一般に、化学蒸着に関し、詳細には有機前駆体を用いる化学蒸着に関する。
化学蒸着（ＣＶＤ）は基板上に材料領域を形成するために用いられる方法である。一般に蒸着蒸気は１つ、または複数の前駆体から生成され、固体前駆体からの昇華、液体前駆体からの蒸発、および／または気体前駆体の直接使用により生成される。蒸着を有効にするには、一般に基板を高温に維持して、結合した蒸着蒸気を基板方向に向ける。蒸着蒸気と基板との間の相互作用により基板上に材料領域が形成される。その結果蒸着された材料は、１）例えばエネルギーの導入により、化学的または物理的に改質される、または ２）蒸着として用いられる。
ＣＶＤ法は各種の利点がある。通常、トポグラフィーを有する基板上に蒸着された材料は同形（コンフォーマル）に形成する。すなわち、基板２１の溝２３として図２に断面図で示されたトポグラフィーの場合、膜厚２９と膜厚２８との比が０．９から１．０の範囲である場合は、蒸着領域２７は同形である。
また、いくつかの前駆体系では、蒸着条件を慎重に選択することにより、複合基板の１部分上に選択的に蒸着を行うことが可能になる。すなわち、第１の化学組成物を有する基板表面の１部分に蒸着が発生するが、第２の化学組成物を有する第２の部分には本質的に蒸着がない場合は、蒸着は選択的である。
ＣＶＤ法は、その多くの属性により、電子デバイスの製造に関する用途など、各種の用途に用いられる。従来のＣＶＤの使用としては、集積回路製造時の金属の蒸着が例示される。近年では、ＣＶＤ法について、各種の新しい用途が提案されている。
そのような新しいアプローチの１つは、デザインルールの厳格化および集積回路での多層層間接続構造の使用により必要となった多孔質絶縁材料の出現に起因する。集積回路のデザインルールは以前より厳しくなっているので、電気的層間接続に用いられるアルミニウムのランナーの幅と厚みは、ランナーの抵抗が増大し許容不能になるポイントまで縮小されている。抵抗が低い銅は魅力的な基板である。しかしながら、銅への変換は単純な置換では達成できない。
アルミニウムランナーは一般にアルミニウムのブランケット層を蒸着して形成する。除去するべきアルミニウム層の部分は露出したままにし、電気的相互接続を形成するために残す部分は被覆されるように、マスクをパターン化する。次にアルミニウムの露出した領域を反応性イオンエッチングなどのエッチング処理によって除去する。マスクが許容範囲を超えて劣化されることなく、露出したアルミニウムを除去できるように、エッチング手順およびエッチング液に対するマスク材料の抵抗を調整する。
しかしながら、集積回路製造に用いられる従来のエッチング手順は銅には有効ではない。この問題を解決するために、より複雑なダマシン法を用いて銅のパターン形成を行う。ダマシン法では、まず絶縁層を形成し、次にエッチングを施して銅層間接続に望ましい構造のビアとトレンチをパターンの中に形成する。銅は現在用いられている絶縁材料を介して拡散し易い。したがって、そのような拡散を防ぐために、窒化タンタル層などのバリア層を通常、イオン化物理蒸着（ｉ−ＰＶＤ）などにより同形に蒸着し、エッチングされたビアおよびトレンチの側面と底面とを被覆する。次にタンタルなどの他の材料および銅シード層を、順番に蒸着し、その後の電着による銅のビアおよびトレンチの充填を促進する。化学機械的エッチング、つまり、研磨と湿式化学作用の組み合わせによって材料を除去する方法により、絶縁体と重なる銅の領域を除去する。
デザインルールの厳格化に伴い、銅のランナーは段々薄くなるので、絶縁層も付随して薄くなる。この層に要求される絶縁特性を維持するために、従来のシリコン二酸化ケイ素に代えて低ｋ絶縁体（ｋ＜３、ここでｋは真空誘電率に対する材料の静的誘電率の比率として定義する）と呼ばれる材料が用いられるようになった。これらの低ｋ材料は相対的に多孔性である。更に重要なのは、これらの孔は超低ｋ材料（シラン前駆体から抽出した炭素ドープケイ酸塩などのｋ〜２.５の材料）で相互接続されていることである。このように、処理に用いる気体や液体が実質的にこれら相互接続された孔を貫通することが可能になる。このように、バリア層の蒸着に用いる配位化合物または金属有機物、バリア層の蒸着に代替として用いられるアルカリ性化学槽、材料除去に用いられるスラリー組成物、写真平版に関連する湿式化学処理剤、および／または周囲湿度でさえもすべて孔注入の候補である（ＸｉｅおよびＭｕｓｃａｔ著、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ， ２００３ （２６）， ２７９ （２００４）参照）。相互連結された孔によって浸透が過度に増大すると、低ｋ材料の絶縁特性が実質的に低下する。また、超低ｋ材料の破壊靭性が大幅に影響を受け、バリア層スタックの層間剥離を引き起こすことが多い。これらの作用物質の浸透がない場合でも、多孔質炭素ドープケイ酸塩の破壊靭性は十分に高いというわけではない。
反応性イオンエッチングにより低ｋ材料にパターン形成することにより、側面の多孔質網を露出するだけでなく、エッチングプロセスに関連してエッチピット側面を粗面化する。すでに記載したように、バリア層は、一般に、デザインルールに依存して２５から５００オングストロームの範囲の膜厚で、側面に蒸着される。材料がそのように薄く蒸着されると、その形は下の基板の表面特性をエミュレートする傾向がある。このように、側面の粗さが、バリア層に移転され、必ずしもピンホールフリーではない、粗いバリア層を生成する。その結果、バリア層は、低ｋ誘電体と銅との間のバリアとして有効ではなくなる。また、一方、粗い銅シード層は粗いバリア層上に蒸着することに起因し、最終的に電気メッキされた銅の特性の利得パターンに影響を与える。銅の組成物の利得特性が低いと、表面拡散によって抵抗が増大し、それを用いる利点が少なくとも部分的には損なわれる。
超低ｋ材料の封止、特に、エッチングされた側面を蒸着材料により封止することが考慮されてきた。しかし、許容可能な技術により形成する適切な封止剤を見つけることが難題であった。脆弱な多孔質炭素ドープケイ酸塩の破壊靭性を向上し、適切な熱安定性（膜圧損により測定する安定性が、４２０℃以下で２％未満）を有する粘弾性ポリマーを主体とした封止剤の実現は特に難しい課題である。
集積度やデバイスの複雑性の向上の要望に関連する問題は、集積回路のダマシン構造に起因するものに限定されるわけではない。多くの集積回路では、現在、トランジスタなどアクティブデバイスは、高品質単結晶シリコンの１つの領域に形成される。集積度を向上させるために多層のアクティブデバイスを用いることが提案されているが、これらのデバイスを支持するのに適切な特性を有するシリコンをそのような多層に成長させることは非常に困難である。多層成長の困難を避けるために、第１のシリコンウエハ内にデバイス層を形成しておき、第２の高品質シリコンウエハを第１のウエハ上に結合する。第２のウエハには、結合の前または後のいずれかに形成される第２レベルのデバイスを有する（Ｌｕ ｅｔ．ａｌ著、 ２００３ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ （ＩＩＴＣ）、 ７４−７６、サンフランシスコ（２００３年６月）参照）。互いに結合したウエハ全体、またはウエハ上のダイ、またはチップ上のダイの処理を行うことができる。いずれの場合も、永久的な誘電接着剤を用いると結合が促進される。
同様に、例えば、メモリを有する１つのウエハ上に論理デバイスを接合する、第２のウエハ上に光学デバイスまたはマイクロ電子機械的デバイスを接合するなどの、異なるウエハ同士を結合することは、接合により性能の集積化を促進する可能性がある。メモリの上にメモリを直接結合する技術は、３−Ｄ技術の高性能設計の１つである。一般に、結合は、２つのウエハの間に接着剤を用いることにより促進される。接着剤が十分に機能するためには、それが適切な絶縁体（誘電率が１．５〜４．０の範囲）でなければならず、また高温、すなわち、３９０〜４５０℃の温度範囲で安定性がなければならない。ウエハを結合する試みとして報告されているものには、ベンジルシクロブタン（ＢＣＢ）を用いるものがあり、少量の液体ＢＣＢをウエハ上に配置し、その後ウエハをスピン回転させて蒸着させる。その結果の接着層が示す熱安定性（３５０℃で分解）は限られたものである。また、スピン法は、２００および３００ｍｍウエハ上で層の均質性を維持するのが困難であり、また後続の熱処理中に残留溶剤のガス発生の可能性もあるので、好ましくない。
このように、様々な状況における多くの用途で、便利な蒸着手法に適用可能な新しい材料の開発が待たれている。
有利な高分子材料は、前駆体として置換［２，２］パラシクロファンを用いて化学蒸着によって蒸着可能なものである。特に、置換基は蒸着した材料中に架橋を誘発可能であるように選択する。最も重要なことは、蒸着した高分子材料が、所定の処理によって形成され、その際室温蒸着が可能であることである。したがって、図１に示す化学構造を有する前駆体は昇華などによって気化され、その結果できる蒸気はフェニル部分間の連鎖を壊すために分解され、基板方向に向けられ、基板上に高分子材料が蒸着される。１つの実施態様では、蒸着されたポリマーは、次に熱などのエネルギーの導入により架橋される。このように、例えば、４−エチニル［２，２］パラシクロファンが高分子蒸着用の前駆体として用いられる。その後の架橋は、蒸着されたポリマー中の２つのエチニル部分間、および／または複数のエチニル部分間の化学反応によって起こる。
蒸着され、架橋された材料は良好な電気絶縁特性、熱特性、および機械的特性（誘電率ｋは２．８未満および熱安定性は少なくとも４２０℃まで）を有する。また、適切なＣＶＤ条件を用いることにより、炭素ドープケイ酸塩などの超低ｋ誘電材料上に銅に関して選択的蒸着を行うことができる。また、水性溶液、アルコールおよび一般的な有機溶剤に対して低浸透性を示すので、蒸着され架橋された材料によって多孔質材料の封止も行われる。
このように、高い耐水浸透性など、多くの属性を有する高分子架橋可能材料を蒸着することができる。これらの有利な特性は架橋後に更に強化される。架橋されたポリマーは各種の用途、例えばウエハとウエハなどのデバイス基板同士の結合、多孔質超低ｋ誘電体の封止、および様々な後続の処理アプローチを可能にするための選択的蒸着など各種の用途に必要とされる属性を有する。
架橋可能なポリマーの蒸着の前駆体としての置換［２，２］パラシクロファンの使用には、各種の用途がある。すでに記載したように、そのような用途には、ダマシン法に用いられる多孔質超低ｋ材料の封止、ウエハやチップを結合する際に用いる接着剤、多孔質超低ｋ材料の機械的安定性の向上、およびリン化タングステンコバルトの蒸着などの後続の処理を容易にするための選択的蒸着などがあるが、これに限定されるわけではない。蒸着処理では、置換［２，２］パラシクロファンは気相に導入される。前駆体は一般に室温では固体であるので、気相導入は通常、昇華、または融解とその後の気化によって行われる。前駆体は、通常１２０℃より高い温度で、大方の動作条件に十分な流量の蒸気を生成する。使用する正確な昇華温度は前駆体の融点に依存するもので、比較試料を用いることによって容易に決定することができる（前駆体が昇華以前に分解する場合もあるが、それでも明らかな蒸気圧を有する）。一般に搬送ガスは、除外されるわけではないが必要ない。また、置換パラシクロファンを、テトラヒドロフランなどの適切な溶剤中に分解し、その前駆体を直接液体注入（ＤＬＩ）によって蒸着装置に添加することも可能である（Ｃ．ＸｕおよびＴ．Ｈ．Ｂａｕｍ著、 Ｍａｔｅｒｉａｌｓ Ｒｅｓｅａｒｃｈ Ｓｏｃｉｅｔｙ Ｓｙｍｐｏｓｉｕｍ Ｐｒｏｃｅｅｄｉｎｇｓ ｖｏｌ． ５５５ １５５−６０ （１９９９年））。一般に、ヘリウム、アルゴン、または窒素などの搬送ガスがこれらの材料のＤＬＩ中に用いられ、真空ガス放出を促進し、蒸着の均質性を向上する。ＣＶＤ反応の伝導性および排気速度、および排気スタックにそれぞれ依存して５〜５００ｓｃｃｍの範囲の搬送ガス流量が用いられる。置換パラシクロファンが液体の場合も、同じ搬送ガスと条件を用いるＤＬＩ技術を採用することができる。
次に、気相の前駆体はフェニル部分間の連鎖を破壊するために分解される。分解は、一般に、ＣＶＤ反応の伝導性および排気速度、および排気スタックにそれぞれ依存して、１×１０−７Ｔｏｒｒ〜１０．０ｍＴｏｒｒの範囲のベース圧力を有する別のチャンバで行う。この熱分解チャンバに、流量１〜２０ｓｃｃｍの範囲および前駆体の部分圧力０．１〜１０ｍＴｏｒｒで、前駆体を導入する。分解は、熱エネルギーなどのエネルギーの導入によって行われる。熱エネルギーの適用については、所望の結合亀裂を発生させるためには、通常５５０〜７５０℃の範囲の温度が適切である。
分解後の蒸気流は蒸着基板の方向へ向けられる。基板は、室温に維持されるのが有利であるが、−３０度の低温への冷却、または２００℃の高温への加熱は除外されるわけではない。しかしながら、一般には、孔のない蒸着基板では、温度が１００℃より上になると、蒸着膜厚が大きく制限される。通常は５０℃以下の温度が好ましい。また、温度が低くなると、通常、蒸着が均一でなくなる。一般に基板は、分解が導入される領域から２０〜１００ｃｍの範囲の距離に離して置く。このように離して置くことにより、分解領域から基板への熱伝達によって許容不能な蒸着不均一が発生することのないようにする。
蒸着領域のベース圧力は、通常、１×１０−７Ｔｏｒｒ〜１０．０ｍＴｏｒｒの範囲である。分解した前駆体の流量は、１〜２０ｓｃｃｍの範囲で、０．２〜１０ｍＴｏｒｒの範囲の部分圧力を生成する流量を用いる。このような条件下で、蒸着時間を３０秒から６０分の範囲にすることにより、１２〜２０，０００オングストロームの範囲の膜厚の蒸着層が生成される。１２オングストローム未満の膜厚だと、ピンホールができる傾向があり、孔封止などの用途には許容不能である。２０，０００オングストロームを超える膜厚の蒸着層は非経済的な蒸着時間と材料コストが必要となる。
蒸着した架橋可能な高分子材料は、熱や紫外線光などのエネルギーの適用によって架橋する。１７５〜４２０℃の範囲の温度の熱エネルギーを、１分〜６０分の時間適用することにより、１２オングストローム〜２０，０００オングストロームの範囲の膜厚の蒸着層が架橋する。１７５℃未満の温度は一般に架橋を起こすのに有効でなく、温度が４２０℃を超えると、蒸着層の劣化を引き起こす。波長が１８５ｎｍ〜２４８ｎｍの範囲で、強度が０．０１〜５Ｗ／ｃｍ２の範囲の紫外線光を３０秒〜１０分使用すると、一般に架橋が起こる。既に記載したように、架橋は一般に、蒸着された架橋可能なポリマーの有利な特性を増強する。しかしながら、ポリマーの架橋工程により、処理時間と費用が増える。従って、架橋に用いる時間と温度（または光の強度）を相互調整し架橋の程度を調整することにより、時間と費用に対する蒸着ポリマー特性のバランスをとることができる。所望の程度の架橋を起こすための適切な条件は、比較試料を用いて容易に決定することができる。架橋の程度は、例えば、赤外線スペクトル内のポリマーの三重または二重結合の伸びを観察することにより監視する。
本発明の前駆体化合物は図１の化学構造で表される。フェニル環上に示される置換基が４位および１２位に示されるが、置換基を環の他のフェニル環の位置に結合することも可能であり、または、前駆体を、例えば、４位または１２位でモノ置換することも可能である（環上位置４、５、７、８、および１２、１３、１５、１６はベンジル環上位置と呼ばれ、これらの位置で架橋可能な部分を持つこともできる）。前駆体の１分子当たりの架橋可能な置換基の数は重要ではないが、１分子当たり１つの架橋可能な置換基を有する前駆体がもっとも容易に合成される。置換基Ｒおよび／またはＲ’は、結合されている場合、蒸着されたポリマー内で、他のＲ部分との反応が可能でなければならない。このようにして、蒸着された架橋可能なポリマーに結合されたＲおよび／またはＲ’置換基は他の架橋可能な置換基との反応を起こすことができる。
エチニル部分を含有する架橋可能な置換基、Ｒおよび／またはＲ’を用いることが特に有利である。そのような置換基を用いて架橋によって形成される連鎖は炭素―炭素二重結合になる。この結合が安定しているため、その結果の材料が優良な熱安定性を持つと考えられている。このように、ウエハ結合および低ｋ誘電体封止などの用途に、これらのアルキニル置換基の使用が望ましい。適切なアルキニルとしては、好ましくはエチニル基に結合した１〜７炭素原子を持つ、メチル、エチル、イソプロピル、ｔ−ブチル、フェニルおよびアルキルなどの部分を有するものがある（しかしながら、架橋に対して立体障害を呈する基は避けるべきである）。
架橋が可能な他の置換基も有用である。例えば、アルケニル含有置換基を用いることによって架橋可能な高分子材料を生成する。しかしながら、対応する架橋したポリマーは二重結合を含まず、したがって、熱的安定性が低い。また、エチニル部分の後のアルキル鎖も許容可能であり、一般には１〜６の炭素原子を持つ。また、環状構造中にアルケニル置換基を導入することもできる。このように、たとえば、シクロペンテンなどの置換基も有用である。しかし、フルベニル、アルキル置換フルベニル、およびシクロペンタジエンなどの置換基はそれ自身とディールス−アルダー反応を起こす（ジエンおよびジエノフィルの両方として作用する）傾向がある。このような材料を用いるには、前駆体を気相に導入した後または蒸着後に除去可能であるアセチレンジカルボン酸ジメチルなどの材料でジエノフィルを保護する必要がある。イミン部分を含有する置換基などの他の架橋可能な材料も有用である。しかしながら、一般には、ニトリル置換基は熱や紫外線光の条件下で容易に架橋しないので好ましくない。
架橋可能な置換基は、フェニル環の４位および／または１２位に必ずしも存在する必要はない。５位、７位、８位、１５位、１６位および１３位を用いることも可能である。ベンジル環の間の連鎖上の他の炭素原子（１、２、９、または１０）での置換は除外されない。アリール位置上に非常に大きく長い置換基があると熱機械的特性が低いポリマーを生成する傾向がある。ｎ−ペンチンなどの４以上の炭素原子を持つ架橋可能なｎ−アルキン置換基および置換フェニルアセチレン基などのフェニルアセチレン群より大きな容量を占める基は連鎖位置上では望ましくない。少なくとも１つの架橋可能な置換基に加えてメチルやエチルなどの置換基を持つフェニルまたは連鎖炭素での置換は除外されない。
一般に、前駆体の合成では、まず［２．２］パラシクロファンを臭素化する。その際、モノブロモ化合物はＨ．Ｊ．ＲｅｉｃｈおよびＯ．Ｊ．Ｃｒａｍ著、 「Ｊｏｕｒｎａｌ ｏｆ ｔｈｅ Ａｍｅｒｉｃａｎ Ｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ」 ９１ 、 ３５２７ （１９６９）、ジブロモ化合物はＹ．Ｌ．ＹｅｈおよびＷ．Ｆ．Ｇｏｒｈａｍ著、 「Ｔｈｅ Ｊｏｕｒｎａｌ ｏｆ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｓｔｒｙ」 ３４、 ２３６６ （１９６９）の各記載に従って行う（両記載ともそれら全体で参照として本明細書に組み込まれる）。この臭素化処理の結果、臭素化されたパラシクロファンの混合物になり、さらなる合成処理により、標準技術により分離可能な前駆体の対応混合物になる。その結果生成された臭素化パラシクロファンは、全体で参照として本明細書に組み込まれる、ＭｏｒｉｓａｋｉおよびＣｈｕｊｏ著、「Ｐｏｌｙｍｅｒ Ｐｒｅｐｒｉｎｔｓ」 ４４（１）、 ９８０ （２００３）の記載に従って、アミンおよびパラジウム金属の存在下で、保護されたアルキニル、またはアルケニル部分（トリメチルシラン保護アルキニル、またはアルケニル）と反応し、保護されたアルキニルを形成する。次に、フッ化アンモニウムｎ−ブチルを用いる処理により、保護基を所望の前駆体から除去する。ビス エチニル パラシクロファンの合成は、Ｂｏｙｄｓｔｏｎ ｅｔ．ａｌ．著「Ａｎｇｅｗ． Ｃｈｅｍ． Ｉｎｔ． Ｅｄ．」、４０（１６）、２９８６（２００１）（全体で参照として本明細書に組み込まれる）に報告されている。
別の合成アプローチでは、フリーデル−クラフツアシル化によって所望の置換パラシクロファンに対するアセチル置換対応物が最初に作成される（Ｗ．Ｆ．Ｇｏｒｈａｍの「米国特許第Ｕ．Ｓ．３，１１７，１６８号」１９６４年１月７日参照（全体で参照として本明細書に組み込まれる））。このアセチル対応物は、炭素四塩化炭素中で五塩化リンとの反応によって対応クロロビニル置換パラシクロファンに変換される。次にリチウム ジイソプロピル アミン（ＬＤＡ）などの強塩基との反応によってアルキニル置換材料が生成される。Ｃｌ−Ｃ＝Ｃ−Ｒ''置換基のＲ''が、ｔ−ブチル基などの嵩高い基である場合は、クロロビニルからエチニル部分への変換に用いられる塩基は小さくなければならない。ＬＤＡは非常に強い塩基であり、クロロビニルをエチニル（Ｒ''＝Ｈ）に還元するのに有効である。しかしながら、Ｒ''−ｔ−ブチルの場合は、小さくて、嵩高くない塩基を用いるべきである。例えば、ナトリウムアミド、または水酸化カリウムが適切である。後者の溶解度は限られているので、反応は固体状態で行われる（Ｐ．Ｄ．ＢａｒｔｌｅｔｔおよびＬ．Ｊ．Ｒｏｓｅｎ著、「Ｊｏｕｒｎａｌ ｏｆ ｔｈｅ Ａｍｅｒｉｃａｎ Ｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ」 ６４、５４３（１９４２）参照（全体で参照として本明細書に組み込まれる））。Ｒ''がフェニルであるパラシクロファンの調製はＷ．Ｆ．Ｇｏｒｈａｍ米国特許第３，１１７，１６８号、 １９６４年１月７日 ［２．２］パラシクロファンを出発原料として用いた塩化ベンゾイルによるアシル化（全体で参照として本明細書に組み込まれる）に記載の手順を用いて行うのが有利である。フェニルアセチル基を［２．２］パラシクロファン部分の上に配置すると記載のように塩化ビニルが生成され、ナトリウムアミド、水酸化カリウムなどの小さな（非立体的に封鎖された）強塩基を用いて、エチニルが生成される。
ウエハ結合工程の実施態様では、結合されるべきウエハ（またはチップ）は、一般に二酸化シリコンなどの酸化物でキャップされる。この酸化表面は、例えば、メタクリロキシルプロピルトリメトキシシランなどのシラン接着促進剤などの接着促進剤を用いて処理することが有利である（５，６−エポキシヘキシルトリエトキシシランおよび２−（３，４−エポキシシクロヘキシル）エチル−トリメチシランなどのエポキシおよび歪んだエポキシシランを用いることも可能である）。既に記載したように、架橋可能なポリマーを、結合するウエハ表面の片面、または両面に蒸着する。例えば、Ｌｕ ｅｔ．ａｌ著、 ２００３ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ （ＩＩＴＣ）、 ７４−７６、 Ｓａｎ Ｆｒａｎｃｉｓｃｏ （Ｊｕｎｅ ２００３）の記載に従い、結合する２つのウエハを光学的に位置決めする。１７５〜４２０℃の範囲の温度と、１〜２０ａｔｍｓの範囲の圧力を用いてウエハを結合する。温度が１７５℃より低いと一般に接着が不完全になり、温度が４２０℃より高いと一般に熱的不安定になる。圧力が１ａｔｍより低いと、除外されるわけではないがウエハ間の表面接触力が低下し、また２０ａｔｍを超えると、一般に２００ｍｍ以上のウエハ面上では達成するのが難しくなる。
一般に、アルキニル置換基を有するパラシクロファンは、低ｋ誘電体などの多孔質材料を封止するために用いられる。一般に、５５０〜７５０℃の温度範囲で分解が達成され、蒸着は一般に、基板温度−３０℃〜５０℃、蒸気流量１〜２０ｓｃｃｍ、および合計圧力０．１〜１０ｍＴｏｒｒを用いて達成される。
その結果、蒸着され架橋可能なポリマーは、蒸着の圧力に依存して、同形構造（膜厚比が０．９〜１．０の範囲）を有する。圧力が高いと、同形度が低い蒸着になる。この材料はまた、例えばラザフォード後方散乱および透過型電子顕微鏡の測定により発見される超低ｋ誘電体の孔を封止する。本質的に気体放出を示さない材料としての用途に、１２オングストロームほどの薄いピンホールフリー層が生成可能である（膜厚５０オングストロームのパリレン Ｎ の研究についてはＳｅｎｋｅｖｉｃｈ， Ｊ．Ｊ．， ｅｔ ａｌ．著、 「Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ」８４， ２６１７ （２００４）を参照）。孔への浸入は、封止対象材料の望ましい特性が許容不可能なほどに低下しないように限定されるべきである。架橋は１７５〜４２０℃の範囲の温度、またはＵＶ光を用いて誘導される。架橋後に蒸着された材料もまた４２０℃の高温に対して熱的安定性を有し、多孔質炭素ドープケイ酸塩の破壊靭性を促進する粘弾性を示す。通常、２．８より低い誘電率が得られる。
通常の蒸着条件を用いて、銅に対して、炭素ドープケイ酸塩などの低ｋ誘電体に選択的に蒸着を達成することができる。その結果得られる銅と低ｋ誘電材料などの誘電材料との間の選択性は、各種の処理シーケンスで非常に有用である。例えば、ダマシン法によって銅ランナーを形成し平坦化した後、パラシクロファンポリマーを蒸着し架橋する。このプロセスを選択することにより、銅に対して、誘電体上への蒸着が可能になる。そのため誘電材料表面は架橋ポリマーによって被覆されるが、銅ランナーは被覆されない。
このように、１つの実施態様では、蒸着され架橋された材料は、誘電体の機械的特性を向上させる一方、銅には影響を与えず、それ以降のデバイス層は架橋されたポリマー上に形成される。他の実施態様では、架橋されたポリマーは、例えば、窒化シリコン、または炭化シリコンの代替としてハードマスクとして用いられる。更に、ハードマスク法に基づく他の実施例では、銅ランナーを露出し、ポリマーを選択的に蒸着し架橋した基板上に、リン化タングステンコバルトを蒸着する（リン化タングステンコバルトの蒸着は、全体として引用し本明細書に組み込まれるＨｕ ｅｔ．ａｌ．著、「Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ｅｎｇｉｎｅｅｒｉｎｇ」７０，４０６ （２００３）に記載されている）。蒸着されるリン化タングステンコバルトは銅上で選択的に蒸着し、架橋されたポリマー上では蒸着しない。リン化タングステンコバルトは、後化学機械的平坦化処理で露出した超低ｋ誘電体の存在下では、許容可能な層を形成しないので、中間の架橋したポリマーがハードマスクとして機能し、リン化タングステンコバルトをバリア層として用いることができるようにする。
多孔質材料の封止、またはウエハの結合の後は、バリア蒸着および銅金属化などの従来技術を用いてデバイスの製造が続けられる。蒸着され架橋された高分子材料は、これらの技術の使用に適しており、したがって、現在採用されている装置製造手順の変更は、一般に必要ない。
電子デバイス製造以外に関する用途で、コストを重視し、最上級の強度が必要とされない場合は、蒸着され架橋可能なポリマーであって実際には架橋していないポリマーが特に有利である。完全に解明されているわけではないが、架橋可能な置換基の回転自由度が限定されているということが、非架橋可能な置換基よりも湿度浸透率が低いなどの好ましい特性を呈すると予想されている。
（実施例）
次に実施例を挙げて本発明に関する有用な条件を説明する。
（実施例１）
およそ１３０ｍｇの鉄粉（平均粒径１０μｍ）を、１０００ｍＬの丸底フラスコに入れ１５０ｍＬのクロロフォルムおよび１３０ｍＬのジクロロメタンと混合した。混合物は、市販の音波処理装置を用いて２０分間音波処理し、次に、追加の２５０ｍＬのジクロロメタンおよびおよそ１７．７ｇの［２．２］パラシクロファンを添加した。混合物全体を大気に解放し、静置し、撹拌棒と撹拌プレートを用いて２時間撹拌した。粗反応のガスクロマトグラフィーは、８７％の４−ブロモ［２．２］パラシクロファンの歩留まりを示した。
反応混合物は、１５０ｍＬアリコットの１０％（重量）の重硫酸ナトリウム水溶液を２回、１５０ｍＬアリコットの１Ｍ ＮａＯＨ水溶液、および１５０ｍＬの飽和ＮａＣｌ水性溶液を順番に用いて洗浄した。洗浄後混合物を無水ＭｇＳＯ４上で乾燥した。残りの溶剤を、蒸発装置（ｒｏｔｏｖａｐ）を用いて温度４０℃で蒸発させた。残渣を、温（５０℃）クロロフォルムから再結晶させた。製品の純度に再結晶による本質的な影響はなかった。
（実施例２）
使用する直前に、過剰の金属ナトリウムおよびベンゾフェノン ケチル上で還流冷却器を用いて窒素ブランケット下で１，４ジオキサンを蒸留した。炭酸セシウムを１１５℃の窒素雰囲気中で１２時間乾燥した。エチニル−トリエチルシラン、トリス（ジベンジリデンアセトン）ジパラジウム（０）、およびトリ−ｔ−ブチル ホスフィンは、市販の供給元から入手した状態で用いた。
反応組成物は、各々小型の磁気攪拌棒を用いて、１．５ｍＬのクリムトップバイアル中で調製した。実施例１と同様に調製および精製したおよそ０．０５ｍｍｏｌの４−ブロモ［２，２］パラシクロファン、０．１５ｍｍｏｌのＣｓＣＯ３、０．０８ｍｍｏｌのエチニル−トリエチルシラン、蒸留ジオキサン中の０．３３ｍＬの０．００２２Ｎ溶液トリス（ジベンジリデネアセトン）ジパラジウム（０）、蒸留１，４ジオキサン中の０．３３ｍＬの０．１８８Ｍトリ−ｔ−ブチル ホスフィン、および蒸留１，４ジオキサン中の０．３３ｍＬの０．１３７Ｍ溶液トリ−ｔ−ブチル ホスフィンを各バイアルに導入した。これらの試料を、磁気攪拌棒で攪拌しながら、９５℃で３時間加熱した。分離および洗浄後、生成物を注射器を用いてガスクロマトグラフィーに注入した。生成物は９７％の４−トリエチルシランエチニル［２，２］パラシクロファンへ変性を示した。
（実施例３）
テトラヒドロフラン（ＨＰＬＣ級）０．５０ｍＬ中で、４−（エチルシランエチニル）[２，２]パラシクロファン（実施例２と同様に調製および精製）５．０ｍｍｏｌ溶液を調製した。この溶液に、テトラヒドロフラン中の１０ｍＬのＢｕ４ ｎＮＦの１．０Ｍ溶液を添加した。非加熱反応混合物を、窒素雰囲気中で、およそ１６時間、磁気攪拌棒を用いて攪拌した。テトラヒドロフランは、蒸発装置を用いて蒸発した。ガスクロマトフラフィーの測定では、残渣は４−エチニル［２，２］パラシクロファンの９０重量％であった。
（実施例４：４−アセチル［２，２］パラシクロファンの調製）
−７８℃に冷却した窒素雰囲気下の５Ｌの丸底フラスコ中に、［２／２］パラシクロファン（２２５ｇ、１０８０ｍｍｏｌ）および無水メチレンクロリド（１Ｌ）を入れた。よく攪拌した懸濁物に、塩化メチレン（１Ｌ）中のＡｌＣｌ３（２５４．２５ｇ、１９０７ｍｍｏｌ、１．７７相当）溶液を、内部温度が−５０℃以上に上昇しないように注意し、カニューレを用いて４０分かけて添加した。添加が完了した後、オレンジ色の混合物を冷却槽中で更に１時間撹拌した。その後、冷却槽から取り出し、徐々に（およそ４０分間）−２０℃まで昇温した。混合物を２Ｌの氷水に注意深く注入し、２０分間撹拌し、デカンテーションにより上澄み液層を取除いた。有機混合物を、水（２×１Ｌ）で洗浄し、（ＭｇＳＯ４で）乾燥し、その後、減圧下で濃縮し、油状の黄色い固体を得た。この固体をヘキサン／ＣＨ２Ｃｌ２（１：１）中に懸濁させ、試料の溶出に用いられるものと同様の溶剤系を用いて、２００ｇのシリカゲルに通すことによって、その固体を予備精製した。半精製材料（〜８５％、１Ｈ ＮＭＲ）を、第２のシリカプラグ（４００ｇシリカ）に通し、ヘキサン／ＣＨ２Ｃｌ２（３：１）を用いて抽出し、４−アセチル[２，２]パラシクロファンのクリーンな試料をオフホワイトの固体（１８６ｇ、６９％）として得た。１００ｇの２（４８０ｍｍｏｌ）を用いて、８２ｇの３を白色粉末（８２ｇ、６８％）として得た。
（実施例５：４−（１−クロロビニル）[２，２]パラシクロファンの調製）
乾燥ＣＣｌ４（４２０ｍＬ）中で、窒素雰囲気下の実施例１（８２ｇ、３２８ｍｍｏｌ）からの４−アセチル[２，２]パラシクロファンの懸濁溶液に、ＰＣｌ５（８３ｇ ３９９ｍｍｏｌ、 １．２２ 相当）を加えた。混合物を２時間還流し、その間にすべての材料が溶解した。混合物は室温に冷却し、徐々に氷水（２Ｌ）に注入した。上澄み層をデカンテーションにより取除き、乳白色の有機層を洗浄（水、３×１Ｌ）した。その後、減圧下でほとんどの溶剤を除去した。混合物をシリカゲル（２００ｇ、ＣＨ２Ｃｌ２溶出）のパッドを通過させ、ろ過乾燥（ＭｇＳＯ４）し、減圧下で濃縮し、およそ１５％（１Ｈ ＮＭＲ）程度に汚染された４−（１−クロロビニル）［２，２］パラシクロファンの試料を得た。第２のプラグ（２００ｇ シリカ、ヘキサン／ＣＨ２Ｃｌ２ １：１溶出）では、純度およそ９５％の４−（１−クロロビニル）［２，２］パラシクロファンを得た。第３のプラグ（２００ｇ シリカ、ヘキサン／ＣＨ２Ｃｌ２３：１ 溶出）では、４−（１−クロロビニル）［２，２］パラシクロファンの分析試料を白色固体（６９ｇ ７７％）として得た。
試料を暗所に室温で１０日間静置した。その間に、かなり暗色化し、フラスコ中には茶緑の残渣が残った。この材料を、２００ｇのシリカのパッドを通し、ヘキサンおよびＣＨ２Ｃｌ２ １：１で溶出し、４−（１−クロロビニル）［２，２］パラシクロファン（６３ｇ ７２％、適時使用のため冷凍庫に保存しすることが好ましい）のクリーンな試料を得た。不活性雰囲気下で保存／包装されていない、ＣＣｌ４を有する、１８６ｇの４−アセチル［２，２］パラシクロファン（１８６ ｍｍｏｌ）を用いることにより、１Ｈ ＮＭＲ分光分析では純度８５％以上である１２７ｇの４−（１−クロロビニル）［２，２］パラシクロファン（６４％）を得た。
（実施例６：４−（エチニル）［２，２］パラシクロファンの調製）
−７８度に冷却した窒素雰囲気下の２Ｌの丸底フラスコに４−（１−クロロビニル）［２，２］パラシクロファン（６３ｇ ２３３．５ｍｍｏｌ）および無水テトラヒドロフラン（ＴＨＦ）（７１０ｍＬ）を入れた。この溶液に、ＬＤＡ（３８５ｍＬ、１．８Ｍ、６９３ｍｍｏｌ、２．９７相当）を２０分間以上加えた。この添加が完了した後、暗い茶色になった溶液をこの温度で更に１．５時間撹拌し、その後冷却槽から取り出し、徐々に０℃まで昇温した（およそ１時間）。この混合物に水（１００ｍＬ）を加え、次にエーテル（１５０ｍＬ）を加えた。この有機層を回収し、洗浄（水、２×４００ｍＬ）し、乾燥（ＭｇＳＯ４）し、減圧下で濃縮し、油状の黄色い固体を得た。この固体をヘキサン／ＣＨ２Ｃｌ２（１：１）中に懸濁させ、試料の溶出に用いられるものと同様の溶剤系を用いて、２５０ｇのシリカゲルに通すことによって、予備精製した。半精製材料（およそ８５％、１Ｈ ＮＭＲ）を、第２のシリカプラグ（２５０ｇ シリカ）に通し、ヘキサン／ＣＨ２Ｃｌ２（３：１）を用いて抽出し、ガスクロマトグラフィー−質量分光分析装置では純度９８％以上である４−エチニル[２，２]パラシクロファンのクリーンな試料を、オフホワイトの固体（４１．８ｇ、７５％）として得た。１２７ｇの、純度およそ８５％の４−（１−クロロビニル）［２，２］パラシクロファンを用いることにより、４−エチニル［２，２］パラシクロファンを得た。
（実施例７：４−アセチル トシルヒドラゾン［２，２］パラシクロファンの合成）
およそ２．０６ｇの４−アセチル［２，２］パラシクロファン（実施例４に記載）、 １．７８ｇのトシルヒドラジド、１５ｍＬのエタノールおよび濃縮ＨＣｌを１滴、５０ｍＬの丸底フラスコに入れ混合した。この丸底フラスコを、マイクロ還流凝縮器を用いて窒素パージ下で７０℃に加熱した。３時間後、この溶液を室温まで冷却した。混合物をエルレンマイヤーフラスコに移し、エタノール中で再結晶させた。
（実施例８：４−ビニル［２，２］パラシクロファンの合成）
およそ２．７５ｇの実施例７からの４−アセチル トシルヒドラゾン［２，２］パラシクロファンをオーブン乾燥したフラスコに入れ、乾燥窒素でパージし、次に３０ｍＬの無水ＴＨＦを１００ｍＬ３首丸底フラスコに加えた。フラスコを、液体窒素／アセトン槽を用いて−９０℃に冷却した。試薬／ｎ−ブチルリチウム（ヘキサン中の１．６Ｍ）を持続色素が得られるまで、注射器で滴下した（合計容量１６ｍＬ）。明赤色の溶液が生成された。試薬ｎ−ブチル リチウムを注射器で４ｍＬアリコット添加した。この溶液を室温まで昇温した。昇温するにつれ、色が赤から茶色に変化した。室温では、茶色から緑に変化した。およそ２５ｍＬの脱イオンＨ２Ｏを添加し、色は黄色に変化した。２×１５ｍＬ部分のジエチルエーテルを用いて、各相を分離し、水相を抽出した。結合した有機物は１０ｍＬの脱イオンＨ２Ｏ、２×１５ｍＬ部分の飽和ＮａＣｌを用いて洗浄し、無水ＭｇＳＯ４を用いて乾燥した。次に有機相をろ過し、真空中で８０℃に回転蒸発した。液体残渣は５５℃の真空オーブンに一晩入れた。生成物を、１９０℃に加熱した油槽を用いて、２５０ｍＴｏｒｒのショートパスのカラム上で真空精製した。ガスクロマトフラフィー−質量分光分析器の測定では、４−ビニル［２，２］パラシクロファンはｍ／ｅ＝２２０ｇ／ｍｏｌの揮発性不純物で形成されていた。
（実施例９）
ポリ（エチニル−ｐ−キシレン）をシリコン基板上に蒸着した。この蒸着は、４−エチニル［２，２］パラシクロファン（ＥＰＣ）を前駆体として用いて行った。およそ１．０ｇのＥＰＣを、ステンレス鋼の真空フランジを有する、１インチ×６インチのパイレックス（登録商標）の昇華チャンバ内に入れた。このチャンバを、従来の粗引きポンプを用いて１０ｍＴｏｒｒ未満のベース圧力に排気した。粗引きポンプの上のチャンバに取り付けた液体窒素トラップを用いて、蒸気がポンプに浸入するのを防いだ。昇華チャンバをバルブを介して１．５インチ×１２インチのインコネル製の熱分解チャンバに接続した。この熱分解チャンバも、１０ｍＴｏｒｒ未満のベース圧力に排気し、抵抗加熱炉を用いて６８０℃に加熱した。熱分解チャンバをステンレス鋼の真空フランジを介して蒸着チャンバに接続した。ポリマーがこの接続領域の壁に蒸着されるのを防ぐために加熱テープを用いて、この接続領域をおよそ１４５℃に加熱した。同様の理由で、前駆体の凝縮を防ぐために昇華と熱分解チャンバを接続する領域も加熱テープを用いて１３５℃まで加熱した。
昇華チャンバを排気しながら１１４℃に加熱した。温度がおよそ１分間安定した時に、昇華チャンバと熱分解チャンバとの間のバルブを閉じた。熱分解チャンバに接続された、直径４インチのステンレス鋼で形成される蒸着チャンバを、大気圧にした。入手したままで用いた＜１００＞結晶面に主面を有する３インチのパターン形成されていないシリコンウエハを、蒸着チャンバ内の大きい（およそ３ｍｍ）メッシュの試料ホルダに載せ、蒸着チャンバを１０ｍＴｏｒｒ未満に排気した。熱分解チャンバと昇華チャンバの間のバルブを開け、圧力を上昇させ、ウエハの後方で２５０℃静電容量型圧力計により測定した圧力が、ベース圧力よりおよそ１．１〜２．０ｍＴｏｒｒ高くなるようにした。
およそ２０分後、１８０ｎｍの薄膜がシリコンウエハ上に蒸着された。ポリマー蒸着速度はおよそ９ｎｍ／ｍｉｎであった。その結果できた薄膜は、エチニル基であることを示唆する３２９０ｃｍ−１での赤外線吸収を示した。昇華と熱分解チャンバの間のバルブを遮断して、蒸着を中止した。蒸着チャンバに通気し、シリコンウエハを取り出した。
（実施例１０）
実施例７で蒸着した膜を架橋した。この架橋は、薄膜が蒸着したシリコンウエハを真空アニール炉に入れることによって行われる。アニール炉は粗引きポンプを用いておよそ７．５ｍＴｏｒｒのベース圧力に排気した。アニール炉を、アルゴンガスの２００ｍＴｏｒｒのパージを用いて５分間バージした。パージ後、薄膜をおよそ３０分間、３８０℃でアニールした。炉を止めておよそ１００℃まで冷ましてアニールを終了し、炉を通気し、ウエハを取り出した。
３２９０ｃｍ−１での赤外線吸収ピークは認められなかった。このピークが無いということは実質的に架橋が行われたことを示唆する（２５０℃で３０分間アニールした同様のウエハは、３２９０ｃｍ−１ピークの部分的な減少を示しただけであった）。蒸着され架橋された膜の誘電率は２．８、漏れ電流は１ＭＶ／ｃｍのときに０．８×１０−９Ａ／ｃｍ２、分解特性は３．０ ＭＶ／ｃｍであった。
本発明に係る前駆体の概略図である。 前駆体を用いるＣＶＤ蒸着に係る基板の断面図である。

Claims (24)

  1. 製品を製造する方法であって、ポリマーを基板上に形成する工程と、前記製品を完成させる工程とを含み、前記ポリマーを基板上に形成する工程は、１）架橋可能な部分を有する置換パラシクロファンを含有する前駆体のガス流を確立する工程と、２）フェニル部分間の炭素結合連鎖を開裂することによって前記前駆体を分解し、分解した前駆体を形成する工程と、３）前記基板を前記分解した前駆体に接触させる工程と、４）前記架橋可能な部分の少なくとも一部の反応を通じて架橋を引き起こすためのエネルギーを提供する工程とを含む、方法。
  2. 前記架橋可能な部分はアルキニルを含有する請求項1の方法。
  3. 前記架橋可能な部分は前記前駆体の前記フェニル部分に結合されるエチニル部分を含有する請求項２の方法。
  4. 前記架橋可能な部分はアルケニルを含有する請求項1の方法。
  5. 前記製品はデバイスを備える請求項1の方法。
  6. 前記デバイスは電子デバイスを備える請求項５の方法。
  7. 前記基板は孔を有する領域を備え、前記ポリマーは前記孔を封止する請求項６の方法。
  8. 前記領域は超低ｋ電気絶縁材を備える請求項７の方法。
  9. 前記基板は、前記分解した前駆体に接触している間は、−３０から２００℃の範囲の温度に維持される請求項７の方法。
  10. 前記分解は、前記前駆体のガス流を５００から８５０℃の範囲の温度に曝すことによって行われる請求項９の方法。
  11. 前記基板は、前記分解した前駆体に接触している間は、−３０から１００℃の範囲の温度に維持される請求項1の方法。
  12. 前記分解は、前記前駆体のガス流を５００から８５０°の範囲の温度に曝すことによって行われる請求項1の方法。
  13. 前記デバイスを完成させる連続工程は、前記ポリマーを接着剤として用いて接着を起こし、第２の基板を前記基板に接着する工程を含む請求項1の方法。
  14. 前記ガス流は昇華によって生成する請求項1の方法。
  15. 前記基板は多孔質材料を備える請求項1の方法。
  16. 前記基板は、銅の領域と誘電材料の領域とを備える露出した表面を有し、それによって前記誘電材料の領域上で選択的に蒸着が発生する請求項1の方法。
  17. 前記完成させる連続工程は前記架橋後に前記基板上にリン化タングステンコバルトを蒸着する工程を備える請求項1６の方法。
  18. 前記基板は、多孔質誘電材料を備えるパターン形成されていない蒸着面を有し、前記架橋ポリマーの前記形成は前記多孔質誘電材料上で発生する請求項1の方法。
  19. 製品を製造する方法であって、ポリマーを基板上に形成する工程を備え、前記形成工程は、１）架橋可能な部分を有する置換パラシクロファンを含有する前駆体のガス流を確立する工程と、２）フェニル部分間の炭素結合連鎖を開裂することによって前記前駆体を分解し、分解した前駆体を形成する工程と、３）前記基板を前記分解した前駆体に接触させる工程とを備える方法。
  20. 前記架橋可能な部分はアルキニルを含有する請求項1９の方法。
  21. 前記架橋可能な部分は前記前駆体の前記フェニル部分に結合されるエチニル部分を含有する請求項２０の方法。
  22. 前記架橋可能な部分はアルケニルを含有する請求項1９の方法。
  23. 前記分解は、前記前駆体のガス流を５００から８５０℃の範囲の温度に曝すことによって行われる請求項1９の方法。
  24. ベンジル環位置に置換基を有する［２，２］パラシクロファンであって、前記置換基は−Ｃ≡Ｃ−Ｒ’および−Ｃ＝Ｃ−Ｒ’を含有し、ここで、Ｒ’はメチル、エチル、イソプロピルおよびｔ−ブチルからなる群から選択される、［２，２］パラシクロファン。
JP2008502008A 2005-03-18 2006-03-15 高分子材料の蒸着およびその前駆体 Withdrawn JP2008533306A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US66297705P 2005-03-18 2005-03-18
US66592205P 2005-03-28 2005-03-28
US70984405P 2005-09-21 2005-09-21
PCT/US2006/009347 WO2006101902A2 (en) 2005-03-18 2006-03-15 Deposition of polymeric materials and precursors therefor

Publications (1)

Publication Number Publication Date
JP2008533306A true JP2008533306A (ja) 2008-08-21

Family

ID=37024359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008502008A Withdrawn JP2008533306A (ja) 2005-03-18 2006-03-15 高分子材料の蒸着およびその前駆体

Country Status (5)

Country Link
US (1) US20070260097A1 (ja)
EP (1) EP1859072A2 (ja)
JP (1) JP2008533306A (ja)
KR (1) KR20070111443A (ja)
WO (1) WO2006101902A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018131520A (ja) * 2017-02-15 2018-08-23 国立大学法人信州大学 新規パリレン、架橋パリレン透水膜、及びこれらの製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130244008A1 (en) * 2012-03-16 2013-09-19 Massachusetts Institute Of Technology Nanoporous to Solid Tailoring of Materials via Polymer CVD into Nanostructured Scaffolds
JP6777614B2 (ja) 2017-09-26 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6926939B2 (ja) * 2017-10-23 2021-08-25 東京エレクトロン株式会社 半導体装置の製造方法
US11390718B2 (en) * 2019-04-10 2022-07-19 Specialty Coating Systems, Inc. Elastic parylene

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3117169A (en) * 1961-08-16 1964-01-07 Standard Oil Co Dehydrogenation process and boron nitride-chromium oxide catalyst therefor
US4225647B1 (en) * 1977-12-02 1995-05-09 Richard A Parent Articles having thin, continuous, impervious coatings
US5925420A (en) * 1996-07-16 1999-07-20 Wj Semiconductor Equipment Group, Inc. Method for preparing crosslinked aromatic polymers as low κ dielectrics
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
US6123993A (en) * 1998-09-21 2000-09-26 Advanced Technology Materials, Inc. Method and apparatus for forming low dielectric constant polymeric films
DE19949738A1 (de) * 1999-10-15 2001-05-23 Karlsruhe Forschzent Verfahren zur Herstellung von Oberflächenwellensensoren und Oberflächenwellensensor
US6392097B1 (en) * 2000-03-20 2002-05-21 Specialty Coating Systems, Inc. Process for the preparation of derivatives of octafluoro-[2,2] paracylophane
US6977138B2 (en) * 2001-07-24 2005-12-20 Massachusetts Institute Of Technology Reactive polymer coatings
US7176141B2 (en) * 2004-09-07 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma treatment to improve barrier layer performance over porous low-K insulating dielectrics
US20070042609A1 (en) * 2005-04-28 2007-02-22 Senkevich John J Molecular caulk: a pore sealant for ultra-low k dielectrics

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018131520A (ja) * 2017-02-15 2018-08-23 国立大学法人信州大学 新規パリレン、架橋パリレン透水膜、及びこれらの製造方法

Also Published As

Publication number Publication date
KR20070111443A (ko) 2007-11-21
WO2006101902A2 (en) 2006-09-28
US20070260097A1 (en) 2007-11-08
WO2006101902A3 (en) 2007-03-22
EP1859072A2 (en) 2007-11-28

Similar Documents

Publication Publication Date Title
TWI425569B (zh) 多孔低ｋ值介電薄膜之紫外光輔助孔洞密封
KR100411986B1 (ko) 반도체 소자에 다공성 유전 물질층을 형성하는 방법 및그에 따라 형성된 소자
US6699784B2 (en) Method for depositing a low k dielectric film (K>3.5) for hard mask application
JP4531400B2 (ja) エアギャップ含有半導体デバイスの製造方法及び得られる半導体デバイス
US7435676B2 (en) Dual damascene process flow enabling minimal ULK film modification and enhanced stack integrity
US5744399A (en) Process for forming low dielectric constant layers using fullerenes
US6380106B1 (en) Method for fabricating an air gap metallization scheme that reduces inter-metal capacitance of interconnect structures
JP4430814B2 (ja) 有機化合物含有絶縁層の異方性エッチング
US5946601A (en) Unique α-C:N:H/α-C:Nx film liner/barrier to prevent fluorine outdiffusion from α-FC chemical vapor deposition dielectric layers
US8715791B2 (en) Method for forming porous insulating film and semiconductor device
TW201246362A (en) Silicon germanium mask for deep silicon etching
KR19990077766A (ko) 불소화된 다이아몬드형 탄소를 포함하는 장치 및 그 제조 방법
EP1973623B1 (en) Semiconductor device fabricated using sublimation
TWI237346B (en) Microelectronic process and structure
JP2008533306A (ja) 高分子材料の蒸着およびその前駆体
CA2258731C (en) Insulating film for semiconductor device and semiconductor device
US6872654B2 (en) Method of fabricating a bismaleimide (BMI) ASA sacrifical material for an integrated circuit air gap dielectric
WO2000040637A1 (en) Low dielectric constant polymers having good adhesion and toughness and articles made with such polymers
US20040127002A1 (en) Method of forming metal line in semiconductor device
CN101124351A (zh) 聚合物材料的沉积及用于其的前体
US20060046044A1 (en) Porous composite polymer dielectric film
US6770575B2 (en) Method for improving thermal stability of fluorinated amorphous carbon low dielectric constant materials
JP3384487B2 (ja) 絶縁膜の形成方法および多層配線
GB2320129A (en) Method of fabricating an aluminium plug using selective chemical vapour deposition
KR20190020069A (ko) 유기 전하 수송 막의 제조 공정

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090313

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090831