JP2008524888A - ビデオ画像信号を処理する方法および装置 - Google Patents

ビデオ画像信号を処理する方法および装置 Download PDF

Info

Publication number
JP2008524888A
JP2008524888A JP2007546035A JP2007546035A JP2008524888A JP 2008524888 A JP2008524888 A JP 2008524888A JP 2007546035 A JP2007546035 A JP 2007546035A JP 2007546035 A JP2007546035 A JP 2007546035A JP 2008524888 A JP2008524888 A JP 2008524888A
Authority
JP
Japan
Prior art keywords
image
input
partial
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007546035A
Other languages
English (en)
Other versions
JP2008524888A5 (ja
Inventor
ドゼール,インゴ
コレア,カルロス
テイボー,セドリツク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of JP2008524888A publication Critical patent/JP2008524888A/ja
Publication of JP2008524888A5 publication Critical patent/JP2008524888A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/007Use of pixel shift techniques, e.g. by mechanical shift of the physical pixels or by optical shift of the perceived pixels
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/66Transforming electric information into light information
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224Details of interlacing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0261Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/346Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on modulation of the reflection angle, e.g. micromirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

イメージャは、相補的な部分画像を連続的に再生することによって、所望の画像解像度を達成する。このイメージャは、入力画像の画素を、イメージャの画素パターンに対応する相補的なパターンに従って、それぞれの部分画像に割り当てる。このイメージャは、相補的なパターンを異なる空間的位置に再生し、これらの相補的なパターンが一体化するようにする。移動物体の2重像が知覚されることを回避するために、イメージャに与えられる画像信号は、元の画像と、少なくとも2つの連続した画像から得られる動き補償済みの補間画像とからアセンブルされる。従って、再生される部分画像は、1つおきに補間画像から得られたものであり、連続する2つの画像の間で起こる画像中の物体の移動を考慮に入れている。1実施形態では、部分画像は、撮像装置で使用される画素の分配を予測した順序で再結合され、1つのフル画像となる。
選択図 図4

Description

以下の記述において、「フレーム」という用語は、行列状に配列された画素を単位とする第1の解像度を有するビデオ画像を指し、これらの画素は基本的にはあらゆるフレームで同時に表示される。フィルム・シーケンスの場合には、複数のフレームが第1のレートで連続的に表示され、この第1のレートでは、これらのフレームは滑らかに動く画像として知覚される。一連のフレームを示すビデオは、プログレッシブ・ビデオとも呼ばれる。「フィールド」という用語は、部分画像、好ましくは対応するフレームの半分の数の画素を有する部分画像を指す。フィールドは、例えばテレビジョン受像機において行われるインタレース方式のビデオ表示から既知である。このインタレース方式のビデオ表示では、1つのフレームを2つのフィールドに分割し、いわゆる奇数フィールドが、例えば1、3、5…のような奇数の行番号を有する行に配列された全ての画素を含み、いわゆる偶数フィールドが、例えば2、4、6…のような偶数の行番号を有する行に配列された全ての画素を含む。テレビジョン装置では、奇数フィールドおよび偶数フィールドが交互に示される。テレビジョン・システムの奇数フィールドおよび偶数フィールドは、画像中の異なる位置にある画素を示すだけでなく、1つのフレームを構成する奇数フィールドおよび偶数フィールドは、異なる2つの時点に取られたものである。このタイプのビデオ信号は、真のインタレース・ビデオとも呼ばれる。インタレース・ビデオを用いてテレビジョン・システムで表示するビデオに映画を転写するときには、この映画のあらゆるピクチャを最初にフレームとして走査し、その後に2つのいわゆるセグメント・フレームに分割する。2つのセグメント・フレームは、インタレース・ビデオで既知の奇数フィールドおよび偶数フィールドと同様のものであるが、1つの時点に取られた画像を表す。従って、一連のフレーム、またはプログレッシブ・ビデオを再生するようになされた表示装置が真のインタレース・ビデオ信号を受信したときには、デインタレーサ(deinterlacer)が、2つのフィールドを結合して1つのフレームにしなければならない。真のインタレース・ビデオ信号中に移動する物体がある場合には、一方のフィールドから他方のフィールドへの当該物体の動きを考慮して、補償しなければならない。
上記の用語の説明では、インタレース・ビデオおよびセグメント・フレームが2つの部分画像を有するものとしている。2を超える任意数の部分画像が存在してもよく、それらが以下に記載する本発明の範囲に含まれることは明らかである。
本発明は、特に、五点形(quincunx)の画素構成を用いて画像を表示するようになされたビデオ表示装置に関する。このような表示装置としては、例えば、対角画素構造(diagonal pixel structure)およびウィグリング・フォールド・ミラー(wiggling fold mirror)を用いるHD3 DLP(登録商標)を備えたディジタル光処理装置がある。HD3 DLP(登録商標)は、Texas Instruments(商標)社の画像再生装置、イメージャである。ただし、本発明は、2つ以上の相補的な空間パターンに従って選択された画素を含む部分画像を連続的に表示するようになされた任意の表示技術に適用することができる。
撮像装置を用いて相補的な画像を順次再生することにより、当該撮像装置の固有の解像度よりも表示装置の解像度を高めることができる。前述のHD3 DLP撮像装置の場合には、相補的な2つの部分画像を表示することによって、解像度を当該撮像装置の固有の解像度の2倍にする。
第1の部分画像の表示では、撮像装置の個々の画素によって変調した光を、それぞれの第1の位置で再生する。第2の部分画像の表示では、撮像装置の個々の画素によって変調した光を、それぞれの第2の位置で再生する。第1の位置と第2の位置の切替えは、例えば、傾斜させることができるミラーによって適当に変調光をスクリーン上に投影する、または撮像装置を適当に移動させることによって行うことができる。傾斜の程度は、第2の部分画像の画素が、第1の部分画像のそれぞれの画素の間に再生されるように選択する。
図1は、6行8列に配列された画素を含む例示的なフル画像Aを示す図である。行数および列数を少なく選んであるのは単に説明のためであり、これらは変更することもでき、特に、行数および列数はこれより大幅に大きくすることも可能である。前述の五点形タイプの撮像装置では、画像は、第1の部分画像A‘および第2の部分画像A“を連続的に再生することによって表示される。第1の部分画像A‘および第2の部分画像A“の画素は相補的であり、これらの部分画像の間の切替えは、人間の目にはフル解像度のフル画像に見えるほどに十分速く行われる。本明細書では、分かりやすくするために、例示的な五点形パターンを直交する形で示してあるが、これは画像の縁部領域に乱れを生じる可能性があることに留意されたい。この効果は、45°回転させた五点形パターン、すなわち五点形に配列された菱形のパターンを使用することによって補償することができる。また、それに応じて撮像装置の縁部の画素を駆動することによって、例えば、最も外側の行または列の画素の一部を黒のまま残すことによって、これらの縁部効果を補償することも可能である。ただし、現実のイメージャはこの領域で1行あたり1000画素以上の非常に高い解像度を有するので、わずかな乱れであれば無視することもできる。
図2は、図1の例示的なスクリーンを対角線状に横切って移動する物体を示す例示的な図である。この移動は、左下から右上に向く矢印で示してある。撮像装置がフル画像またはフレームのシーケンスを表示する場合には、各フレームが、物体の移動に応じてこの物体を異なる位置に示すことになる。その結果として、画像のフレーム・レートが十分に高ければ、観測者の目には、滑らかに移動する物体として見えることになる。本発明で言及するタイプの撮像装置は各フレームを部分画像またはフレームのシーケンスとして示すので、移動物体は、同じ位置に数度再生される。しかし、観測者の目は、物体の軌跡を追跡する際に、その物体が再生されるたびに異なる位置に現れるものと予想する。この現象を、図3にさらに詳細に示す。
図3に、部分画像A1‘、A1“からA6‘、A6“のシーケンスを横軸に示す時間に対して示す。ダッシュ記号が1つ付された部分画像は、最初に表示される部分画像に対応し、ダッシュ記号が2つ付された部分画像は、その後に表示されてフル画像またはフレームの再生を完全にする相補的な部分画像に対応する。フル画像A1からA6のシーケンスでは、移動物体は、個々の画像中で異なる位置にある。これらの異なる位置は、縦軸に沿った物体の位置を変化させることによって示してある。相補的な第1および第2の部分画像を連続的に再生することによって最初のフル画像を再生するときには、2つの連続した時点で物体が同じ位置に2度再生されることが分かる。部分画像の相補性は、物体の模様が、物体内部が完全に埋まるように補完し合うことによって示してある。次のフル画像が再生されたときに、物体は新たな位置に達し、この位置で再び2度表示される。観測者の目は、物体の移動を追跡しようとし、図中に予想物体Eとして示すように、物体がこの軌跡の途中に現れると予想する。しかし、全てのフル画像で物体が同じ位置に2度表示されるので、移動物体については2重像が知覚されることになる。
この効果は、特に、異なる時点に取られた2つの画像フィールドを含む真のインタレース信号が五点形タイプの撮像装置に直接、すなわち適当な動き補償を行うデインタレーサを通過せずに供給されたときに起きる。適当な動き補償を行うデインタレーサは、フル画像フレームと等価な画像を生成する。
従って、部分画像を連続的に再生することによって画像を再生する表示装置を制御する改善された方法、特に、上述の五点形の表示装置を制御する改善された方法を提供することが望ましい。
本発明による方法は、相補的な第1および第2のパターンに従ってフル画像から選択した画素の再生を交互に行うことによってフル画像を再生する撮像装置による行列状に配列された画素を含む画像の再生を改善する。相補的な第1および第2のパターンに従ってフル画像から画素を選択することにより、画像は第1の部分画像および第2の部分画像に分割される。第1の部分画像および第2の部分画像は、異なる空間的位置に順次表示され、重畳された第1および第2の部分画像は相補的である。本発明によれば、この方法は、第1のフレーム・レートで入力画像のシーケンスを受信するステップと、第1のフレーム・レートで受信した少なくとも2つの連続する画像から補間画像を計算するステップとを含む。この方法は、第1のパターンに従って入力画像または補間画像から画素を選択して、第1の部分画像として出力するステップをさらに含む。この方法は、第1のパターンと相補的な第2のパターンに従って対応する補間画像または対応する入力画像から画素を選択して、第2の部分画像として出力するステップをさらに含む。これにより、再生される部分画像は1つおきに補間画像から取られる。元の画像および補間画像から交互に取った第1および第2の部分画像を再生することにより、移動物体は、それらの移動および再生時点に対応したスクリーン上の場所または位置に表示される。
本発明の発展形態では、補間画像を計算するステップは、時間的動き補償および/または空間的動き補償を用いて補間画像を計算するステップを含む。
本発明の別の発展形態では、この方法は、受信した入力画像を記憶するステップ、および/または補間画像を記憶するステップをさらに含む。
本発明の一つの実施形態では、第1のパターンに従って入力画像または補間画像から選択された画素は第1の部分画像として出力されるが、それらの選択された画素は連続して出力される。同様に、第2のパターンに従って対応する補間画像または対応する入力画像から選択された画素は第2の部分画像として出力されるが、それらの選択された画素も連続して出力される。このようにして、正しいシーケンスで、すなわち第1の部分画像を構成する第1の一連の連続した画素を伝送した後で、第2の部分画像を構成する第2の一連の連続した画素を伝送する順序で、第1および第2の部分画像を再生するのに必要な画素を撮像装置に与えることができる。例えば、1つの部分画像を再生するのに必要な全ての画素を撮像装置が受信したときに、画像が表示される。本明細書を通じて、「画素」という用語が画素を表現するデータを表す語としても使用されることは明らかである。
本発明の別の実施形態では、第1の部分画像として出力される、第1のパターンに従って入力画像または補間画像から選択された画素、および対応する補間画像または対応する入力画像から選択された画素は、1つの行または1つの列中の隣接する画素が入力画像または補間画像内のそれらの出所とは無関係に連続して出力されるように出力される。このようにして、第1の部分画像および第2の部分画像は、完全な画像フレームとして出力される。本発明のこの実施形態は、入力でフル画像またはフレームを受け取り、このフル画像をそれ自体で部分画像に分割する撮像装置には特に有利である。撮像装置がフル画像を部分画像に分割する方法は既知であるので、本発明のこの実施形態では、撮像装置内での部分画像の生成に応じてアセンブルされるフル画像を提供する。この場合には、撮像装置の入力に印加されるフル画像は、元の画像および補間画像から取られ、アセンブルされて1つのフル画像を構成する画素を有する。このようにしてアセンブルされたフル画像は、2つの異なる時点に対応する画像情報を含む。それぞれの時点に属する画像情報は、撮像装置が順次再生する部分画像を生成するときに、それぞれの部分画像に含めて出力される。
第1および第2の部分画像の画素を選択するための相補的パターンは、五点形パターンであることが好ましい。相補的な第1および第2の五点形パターンは、互いに行または列の方向に1画素分だけずれている。ただし、本発明では、その他の相補的なパターンを使用することもできる。
以下、図面を参照しながら、本発明について説明する。
図面において、同じまたは同様の要素はそれぞれ同じ参照符で示してある。
図1から図3については、従来技術の項で既に説明してあるため、再度詳細に触れることはしない。
図4は、2つの例示的なフル画像A1およびA2を示す。これらの画像は、フル画像のシーケンス内で互いに前後する画像である。フル画像A1およびA2は、2つの異なる時点に取られた画像であり、この2つの時点の間に移動していた物体を示すこともある画像である。画像A1およびA2を使用して、フル画像A1およびA2がそれぞれ取られた時点の間のある時点における画像内容の算出表現を示す補間画像A1A2を計算する。従って、移動物体は、補間画像A1A2内の、フル画像A1における当該移動物体の位置とフル画像A2における当該移動物体の位置との間の位置にあることになる。図中の矢印は、それぞれの画像から補間画像および出力画像がどのように構成されるかを示している。出力画像O1は、元の画像A1および補間画像A1A2の画像情報を用いてアセンブルされる。この画像のアセンブルは、相補的な第1のパターンおよび第2のパターンに従って行われる。図4では、使用されるパターンは五点形パターンである。フル画像A1は、第1の時点に取られたシーンを表し、フル画像A2は、第1の時点より後の第2の時点に取られたシーンを表す。補間画像A1A2は、A1とA2の間のある時点のシーンの仮想画像を表す。アセンブルされた出力画像O1は、2つの異なる時点に属する画像情報を含む。上述のタイプの撮像装置は、2つの異なる時点のうち一方に対応する画像情報のみを選択して、一度に表示する。従って、画像情報のアセンブルは、撮像装置が部分画像の順次表示を行うためにフル画像から情報を選択する方法を考慮して行われる。図では、画像A1、A2、A1A2、およびO1に属する画素は、それぞれ異なるタイプの線影およびドット・パターンで示してある。
図5に、元の画像A1および補間画像A1A2から各部分画像A1‘およびA1A2“への画素の割当てを示す。ここでも、例示的な相補的パターンは五点形パターンである。この1つまたは2つのダッシュ記号は、連続して再生される第1の部分画像または第2の部分に含まれる画素であることを示している。
図6に、連続して再生される部分画像の例示的なタイミング、およびその視覚効果を示す。画像内容は、図2に示したのと同じであり、物体は左下から右上に向かって移動する。図3と同様に、部分画像は1つおきに元の画像から取られる。すなわち、画像A1の内容を使用して部分画像A1‘を再生し、画像A2の内容を使用して部分画像A2‘を再生し、以下同様に行っていく。しかし、それらの間に再生される補完的部分画像A1A2“、A2A3“は、補間画像A1A2、A2A3などから取られる。物体は補間画像内で既に移動しているので、補間画像から取った部分画像における物体の位置は、観測者が予想する位置に対応する位置に再現される。このようにして、観測者の目が物体の軌跡を追跡する際に、2重像が回避される。図では、物体が元の画像に属するのか補間画像に属するのかを、線影またはドット・パターンでそれぞれ示している。
図7は、本発明の実施形態によるビデオ信号のアセンブルを示す図である。本発明のこの実施形態では、1つの部分画像に属する画素は、連続して出力され、その後にのみ、他の部分画像に属する画素が連続して出力される。このようにして、それぞれの部分画像の画像データは、全てまとめて表示のために伝送される。本発明のこの実施形態による出力信号の生成では、撮像装置は、1つの部分画像の再生を、当該部分画像の全ての画像データが受信された後で開始することができる。部分画像を再生する前にバッファリングすれば、メモリのサイズを部分画像1つ分ほどに小さく保つことができる。画像内容が撮像装置に伝送されると、メモリが次に表示される部分画像のデータでいっぱいになる可能性がある。画像データ・ストリーム内における画素のそれぞれの位置への割当ては、それぞれ実線および破線で示してある。さらに、入力画像または補間画像の画素の出所は、異なる線影またはドット・パターンで示してある。
図8は、本発明の別の実施形態によるビデオ信号のアセンブルを示す図である。本発明のこの例示的な実施形態では、画像の画素は、それらが後に第1または第2の部分画像の再生に使用されるかどうかに係わりなく出力される。本発明のこの実施形態は、撮像装置がフル画像の画像データを記憶し、それ自体がその画素を第1または第2の部分画像に分配するときに有利である。撮像装置が画素を第1または第2の部分画像に分配するために使用するパターンが既知である場合には、伝達されたフル画像が、元の画像の画素は第1の部分画像として再生される位置に有し、補間画像の画素は第2の補完的な部分画像として再生される位置に有するように、このパターンに従ってビデオ信号を構成することができる。図8に示すこの例示的な実施形態では、画素は、行ごとに左から右に向かって走査され、第1および第2の部分画像に使用される相補的パターンは五点形パターンである。その他の任意の走査パターンを用いて出力データ・ストリームを合成することも可能であることは明らかである。ここでも、実線および破線の矢印で、画像データ・ストリーム内のそれぞれの位置への画素の割当てを示している。また、異なる線影またはドット・パターンによって、画素が元の画像に属するのか補間画像に属するのかを示している。
図9には、動き補償を用いて補間フレームを生成する例示的な回路が示してある。画像データは、入力V_INで受信され、第1のピクチャ・メモリPM1に記憶される。ピクチャ・メモリPM1は、例えば、データの読取りおよび書込みの独立アクセスが可能なデュアル・ポート・メモリである。ピクチャ・メモリPM1およびこの回路内で使用されるその他の全てのメモリは、メモリへの書込みのための書込みクロック入力、メモリからの読取りのための読取りクロック入力、書込みアドレス入力、読取りアドレス入力、データ入力、およびデータ出力を有する。分かりやすいように、これらの入力および出力は、各ブロックを結ぶ矢印の向きで示してある。入力および出力の種類は、矢印に付した標識で示してある。メモリ・ブロックの入力または出力が読取りおよび書込みの何れに関連するのかは、メモリ・ブロックの参照符号RおよびWで示してある。ピクチャ・メモリPM1が、ビデオ入力データで充填され、それに応じて、既定の開始アドレスから開始して垂直同期信号および水平同期信号(図示せず)と同期して、アドレス・カウンタを増分する。垂直同期信号は、入力V_INの新たなビデオ・フレームの開始を示す。第1のピクチャ・メモリPM1の書込み側入力WにCLK1クロック・サイクルが印加されるたびに、同期信号が新たなフレームの開始を示すまで書込みアドレス・ポインタAD1が増分される。CLK1は、例えばビデオ・データが行ごとに供給されるときには、水平画素クロックである。新たなフレームの開始が示されると、書込みアドレス・ポインタAD1は既定の開始アドレス位置にリセットされる。同時に、読取り側入力Rに接続されたCLK1を用いて、メモリ出力からデータが読み取られる。この例示的な回路では、同じクロックCLK1を読取りおよび書込みに使用する。ピクチャ・メモリPM1は、フレーム遅延として動作するので、書き込まれたデータは、再び上書きされる前に読み取らなければならない。従って、読取り側入力RにCLK1クロック・サイクルが印加されるたびに読取りアドレス・ポインタが増分される際に、読取りアドレスが書込みアドレスに追いついてはならないので、読取りアドレスおよび書込みアドレスが垂直同期信号と適切に同期しているように注意しなければならない。例えば、読取りアドレスは書込みアドレスから1クロック・サイクル分だけずれている、すなわち1クロック・サイクルだけ遅れている。
補間器ブロックINTは、2つの入力を有する。一方の入力には、第1のピクチャ・メモリPM1に入力されるのと同じビデオ信号V_INが印加され、他方の入力は、第1のピクチャ・メモリPM1のデータ出力に接続される。従って、補間器INTは、2つの連続するビデオ・フレームを受信する。この補間器INTは、2つの連続的なフレームの間の時間的補間を実行する。この回路の目的は、2つの入力フレームから4つの出力フレームを生成する、または1つの入力フレームから2つの出力フレームを生成することであり、従ってフレーム・レートの倍加すなわち上昇が実現する。これは、遅延入力ビデオ信号V_INを別のピクチャ・メモリPM2に記憶し、補間ビデオ信号をさらに別のピクチャ・メモリPM3に記憶することによって達成される。ピクチャ・メモリPM2は、元のビデオ・データ、すなわちV_INの時間遅延させたビデオ・データを元のフレーム・レートより高いフレーム・レートで読み取るために使用され、ピクチャ・メモリPM3は、時間的に補間したデータを元の画像のフレーム・レートより高いフレーム・レートで読み取るために使用される。これらのメモリは、それぞれの書込み側入力にCLK1クロック・サイクルが接続されていることから分かるように、ピクチャ・メモリPM1と同じ方法で、且つ同じデータ・レートでビデオ・データを充填される。ただし、データを読み取るときには、第2のクロック信号CLK2が読取り側クロック入力に接続される。このクロック信号は、クロック信号CLK1の2倍の周波数を有するが、それ以外の点では、クロック信号CLK1に対してタイミングが固定された関係にある。全てのピクチャ・メモリPM1、PM2およびPM3で、メモリの書込みが行われる前にメモリの読取が行われないように、すなわち読取りアドレス・ポインタが書込みアドレス・ポインタに追いつかないように、タイミング関係は固定されなければならない。ピクチャ・メモリPM2の出力には、元の入力ビデオ・フレームがあり、入力フレーム・レートの2倍のフレーム・レートで読み取ることができる。ピクチャ・メモリPM3の出力は、補間ビデオ・フレームであり、これも元のフレーム・レートの2倍のフレーム・レートで読み取ることができる。マルチプレクサMUXを用いて2つのピクチャ・メモリPM2およびPM3から相応にフレームを選択することにより、正しいフレーム・シーケンスが得られる。マルチプレクサMUXには、2つの入力ビデオ信号が印加され、これら2つの入力ビデオ信号が、切替え信号SELに応じて選択的に出力V_OUTに出力ビデオ信号として現れる。切替え信号SELは、マルチプレクサを制御して、1つの元のフレームを出力させ、それに続いて1つの補間フレームを出力させる。次いで、次の元のフレームおよびそれに対応する次の補間フレームが選択されて出力され、以下同様に続く。元の画像フレームまたは補間画像フレームの選択は、垂直方向周波数が2倍の垂直同期信号と同期している。垂直同期信号と切替え信号の間には、これらのピクチャ・メモリの書込みと読取の間の遅延により、わずかなタイミングのずれが存在することもある。
図9に示す回路は、一般的なフレーム・レート・アップ・コンバージョン回路であり、部分画像を順次表示する表示装置を制御する場合、特に表示装置が五点形タイプである場合と同様にみなすことはできない。五点形タイプの表示装置を制御するためには、この回路に修正を加える必要がある。
図10は、五点形タイプの表示装置で本発明による方法を実行する例示的な回路を示す図である。表示システム自体は、従来技術で既知であり、フル画像を表示するのに必要な空間画像解像度の半分の解像度しか有さないが、フル空間解像度を実現するためには上記で説明したように互いにずれて表示される2つの連続したフィールドを使用する。本発明の回路の補間器INTならびにピクチャ・メモリPM1、PM2およびPM3の構成は、図9に示すものと同様である。ただし、入力画素クロックCLK1は、出力画素クロックと等しい。従って、クロック信号CLK1は、ピクチャ・メモリPM1、PM2およびPM3の読取り側クロック入力に印加される。クロック信号CLK1は、さらにピクチャ・メモリPM1の書込み側クロック入力にも印加される。さらに、ピクチャ・メモリPM2およびPM3の記憶手続きと、従って読取り手続きにも、本発明による修正が加えられている。ここでは、図9に示す例示的な回路に比べて、半分の情報が表示サイクルごとに表示されることになる。従って、ピクチャ・メモリPM2およびPM3には、情報の半分しか記憶しなくても良いので、これらのピクチャ・メモリをそれだけ小さくすることができる。また、クロック信号CLK2およびCLK3の周波数を低くすることができ、これらのクロック信号の周波数はクロック信号CLK1の半分である。一つの実施形態では、クロック信号CLK2およびCLK3は、同じ周波数を有し、互いに180度位相がずれており、すなわち、換言すれば、位相が反転している。
図5に例示する五点形パターンに戻ると、2つの連続するフィールドは、同じ空間的位置には表示されず、互いに±1画素分だけずれている。これを考慮すると、元のフレームの画素も、補間フレームの画素も、1つおきにメモリに保持すればよく、残りの画素は破棄することができる。五点形パターンによる画素の選択を行うためには、このシーケンスを、新たな行になるたびに反転しなければならない。新たな行の開始は、例えば水平同期信号(図示せず)によって示される。
図10に示す本発明による例示的な回路では、五点形パターンによる画素の選択は、それに応じてピクチャ・メモリPM2およびPM3のアドレス・カウンタAD3と書込みクロック信号CLK2およびCLK3とを操作することによって行われる。アドレス・カウンタAD3は、アドレス・カウンタAD2とタイミングは同期しているが、AD2が2回増分される間に1回しか増分されない、すなわちCLK1が増分されるたびに増分される。クロック信号CLK2およびCLK3は、ピクチャ・メモリPM2およびPM3への書込みを制御する。CLK2は、奇数画素位置の元のフレーム情報のピクチャ・メモリPM2の書込みを引き起こし、クロック信号CLK3は、偶数画素位置の補間フレームのピクチャ・メモリPM3の書込みを引き起こす。五点形パターンであることから、このシーケンスは、1行おきに水平同期信号(図示せず)と同期して反転される。図11に2点鎖線で囲んで示すブロックCLK_GENは、水平同期信号HS、垂直同期信号VSおよびクロック信号CLK1に基づいて所要のクロック信号CLK2およびCLK3を生成する例示的な回路である。この回路の残りの部分は、図9および図10を参照して上述したのと同様に動作する。この場合には、出力信号V_OUTは、互いに連続する2つの部分画像または半フレームの画像情報を含み、撮像装置に供給される。
本発明の別の実施形態では、相手先ブランド製造業者(OEM)からの「ブラック・ボックス」として入手することができる五点形表示装置を使用する。例示的な表示装置としては、Texas Instruments(商標)製のいわゆるHD3(商標)がある。この場合には、本発明の回路は、ビデオ・フロント・エンドとライト・エンジン(light engine)とも呼ばれる表示装置のディジタル入力との間に接続される。ライト・エンジンは、既に五点形パターン生成器を含んでいる。従って、必要なものは、第1または第2の部分画像への画素の割当てと、ライト・エンジン内に設けられた五点形パターン生成器に従ってそれが表示される時点とを考慮に入れた画像情報を提供する方法である。以下に述べる本発明による回路は、画素の様々な空間的位置および様々な再生時点を考慮に入れてサブフレームからアセンブルされたフル画像またはフレームをライト・エンジンに供給する。フル画像またはフレームは、上述したように、プログレッシブ・ビデオ信号を表している。ライト・エンジンは、2つの相補的な五点形パターンのマスクを相応の順序でプログレッシブ入力ビデオ・フレームに適用することにより、2つのサブフレームへのシーケンシングを行う。例えば、ライト・エンジンは、左上のアクティブな画素から始まる第1の五点形パターンに従ってフル画像から画素を選択して、第1の部分画像を生成する。その後、ライト・エンジンは、第2の相補的な五点形パターンに従ってフル画像から画素を選択して、第2の部分画像を生成する。従って、ライト・エンジンは、第1の部分画像のデータが表示装置に送られて再生されるように、画素データのシーケンシングを行う。その後、ミラーを傾ける、すなわち再位置決めし、第2の部分画像のデータが表示装置に送られ、再生される。
発展形態では、撮像装置に供給されるアセンブルされたフル画像は、入力画像と動き補償を用いて生成された補間画像とからアセンブルされる。動き補償は、従来技術で既知であり、本明細書ではこれ以上詳細には述べない。ライト・エンジン内の五点形生成器自体が、第1の部分画像として例えば左上の画素から開始するこの五点形パターンに従って出力画素を選択し、第2の部分画像としてその反転パターンに従って出力画素を選択することを知った上で、五点形パターンは、元のフレームおよび補間フレームの画素を用いて空間的にアセンブルされる。従って、ライト・エンジンには、通常の表示装置なら移動物体が2重像となる事前処理されたビデオ・フレームが供給される。しかし、五点形タイプの表示装置は、この事前処理されたビデオ・データを予測方式で処理する。本発明の事前処理では、表示される各サブフレームがそれ自体の個々に補償された動きの位相に対応するように各サブフレームを適応させるので、その結果得られる表示は滑らかな動きを示す。
図12は、本発明の上述の実施形態による、元の画像および補間画像の画素からアセンブルされるフル画像を撮像装置に供給する例示的な回路を示す図である。部分画像のシーケンシングは撮像装置内またはライト・エンジン内で実行されるので、この部分の処理を本発明の回路内で実行する必要はない。この回路の残りの部分は、上記に示した例示的な本発明のシステムの場合と同様に機能する。ただし、上述の実施形態とは異なり、マルチプレクサMUXは、サブフレームを切り替えるためのスイッチとしては使用せず、個々の画素を選択するために使用する。マルチプレクサMUXは、それぞれの五点形パターンに従って元の画像および補間画像からフル画像をアセンブルするために使用される。基本的には、マルチプレクサMUXは、1行目の元の画素から始まって、1つおきに元の画素または補間画素を選択する。次の行では、マルチプレクサは同じことを、反転した方法で、すなわち補間画素から開始するようにして行う。制御回路は、垂直同期信号VSに応答してリセットされ、全てのフレームに対して1行目を同じように開始するようになっている。
本明細書を通じて、「マイクロ・ディスプレイ」という用語は、空間的にずれた2つの五点形ラスタを用いて画像を再生する表示装置の同義語として使用される。本発明は、ディジタル光処理に基づく表示装置に使用することができるが、これに限定されるわけではない。五点形ラスタ・タイプを使用していれば、その他の任意のマイクロ・ディスプレイ技術を使用することができる。ただし、本発明の一般概念は、別の相補的パターンを使用して相補的部分画像を生成する撮像装置に適用することもできる。
本発明は、所要量より画素数が少ないイメージャを用いて行および列の所定の解像度(X画素×Y画素)を有する画像を順次表示する表示装置に使用するためのものである。イメージャは、各方向、すなわちx方向およびy方向に1画素だけずれた2つの部分画像を順次再生することによって、全ての画素を再生する。連続した2つの期間に表れわれる画素の総数は、元の画像の画素の総数に等しい。観測者の視覚系は、これらの連続した画像を統合して1つのフル画像にする。しかし、物体が移動する、パニングが行われると、観測者は、移動物体が連続的に移動する、またはパニングが連続的に行われることを予想しているので、2重像となる。イメージャは、その入力でフル画像またはプログレッシブ・ビデオ信号を受け取り、順次表示される2つの部分画像を生成する。しかし、イメージャは、部分画像の動き補償は行わないので、2重像が起きる。本発明の装置は、プログレッシブ・ビデオ信号とも呼ばれるフル画像をその入力で受け取り、イメージャと同様の方法で部分画像を生成する。その後、これらの部分画像を修正した順序で再結合し、1つのフル画像またはプログレッシブ・ビデオ信号にする。これにより、イメージャは、1周期の間にフル画像またはプログレッシブ・ビデオ信号を再生するイメージャでは物体が移動したりパニングが行われたりしたときに2重像となる、事前処理された、すなわち、プレディストーションされた(predistorted)画像を受信することになる。しかし、例えばTexas Instruments(商標)製のイメージャTI HD3などのイメージャでは特定の順序の再生が行われるので、このタイプのイメージャでは、2重像を生じることなく、滑らかな動きまたはパニングが得られる。
第1および第2のパターンによる、1つの画像フレームから相補的な部分画像への画素の分配の例を示す図である。 スクリーン上の移動する物体の例を示す図である。 部分画像を連続的に再生することによって移動する物体を再生したときの視覚効果を示す概略図である。 本発明によるフレームの生成を示す概略図である。 本発明による部分画像への画素の割当てを示す概略図である。 本発明によって生成された部分画像を連続的に再生することによって移動する物体を再生したときの視覚効果を示す概略図である。 本発明の第1の実施形態によるビデオ信号の形成を示す概略図である。 本発明の第2の実施形態によるビデオ信号の形成を示す概略図である。 元の画像および補間画像からフレームをアセンブルする第1の例示的な回路を示す図である。 元の画像および補間画像から画像をアセンブルする第2の例示的な回路を示す図である。 画像をアセンブルする第2の例示的な回路と協働するクロック生成回路を示す図である。 元の画像および補間画像から画像をアセンブルする第3の例示的な回路、および対応するクロック回路とを示す図である。

Claims (12)

  1. 画像が複数の行および列に配列された画素を含み、再生装置が相補的な第1および第2のパターンに従ってフル画像から選択した画素の再生を交互に行うことによって前記フル画像を再生し、それにより画像が異なる空間的位置に順次表示される第1の部分画像および第2の部分画像に分割され、重畳した前記第1および第2の部分画像が相補的である画像再生方法であって、
    a)第1のフレーム・レートで入力画像のシーケンスを受信するステップと、
    b)前記第1のフレーム・レートで受信した少なくとも2つの連続する画像から補間画像を計算するステップと、
    c)前記第1のパターンに従って入力画像または補間画像から画素を選択し、第1の部分画像として出力するステップと、
    d)前記第1のパターンと相補的な前記第2のパターンに従って対応する補間画像または対応する入力画像から画素を選択し、第2の部分画像として出力するステップと、
    を含む前記方法。
  2. 前記ステップb)は、時間的動き補償および/または空間的動き補償を用いて補間画像を計算するステップを含む、請求項1に記載の方法。
  3. a1)受信した入力画像を記憶するステップと、
    a2)補間画像を記憶するステップと、
    をさらに含む、請求項1または2に記載の方法。
  4. 前記ステップc)は、第1の部分画像の出力について、前記第1のパターンに従って入力画像または補間画像から選択された全ての画素を連続して出力し、
    前記ステップd)は、第2の部分画像の出力について、前記第2のパターンに従って対応する補間画像または対応する入力画像から選択された全ての画素を連続して出力する、請求項1に記載の方法。
  5. 前記ステップc)では前記第1のパターンに従って入力画像または補間画像から選択された画素、および前記ステップd)では前記第2のパターンに従って対応する補間画像または対応する入力画像から選択された画素が、1つの行または1つの列中の隣接する画素が入力画像または補間画像内のそれらの出所とは無関係に連続して出力されるように出力され、前記第1の部分画像および前記第2の部分画像が完全な画像フレームとして出力される、請求項1に記載の方法。
  6. 前記相補的な第1および第2のパターンは、五点形パターンであり、互いに行または列の方向に1画素分だけずれてなる、請求項1に記載の方法。
  7. 請求項1〜6のうちいずれか一項に記載の方法によって生成された様々な部分画像の画像情報を担持する信号。
  8. 請求項4の方法によって画像を表示するために処理する回路であって、
    第1、第2および第3のピクチャ・メモリ(PM1、PM2、PM3)と、補間器(INT)と、マルチプレクサ(MUX)と、を含み、
    入力画像信号(V_IN)が前記第1のピクチャ・メモリ(PM1)および前記補間器(INT)に供給され、
    前記第1のピクチャ・メモリから出力される画像信号が、前記第2のピクチャ・メモリ(PM2)および前記補間器(INT)に供給され、
    前記補間器(INT)から出力される画像信号が、前記第3のピクチャ・メモリ(PM3)に供給され、
    前記マルチプレクサ(MUX)が、前記第2および第3のピクチャ・メモリ(PM2、PM3)から画像信号を受信して、それぞれの画像信号を選択的に出力部(V_OUT)に供給する、前記回路。
  9. 第1のクロック信号(CLK1)は、前記第1のピクチャ・メモリ(PM1)の読取りおよび書込みのために該第1のピクチャ・メモリ(PM1)に供給され、前記第2および第3のピクチャ・メモリの読取りのために該第2および第3のピクチャ・メモリ(PM2、PM3)に供給され、
    第2および第3のクロック信号(CLK2、CLK3)は、前記第2および第3のピクチャ・メモリの書込みのために該第2および第3のピクチャ・メモリ(PM2、PM3)にそれぞれ印加される、請求項8に記載の回路。
  10. 前記第1のクロック信号(CLK1)が、第1のフリップ・フロップ(FF1)のクロック入力に供給され、
    前記第1のフリップ・フロップ(FF1)のセット入力またはリセット入力が、第2のフリップ・フロップ(FF2)の反転または非反転出力信号によってそれぞれ制御され、
    前記第2のフリップ・フロップ(FF2)のクロック入力に、水平同期信号(HS)が供給され、
    前記第2のフリップ・フロップ(FF2)のセット入力に、垂直同期信号(VS)が印加され、
    前記第1のフリップ・フロップ(FF1)の非反転出力および反転出力が、それぞれ前記第2および第3のクロック信号(CLK2、CLK3)を構成する、請求項9に記載の回路。
  11. 請求項5の方法によって画像を表示するために処理する回路であって、
    第1のピクチャ・メモリ(PM1)と、補間器(INT)と、マルチプレクサ(MUX)と、を含み、
    入力画像信号(V_IN)が前記第1のピクチャ・メモリ(PM1)および前記補間器(INT)に供給され、
    前記第1のピクチャ・メモリ(PM1)から出力される画像信号が、前記補間器(INT)に供給され、
    前記マルチプレクサ(MUX)が、前記補間器(INT)および前記第1のピクチャ・メモリ(PM1)から出力された画像信号を受信して、それぞれの画像信号を選択的に出力部(V_OUT)に与える、前記回路。
  12. 第1のクロック信号(CLK1)は、前記第1のピクチャ・メモリ(PM1)の読取りおよび書込みのために該第1のピクチャ・メモリ(PM1)に供給され、且つフリップ・フロップ(FF1)のクロック入力に供給され、
    前記フリップ・フロップ(FF1)のセット入力またはリセット入力が、第2のフリップ・フロップ(FF2)の反転または非反転出力信号によってそれぞれ制御され、
    前記第2のフリップ・フロップ(FF2)のクロック入力に、水平同期信号(HS)が印加され、
    前記第2のフリップ・フロップ(FF2)のセット入力に、垂直同期信号(VS)が印加され、
    前記第1のフリップ・フロップ(FF1)の反転出力が、選択信号(SEL)として前記マルチプレクサ(MUX)に印加される、請求項11に記載の回路。
JP2007546035A 2004-12-15 2005-12-12 ビデオ画像信号を処理する方法および装置 Pending JP2008524888A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04300899 2004-12-15
PCT/EP2005/056692 WO2006063978A1 (en) 2004-12-15 2005-12-12 Method and apparatus for processing video image signals

Publications (2)

Publication Number Publication Date
JP2008524888A true JP2008524888A (ja) 2008-07-10
JP2008524888A5 JP2008524888A5 (ja) 2009-01-29

Family

ID=35788135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007546035A Pending JP2008524888A (ja) 2004-12-15 2005-12-12 ビデオ画像信号を処理する方法および装置

Country Status (7)

Country Link
US (1) US8687115B2 (ja)
EP (1) EP1825457B1 (ja)
JP (1) JP2008524888A (ja)
KR (1) KR101321955B1 (ja)
CN (1) CN100481186C (ja)
DE (1) DE602005016010D1 (ja)
WO (1) WO2006063978A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012513721A (ja) * 2008-12-23 2012-06-14 サムスン エレクトロニクス カンパニー リミテッド 映像処理システムにおける映像を変換する装置及び方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8130278B2 (en) * 2008-08-01 2012-03-06 Omnivision Technologies, Inc. Method for forming an improved image using images with different resolutions
TWI412278B (zh) * 2010-05-03 2013-10-11 Himax Tech Ltd 影片模式的圖框速率轉換系統及方法
US20120081388A1 (en) * 2010-09-30 2012-04-05 Sharp Laboratories Of America, Inc. Scaling for a lcd based upon viewing angle
TW201349856A (zh) * 2012-05-31 2013-12-01 Innocom Tech Shenzhen Co Ltd 影像顯示系統與影像處理方法
CN103456333A (zh) * 2012-05-31 2013-12-18 群康科技(深圳)有限公司 影像显示系统与影像处理方法
US9318043B2 (en) * 2012-07-09 2016-04-19 Mobbers, Inc. Systems and methods for coordinating portable display devices
US9030482B2 (en) * 2012-11-09 2015-05-12 Intel Corporation Hybrid display frame buffer for display subsystem
KR101744761B1 (ko) * 2012-11-30 2017-06-09 한화테크윈 주식회사 영상처리장치 및 방법
US9653015B2 (en) * 2014-07-25 2017-05-16 Darwin Hu Display devices with high resolution and spatial density modulation architecture
CN108880539B (zh) * 2017-05-11 2022-01-11 杭州海康威视数字技术股份有限公司 时钟信号调整方法及装置、视频监控系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61125295A (ja) * 1984-11-21 1986-06-12 Nippon Hoso Kyokai <Nhk> テレビジヨン方式変換方式
JPS61141286A (ja) * 1984-12-14 1986-06-28 Hitachi Ltd テレビジヨン信号の走査変換装置
JP2624507B2 (ja) * 1988-05-19 1997-06-25 日本放送協会 動き補正型テレシネ装置
JPH11112939A (ja) * 1997-10-07 1999-04-23 Hitachi Ltd 画像信号の方式変換方法および装置
JP2000156846A (ja) * 1998-11-19 2000-06-06 Victor Co Of Japan Ltd 動画像フォーマット変換装置及びその方法
JP2002369155A (ja) * 2001-04-02 2002-12-20 Matsushita Electric Ind Co Ltd 画像変換方法および画像変換装置
JP3495485B2 (ja) * 1995-12-19 2004-02-09 日本放送協会 画像変換装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4603350A (en) * 1984-12-21 1986-07-29 Rca Corporation Interlaced digital video input filter/decimator and/or expander/interpolator filter
US5014116A (en) * 1988-03-10 1991-05-07 Kabushiki Kaisha Toshiba Color television system
CA2327070C (en) * 1992-07-01 2001-12-25 Avid Technology, Inc. Electronic film editing system using both film and videotape format
DE69510851T2 (de) * 1994-03-30 1999-12-02 Thomson Multimedia Sa Verfahren und Gerät zur Reduzierung von Umwandlungsartefakten
US5552825A (en) * 1994-11-08 1996-09-03 Texas Instruments Incorporated Color resolution enhancement by using color camera and methods
EP0765572B1 (en) 1995-04-11 2000-06-28 Koninklijke Philips Electronics N.V. Motion-compensated field rate conversion
US5910820A (en) * 1996-03-25 1999-06-08 S3, Incorporated Correction of flicker associated with noninterlaced-to-interlaced video conversion
US5894329A (en) * 1996-06-20 1999-04-13 International Business Machines Corporation Display control unit for converting a non-interlaced image into an interlaced image and displaying the converted image data
US6061094A (en) 1997-11-12 2000-05-09 U.S. Philips Corporation Method and apparatus for scaling and reducing flicker with dynamic coefficient weighting
US6801665B1 (en) * 1998-09-15 2004-10-05 University Of Maryland Method and apparatus for compressing and decompressing images
GB2350005B (en) * 1999-03-17 2003-01-08 Canon Kk Image processing apparatus
JP2002006795A (ja) * 2000-06-26 2002-01-11 Hitachi Ltd カラー表示装置
US6937291B1 (en) * 2000-08-31 2005-08-30 Intel Corporation Adaptive video scaler
US6810081B2 (en) * 2000-12-15 2004-10-26 Koninklijke Philips Electronics N.V. Method for improving accuracy of block based motion compensation
US7012648B2 (en) * 2001-04-02 2006-03-14 Matsushita Electric Industrial Co., Ltd. Image conversion method and image conversion apparatus
EP1583364A1 (en) * 2004-03-30 2005-10-05 Matsushita Electric Industrial Co., Ltd. Motion compensated interpolation of images at image borders for frame rate conversion
KR100594798B1 (ko) * 2004-12-28 2006-06-30 삼성전자주식회사 저더 검출 장치 및 이를 이용하는 디인터레이싱 장치그리고 그 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61125295A (ja) * 1984-11-21 1986-06-12 Nippon Hoso Kyokai <Nhk> テレビジヨン方式変換方式
JPS61141286A (ja) * 1984-12-14 1986-06-28 Hitachi Ltd テレビジヨン信号の走査変換装置
JP2624507B2 (ja) * 1988-05-19 1997-06-25 日本放送協会 動き補正型テレシネ装置
JP3495485B2 (ja) * 1995-12-19 2004-02-09 日本放送協会 画像変換装置
JPH11112939A (ja) * 1997-10-07 1999-04-23 Hitachi Ltd 画像信号の方式変換方法および装置
JP2000156846A (ja) * 1998-11-19 2000-06-06 Victor Co Of Japan Ltd 動画像フォーマット変換装置及びその方法
JP2002369155A (ja) * 2001-04-02 2002-12-20 Matsushita Electric Ind Co Ltd 画像変換方法および画像変換装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012513721A (ja) * 2008-12-23 2012-06-14 サムスン エレクトロニクス カンパニー リミテッド 映像処理システムにおける映像を変換する装置及び方法
US8638393B2 (en) 2008-12-23 2014-01-28 Samsung Electronics Co., Ltd. Apparatus and method for converting image in an image processing system
KR101557163B1 (ko) 2008-12-23 2015-10-05 삼성전자주식회사 영상처리시스템에서의 영상 변환 장치 및 방법

Also Published As

Publication number Publication date
KR20070090918A (ko) 2007-09-06
CN100481186C (zh) 2009-04-22
EP1825457B1 (en) 2009-08-12
EP1825457A1 (en) 2007-08-29
US8687115B2 (en) 2014-04-01
DE602005016010D1 (de) 2009-09-24
WO2006063978A1 (en) 2006-06-22
KR101321955B1 (ko) 2013-10-25
US20080106506A1 (en) 2008-05-08
CN101080761A (zh) 2007-11-28

Similar Documents

Publication Publication Date Title
JP2008524888A (ja) ビデオ画像信号を処理する方法および装置
KR100567511B1 (ko) 이미지 디스플레이 방법, 디스플레이 장치를 이용한이미지 디스플레이 방법 및 이미지 디스플레이 시스템
JPS62193378A (ja) 方式変換装置
JP3300059B2 (ja) イメージ処理システム
JPH04299687A (ja) テレビジョン方式変換装置
JPH11237872A (ja) 動映像の低速再生のためのフレーム構成装置
JP2000221952A (ja) 画像表示装置
JP4661187B2 (ja) 同期信号発生装置及び撮像装置
JP2003005737A (ja) 映像表示装置及び映像表示方法
JP4525388B2 (ja) 撮像信号記録装置
JP2019129444A (ja) 投影システム、投影制御装置及びその制御方法、プログラム
JP2004184457A (ja) 画像処理装置及び画像表示装置
JP3944954B2 (ja) インターレース画像の静止画処理装置
JP3096562B2 (ja) 立体画像再生装置
JPH04349492A (ja) マルチ映像表示システム
JP3883248B2 (ja) 画素数変換装置
JP2019125980A (ja) 投影システム、投影制御装置及びその制御方法、プログラムならびに記録媒体
KR100200129B1 (ko) 영상재생시스템의 2화면재생시 화면위치변환장치
JPH0431892A (ja) ビデオ信号表示装置
JPH0744136A (ja) 映像表示装置
JP2005130350A (ja) 画像処理装置、画像処理方法、画像表示装置
JPH05308614A (ja) 高精細度画像記録装置および高精細度画像再生装置
JP2000253361A (ja) テレシネ映像処理方法及び装置
JPH11143442A (ja) 画像信号処理方法および画像信号処理装置
WO2005034510A1 (ja) 映像信号処理装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120321