JP2008522398A - 分離可能な基板の形成方法 - Google Patents

分離可能な基板の形成方法 Download PDF

Info

Publication number
JP2008522398A
JP2008522398A JP2007542072A JP2007542072A JP2008522398A JP 2008522398 A JP2008522398 A JP 2008522398A JP 2007542072 A JP2007542072 A JP 2007542072A JP 2007542072 A JP2007542072 A JP 2007542072A JP 2008522398 A JP2008522398 A JP 2008522398A
Authority
JP
Japan
Prior art keywords
substrate
thin film
initial
crystalline
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007542072A
Other languages
English (en)
Other versions
JP5097552B2 (ja
Inventor
オーレリー トーザン，
クリステル ラガー−ブランシャール，
Original Assignee
コミッサリア タ レネルジー アトミーク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア タ レネルジー アトミーク filed Critical コミッサリア タ レネルジー アトミーク
Publication of JP2008522398A publication Critical patent/JP2008522398A/ja
Application granted granted Critical
Publication of JP5097552B2 publication Critical patent/JP5097552B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Abstract

本発明は、初期結晶性基板（１）の表面に成長マスク（２０）を製造する方法に関し、本方法は、第一の材料からなる初期基板（１）の一方の側に第二の材料からなる層（２）を形成する工程、及び前記初期基板の表面領域を露出するため、第二の材料の層の厚さ内にパターンを形成することにより、前記初期基板の一方の側の領域を露出させ、前記領域を初期基板上の成長窓とする工程を含む。前記方法は、パターン形成が、第二の材料からなる層の下方に位置する初期基板（１）の表面層へのイオン注入によって行われ、この注入条件として、注入直後又は熱処理を行なった後で、前記初期基板の一方の側に、第一の材料が剥離された領域（５）ができることにより、第一の材料の剥離領域（５）を覆う第二の材料の領域が部分的に除去され、これによって初期基板（１）が部分的に露出し、初期基板上に成長窓（６）が形成されるような条件を用いることを特徴とする。本発明はまた、薄い結晶性の層を形成して受容基板上に移転する方法に関する。

Description

技術分野
本発明は基板上に成長マスクを形成する方法に関する。本発明は更に、分離可能な基板の形成、即ち、例えば応力を加えることによって分離可能な薄膜を、基板の一方の表面に形成することを可能にする。
先行技術
電子デバイスは活性な薄膜を使用する場合が多く、このような薄膜内で種々の電気現象が起こる。通常、前記薄膜は、高純度の単結晶基板上でエピタキシャル成長を行うことよって形成される。しかしながら、このような基板の使用は、薄膜の製造コストの上昇を招く。より安価に薄膜を製造する１つの手段は、分離可能な基板として知られるものを使用することである。前記分離可能な基板とは脆性を有する基板であり、基板表面と埋め込み式脆性領域の間に表面層を有している。分離可能な基板に応力を加えると、基板の表面層を分離することができ、よって活性な薄膜を得ることができる。
これら分離可能な基板は、活性な薄膜を含むコンポーネントを製造する技術的工程の実施に対して適合性を有する。分離可能な基板の重要性は増大しており、特に光起電性デバイスの分野において、その使用により安価な光起電性デバイスが得られる。
これまでに、分離可能な基板を形成するための複数の方法が提案されている（本明細書末尾の文献[１]、[２]、[３]を参照されたい）。一般に、分離可能な基板を形成するための既知の方法は以下の工程を含む。
−結晶性の基板上に成長マスクを形成する工程、
−基板が露出している領域、即ち、基板の、マスクによって覆われてない領域に結晶を堆積させる工程であって、結晶を、基板が露出している部分から始めて横方向に、マスクの表面全体を覆うまで成長させる工程。
−成長マスクの表面全体に所望の大きさの結晶質からなる活性な薄膜が得られるまで堆積及び成長を継続する工程。
結晶質からなる活性な薄膜を基板の残りの部分から分離する付加的工程により、薄膜を得ることができる。
結晶性基板上に成長マスクを形成する工程では、例えば、基板上に熱酸化物を形成し、次いでフォトリソグラフィー及び選択的化学侵食を行なう。フォトリソグラフィー及び化学侵食の工程は、感光性樹脂の塗布、所定のマスクによる樹脂の露光、感光した樹脂の選択的エッチング、樹脂が露光／エッチングされた領域における酸化物の、選択的化学侵食によるエッチング、及び残留樹脂の化学的除去を含む。このように、成長マスクを形成する工程は、時間とコストの掛かる工程である。
発明の説明
本発明の目的の１つは、所定の基板上に成長マスクを形成するための新規な方法を提供することである。
従って、本発明は、初期の結晶性基板の表面上に成長マスクを形成する方法に関し、本方法は、
−第一の材料からなる初期基板の一方の面の上に、第二の材料からなる層を形成する工程、及び
−第二の材料からなる層の厚さ内にパターンを形成することにより、前記初期基板の一方の面の領域を露出させ、これら領域を初期基板上に成長窓を形成する領域とする工程
を有し、
パターンを形成する工程が、第二の材料からなる層の下方に位置する初期基板の表面層内へのイオン注入により行われ、この注入条件として、注入直後又は熱処理の後に、前記初期基板の面の上に、第一の材料からなる剥離領域が形成されて、第一の材料の剥離領域を覆う第二の材料からなる領域が局所的に除去されることにより、初期基板が局所的に露出し、初期基板上に成長窓が形成されるような条件を用いることを特徴とする。
初期結晶性基板に対するイオン注入は、ガス状種（Ｈ、Ｈｅ、希ガスなど）を用いて行なわれる。イオン注入は、イオンビーム、又はプラズマ浸漬を用いることにより実施することができる。
イオン注入の条件は、初期基板表面の特定領域が剥離された位置に成長窓が出現するように選択される。前記剥離領域は、イオン注入直後に現れるか、又は必要に応じて行われる熱処理の後に現れる。各剥離領域は、基板が露出した状態にあるので、成長窓となる。
有利には、第二の材料からなる層は、第一の材料からなる基板の表面の酸化によって形成する。
有利には、第二の材料からなる層は、第一の材料からなる初期基板の表面に第二の材料を（例えばプラズマ又はＰＥＣＶＤにより）堆積させることにより形成する。
本発明は更に、初期結晶性基板上に、少なくとも１つの結晶性薄膜を形成する方法にも関し、本方法は、
−前述の方法により、第一の材料からなる初期結晶性基板の少なくとも一方の面の上に成長窓を形成する工程、及び
−マスクを有する基板の（一又は複数の）面の上に、第三の材料からなる結晶性の薄膜を形成する工程
を有することを特徴とする。
結晶性薄膜は、連続的でも、非連続的でもよい。
これにより、分離可能な基板として知られる基板が得られる。分離可能な基板とは、基板の表面及び埋め込まれた脆性な領域により画定される表面層（薄膜を含む）を含む基板である。この基板は、応力を加えることによって初期基板から分離できる表面薄膜を有していることから、分離可能であることが知られている。この基板は、剥離領域の形成に加えてイオン注入が、注入領域の位置にマイクロキャビティの埋め込み層の形成を促すために、埋め込み式脆性領域を有している。
一変形例によれば、例えば、初期結晶性基板の両面に成長マスクを形成し、次いで、それぞれ成長マスクを有するこれら二つの面の上に二つの結晶性薄膜を形成することにより、１つの基板上に二つの結晶性薄膜を同時に形成することができる。
初期基板は結晶質であるので、その表面上での第三の材料からなる結晶性薄膜の成長に有利である。
好適には、成長マスクを形成する材料（第二の材料）は、薄膜の成長に有利でない材料である。従って、薄膜を形成する材料は、先ず初期基板の露出領域に薄膜を形成する。
第三の材料からなる薄膜の形成は、結晶性基板の露出領域において第三の材料の成長を開始し、次いで、マスクの表面全体を覆うまで横方向に成長させることにより行う。
有利には、第三の材料からなる薄膜は、初期基板上の成長窓から第三の材料を横方向に成長させることによって形成する。このような横方向への成長は、ＥＬＯＧ成長（Epitaxial Lateral Overgrowth）とすることができる。このように、第三の材料は、初期基板が露出してその表面が剥離されている成長窓から成長し、第三の材料の結晶構造は初期基板の結晶性構造によって得られる。
有利には、第一の材料と第三の材料は同一である。このように、初期基板は、第二の材料からなるマスクで覆われた結晶性基板であってもよく、前記第二の材料は、基板と同一な結晶性薄膜を堆積及び成長させるためのマスク層を構成する。このようにして、初期基板と同じ材料からなる結晶性薄膜を一方の面に有する分離可能な基板が得られ、この分離可能な基板は、応力を加えることによって基板から分離することができる。
本発明は更に、基板から薄膜を形成することを可能にする。
本発明は結晶性薄膜の形成方法に関し、
−前述の、結晶性基板の上に結晶性薄膜を形成する方法により、第一の材料からなる初期結晶性基板の、第二の材料からなる成長マスクを有する面の上に、結晶性薄膜を形成する工程、及び
−初期結晶性基板から前記結晶性薄膜を分離する工程
を有する。
これにより、第一に、所望の大きさ（特に厚さ）の第三の材料からなる結晶性薄膜が得られ、第二に、第一の材料からなる再利用可能な結晶性基板が得られる。
有利には、初期基板からの薄膜の分離は、機械的及び／又は化学的な応力の印加によって行われる。これは、牽引及び／又は機械的剪断応力とすることができる。分離は、埋め込み式脆性領域（即ち、マイクロキャビティが位置する領域）の位置に切開応力を印加することにより、或いはその代わりに、脆性層及び／又は第二の材料の層（マスク）に選択的化学侵食を加えることにより行ってもよい。分離はまた、これらの方法を組み合わせて行なうことができる。
最後に、本発明は、ホスト基板上に結晶性薄膜を移転する方法に関し、本方法は、
−前述の、結晶性基板上に結晶性薄膜を形成する方法により、第一の材料からなる初期結晶性基板の、第二の材料からなる成長マスクを含む面の上に第三の材料からなる結晶性薄膜を形成する工程、
−ホスト基板の一面上に結晶性薄膜を接触させて接着する工程、及び
−初期結晶性基板から結晶性薄膜を分離することにより、結晶性薄膜を支持するホスト基板から初期基板を分離する工程
を有する。
有利には、薄膜のホスト基板の一面上への接着は、薄膜及び／又はホスト基板上に接着層を形成することによって行なう。変形例として、分子付着による結合によって接着を行なうことができる。
有利には、薄膜を分離する工程は、機械的及び／又は化学的応力を加えることによって行なう。従って、結合された構造体の、例えば、埋め込み式脆性領域の位置に、機械的応力を加えることができる。機械的応力とは、初期基板とホスト基板の間へ刃を挿入すること、及び／又は結合された構造体に対し、牽引応力及び／又は屈曲応力及び／又は剪断応力を印加することである。また、結合された構造体に対し、慎重に選択された力及び周波数の超音波又はマイクロ波を適用することもできる。
有利には、本発明によってホスト基板上に結晶性薄膜を移転する方法は、結晶性薄膜を形成する工程の後に、第二の材料からなる成長マスクを化学侵食する工程を更に有する。この追加的工程は、薄膜の分離を容易にする。この工程は、ホスト基板への結合の前又は後に実施することができる。
本発明による複数の異なる方法は、従来技術に比べて多数の利点を有している。
本成長マスクの形成方法は、成長マスクの安価な形成を可能にする。この方法を用いることにより、フォトリソグラフィー工程及び選択的エッチング工程を、イオン注入という簡単な工程に置き換えることができ、有利である。
更に、注入によって形成されたマイクロキャビティの存在により、初期基板を局所的に脆性にすることができ、これは、結晶性薄膜の形成方法、又は結晶性薄膜のホスト基板への移転方法において、薄膜の分離工程を容易にする。
剥離領域の大きさ及び密度、並びにマイクロキャビティの大きさ及び密度は制御可能であり、容易に調整できる。これらパラメータは、主に注入条件（即ち、用量、エネルギー、及び注入温度）と、選択した初期基板及び薄膜に適用される注入後の熱処理（温度、時間、温度傾斜、気圧）に依存する。従って、イオン注入条件、及び必要に応じて行われる熱処理条件を慎重に選択することにより、初期基板上における成長窓の分布、及び埋め込み式脆性領域の脆弱性を調整することができる。
添付図面を参照する以下の例示的且つ非限定的な説明により、本発明を更に詳細に説明し、他の利点及び特徴を明らかにする。
特定の実施形態の詳細な説明
第一の実施例では、一方の面にシリコンからなる薄膜を有するシリコン基板である、分離可能なシリコン基板の一実施形態により本発明を説明する。
方位性を有する単結晶シリコン（１００）又は（１１１）からなる初期基板１が使用されており、この基板１に熱酸化が行われる。このようなシリカからなる酸化層により、初期シリコン基板の一方又は両方の面の上に成長マスクを形成することが可能となる。シリコン基板の酸化は、所定の厚さのシリコン酸化層が得られるように行なう。この層の厚さは、続いて実施される注入がシリコン基板内に行き亘るのに十分に小さいが、続いて実施されるシリコン薄膜の成長用のマスク層を形成するのに十分に大きい。ここで行われる酸化は、例えば、７６０トールの酸素流の下で約２時間半に亘り、１１００℃のオーブン中にシリコン基板を配置するか、又は７６０トールの水蒸気流の下で５０分に亘り、９００℃のオーブン中にシリコン基板を配置することによって行なう。これにより、初期シリコン基板１上に、厚さ２００ｎｍの酸化層２を得ることができる（図１Ａ参照）。
第一の変形例によれば、次いで、１．１０１７Ｈ＋／ｃｍ２のＨ＋イオンにより約４０ＫｅＶでシリコン基板へのイオン注入３を実行する（図１Ｂ）。このような特定の用量のＨ＋イオンは、シリコン基板内にマイクロキャビティ４の形成を促し、基板の表面上に剥離領域５の形成を促し、この剥離領域によって初期基板上に成長ウインドウ６が形成される（図１Ｃ及び図２参照）。前記の注入エネルギーを使用した場合、基板１の表面から約２５０ｎｍの深さ、即ち酸化物２の表面から約４５０ｎｍの深さにマイクロキャビティが形成される。これにより、シリコン基板１上に成長マスク２０が得られる。
第二の変形例によれば、５．１０１６Ｈ＋／ｃｍ２のＨ＋イオンにより約４０ＫｅＶでイオン注入の工程を実施する。この場合、イオン注入後に、３５０℃〜１１００℃の温度範囲の熱処理を行うことができる。熱処理により、マイクロキャビティ内のガス圧が増大することにより、埋め込まれたマイクロキャビティの発達、及び基板表面上での剥離領域の形成が可能となる。有利には、薄膜の成長に使用したものと同じエピタキシ治具において注入後の熱処理を実行する。これにより、これら二つの工程の間に構造体を操作することを回避し、及び／又は汚染を防ぐことができる。
別の変形例において、マスクの形成に機能する酸化物を堆積する前に、注入を実行することができる。この場合、堆積される酸化層は、注入によって形成された埋め込み式脆性領域の位置での構造体破断に繋がる硬化現象を避けるのに、十分に薄くなければならない。
これにより、実験で得られた注入条件（用量、エネルギー、温度）、及び／又は、熱処理（温度、時間、温度傾斜）、及び／又は基板及びマスクの材料の選択によって制御可能な種々の大きさ、深度、及び密度の成長窓６を（シリコン基板１の剥離領域５の位置に）有する成長マスク２０を得ることができ、前記成長窓は、図２に示すように、初期基板１の剥離領域５の位置において初期基板への到達口となる。
一変形例として、照射でなくプラズマ浸漬によって注入を行なうことができる。この技術の利点は、基板の両面に同時に作用できることである。
次いで、成長マスク２０を有する基板１の一方又は両方の面に、シリコンの薄膜７を形成することにより、分離可能な基板３０を得ることができる（図３Ｂ）。このような薄膜７は、シリコン基板の露出領域から（即ち、成長窓６の位置から）結晶性シリコンを横方向に成長させること（ＥＬＯＧ）によって得ることができる。この技術は、シリコンの、縦方向より横方向への成長に有利に働く。従って、成長につれてシリコンは成長マスクを徐々に覆う（図３Ａ参照、シリコンが、剥離領域５によって構成された空間に突出するシャンパンのコルク状に表わされている）。有利には、シリコンの融合が成長マスクの表面全体に亘るまで成長を継続させる（図３Ｂ）。この結果、所望の厚さ及び結晶質を有する連続的なエピタキシャル層７が形成される。これにより形成された薄膜７の厚さは、例えば５０μｍとすることができる。
ＥＬＯ技術は当業者には周知である。シリコンの場合、横方向と縦方向の成長比率は、特に基板の結晶方向に依存し、基板（１１１）において最大である。ＥＬＯエピタキシャル成長はマスクの成長窓の位置から始まり、次いで、二次元核の形成により、マスク上方の層の結晶化が起こる。ＥＬＯ成長は、縦方向への成長よりも酸化物の被覆に有利に働くことができる。これにより、エピタキシャル成長させたシリコンの融合が可能となり、転位が無く、原子レベルの表面粗さを有する、平坦で連続的なエピタキシャル成長層を最終的に得ることができる。方位性を有する基板（１００）の場合、成長は優先的に平面＜１１１＞に沿って起こる。先ず、マスクの各成長窓において、基底傾斜角が５４．７°のピラミッド群が形成される。次いで、成長が進行するにつれて、ピラミッド群が十分に大きくなって互いに接近すると、成長マスクの酸化物を覆うことにより融合する。
シリコン薄膜の成長は、標準的な液相エピタキシャル治具で行なうことができる。このために、超高純度Ｈ２の流れを有するエピタキシ炉内に、エピタキシャル成長させる基板（少なくとも一方の面がシリコン酸化物からなる成長マスク２０で覆われた初期シリコン基板１）と、シリコン及び溶媒（スズ又はインジウム）から構成された成長溶液を同時に導入する。次に、エピタキシャル成長させる基板と成長溶液とを約２時間に亘って高温（約９５０℃）に保ち、液状化した成長溶液をシリコンで飽和させる。飽和後、成長溶液はエピタキシャル成長させるシリコン基板と接触する。最後に、成長溶液と成長基板とをゆっくり冷却（０．５℃／分の温度傾斜で）させて、選択されたＳｉ溶媒システムの液体−固体の熱力学的均衡曲線に従うように成長溶液及び成長基板の温度を下げる。これにより、エピタキシャル成長させたシリコン薄膜７は、初期基板１と同じ結晶特性を獲得する。成長速度は約０．１〜１μｍ／分であるので、厚さ５０μｍのシリコン層＜１１１＞の成長には約２時間掛かる。
このような結晶性シリコンの薄膜から、光起電池などのコンポーネントを形成することができる。次いでこれらのコンポーネントを安価な支持体上に移転することができる。このために、分離可能な基板３０の全部又は一部を、薄膜７を有する面に沿って安価な最終支持体に接着する（図３Ｃ）。例えば、ホスト基板９の一面に接着層８を堆積させることによって結合を行なうことができる。接着層８は、例えば、セラミック接着剤、又はポリマー接着剤を使用することによって得ることができ、最終支持体（ホスト基板９）はセラミック支持体とすることができる。変形例として、分子付着によって結合を行なうことができる。次に、結合された構造体に分離応力を加えることにより、薄膜７の全部又は一部を初期基板１から分離する。例えば、初期基板１とホスト基板９との間に刃を挿入する、及び／又は結合された構造体に、牽引応力、及び／又は屈曲応力、及び／又は剪断応力を印加する、及び／又は埋め込まれたマイクロキャビティの領域の位置、及び／又はマスクと薄膜との境界面に、慎重に選択された出力及び周波数の超音波又はマイクロ波を印加する。分離は、薄膜７と熱酸化マスク２０の境界面、及び／又は熱酸化物からなるマスク２０の位置（シリコンより脆い）、及び／又は初期基板１におけるマイクロキャビティ領域４の位置で実施することができる。この場合、結晶性の初期基板をリサイクル又は再使用して、他の薄膜を形成することができる。初期基板との分離がマイクロキャビティ領域の位置で行われた薄膜７の、ホスト基板９上への移転を図３Ｄに示す。これにより、薄膜７にはマスク２０及び初期基板１の残留部分が含まれる。分離の一変形例によれば、連続的又は非連続的な薄膜７を形成した後で、且つホスト基板への結合の前に又は後で、成長マスクの全部又は一部を削除するための選択的な化学侵食を行なうことができる。この工程は、例えば同時に又は後で行われる機械的応力の印加による薄膜の分離を容易にする。
有利には、移転の後で、選択的な化学侵食、又は機械−化学研磨処理を実効することにより薄膜と一体化している熱酸化物の領域（マスク２０）を除去することができ、よって基板９上に移転した薄膜７だけを保存することができる。このような層には、コンポーネントの形成に必要な技術的処理（蒸着、エッチング）を行うことができる。
以下では、分離可能な基板の別の実施形態について説明する。方位性を有する単結晶ゲルマニウム（１００）又は（１１１）からなる初期基板を使用する。前記基板上に、ＰＥＣＶＤ（プラズマ化学気相成長法）により、厚さ２５０ｎｍのＳｉＯ２層を蒸着する。
第一の変形例によれば、１．１０１７Ｈ＋／ｃｍ２のＨ＋イオン注入量により、８０ＫｅＶのエネルギーで、基板への注入を行なう。これらの注入条件は、基板の所定の深さにマイクロキャビティの形成を促し、基板表面に剥離領域を出現させる。この結果、シリカ層は、下層のゲルマニウムからなる基板を露出させる成長窓を有する。
第二の変形例によれば、注入の工程は、５．１０１６Ｈ＋／ｃｍ２のイオン用量を用いて、８０ＫｅＶのエネルギーで行なわれる。この工程の後に、３５０℃〜５００℃で熱処理を行なう。有利には、注入後に行う熱処理はエピタキシャル治具で実行する。
一変形例として、注入はマスクを堆積させる工程の前に行なうことができる。
従って、実験により得られた条件によって制御された大きさ、深さ、及び密度の成長窓を有する成長マスクが得られる。
成長マスクを備えたこのような基板に対し、露出したゲルマニウム領域から、ゲルマニウムを堆積又は成長させることができる（剥離領域はマスクの成長窓から視認可能である）。このような成長は、例えば、標準的な液相エピタキシャル治具で行なうことができる。このために、ゲルマニウム及び溶媒（例えば鉛を含む溶媒）から構成される成長溶液を使用する。成長溶液と、エピタキシャル成長の対象となる、成長マスクを有する基板とを、１つの炉に同時に投入する。炉にはアルゴンを大量に流し、次いでシステムを５．１０−６トールの真空状態にする。次に、超純度Ｈ２流を流しながら（Ｈ２の流量は１Ｌ／分）炉の温度を３００℃まで上昇させる。次いで、成長溶液とエピタキシャル成長させる基板の温度を、液状化した成長溶液がゲルマニウムで飽和するまで、約５時間半に亘って高温（約６５５℃）に保つ。飽和後、約６５３℃で、エピタキシャル成長させるゲルマニウム基板に成長溶液を接触させる。飽和温度に対する僅かな温度差（約２℃）により成長が開始する。次に、成長溶液と成長基板とを、１２時間掛けて３４０℃まで冷却する。これにより、約３５〜５０μｍのエピタキシャル層が得られる。
このゲルマニウムからなる薄膜から、例えば光起電池等のコンポーネントを製造するための特定の技術工程を実行することができる。これらコンポーネントも、ホスト基板上に移転することができる。例えば、必要に応じて、ゲルマニウムからなるエピタキシャル層の全部又は一部を、初期基板以外の支持体上に移転することができる。このために、接着層（セラミック接着剤、ポリマー接着剤、その他）を使用することにより、ゲルマニウムからなる薄膜を、安価な最終支持体（例えばセラミック製のホスト基板）上に結合することができる。次いで、分離応力の印加により、初期基板からゲルマニウムからなる薄膜を分離する。分離は、薄膜とシリコン酸化物との境界部の位置、及び／又はシリコン酸化物（ゲルマニウムより脆い）からなる層の内部、及び／又は初期基板のマイクロキャビティ領域の位置で行なうことができる。分離は、二つの基板、即ち初期基板とホスト基板の間に刃を挿入すること、及び／又は初期基板に牽引応力、及び／又は屈曲応力、及び／又は剪断応力を印加すること、及び／又は慎重に選択された出力及び周波数の超音波又はマイクロ波を初期基板に印加することによって行なうことができる。一変形例によれば、分離応力の印加による分離の促進と組み合わせて、化学侵食を行うことにより成長マスクの酸化領域をエッチングすることができる。
有利には、化学的に、及び／又は機械−化学研磨によって、初期基板及び成長マスクの残留部分を除去することにより、移転された層７の表面を良好な状態に戻す。ここで、移転された層７に対し、コンポーネントを製造するための様々な技術的工程（例えばＰＥＣＶＤ蒸着、エッチング、セリグラフィー）を実行することができる。
引用文献
［１］ＷＯ８１／０２９４８（１９８０年４月）
［２］Ｋ．Ｊ．Ｗｅｂｅｒによる「Lift-off of silicon epitaxial layers for solar cell applications」（２６ｔ ＰＶＳＣ、１９９７年、カリフォルニア州アナハイム）
［３］Ｈ．Ｒａｉｄｔによる「Adhesion in growth of defect-free silicon over silicon oxide」（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．８０（７）、１９９６年、ｐ４１０１）
Ａ−Ｃは、初期基板上にマスクを形成する本発明による方法の異なる工程を示す。 図１Ｃの拡大上面図である。 Ａ−Ｄは、ホスト基板に薄膜を移転する方法の工程を示す。

Claims (13)

  1. 初期結晶性基板（１）の表面上に成長マスク（２０）を形成する方法であって、
    −第一の材料からなる初期基板（１）の一方の面の上に、第二の材料からなる層（２）を形成する工程、
    −第二の材料からなる層（２）の厚さ内にパターンを形成することにより前記初期基板の面の上の領域を露出させ、よって前記領域を初期基板上における成長窓とする工程
    を有し、
    パターンの形成を、第二の材料からなる層（２）の下方に位置する初期基板（１）の表面層にイオン注入を行なうことによって行い、このときの注入条件として、注入直後又は熱処理後に、前記初期基板の面の上に第一の材料の剥離領域（５）が出現することにより、第一の材料からなる剥離領域（５）を覆う第二の材料からなる領域が局所的に除去され、よって初期基板（１）が局所的に露出し、初期基板上に成長窓（６）が形成されるような条件を用いることを特徴とする、マスク形成方法。
  2. 第二の材料からなる層（２）を、第一の材料からなる基板（１）の面を酸化することによって形成することを特徴とする、請求項１に記載のマスク形成方法。
  3. 第二の材料からなる層（２）を、第一の材料からなる初期基板（１）の面に第二の材料を堆積させることによって形成することを特徴する、請求項１に記載のマスク形成方法。
  4. 初期結晶性基板上に少なくとも１つの結晶性薄膜を形成する方法であって、
    −請求項１ないし３のいずれか１項に記載の方法によって、第一の材料からなる初期結晶性基板（１）の少なくとも一方の面の上に成長マスク（２０）を形成する工程、及び
    −マスク（２０）を有する基板の面の上に、第三の材料からなる結晶性薄膜（７）を形成する工程
    を有することを特徴とする方法。
  5. 第三の材料からなる薄膜（７）を、初期基板（１）上の成長窓（６）から第３の材料を横方向に成長させることによって形成することを特徴とする、請求項４に記載の少なくとも１つの薄膜を形成する方法。
  6. 前記第一の材料と第三の材料とが同一であることを特徴とする、請求項４又は５に記載の少なくとも１つの薄膜を形成する方法。
  7. 結晶性薄膜の形成方法であって、
    −請求項４ないし６のいずれか１項に記載の方法によって、第一の材料からなる初期結晶性基板（１）の、第二の材料からなる成長マスク（２０）を有する面の上に、結晶性薄膜（７）を形成する工程、及び
    −初期結晶性基板（１）から結晶性薄膜（７）を分離する工程
    を有する方法。
  8. 初期結晶性基板からの薄膜（７）の分離を、機械的及び／又は化学的応力の印加によって実施することを特徴とする、請求項７に記載の薄膜形成方法。
  9. 結晶性薄膜をホスト基板上に移転する方法であって、
    −請求項４ないし６のいずれか１項に記載の方法によって、第一の材料からなる初期結晶性基板（１）の、第二の材料からなる成長マスク（２０）を有する面の上に、第三の材料からなる結晶性薄膜（７）を形成する工程、
    −ホスト基板（９）の１つの面の上に、結晶性薄膜（７）を接触させて接着する工程、及び
    −初期結晶性基板（１）から前記結晶性薄膜（７）を分離することによって、結晶性薄膜を支持するホスト基板から初期基板を分離する工程
    を有する方法。
  10. ホスト基板（９）の１つの面への薄膜（７）の接着を、薄膜及び／又はホスト基板上に接着層（８）を形成することによって行うことを特徴とする、請求項９に記載の結晶性薄膜をホスト基板上に移転する方法。
  11. ホスト基板（９）の１つの面への薄膜（７）の接着を、分子付着法によって行うことを特徴とする、請求項９に記載の結晶性薄膜をホスト基板上に移転する方法。
  12. 薄膜（７）の分離工程を、機械的及び／又は化学的応力の印加によって行なうことを特徴とする、請求項９ないし１１のいずれか１項に記載の結晶性薄膜をホスト基板上に移転する方法。
  13. 結晶性薄膜（７）を形成する工程の後に、第二の材料からなる成長マスク（２０）の化学侵食を実施する工程を更に含むことを特徴とする、請求項９ないし１２のいずれか１項に記載の結晶性薄膜をホスト基板上に移転する方法。
JP2007542072A 2004-11-29 2005-11-25 分離可能な基板の形成方法 Expired - Fee Related JP5097552B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0452796A FR2878535B1 (fr) 2004-11-29 2004-11-29 Procede de realisation d'un substrat demontable
FR0452796 2004-11-29
PCT/FR2005/050994 WO2006090034A1 (fr) 2004-11-29 2005-11-25 Procede de realisation d'un substrat demontable

Publications (2)

Publication Number Publication Date
JP2008522398A true JP2008522398A (ja) 2008-06-26
JP5097552B2 JP5097552B2 (ja) 2012-12-12

Family

ID=34952388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007542072A Expired - Fee Related JP5097552B2 (ja) 2004-11-29 2005-11-25 分離可能な基板の形成方法

Country Status (7)

Country Link
US (1) US7927980B2 (ja)
EP (1) EP1817445B1 (ja)
JP (1) JP5097552B2 (ja)
AT (1) ATE472620T1 (ja)
DE (1) DE602005022101D1 (ja)
FR (1) FR2878535B1 (ja)
WO (1) WO2006090034A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013048301A (ja) * 2010-01-08 2013-03-07 Taiwan Semiconductor Manufacturing Co Ltd 光デバイス
JP2017147463A (ja) * 2010-06-24 2017-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20180054591A (ko) * 2015-09-18 2018-05-24 빙 후 반도체 기판 본체와 그 상부의 기능층을 분리하기 위한 방법
US11414782B2 (en) 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2993095B1 (fr) * 2012-07-03 2014-08-08 Commissariat Energie Atomique Detachement d’une couche autoportee de silicium <100>
WO2014020387A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices
FR3000293B1 (fr) * 2012-12-21 2015-02-20 Commissariat Energie Atomique Procede de recyclage d’un support de substrat
FR3001331A1 (fr) * 2013-01-24 2014-07-25 Centre Nat Rech Scient Procede de fabrication d'une couche a base de nitrure d'element iii par decollement spontane
US9831273B2 (en) * 2013-12-23 2017-11-28 University Of Houston System Flexible single-crystalline semiconductor device and fabrication methods thereof
US11152251B2 (en) * 2017-07-31 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device having via formed by ion beam
FR3073082B1 (fr) 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un support presentant une surface non plane
WO2023117997A1 (fr) * 2021-12-24 2023-06-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication de substrats demontables

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10172918A (ja) * 1996-11-23 1998-06-26 Hyundai Electron Ind Co Ltd 半導体ウェーハ製造方法
JP2001326384A (ja) * 2000-05-16 2001-11-22 Shiro Sakai 窒化ガリウム系化合物半導体の製造方法
JP2002289579A (ja) * 2001-03-23 2002-10-04 Mitsubishi Cable Ind Ltd 結晶成長用基板、その製造方法、およびＧａＮ系結晶の製造方法
WO2003032384A1 (fr) * 2001-10-11 2003-04-17 Commissariat A L'energie Atomique Procede de fabrication de couches minces contenant des microcomposants
WO2003100839A2 (fr) * 2002-05-28 2003-12-04 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6016420A (ja) * 1983-07-08 1985-01-28 Mitsubishi Electric Corp 選択的エピタキシヤル成長方法
FR2714524B1 (fr) * 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
US6291326B1 (en) * 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
CA2246084A1 (en) * 1998-08-28 2000-02-28 Todd William Simpson Method of patterning semiconductor materials and other brittle materials

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10172918A (ja) * 1996-11-23 1998-06-26 Hyundai Electron Ind Co Ltd 半導体ウェーハ製造方法
JP2001326384A (ja) * 2000-05-16 2001-11-22 Shiro Sakai 窒化ガリウム系化合物半導体の製造方法
JP2002289579A (ja) * 2001-03-23 2002-10-04 Mitsubishi Cable Ind Ltd 結晶成長用基板、その製造方法、およびＧａＮ系結晶の製造方法
WO2003032384A1 (fr) * 2001-10-11 2003-04-17 Commissariat A L'energie Atomique Procede de fabrication de couches minces contenant des microcomposants
WO2003100839A2 (fr) * 2002-05-28 2003-12-04 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013048301A (ja) * 2010-01-08 2013-03-07 Taiwan Semiconductor Manufacturing Co Ltd 光デバイス
JP2017147463A (ja) * 2010-06-24 2017-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20180054591A (ko) * 2015-09-18 2018-05-24 빙 후 반도체 기판 본체와 그 상부의 기능층을 분리하기 위한 방법
JP2020074385A (ja) * 2015-09-18 2020-05-14 胡 兵HU, Bing 半導体基板本体及びその上の機能層を分離する方法
KR102313428B1 (ko) * 2015-09-18 2021-10-15 빙 후 반도체 기판 본체와 그 상부의 기능층을 분리하기 위한 방법
JP7025773B2 (ja) 2015-09-18 2022-02-25 兵 胡 半導体基板本体及びその上の機能層を分離する方法
US11414782B2 (en) 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object

Also Published As

Publication number Publication date
ATE472620T1 (de) 2010-07-15
EP1817445B1 (fr) 2010-06-30
US7927980B2 (en) 2011-04-19
WO2006090034A1 (fr) 2006-08-31
JP5097552B2 (ja) 2012-12-12
FR2878535B1 (fr) 2007-01-05
EP1817445A1 (fr) 2007-08-15
DE602005022101D1 (de) 2010-08-12
FR2878535A1 (fr) 2006-06-02
US20090149005A1 (en) 2009-06-11

Similar Documents

Publication Publication Date Title
JP5097552B2 (ja) 分離可能な基板の形成方法
US8609514B2 (en) Process for the transfer of a thin film comprising an inclusion creation step
US6352909B1 (en) Process for lift-off of a layer from a substrate
US7498245B2 (en) Embrittled substrate and method for making same
KR100869327B1 (ko) 가스종의 도입을 포함하는 박막층의 제조방법
US11336250B2 (en) Method for preparing film bulk acoustic wave device by using film transfer technology
EP2342744B1 (fr) Procede de formation d&#39;une couche monocristalline dans le domaine micro-electronique
JPH05102445A (ja) 半導体基材の作製方法
JPH09181011A (ja) 半導体材料薄膜の製造方法
JP2001203340A (ja) シリコン系結晶薄膜の形成方法
JPH07302889A (ja) 半導体基板の作製方法
JP2006140445A (ja) 複合材料ウェーハの製造方法
EP1497854A2 (en) Method for fabricating a soi substrate with a high resistivity support substrate
JP2010093233A (ja) 補剛材の適用によるひずみ材料層の緩和
JP2007524222A (ja) エピタキシャル基板の製造方法
US11935743B2 (en) Method for manufacturing a monocrystalline layer of diamond or iridium material and substrate for epitaxially growing a monocrystalline layer of diamond or iridium material
JP2010278342A (ja) Ｓｏｉ基板の製造方法
EP2203932A1 (en) Method of manufacturing a structure comprising a substrate and a layer deposited on one of its faces
JP2000349265A (ja) 半導体部材の作製方法
JP2000277403A (ja) 半導体基体の作製方法
JPH05101998A (ja) 半導体基材の作製方法
JPH0396222A (ja) 単結晶Ｓｉ膜の形成方法
JPH03289130A (ja) 結晶の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120511

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120518

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120611

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120830

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120924

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees