JP2008512884A - 無線通信装置及びデータ・インターフェース - Google Patents

無線通信装置及びデータ・インターフェース Download PDF

Info

Publication number
JP2008512884A
JP2008512884A JP2007529321A JP2007529321A JP2008512884A JP 2008512884 A JP2008512884 A JP 2008512884A JP 2007529321 A JP2007529321 A JP 2007529321A JP 2007529321 A JP2007529321 A JP 2007529321A JP 2008512884 A JP2008512884 A JP 2008512884A
Authority
JP
Japan
Prior art keywords
clock
data
wireless communication
communication device
rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007529321A
Other languages
English (en)
Other versions
JP4553941B2 (ja
Inventor
オキーフェ,コナー・ジェイ
ケレハー,ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2008512884A publication Critical patent/JP2008512884A/ja
Application granted granted Critical
Publication of JP4553941B2 publication Critical patent/JP4553941B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B15/00Suppression or limitation of noise or interference
    • H04B15/02Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2215/00Reducing interference at the transmission system level
    • H04B2215/064Reduction of clock or synthesizer reference frequency harmonics
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2215/00Reducing interference at the transmission system level
    • H04B2215/064Reduction of clock or synthesizer reference frequency harmonics
    • H04B2215/065Reduction of clock or synthesizer reference frequency harmonics by changing the frequency of clock or reference frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Noise Elimination (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

無線通信装置(100)は、データを或る数のサブシステム(110,120)間でルーティングするデータ・インターフェース(105)に動作可能に結合される当該或る数のサブシステム(110,120)を備える。クロック発生機能部(615)が、前記データ・インターフェース(105)を介して用いられるべき実質的なデータ転送速度でクロック信号を発生し、それによりクロック信号が、無線通信装置(100)の複数の動作周波数においてクロック信号の高調波含有量を最小にするレートで発生される。従って、適切なデータ・レートは、クロック信号からの高調波干渉の影響を最小にしながら、無線通信装置(100)内のデータ・インターフェースにより動作可能に結合される機能構成要素の所望の帯域幅、クロック・レート及び/又はチップ・レートに適応するデータ・インターフェースにより選択され、支援される。

Description

本発明は、無線通信装置用データ・インターフェースに関する。本発明は、マルチモード無線通信装置用データ・インターフェースに適用可能であるが、それに限定されるものではない。
移動電話ハンドセットのような無線通信装置は、必要な機能密度を達成するため、即ち、最小の装置体積及び最小のコストで必要な機能を実現するため、ハードウエア及びファームウエア/ソフトウエアの非常に高いレベルの統合化を必要とする。最適な無線通信装置の設計はまた、バッテリ・セル時間及び/又はスタンバイ時間を増大するため、電力消費を最小にしなければならない。
無線通信装置はまた、複雑な無線通信装置が実行することが必要である多種多様な機能及び動作を与えるため、或る数の個別で且つ動作可能に結合されたサブシステムを組み込む。そのようなサブシステムは、無線周波数電力増幅機能と、無線周波数発生、増幅、フィルタリング等の機能を備える無線周波数集積回路(RFIC)と、音声回路、符号化/復号化、復調(或いは変調)機能、処理機能等を備えるベースバンド集積回路(BBIC)と、メモリ・ユニットとを備える。
異なるチップセット製造業者と異なるハンドセット製造業者との間での共通性及び機能の増大を可能にするため多くの場合標準化されるインターフェースが、それぞれのサブシステム間で通信するため定義されている。
無線通信装置で見られる1つの典型的なインターフェースは、ベースバンド集積回路(BBIC)と無線周波数集積回路(RFIC)との間のインターフェースである。IC上のピンを用いて、電気信号を装置/構成要素/機能の間にルーティングする。一般的に、無線通信装置で用いられるICのピン数を最小にすることが望ましい。それは、例えば、BBIC−RFICインターフェース上に余分なピンを使用することは、IC面積を増大させ、ICコスト及び複雑さを増大させ、そして電力消費を増大させるからである。
移動電話の分野では、移動電話製造業者の連合体が、様々なサブシステム・インターフェース、詳細には、マルチモード送受信器が更に第3世代(3G)広帯域符号分割多元アクセス(WCDMA)技術を採用する場合のような追加的で将来の無線通信技術をカバーするよう移行する場合、セルラ電話器の第2世代(2.xG)の様々な変形同士間のインターフェースを定義するため形成されている。この連合体は、「DigRF」として知られ、そして特にマルチモード移動電話シナリオにおけるそれの定義されたインターフェース及び機能の詳細は、それらのウェブサイトwww.digrf.comで見つけることができる。マルチモード動作仕様は、この特許出願を出願する時点ではまだ使用可能でないことは注目すべきである。
DigRF連合体により定義される1つのインターフェースは、BB−RFインターフェース標準であり、そのBB−RFインターフェース標準は、セルラ電話器の第2世代(2.xG)の受信器(Rx)及び送信器(Tx)変形のためのシリアル・データ・インターフェースを含む。3G技術に要求される増大した複雑さ及びデータ・レートに適応するようインターフェースを定義するとき、ICピン数を最小にすることは明らかに有利である。
更に、現在の2.xG移動電話製品のための標準化されたRFIC−BBICインターフェースは、RFICへの同時のRx及びTxデータ転送を与えない。そのような単式方式を設けることは2G環境及びその2G変形で許容可能であるにも拘わらず、対応の制限された帯域幅が、3GRx又はTx動作にとって十分でない。
その上、2G移動電話で用いられている標準化されたシステム・クロック周波数(SysClk)は、26MHzと定義されている。この周波数は、2.xG動作モードにとって有効なデータ・レートを設定する。3G動作については、この周波数は、それがWBCDMAチップ・レートの整数倍でないので有効でない。
本発明の発明者は、そのような無線送受信器システム上でデータ・インターフェースを動作させる場合、ランダム・データ・パターンを発生し復号するためクロック源がそのデータ・レート又はその整数倍を要求される点で更なる問題が存在することが分かった。このクロック源は、均一であり、従って、クロック源の高調波含有分は、拡散されないであろう。
従って、無線通信装置の分野での重大な問題は、クロックの高調波含有電力が送受信器の送信信号及び受信信号と一致する周波数で信号を放射することが知られていることである。
とりわけ、移動電気通信用グローバル・システム(GSM)標準移動端末装置に使用の「DigRF」2G標準は、26MHzのシステム・クロック・レートを、ベースバンド集積回路(IC)と無線周波数(RF)周波数ICとの間のデータ・インターフェースに採用した。とりわけ、そのように定義されたクロック・レートの使用は、GSMカッド・バンド(quad−band)Rx及びTx周波数帯域、即ち、世界の様々な範囲でGSMに割り当てられた4つの周波数帯域で14個の高調波を生成する。26MHzで動作するクロック信号により発生されたこの高調波含有問題は、無線送受信器設計者にこの問題を限定するためスルーレート(slew rate)制御クロックを用いることを要求する。
更に、上記装置に用いられるICのための印刷回路板の非常に注意深いレイアウトが、これらの高調波の影響を最小にするため要求される。従って、特定のクロック・レートの選択は、無線通信装置の中に設計された対応の回路に重大な影響を与える。
Philips Electronics N.V.の米国特許No.6,737,904B1は、GSM26MHzシステム・クロックと関連した問題に対処するのを助ける2G電話BBICを開示する。米国特許No.6,737,904B1は、乱数発生器を26MHzクロック信号に動的に適用して、ジッタを導入し、従って、雑音を拡散するためクロック信号に位相変化を導入する機構を開示する。
高調波干渉に対する更なる解法(純粋に、そしてとりわけ2G環境において)が、発明の名称が「デジタル・インターフェース装置及び関連の方法(Digital Interface Apparatus and Associated methods)」であるTuttle他の発明者の国際公開WO200256488A2に提案されている。WO200256488A2では、2GIC間の干渉の抑圧は、RFサブシステム内で帯域制限シングルエンデッド回路、及び差動信号、及び最適ダイ・パーティションを用いて実行される。
高調波干渉に対する更なる解法は、液晶ディスプレイの文脈において、発明の名称が「データ・インターフェース装置(Data Interface device)」である発明者Kim他の米国特許No.6,720,943B1に提案されている。米国特許No.6,720,943B1は、電磁干渉(EMI)をクロック・ディザリング機構により拡散することを提案している。
米国特許No.6,720,943B1で提案されたクロック・ディザリング機構と関連した問題は、クロック・ディザリングが雑音を拡散するが、しかしデータ・リンクの信頼性を低減することである。クロック・ディザリング機構の使用は、ハードウエア・オーバヘッドの増大がある点で更なる問題を生成する。ディザーは、新しいトーンを発生しないようにランダムであることが必要である。従って、この技術は、高調波雑音のRFサブシステムへの寄与を低減することを試みているが、しかし高調波雑音を最小にする又は排除することに失敗している。
従って、クロック高調波に対する既存の解法は、殆ど、雑音を拡散するためクロック信号をディザリングすることにより高調波の影響を「低減」しようと試みている。従って、クロック信号の高調波干渉の影響を最小にし又は排除しながら、コストの増大又は複雑さ又はピン数の増大を招くこと無く、集積回路/サブシステム及び対応のデータ・インターフェースを無線通信装置内に組み込むための機構に対する必要性が存在する。
本発明の局面に従って、特許請求の範囲で定義されたデータ・インターフェース、無線通信装置及びそのための集積回路が提供される。
本発明の例示的実施形態が、ここで、一例としてのみ添付図面を参照して説明されるであろう。
本発明の好適な実施形態が、マルチモード3G−2.xG移動電話器のような無線通信装置に関して説明されるであろう。しかしながら、本発明は、それぞれのサブシステム間のデータ・インターフェースを無線通信装置内に組み込むいずれの他のタイプの無線通信装置で具体化され得ることが認められるであろう。
図1を参照すると、本発明の好適な実施形態の発明概念をサポートするよう適合された無線通信装置100の一部の単純化されたブロック図が示されている。無線通信装置100は、本発明の好適な実施形態の文脈において、マルチモード3G−2.xG移動電話器である。そこで、無線通信装置100は、アンテナ135を含み、当該アンテナ135は、好適には3Gデュープレックス・フィルタ又は2.xGアンテナ・スイッチ140に結合され、当該3Gデュープレックス・フィルタ又は2.xGアンテナ・スイッチ140は、無線通信装置100内の受信チェインと送信チェインとの間に分離を与える。受信器チェインは、当該技術で知られているように、事実上、受信、フィルタリング、及び中間又はベースバンド周波数への変換を与える受信器フロント−エンド回路のような多数の受信器回路を含む。受信器回路は、好適には、大部分、無線周波数集積回路(RFIC)120上に形成されることが好ましい。RFIC120は、信号処理機能部、メモリ構成要素等のような多数の他の構成要素/機能部(図示せず)に結合されることが好ましい。
当該技術で知られているように、RFIC120は、ベースバンドIC(BBIC)110に動作可能に結合されており、当該BBIC110は、復号/符号化、変調(復調)、インターリーブ(インターリーブ解除)機能及び類似のもののようなベースバンド周波数での多数の信号処理動作を実行する。BBIC110は、信号処理機能部、メモリ構成要素等のような多数の他の構成要素/機能部(図示せず)に結合されることが好ましい。BBIC110は、タイマ又はクロック機能部(図示せず)を備え、又は外部タイマ又はクロックに動作可能に結合されて、無線通信装置100内の動作のタイミング(時間依存の信号の送信及び受信)を制御することが好ましい。
RFIC120とBBIC110との間の結合は、RFIC−BBICデータ・インターフェース105を介して実行されることが好ましく、当該RFIC−BBICデータ・インターフェース105は、電気信号をそれらの間で搬送するため8ピンを備える。その8ピンは、RxTxDataライン111、RxTxEnライン112、CtrlDataライン113、CtrlEnライン114、CtrlClkライン115、Strobeライン(ストローブ・ライン)116、SysClkライン117及びSysClkEnライン118を備えることが好ましい。
BBIC110は、複数のRFIC120に動作可能に結合され(図示せず)、そこにおいて、各RFICは、例えば、別々のCtrlEnライン114及びSysClkEnライン118を有する。BBIC110はまた、オーディオ・スピーカ160及び/又はディスプレイ170のような1又はそれより多い出力装置に結合されることが好ましい。
無線通信装置100の送信チェインに関しては、これは、BBIC110に結合されたマイクロフォン150及び/又はキーパッド(図示せず)のような入力装置を含む。送信機能部におけるRFIC120は、無線周波数電力増幅器125に結合され、そしてその後でアンテナ・スイッチ又はデュープレックス・フィルタ140を介してアンテナ135に結合される。RFIC120と関連したバッテリ・レギュレータ(図示せず)は、電力管理ユニット130の制御下にあり、BBIC110は、電力管理ユニット130の制御を維持する。
本発明の好適な実施形態に従って、BBIC−RFICインターフェース、従って、BBIC及びRFIC装置は、アンテナ135から送信される、又はアンテナ135に受信される周波数で高調波干渉を最小にする特定のデータ・レートで機能するよう適合されている。RFIC−BBIC及びデータ・インターフェースの好適な構成が更に、図5及び図6を参照して説明される。
ここで、図2及び図3を参照すると、2つのグラフ200及び300は、多数の高調波干渉波(ここでは、解析は3Gパートナーシップ・プロジェクト(3GPP)により制御されたリリース5周波数帯域に向けられている。)対データ・レート(図2においては26から500メガビット/秒(Mbps/sec)であり、図3においては188から212メガビット/秒である。)を示す。
Y軸210及び310は、X軸上に示されるように様々なクロック・レート220及び320を用いて前述の3GPP Rx又はTx帯域に落ちる多数の高調波干渉波を示す。とりわけ、図3においては、本発明の発明者は、選択されたクロック・レートの高調波が重要な2.XG及び3GRx又はTx帯域に落ちない、200MHzに近い小さい周波数帯域を特定した。従って、用いるデータ・インターフェースに対してほぼ200MHzのクロック・レートに設定することにより、3GPP周波数の高調波干渉波が、クロック信号により発生しないことが有利である。
3G送受信器については、データ・インターフェースに採用されるクロック・レートは、WBCDMAチップ・レートの倍数であることが重要である。WBCDMAチップ・レートは、3.84Mcsである。3.84Mcsの倍数が、RFサブシステムとBBサブシステムとの間の単一のデータ・シリアル・インターフェースに必要とされる。従って、本発明の発明者は、3Gチップ・レートの52倍の倍数を選択した、即ち、199.68MHzのクロック・レートが、RFIC−BBICデータ・インターフェースにより用いられる。従って、199.68MHzのRFIC−BBICクロック・レートの選択は、無線通信装置の正確なデータ転送及びデータ処理動作を促進する一方、3GPPリリース5周波数帯域内のクロック信号の高調波成分を効果的に排除する。
本発明の好適な実施形態をシリアル。データ・データ・インターフェースに関して説明したが、本発明概念が等しくパラレル・データ・インターフェースに適用されることが意図されている。
図4は、199.68MHzクロック信号のPSD(単位dB)410対周波数420のグラフ400を示す。199.68MHzクロック信号の高調波430が2.xG及び3GにとってのTx及びRx帯域の外側440に落ち、それにより無線送受信器設計者が直面する最も困難な問題を改善する点で注目に値する。データ・インターフェースを介して送られる信号のランダム・データ・パターンが、ボー(シンボル/ビット・レート)に関してデータ・ストリームの高調波成分を拡散することが知られている。従って、当該ボーの高調波成分もまた、その結果として拡散される。
雑音が広い帯域幅(BW)にわたり拡散されることが望ましい。しかしながら、データを回復し、そしてデータを送信するため、クロック源は、インターフェースのそれぞれの側に要求され、(又はクロック信号がインターフェースを介して送られる)。クロック信号の高調波は、周波数領域におけるクロックの整数倍のところにそれらの電力が集中する、即ち拡散が無いため問題となる。従って、これは、無線サブシステムの設計者が解決することが必要である問題である。
図4に概略的に示されているPSDグラフは、3G−2.xGマルチモード無線通信装置に対して199.68MHzのインターフェースを選択する理由及び高調波干渉最小化(効果的に排除)の利点を示す。
ここで図5を参照すると、1248MHzクロック源及び199.68Mbpsデータ・ストリームを動作させるBBIC−RFIC及び関連のデータ・インターフェースの概略ブロック図が、本発明の第1の実施形態に従って示されている。とりわけ、その構成は、より高い周波数クロック源がインターフェースを介して送られ、そこにおいてインターフェースを介して転送されたデータに関するクロック周波数がこのより高いクロック源から導出される機構を示す。更に、クロックをそのデータ・レートで発生する必要性は、データ・インターフェース上のデータ転送に対する要件である。
好適な形態は、データ・インターフェースの両側にクロック発生回路を組み込む必要性を回避するハードウエア設計を採用し、それによりクロック信号がまた、データ・インターフェースを介して転送される。このようにして、クロック又はクロック高調波は、当該クロックが比較的均一な信号でなければならないので、高調波電力を特定の周波数に集中させる。しかしながら、一部のデータ・インターフェース・アーキテクチャを用いて、クロック源をデータ・インターフェースのそれぞれの側内に用いることが有利であることが実証されることが想定される。
図5は、データ・インターフェースを介してBBIC550に動作可能に結合されたRFIC510を示す。RFIC510は、第1の差動ライン・ドライバ520に動作可能に結合された1248MHzクロック源515を備える。1248MHzクロック源515は、クロック・レートを所望の199.68MHzレートまで低減するためクロック分周器525に動作可能に結合される。次いで、このクロック・レートは、データをデータ・インターフェースを介して転送するI−Qベースバンド・データ発生部のために用いられる。所望の199.68MHzレートはまた、データ回復機能部545に入力され、当該データ回復機能部545は、制御及び送信サブシステム(図示せず)に動作可能に結合されることが好ましい。
RFIC510のI−Qベースバンド・データ発生機能部535は、第2の差動ライン・ドライバ530に動作可能に結合されて、I−Qデータを199.68Mbpsでデータ・インターフェースを介して送信する。差動バッファ540は、送信情報をBBIC550から受信し、その送信情報は、RFIC510のデータ回復機能部545に通される。
BBIC550はまた、生の1248MHzクロック信号を受け取る第1の差動バッファ555を備える。再び、BBIC550において、1248MHzクロック信号は、クロック分周器560に入力されて、そのクロック・レートを、機能部570の中のI−Qベースバンド・データ回復部のため用いられる所望の199.68MHzレートまで低減される。I−Qベースバンド・データ回復機能部570が、このクロック・レートを用いて、データ・インターフェースを介して受け取られ且つBBICの第2の差動バッファ565によりバッファリングされたデータを回復する。データ回復機能部570は、このデータを出力し、当該データは、Rx処理フィードバック制御機能部/サブシステム(図示せず)に再同期化され、そしてそれに出力されることができる。
BBIC550のI−Qベースバンド・データ発生機能部575は、BBIC差動ライン・ドライバ580に動作可能に結合されて、I−Qデータを199.68Mbpsでデータ・インターフェースを介して送信する。RFIC510の差動ライン・バッファ540は、I−Qデータを199.68メガビット/秒(Mbits/sec)でBBIC550のI−Qベースバンド・データ発生機能部575から受け取る。
このようにして、1248MHzの特定のクロック・レートで動作するよう選択された単一のクロック源515を用いて、I−Qデータ・ストリームをBBIC550及びRFIC510の両方において発生する。更に、単一のクロック源515を用いて、データ・インターフェースを介して199.68Mbits/secのI−Qデータ・レートで送信されたデータからデータ回復をRFIC510及びBBIC550の両方において実行する。199.68Mbits/secのI−Qデータ・レートの使用は、データ・インターフェースを介して通されたクロック信号が無線通信装置へ送信し又はそれから受信された3GPP周波数のいずれかにおいていずれかの高調波を発生する。当業者は、直交(Cartecian)I−Qデータ・フォーマットが幾つかの他のデータ・フォーマット、例えば、極大きさ及び位相フォーマット(polar magnitude and phase format)に変更されることができるであろうことを認めるであろう。
1248MHzクロック源515に結合された更なる分周器機能部を組み込むことにより、BBIC550及びRFIC510は、他のクロック信号を発生することができることが有利である。例えば、1248MHzクロック源515に結合された「48分周(48で除算)」クロック分周器は、26MHzのクロック信号を与え、その26MHzのクロック信号は、2.xGのシンボル・レートの「96」倍であり、そして1248MHzクロック源515に結合された「325分周(325で除算)」クロック分周器は、クロック信号を3.84MHzの3Gチップ・レートで与えるであろう。
ここで図6を参照すると、本発明の第2の実施形態が示され、それによると、RFIC610が、データ・インターフェースを介してBBIC650に動作可能に結合される。図6の構成は、3G無線通信装置を収容するため理想的に適合されており、当該3G無線通信装置は、2.xG又は3G周波数におけるクロック信号の高調波成分を生成しないであろう。RFIC610は、N×199.68MHzクロック源615を備え、当該N×199.68MHzクロック源615は、199.68Mbits/secのデータ・ストリームを発生するデータ・ストリーム発生機能部620に動作可能に結合される。「N」は、好適には、しかし必ずしもそうではないが、クロック信号の整数倍を与えるため整数として定義される。
N×199.68MHzクロック・レートはまた、データ回復機能部635に入力され、そのデータ回復機能部635は、制御及び送信サブシステム(図示せず)に動作可能に結合されることが好ましい。
RFIC610のRx I−Qベースバンド・データ発生機能部625は、第2の差動ライン・ドライバ630に結合されて、I−Qデータを199.68Mbpsでデータ・インターフェースを介して送信する。差動バッファ640が、送信情報をBBIC650から受け取り、その送信情報は、RFIC610のデータ回復機能部635に通される。
BBIC650はまた、N×199.68MHzクロック信号をN×199.68MHzクロック源615から受け取る第1の差動バッファ655を備える。再び、BBIC650において、N×199.68MHzクロック信号が、I−Qベースバンド・データ回復機能部660のため用いられる。クロック・レートが、I−Qベースバンド・データ回復機能部660により用いられて、データ・インターフェースを介して受け取られ且つBBIC差動バッファ665によりバッファリングされたデータを回復する。I−Qベースバンド・データ回復機能部660は、データを出力し、当該データは、Rx処理フィードバック制御機能部/サブシステム(図示せず)に再同期化され、そしてそれに出力されることができる。
BBIC650のI−Qベースバンド・データ発生機能部670は、BBIC差動ライン・ドライバ675に動作可能に結合されて、I−Qデータを199.68Mbpsでデータ・インターフェースを介して送信する。RFIC610の差動バッファ640は、I−Qデータを199.68Mbits/secでBBIC650のI−Qベースバンド・データ発生機能部670から受け取る。
このようにして、N×199.68MHzの特定のクロック・レートで動作するよう選択された単一のクロック源615を用いて、I−Qデータ・ストリームをBBIC650及びRFIC610の両方において発生する。更に、単一のクロック源615を用いて、RFIC610及びBBIC650の両方において、199.68Mbits/secのI−Qデータ・レートでデータ・インターフェースを介して転送されたデータからデータ回復を実行する。199.68Mbits/secのこのI−Qデータ・レートの使用は、データ・インターフェースを介して通されたクロック信号が無線通信装置から送信され又はそれに受信された3G周波数のいずれの周波数でのいずれの高調波も発生しないことを保証する。
上記の2つの実施形態は、本明細書で説明される発明概念を利用することができる唯一の構成とはみなされない。それは、高調波干渉を最小にするためのデータ・レートの選択から利益を得ることができるであろう他のアーキテクチャも実行され得るからである。そのようなアーキテクチャの例は、データを(送信側で)199.68Mbits/secのデータ・レートで符号化するエンコーダと、同様に受信したデータを199.68Mbits/secで復号する対応のデコーダ(受信側で)とに基づくものであろう。いずれの数の異なるエンコーダ/デコーダ技術が、Manchesterエンコーダ/デコーダのような当該技術で知られているアーキテクチャで用いられることができるであろう。
上記で説明した発明概念は、199.68Mbits/secのクロック・レートの動作に関連する。しかしながら、1又はそれより多くのそれぞれの通信モードに関して要求されたデータ・レートの許容範囲内に落ちるこの周波数(又はその倍数)の変形を相変わらず用いることにより、高調波が、実質的に1又はそれより多いそれぞれの通信モード周波数帯域の外側に落ちることが本発明の意図内である。更に、199.68Mbits/secのクロック・レートの倍数を用い、そこにおいて、そのような構成が相変わらず上記で説明した発明概念から利益を得るであろうことが想定される。
本発明概念がデータ・インターフェース上の低い電圧差動信号(LVDS)タイプを参照して説明されているが、当業者は、他の信号タイプ及びデータ・インターフェースがシングルエンデッド・データ・インターフェースのような本明細書で採用されている発明概念を利用することができることを認めるであろう。当業者はまた、上記の実施形態のクロック源がまた示されたRFICとは対照的にBBIC(又は別のサブシステム)から調達され得ることを認めるであろう。
更に、本発明概念がI−Qデータの発生に関して上記で説明されたが、当業者は、本発明概念が極座標データ、復調されたデータ、生のデータ等のようないずれのデータ・タイプにも等しく適用可能であることを認めるであろう。
また、上記の概念がBBIC−RFICインターフェースを参照して説明されたが、本発明概念がいずれのデータ・インターフェースに等しく適用可能であることが当業者により認められるであろう。更に、本発明概念がデュアル3G−2.xG無線通信装置に限定されるわけではなく、いずれのマルチモード無線通信装置、例えば、ブルートゥース(登録商標)又は超広帯域直交周波数分割多重(UMBOFDM)技術をサポートする無線通信装置に適用可能であることが想定される。
前述の発明概念が大部分の送受信器アーキテクチャ及びプラットフォーム・ソリューションに適用されることができ、即ち、半導体製造業者が本発明概念をスタンドアローンのRFIC及び/又はBBIC、及び/又はいずれの他のサブシステム構成要素の設計に採用し得ることが想定される。
上記で説明したデータ・インターフェース及びその動作は、以下の利点のうちの1つ又はそれより多くの利点を与えることを目指していることが理解さるであろう。その以下の利点とは、
(i)適切なデータ・レートが、データ・インターフェースにより結合される機能的構成要素の所望の帯域幅、クロック・レート及び/又はチップ・レートに適応するデータ・インターフェースによりサポートされるよう選択されることができること、
(ii)データ・レートが、データ・インターフェースを介して結合されたいずれの機能的構成要素により発生されたいずれの高調波干渉を回避するよう選択されることができること、
(iii)3G−2.xGマルチモード・ハンドセットの文脈において、本明細書で提案されたデータ・インターフェースが、3G技術を、例えば、DigRF標準内でサポートすることを可能にすること、
(iv)1248MHzの使用が、2G/3Gの特定のクロックを高調波干渉無しに発生することを可能にすること、
(v)199.68Mbits/secのクロック・レートが、3Gの実行においてBBICとRFICとの間の通信の要求された帯域幅をサポートすること、及び
(vi)本発明概念が、単一のクロック源をRFIC及びBBIC及び/又はいずれの他のサブシステムのため用いることを可能にすることである。
従って、本発明は、データ・インターフェースを組み込む現在の無線通信装置を超えた多数の利点を与える。移動電話器の文脈において、例えば、RFICとBBICとの間で3GWBCDMAチップ・レートの整数倍でのデータ転送レートで上記の要領のように動作するデータ・インターフェースを設けることは、高調波問題を効果的に取り除き(又は少なくとも最小化する)。特に、2.xG−3Gシナリオにおいて、提案された解法は、3G及び2.xGスペクトル占有帯域の外側に落ちる高調波を与える。
更に、提案されたデータ・インターフェースは、現在の解法と比較したとき、無線装置の体積、コスト及び電力消費の低減を可能にし、従って、IC及び無線通信装置の製造業者に著しい利点を与える。その上、提案されたデータ・インターフェースはまた、インターフェース上のピン数を最小にする問題を解決する。それは、Tx及びRx動作に対して別々に送られることができる「I」及び「Q」の両方のデータがここでは同じデータ・ストリーム上へ多重化されることができるからである。
本発明の実施形態の特定の好適な実施形態が上記で説明されたが、当業者は、そのような発明概念の変形及び変更を容易に適用することができるであろうことが明らかである。
従って、データ・インターフェースを無線通信装置の集積回路(又はサブシステム)間に組み込む手段が、説明され、そこにおいては、クロック高調波に起因した干渉に適応することが必要である前述の欠点が、実質的に軽減された。
図1は、本発明の好適な実施形態に従って適応された無線通信装置の単純化したブロック図であり、DigRF 2.xG標準により定義されたようなBBIC−RFICインターフェースを示す。 図2は、多数の高調波干渉波(harmonic interferers)(3Gパートナーシップ・プロジェクトにより設定されたリリース5(2.xG及び3G)周波数帯域で測定された)対データ・レート(26から50メガビット/秒(Mbits/sec))を表すグラフを示す。 図3は、多数の高調波干渉波(3Gパートナーシップ・プロジェクトにより設定されたリリース5(2.xG及び3G)周波数帯域で測定された)対データ・レート(188から212メガビット/秒)を表すグラフを示す。 図4は、本発明の好適な実施形態で用いられた199.68MHzクロック・レートのクロック・シーケンス電力スペクトル密度(PSD)グラフを示す。 図5は、本発明の第1の実施形態に従って1248MHzクロック及び199.68Mbpsデータ・ストリームで動作するBBIC−RFIC及び関連のデータ・インターフェースの概略ブロック図を示す。 図6は、本発明の第2の実施形態に従って199.68MHzクロック又は199.68Mbpsクロックの倍数及び199.68Mbpsデータ・ストリームで動作するBBIC−RFIC及び関連のデータ・インターフェースの概略ブロック図を示す。

Claims (15)

  1. 或る数のサブシステム(110,120)と、前記サブシステム(110,120)に動作可能に結合されて、データを当該サブシステム(110,120)間でルーティングするデータ・インターフェース(105)とを備える無線通信装置(100)であって、前記データ・インターフェース(105)を介して用いられるべきデータ転送速度で実質的にクロック信号を発生するクロック発生機能部(615)を更に備える無線通信装置(100)において、
    前記クロック発生機能部(615)が、前記データ・インターフェース(105)を介して転送するためのデータを発生するベースバンド・データ発生に用いられるべき実質的に199.68MHzにクロック・レートを分周するクロック分周器機能部(525)に動作可能に結合されることにより前記無線通信装置(100)の複数の動作周波数において前記クロック信号の高調波含有量を最小にするレートでクロック信号を発生するクロック源(515)を備えることを特徴とする無線通信装置(100)。
  2. 前記或る数のサブシステムが、無線周波数集積回路(RFIC)(120)及び/又はベースバンド集積回路(BBIC)(110)を備えることを特徴とする請求項1記載の無線通信装置(100)。
  3. ベースバンド・データ発生機能部(535)が、前記クロック発生機能部(615)に動作可能に結合されて、前記データ・インターフェース(105)を介して実質的に前記クロック信号レートで転送するためのデータを発生することを特徴とする請求項1又は2記載の無線通信装置(100)。
  4. 前記クロック発生機能部(615)が、前記データ・インターフェース(105)に動作可能に結合される1又はそれより多いサブシステムに配置されていることを特徴とする請求項1から3のいずれか一項に記載の無線通信装置(100)。
  5. より高いクロック源レートがまた、前記データ・インターフェース(105)を介して送られることを特徴とする請求項1から4のいずれか一項に記載の無線通信装置(100)。
  6. 前記クロック源が、ほぼ1284MHzクロックを発生することを特徴とする請求項5記載の無線通信装置(100)。
  7. 前記クロック源及び/又は低減されたクロック・レートが、実質的に、1248MHzクロック又は199.68MHzデータ・レートの倍数であることを特徴とする請求項6記載の無線通信装置(100)。
  8. 前記ベースバンド・データ発生機能部(535)及び前記クロック発生機能部(615)が、1又はそれより多い差動ライン・ドライバ(530)及び/又は1又はそれより多い差動バッファ(540)に動作可能に結合されて、データ転送を差動ライン・データ・インターフェース(105)を介して支援することを特徴とする請求項3から7のいずれか一項に記載の無線通信装置(100)。
  9. 前記無線通信装置(100)が、マルチモード無線通信装置(100)であり、
    前記クロック信号が、複数の動作モードにおいて動作周波数で前記クロック信号の高調波含有量を最小にするレートで発生される
    ことを特徴とする請求項1から8のいずれか一項に記載の無線通信装置(100)。
  10. 前記のマルチモードの動作が、第3世代の移動通信、及び第2世代の移動通信の1又はそれより多い変形体を備えることを特徴とする請求項9記載の無線通信装置(100)。
  11. ベースバンド・データ発生機能部(535)と、前記ベースバンド・データ発生機能部(535)に動作可能に結合されたクロック発生機能部(615)と、データ・インターフェース(105)に動作可能に結合され、無線通信装置(100)内の前記ベースバンド・データ発生機能部(535)により発生されたデータをルーティングする複数のポートとを備える前記無線通信装置(100)に使用の集積回路(110,120)であって、
    前記クロック発生機能部(615)が、前記データ・インターフェース(105)を介して転送するためのベースバンド・データ発生に用いられるべき実質的に199.68MHzにクロック・レートを分周するクロック分周器機能部(525)に動作可能に結合されることにより前記無線通信装置(100)の複数の動作周波数において前記クロック信号の高調波含有量を最小にするレートでクロック信号を発生するクロック源(515)を備えることを特徴とする集積回路(110,120)。
  12. 前記集積回路(110,120)が、無線周波数集積回路(RFIC)(120)又はベースバンド集積回路(BBIC)(110)であることを特徴とする請求項11記載の集積回路(110,120)。
  13. より高いクロック源レートがまた、前記データ・インターフェース(105)を介して送られることを特徴とする請求項11又は12記載の集積回路(110,120)。
  14. 前記クロック源が、ほぼ1248MHzクロックを発生することを特徴とする集積回路(110,120)。
  15. 前記クロック源及び/又は低減されたクロック・レートが、実質的に、1248MHzクロック又は199.68MHzデータ・レートの倍数であることを特徴とする請求項14記載の集積回路(110,120)。
JP2007529321A 2004-09-06 2004-09-06 無線通信装置及びデータ・インターフェース Expired - Fee Related JP4553941B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2004/052054 WO2006027025A1 (en) 2004-09-06 2004-09-06 Wireless communication device and data interface

Publications (2)

Publication Number Publication Date
JP2008512884A true JP2008512884A (ja) 2008-04-24
JP4553941B2 JP4553941B2 (ja) 2010-09-29

Family

ID=34958825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007529321A Expired - Fee Related JP4553941B2 (ja) 2004-09-06 2004-09-06 無線通信装置及びデータ・インターフェース

Country Status (7)

Country Link
US (1) US7747238B2 (ja)
EP (1) EP1792410B1 (ja)
JP (1) JP4553941B2 (ja)
CN (1) CN101057411B (ja)
AT (1) ATE422732T1 (ja)
DE (1) DE602004019455D1 (ja)
WO (1) WO2006027025A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009232222A (ja) * 2008-03-24 2009-10-08 Fujitsu Ltd 無線通信装置
JP2010056977A (ja) * 2008-08-29 2010-03-11 Renesas Technology Corp 半導体集積回路およびその動作方法
JP2012514402A (ja) * 2008-12-31 2012-06-21 エスティー‐エリクソン、ソシエテ、アノニム Rf回路とベースバンド回路との間のデジタルインターフェースおよびこのようなインターフェースを制御するためのプロセス
JP2015092717A (ja) * 2009-06-11 2015-05-14 クゥアルコム・インコーポレイテッドQualcomm Incorporated Adcサンプリングレートを動的にスケーリングして、受信機干渉を回避するための装置と方法
WO2020196278A1 (ja) 2019-03-28 2020-10-01 東レ株式会社 積層電解質膜、膜電極複合体、および、水電解式水素発生装置、ならびに、積層電解質膜の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008271252A (ja) * 2007-04-20 2008-11-06 Toshiba Corp 無線通信装置およびシステム
US20090088104A1 (en) * 2007-09-27 2009-04-02 Himax Technologies Limited Method and System for Supporting a High-Speed Wireless Communication Platform
WO2010026446A1 (en) * 2008-09-04 2010-03-11 Freescale Semiconductor, Inc. Method and apparatus for transmitting data
US9367495B1 (en) * 2008-09-30 2016-06-14 Lattice Semiconductor Corporation High speed integrated circuit interface
EP2348652B1 (en) * 2010-01-26 2016-08-10 ST-Ericsson SA Process and apparatus for reducing EMI in the RF subsystem of a wireless communication system
EP2534760A1 (en) 2010-02-11 2012-12-19 Telefonaktiebolaget LM Ericsson (publ) Communication entity with timing generator coupled via a digital protocol to sample-driven further communication entity
US8724758B2 (en) * 2011-01-06 2014-05-13 Marvell World Trade Ltd. Power-efficient variable-clock-rate DIGRF interface
US8787471B1 (en) 2011-02-15 2014-07-22 Marvell International Ltd. Alignment of DigRF4 lane
US20160364363A1 (en) * 2015-06-11 2016-12-15 Qualcomm Incorporated Dynamic interface management for interference mitigation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0464839U (ja) * 1990-10-12 1992-06-04
JPH0715390A (ja) * 1993-06-16 1995-01-17 Hitachi Ltd 無線通信手段を備える情報処理装置
JPH11215024A (ja) * 1998-01-26 1999-08-06 Mitsubishi Electric Corp 無線機用高周波電力増幅装置
JP2001217743A (ja) * 2000-01-31 2001-08-10 Matsushita Electric Ind Co Ltd データ通信装置
WO2004066515A1 (de) * 2003-01-15 2004-08-05 Infineon Technologies Ag Vorrichtung in einer mobilstation zum verbinden eines basisbandbauteils und eines hochfrequenzbauteils mit einer digitalen schnittstelle

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910001675B1 (ko) * 1988-05-27 1991-03-18 삼성전자 주식회사 이중음 다중주파수 및 고저음 발생회로
JPH0464839A (ja) 1990-07-03 1992-02-28 Shinko Kogyo Co Ltd 蓄熱式冷却方法
DE69228816T2 (de) * 1992-10-28 1999-08-19 Cit Alcatel Offsetgleichspannungskorrektur für Direktmisch-TDMA-Empfänger
KR100326200B1 (ko) 1999-04-12 2002-02-27 구본준, 론 위라하디락사 데이터 중계장치와 이를 이용한 액정패널 구동장치, 모니터 장치 및 표시장치의 구동방법
US6737904B1 (en) * 1999-11-12 2004-05-18 Koninklijke Philips Electronics N.V. Clock circuit, GSM phone, and methods of reducing electromagnetic interference
US6934341B2 (en) * 2000-08-29 2005-08-23 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for plurality signal generation
EP1350331A2 (en) 2001-01-12 2003-10-08 Silicon Laboratories, Inc. Digital interface in radio-frequency apparatus and associated methods
DE10122196A1 (de) 2001-05-08 2002-12-05 Infineon Technologies Ag Sendeanordnung, insbesondere für den Mobilfunk, sowie Verwendung einer Sendeanordnung
US6999723B2 (en) 2001-11-29 2006-02-14 Kyocera Wireless Corp. System and method for reducing the effects of clock harmonic frequencies
JP2003198404A (ja) * 2001-12-26 2003-07-11 Matsushita Electric Ind Co Ltd ダイレクトコンバージョン受信機及びこれを用いた移動無線機、並びにrf信号の受信方法
EP1394972B1 (en) 2002-09-02 2006-03-01 STMicroelectronics S.r.l. High speed interface for radio systems
US8358993B2 (en) * 2006-07-25 2013-01-22 Analog Devices, Inc. Image rejection calibration system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0464839U (ja) * 1990-10-12 1992-06-04
JPH0715390A (ja) * 1993-06-16 1995-01-17 Hitachi Ltd 無線通信手段を備える情報処理装置
JPH11215024A (ja) * 1998-01-26 1999-08-06 Mitsubishi Electric Corp 無線機用高周波電力増幅装置
JP2001217743A (ja) * 2000-01-31 2001-08-10 Matsushita Electric Ind Co Ltd データ通信装置
WO2004066515A1 (de) * 2003-01-15 2004-08-05 Infineon Technologies Ag Vorrichtung in einer mobilstation zum verbinden eines basisbandbauteils und eines hochfrequenzbauteils mit einer digitalen schnittstelle
JP2006522502A (ja) * 2003-01-15 2006-09-28 インフィネオン テクノロジーズ アクチエンゲゼルシャフト ベースバンド部と無線周波部とをデジタルインターフェースによって接続する移動局内装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009232222A (ja) * 2008-03-24 2009-10-08 Fujitsu Ltd 無線通信装置
JP2010056977A (ja) * 2008-08-29 2010-03-11 Renesas Technology Corp 半導体集積回路およびその動作方法
JP2012514402A (ja) * 2008-12-31 2012-06-21 エスティー‐エリクソン、ソシエテ、アノニム Rf回路とベースバンド回路との間のデジタルインターフェースおよびこのようなインターフェースを制御するためのプロセス
JP2015092717A (ja) * 2009-06-11 2015-05-14 クゥアルコム・インコーポレイテッドQualcomm Incorporated Adcサンプリングレートを動的にスケーリングして、受信機干渉を回避するための装置と方法
WO2020196278A1 (ja) 2019-03-28 2020-10-01 東レ株式会社 積層電解質膜、膜電極複合体、および、水電解式水素発生装置、ならびに、積層電解質膜の製造方法
KR20210142623A (ko) 2019-03-28 2021-11-25 도레이 카부시키가이샤 적층 전해질막, 막전극 복합체 및 수전해식 수소 발생 장치, 그리고 적층 전해질막의 제조 방법
US11973252B2 (en) 2019-03-28 2024-04-30 Toray Industries, Inc. Multilayer electrolyte membrane, membrane electrode assembly, water electrolysis-type hydrogen generator and method of producing multilayer electrolyte membrane

Also Published As

Publication number Publication date
EP1792410B1 (en) 2009-02-11
US7747238B2 (en) 2010-06-29
JP4553941B2 (ja) 2010-09-29
CN101057411B (zh) 2011-03-30
US20070254599A1 (en) 2007-11-01
ATE422732T1 (de) 2009-02-15
WO2006027025A1 (en) 2006-03-16
CN101057411A (zh) 2007-10-17
DE602004019455D1 (de) 2009-03-26
EP1792410A1 (en) 2007-06-06

Similar Documents

Publication Publication Date Title
JP4553941B2 (ja) 無線通信装置及びデータ・インターフェース
US8948708B2 (en) Partitioned radio-frequency apparatus and associated methods
US7593450B2 (en) Dynamic frequency hopping
CA2490723C (en) System and method for providing an adapter module
US20010056501A1 (en) Transmit-only and receive-only bluetooth apparatus and method
US20050118977A1 (en) Method, apparatus, and systems for digital radio communication systems
US7142139B2 (en) Powering down of DAC and ADC for receive/transmit modes of operation in a wireless device
CN102215149A (zh) 一种通信方法和通信系统
US20080240058A1 (en) Simultaneous wlan communications to carry personal area network communications
KR19990056037A (ko) 주파수 도약/부호 분할 다중 접속시스템의 기지국시스템
US9596669B2 (en) Method and apparatus for transmitting data
KR20090008370A (ko) 낮은 레이턴시 멀티-홉 통신의 장치 및 방법
US20080096484A1 (en) Short range wireless communications using FM band communication links and related systems
EP1628407A2 (en) Digital baseband transmitter with digital RF/IF support in GSM/GPRS/EDGE compliant handsets
KR20070095276A (ko) 무선 통신 디바이스 및 데이터 인터페이스
KR101191192B1 (ko) 이동 단말을 위한 모뎀
KR20020046744A (ko) 차량용 무선 핸드프리 유니트
KR20000005808A (ko) 반2중단측파대트랜시버를위한양방향필터및그동작방법
JP4070524B2 (ja) 音声通話支援装置
JP2000175270A (ja) コ―ドレス通信のためのシステム及びこのシステムの動作方法
CN112910552A (zh) LiFi通信装置及电子设备
US7782925B2 (en) Method and device for generating high frequency waveforms
KR20030078153A (ko) 이동통신 기지국의 디지털 유니트

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4553941

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees