JP2008505521A - 高い電力効率を有する集積化ドハティ型増幅装置 - Google Patents

Abstract

本発明は、集積化ドハティ型増幅装置、およびこのような装置向けの増幅方法に関し、この増幅装置では、主およびピーク増幅ステージ（２０，３０，４０）の入力信号を、所定の位相シフトおよび不均等な分割レートで、第１および少なくとも１つの第２の信号に分割するための、集中素子ハイブリッド電力分割手器（１２）と、前記第１の増幅信号を受信し、前記所定の位相シフトを、前記第１の増幅信号およびより高いその高調波に適用するための、広帯域の補償回路と組み合わされた少なくとも１つの広帯域の集中素子擬似ライン（Ｚ１，Ｚ２）とが設けられる。これにより、ピーク増幅器の低い利得が、入力での不均等な電力分割を提供することによって補償される。その上、集中素子ハイブリッド電力分割器の使用は、主およびピーク増幅器の入力ポートの間で、改善された分離をもたらし、出力信号の最終的な歪みを減少させる。

Description

本発明は、集積化ドハティ型増幅装置、およびこのようなドハティ型増幅装置の入力信号を増幅する方法に関する。

近年、ワイヤレス通信向けの電力増幅器の効率を改善することが、強く求められている。ドハティ（Doherty）技術の使用は、電力増幅器の効率を、広範囲の入力電力変動にわたって維持することを可能にする。ドハティ増幅器は、最初に、Ｗ．Ｈ．ドハティ（Doherty）によって、１９３６年に提案され、１９３６年９月の無線技術者協会の会報（Proceedings of the Institute of Radio Engineers）、Ｖｏｌ．２４、Ｎｏ．９ における、“被変調波向けの新しい高効率電力増幅器（A New High Efficiency Power Amplifier For Modulated Waves）”と題されたＷ．Ｈ．ドハティの技術論文において議論されている。元々は、低〜中周波数の振幅変調された放送用送信機での使用を意図しており、提案されたスキームを修正および更新して、高周波電力増幅器の効率を増加することができる。

従来の増幅器において、効率と入力駆動レベルの間には、直接的な関係がある。従って、高周波は、高周波の入力電力が増幅器を飽和状態に駆動するのに十分高くなるまで、得られない。多重搬送通信システムにおいては、増幅器は、相互変調の歪みを避けるために、可能な限り線形を維持しなくてはならないため、この高効率の領域は、使うことができない。

ドハティ増幅器の概要（schema）は、出力が飽和し始め、かつ最高の線形効率が得られる点で作動される第１の増幅器（主増幅器すなわち搬送増幅器）を持つことにより、高い線形効率を達成する。加えて、第２の増幅器（ピーク増幅器または補助増幅器）を用いて、第１の増幅器がこの飽和点を超えて駆動された際に、全体的な線形性を維持できるように、第１の増幅器に作用する。よって、ドハティ増幅器の動作は、２つの主な領域に分けることができる。第１の領域では、入力電力は、ピーク増幅器のしきい値よりも小さく、搬送増幅器のみが、その動作モードによって決定される効率、すなわちＡＢクラス、Ｂクラス、ＦクラスまたはＥクラスによって、負荷に対して出力電力を提供し、動作モードは、増幅器のバイアス作用点の位置を定義する。入力駆動電圧すなわち電力が、搬送増幅器が飽和する直前のレベル、すなわち、ピーク効率が得られる点までさらに増加すると、ピーク増幅器が動作を開始し、この点（mark）が、第２の領域の始まりである。４分の１波の変圧器の接続を通して、ピーク増幅器によって供給される電力は、搬送増幅器によって見られる出力負荷インピーダンスを効率的に減少させる。このインピーダンスの減少は、搬送増幅器が、その電圧が飽和したままで、より多くの電力を負荷に供給することを可能にする。このようにして、搬送増幅器、よってドハティ増幅器全体の最大限の効率が、ピーク増幅器が飽和に達するまで、領域全体にわたって維持される。しかしながら、ピーク増幅器でよく見られるように、特にＣクラスの動作モード（１８０度未満の導通角度を提供するバイアスによる）で使用される際のパワーデバイスの可変入力インピーダンスが、電力レベルに応じた振幅および位相の歪みをもたらし、これは、広帯域符号分割多重アクセス（ＷＣＤＭＡ：Wideband Code Division Multiple Access）通信システムなどの符号多重送信システム（code multiplex system）では、極度に有害である。さらに、可変入力インピーダンスは、ピークおよび主増幅器で動作しているパワーデバイスの入力からの電力の反射をもたらし、これは、結果として望まれない相互影響または結合効果を生じる。

一方で、ドハティ技術は、搬送（すなわち主）およびピーク増幅器内で、最良の線形性を提供するために類似するデバイスの使用を必要とするが、他方で、両方のパワーデバイスは、異なるモード、例えばＡＢクラスの主増幅器およびＣクラスのピーク増幅器で動作し、これは、電力利得に大きな差を引き起こす。従って、ドハティ増幅器の特性は、利得が減少を始め、よって入力振幅変調に基づく増加した出力振幅変調（すなわちＡＭ−ＡＭ歪み）を導入する電力範囲を備えており、これは、Ｃクラスで動作するピーク増幅器が、より低い利得を有し、主増幅器出力での負荷インピーダンスが、ドハティ原理により下降する、という事実によるものである。

ドハティ増幅器の他のボトルネックは、ドハティ増幅器の入力および出力において必要な９０°のラインの結果として生じ、これは、動作の周波数帯域を限定する原因となる。

上述の欠点に鑑みて、ピークおよび主増幅器の入力ポートの間、および共通のドハティ入力とピークおよび主増幅器の各入力との間で電気的分離を達成する、ドハティ性能の改善が必要とされる。さらに、主およびピーク増幅器入力に印加される２つの信号間の広帯域の９０°の位相差が、望ましい。

その上、ドハティ増幅器技術が、特に広帯域セルラー通信システムに対応しているため、携帯電話の出力増幅器として使用でき、かつ出力側での厳しいインピーダンス不整合（例えば１：１０の電圧定在波比（ＶＳＷＲ：voltage standing wave ratio））に耐えることができる集積化の解決策（ＭＭＩＣ）が、望ましい。

ＩＥＥＥ２００３、Ｉ−４４５〜Ｉ−４４８頁の、Ｃ．トンチョイ（Tongchoi）らの文献“集中素子に基づくドハティ電力増幅器トポロジーＣＭＯＳプロセス（Lumped Element Based Doherty Power Amplifier Topology CMOS process）”において、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）マイクロ波ドハティ電力増幅器が、述べられており、これは、広範囲の出力電力にわたって、高電力が付加された効率性を維持する。実施は、ＡＢクラスおよびＣクラスのＣＭＯＳ電力増幅器の組み合わせに基づき、この組み合わせでは、集中素子ＬＣ同等物を用いて、高効率でコンパクトな設計向けの４分の１波の変圧器が実現される。さらに、内在的に高い基板損失を最小化し、集積化のレベルをさらに増加させるために、入力信号を、主およびピーク増幅器に対して均等に、しかし９０°の位相差で分割する、直角位相の３−ｄＢハイブリッド回路もまた、その集中された同等物によって置き換えられる。特に、４分の１波の変圧器および分岐ライン結合器が、直列インダクタと並列キャパシタとにより構成されるπ型の集中素子の同等回路によって表され、これは、結合パッドおよびパッケージと関連する避けられない寄生キャパシタンスが、並列キャパシタに吸収され得るという利点を提供する。キャパシタンスは、正方形タイプのＭＩＭ（Metal-Insulator-Metal）構造とすることが提案され、一方で、全てのインダクタを、集積化された平面の螺旋インダクタ（spiral inductor）とすることが提案されている。

しかしながら、上述の文献は、ドハティ増幅装置における主およびピーク増幅器の、可変入力インピーダンスおよび可変出力負荷（loading）による、相互結合の結果として生じる上述の問題を解決しない。

よって、本発明の目的は、任意に電力分割されている全てのポートの高い分離と、分割された信号の間での広帯域の９０°位相シフトとを有するコンパクトな設計を得ることができる、改善されたドハティ増幅装置を提供することである。

この目的は、請求項１に記載の集積化ドハティ型増幅装置、および請求項１２に記載の入力信号を増幅する方法によって達成される。

これにより、ピーク増幅器の低い利得が、不均等な電力分割を入力にて提供することによって補償される。その上、集中素子ハイブリッド電力分割器の使用は、主およびピーク増幅器の入力ポートの間で、改善された分離をもたらす。加えて、ハイブリッド電力分割器は、必要な電力分布を、主およびピーク増幅器の間で提供することができ、これにより、効率性に対する線形性を最適化する。

主およびピーク増幅ステージは、少なくとも１つのバイポーラ素子と、金属酸化物半導体と、電界効果トランジスタ／ＭＯＳまたはＬＤＭＯＳＴと、ＨＢＴ素子と、を備えてもよい。これらの全ての素子は、提案されるドハティ型増幅装置を、サイズ的にコンパクトに維持することを保証する。

集中素子ハイブリッド電力分割手段は、結合ワイヤまたは積層された（deposited）インダクタンスおよびキャパシタンスにより形成されてもよい。結合ワイヤの使用は、集中素子内の電力損失が避けられるという利点を提供する。一方で、積層されたキャパシタンスの使用は、寄生キャパシタンスを考慮することができる、または集中素子の一部として集積化することができる、という利点を提供する。一般に、両方の解決策とも、集積化のための回路サイズの縮小に役立つ。

主増幅器およびピーク増幅ステージは、寄生出力キャパシタンスを、基本周波数および基本周波数の奇数倍数、例えば３倍の基本周波数で補償するための出力補償回路を備えてもよい。この手段は、増幅装置の出力において、基本周波数の高調波周波数を抑制する機能を果たす。加えて、出力補償回路は、基本周波数の偶数倍数の周波数で、実質的に減少したインピーダンスを提供するように適合されてもよい。特に、出力補償回路は、２つのインダクタと、２つのキャパシタまたはこれらの同等物とを備えてもよい。出力補償回路のインダクタは、少なくとも部分的に結合ワイヤで形成されてもよい。再び、これは、特により高い基本の高調波において、減少された電力損失の利点を提供する。

さらに、主および少なくとも１つのピーク増幅ステージは、それぞれの出力が、４分の１波長の送信ラインとして機能する集中素子擬似ラインを介して接続されてもよい。送信ラインの集中素子の同等物は、広範囲の特性インピーダンスを、必要な領域に影響を与えずに提供する。特に、集中素子擬似ラインは、２つ以上の誘導結合されたワイヤと、一端が２つの前記誘導結合されたワイヤの共通の点に、他端が基準電位に接続されている、１つまたは複数のキャパシタとを備える。

集中素子ハイブリッド電力分割手段は、任意に電力分割された全てのポート間での分離を提供するように、かつ、所定の位相シフトを、広い周波数範囲にわたって、第１および少なくとも１つの第２の信号の間で実質的に維持するように構成してもよい。これにより、主およびピーク増幅ステージの入力ポートの間の相互結合を、防ぐことができる。特に、集中素子ハイブリッド電力分割器は、それぞれの直列インダクタと、それぞれの一端がシリアルインダクタを介して互いに接続され、それぞれの他端が基準電位に接続された２つの第１の並列キャパシタと、それぞれの直列インダクタの端をそれぞれ接続する２つの第２の並列キャパシタとを、各入力ポートにおいて備える。

発明を実施するための形態

本発明を、これより、添付の図面を参照して、好適な実施形態に基づき説明する。

好適な実施形態を、これより、ワイヤレスシステムのトランシーバ設計、または他の任意の無線周波数（ＲＦ）システムで用いることができる、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）技術に関連して説明する。ＭＭＩＣ技術の適用は、マイクロ波およびミリメートル波システムの小型化を、性能の増加と組み合わせて可能にした。

ＩＥＥＥ８０２．１１（ａ）／（ｂ）規格に従うＷＣＤＭＡ、ＣＤＭＡ２０００またはＷＬＡＮ（Wireless Local Area Network）システムなどの、台頭するワイヤレスシステムの携帯型ＲＦトランシーバにおいて、電力増幅器が、送信器ステージで使用され、このステージでは、変調ＲＦ信号が、ワイヤレス送信用のアンテナに供給される前に増幅される。これらの電力増幅器は、これらのＲＦトランシーバの最も電力を消費する部分である。ドハティ（Doherty）型増幅装置を用いて、高効率の電力増幅器を提供することができる。

好適な実施形態に係る電力増幅装置において、ドハティ構造が用いられ、この構造では、回路サイズが、集積化のために集中素子を用いて減少されており、電力分割器および送信ラインのような分布回路と置き換えられている。さらに、誘導結合を用いて、インダクタンス値が増加され、出力寄生キャパシタンスを、集中素子の擬似ラインの一部として用いている。その上、集中素子での電力損失を避け、基本信号の２ｆｏ．．．ｎｆｏの高調波を含む広い周波数帯域において安定した特性インピーダンスを供給するために、結合ワイヤ（bond wire）をインダクタとして使用することが提案される。結合ワイヤは、ＲＦ送信ラインの広帯域の集中素子の同等物を構築するために適した集中インダクタンスとして、例えば１５ＧＨｚを超える、非常に高い寄生並列共振周波数を供給する。

図１は、ドハティ型増幅装置の概略ブロック図を示しており、ここで、入力端子５で受信された入力信号は、入力ネットワーク１０に供給され、このネットワークには、集中素子ハイブリッド電力分割器が設けられており、入力信号を、キャリアすなわち主増幅器２０および少なくとも１つのピーク増幅器３０，４０向けに分割する。この図１の例では、２つのピーク増幅器３０，４０を用いて、主増幅器２０の動作が支持される。主増幅器２０および２つのピーク増幅器３０，４０の出力信号は、出力ネットワークに供給され、このネットワークは、ピーク増幅器３０,４０の数に対応する、所定の数の集中素子の擬似ラインを備えている。よって、この図１の例では、２つの集中素子の擬似ラインが、出力ネットワーク５０に設けられている。出力ネットワーク５０は、主およびピーク増幅器の出力信号を結合し、出力端子１５に供給される単一の増幅出力信号を生成する機能を果たす。

Ｃクラスモード、すなわち負の入力バイアスで動作し得る、ピーク増幅器３０，４０の低い利得を補償するために、入力回路１０において不均等な電力分割が行なわれる。さらに、ピーク増幅器３０，４０の可変入力インピーダンスの効果を減少させるために、ハイブリッドが、ネットワーク１０内で用いられ、入力ネットワーク１０のポート間に、強化された分離を提供する。

ドハティ型増幅装置の、効率性に対する線形性の特性は、主およびピーク増幅器２０，３０，４０の入力において位相制御を使用し、かつ、動的バイアス電圧を用いてピーク増幅器３０，４０を制御することにより、最適化することができる。必要とされる電力分布は、入力ネットワーク１０のハイブリッドにおける不均等な電力分割を確立することによって、提供することができる。

図２は、ＭＭＩＣ技術における上述の２ステージの集積化ドハティ型増幅器の回路図を示している。入力ネットワーク１０は、それぞれ２つの入力および２つの出力ポートを有する、２つの集中素子のハイブリッド結合器１２で構成される。各ハイブリッド結合器１２の上側の入力ポートは、所定の負荷抵抗器を介して接地され、これは、ラインシステム、例えばストリップライン（strip line）またはマイクロストリップシステム（micro strip system）の特性インピーダンスに対応することができる。入力ポート５における入力信号は、第１のハイブリッド結合器１２の下側の入力ポートに供給され、第１のハイブリッド結合器１２の上側の出力ポートは、０°の位相シフトで主増幅器２０に接続されており、一方、第１のハイブリッド結合器１２の下側の出力ポートは、９０°の位相シフトで第２のハイブリッド結合器１２の下側の入力ポートに接続されている。第２のハイブリッド結合器１２の上側の出力ポートは、９０°の位相シフトで第１のピーク増幅器３０に接続されており、一方、第２のハイブリッド結合器１２の下側の出力ポートは、１８０°の位相シフトで第２のピーク増幅器４０に接続されている。２つのハイブリッド結合器１２を有する電力分配ネットワークは、主増幅器２０とピーク増幅器３０，４０の間で、任意の電力分割を提供することができ、これは、ドハティ性能の最適化における柔軟性を可能にする。

主増幅器２０とピーク増幅器３０，４０の出力信号を再び合成する前に、主増幅器２０の出力信号は、２つの直列接続されたλ／４送信ラインＺ１およびＺ２によって、位相が整合され、その後に、ピーク増幅器３０および４０の各出力信号が、主増幅器２０の適切に遅延された出力信号と合成され、出力端子１５で使用可能な合成された出力信号を生成する。

主増幅器２０および２つのピーク増幅器３０，４０は、それぞれ、バイポーラ技術、ＭＯＳ（Metal Oxide Semiconductor）技術、ＬＤＭＯＳＴ（Lateral Defused Metal Oxide Semiconductor Transistor）技術、ＦＥＴ（Field Effect Transistor）技術、またはＨＢＴ（Heterojunction Bipolar Transistor）技術のパワーデバイスを備えても良い。ＬＤＭＯＳＴ技術は、他の半導体技術と比べて、高い利得と良好な線形性を提供する。しかしながら、ＷＣＤＭＡのような複雑な変調スキームは、なおも、線形性に関するさらなる装置の改善を非常に望ましいものとする。従って、提案されるドハティ型増幅装置は、上述のＬＤＭＯＳＴ技術または他のＲＦパワーデバイス技術の性能を強化する。例えば、ヘテロ接合が破壊電圧を増加させ、接合の間のリーク電流を最小にする、ＨＢＴ ＭＭＩＣパワーデバイスを用いてもよい。

図３は、図２のハイブリッド結合器１２の集中素子構成を示している。図３によると、ハイブリッド結合器１２は、２つの入力ポートと２つの出力ポートの間で接続された並列キャパシタＣ３およびＣ４を備え、ここで、入力ポートの１つ（図３における下側の入力ポートおよび図２における上側の入力ポート）が、外部負荷が接続される端子ポートとして使用される。この外部負荷は、同相の分割器／コンバイナ（combiner）の場合と同様に、不整合で導かれた電力を内部消失させる必要がないため、電力消失の制約を除去する。２つの入力側ポートおよび２つの出力側ポートにそれぞれ並列に接続されたキャパシタＣ３およびＣ４は、それぞれの上端が、第１の直列インダクタＬ１を介して接続され、それぞれの下端が、第２の直列インダクタＬ２を介して接続される。各ポートは、第３の並列キャパシタＣ１，Ｃ２，Ｃ５およびＣ６を介してグランドまたは他の任意の適切な基準電位に接続される。この構成により、任意の、特に不均等な電力分布を、第１および第２の出力ポートにおいて提供することが可能であり、一方、２つの出力ポートにおける出力信号間の位相シフトは、広い周波数範囲にわたって、９０°で一定のままとなる。その上、２つの出力ポート間での高い分離が、これも広い周波数範囲にわたって達成される。これにより、主増幅器２０とピーク増幅器３０および４０の間での必要な電力分割を、提供することができ、一方で、入力反射損失を、低く保つことができる。当然ながら、この利点は、また、単一ステージのドハティ型増幅器の場合でも、ただ１つのピーク増幅器、例えば上側のピーク増幅器３０により、達成することができる。

図４は、図３の集中素子ハイブリッド構成のＭＭＩＣ実施例を示している。入力信号は、図４の左側の端子に供給され、ここで、板状の構造が、キャパシタＣ１からＣ６に対応し、太線が、結合インダクタＬ１およびＬ２に対応する。重複する板状の構造は、キャパシタＣ３およびＣ４に対応し、これらのキャパシタは、結合インダクタＬ１およびＬ２の各終点を接続する。上側の結合インダクタＬ１は、入力信号の第１部分を、０°ポートに供給し、このポートは、主増幅器２０の入力端子に接続されている。下側の結合インダクタＬ２は、入力信号の第２部分を、９０°ポートに供給し、このポートは、第１のピーク増幅器３０の入力端子に接続される。このように、コンパクトな回路設計が達成される。

図５は、集積化ドハティ型増幅器用の出力ネットワーク５０の概略回路図を示している。図５から分かるように、専用の補償回路５５および５７が、主増幅器２０およびピーク増幅器３０，４０の各パワーデバイスの出力に設けられている。第１の補償回路５５は、出力容量Ｃｏを、パワーデバイスの出力において、特に基本周波数ｆｏおよびその奇数倍数、例えば３ｆｏで補償する機能を果たす。２つの集中素子送信ラインＺ１およびＺ２は、必要とされるＺｏおよびλ／４波長ライン特性を基本周波数ｆｏで、λ／２波長ライン特性を２ｆｏで、３λ／４波長ライン性能を３ｆｏで示すように適合されている。これらの集中素子送信ラインＺ１，Ｚ２および出力での負荷インピーダンスＺＬと組み合わせて、第１の補償回路５５は、基本周波数ｆｏでの特性インピーダンスＺｏに対応するインピーダンスＺ、２ｆｏでの短絡に対応する小さなインピーダンス、および３ｆｏでの開路に対応する高いインピーダンスを供給する機能を果たす。これは、インピーダンスＺの周波数特性として、図５の左下に示されている。第２のピーク増幅器４０の出力での第２の補償回路５７は、インダクタとキャパシタの直列接続で構成され、負荷インピーダンスＺＬが基本周波数ｆｏで選択的に供給される特性を提供する機能を果たす。

図６は、それぞれの前の増幅回路の寄生出力キャパシタンスＣｏを有する第１の補償回路５５を示す回路図を示している。特に、第１の補償回路５５は、２つの直列インダクタＬ１１およびＬ１２と、１つの直列キャパシタＣ１２とで構成され、ここで、並列キャパシタＣ１１は、２つの直列インダクタとグランドすなわち基準電位の接合点との間に接続されている。

図７は、図６に示される第１の補償回路５５のインピーダンスＺの実部（上側の正の曲線）および虚部（下側の正および負の曲線）の周波数特性を示している。図７から分かるように、負荷インピーダンスＺＬ（例えば５０オーム）への適合は、基本周波数ｆｏと３倍の基本周波数３ｆｏとで選択的に提供される。これらの周波数点において、インピーダンスの虚部は、ゼロである。さらに、２倍の基本周波数２ｆｏにおいて、インピーダンスの実部と虚部の両方が、実質的にゼロであり、これは、短絡に相当し、よって、２倍の基本周波数２ｆｏは、第１の補償回路５５によってブロックされる。この構成は、主およびピーク増幅器の出力において、相互変調の歪みの根本的な原因である、２ｆｏ高調波電力の拒絶を提供する。また、３ｆｏでの主およびピークパワーデバイスの出力キャパシタンスの補償は、λ／４ラインと共に、およそ３ｆｏの高いインピーダンスと、トランジスタのコレクタまたはドレインでの電圧ピーキングを提供し、ドハティ増幅器の電力効率をさらに向上させる。

図８は、負荷インピーダンスＺＬに対応する５０オームの入力インピーダンスを持つように適合されている、集中素子λ／４送信ラインＺ１またはＺ２の第１の実施例を示している。図８によると、集中素子送信ラインＺ１およびＺ２は、実際の送信ラインを形成する結合ワイヤおよびキャパシタを有するＭＭＩＣ技術において配置されてもよい。結合ワイヤの使用は、擬似ラインでのより低い電力損失という利点を提供する。

図９は、負荷インピーダンスＺＬに対応する５０オームの入力インピーダンスを持つように適合されている、集中素子λ／４送信ラインＺ１またはＺ２の第２の実施例を示している。図９によると、実施は、結合ワイヤ間の、より低いか、または存在しない相互結合、およびより少ない寄生構成要素を有するより容易な実施を提供するように修正されている。その理由は、入力および出力ポートの両方が、同じ回路の端部（すなわち左端）に位置することである。この第２の例では、他のキャパシタンスおよびインダクタンス値が、必要とされ、これは、要求されるインダクタンス値が低くなりすぎた場合に適している。

図１０は、図８の集中素子λ／４送信ラインに対応する寄生インピーダンスおよび位相図を示している。上側の図では、インピーダンスの実部および虚部が示され、ここでは、上側の線は、実部を示し、下側の線は、虚部を示している。虚部が、周波数範囲全体にかけて実質的にゼロであることに鑑みて、集中素子送信ラインの入力インピーダンスは、ほぼ５０オームのオーム抵抗に対応する。下側の位相図は、マーカｍｌで示すように、例えば２ＧＨｚの基本周波数での約９０°の位相差を示している。位相曲線の傾斜は、周波数変化に依存する集中素子送信ラインの出力と入力の間の位相差の変化を示しており、これは、この特定の実施形態においては、極めて平坦である。

代替案として、集中素子λ／４送信ラインは、２つの直列接続インダクタと、２つの直列接続インダクタの接合点と基準すなわちグランド電位との間に接続されている、並列キャパシタとを設けることによって得ることができる。直列インダクタおよび並列キャパシタは、任意の寄生インダクタおよびキャパシタを考慮して設計することができる。

図１１は、ＭＭＩＣ技術における集積化ドハティ型増幅器の、補償およびλ／４送信ライン回路を含む、主増幅器２０向けの出力整合構造を有したパワートランジスタまたはパワーデバイスの１セル設計の例を示している。斜線部分は、アクティブ部分ＡＤを示しており、一方で太い直線は、インダクタＬとして機能する結合ワイヤを、メッキ部分は、並列キャパシタＣを示している。よって、セル設計の右上部分は、図６の補償回路５５に対応し、一方で右下部分は、送信ラインＺ１またはＺ２の集中素子の同等物に対応する。このセル設計により、ドハティ型の増幅装置の簡素でコンパクトな集積化を得ることができる。

図１２は、提案された出力整合回路を有する集積化ドハティ型増幅器の主増幅器２０および上側のピーク増幅器３０の設計例を示している。ここで、左上の斜線部分は、主増幅器２０のパワーデバイスのアクティブダイを示し、一方で、中央下側の斜線部分は、第１のピーク増幅器３０のパワーデバイスのアクティブダイを示している。さらに、２つの集中素子擬似ラインすなわち送信ラインＺ１およびＺ２は、出力ポート１５に接続して示されている。第１のピーク増幅器３０の補償回路５５は、右下部分で示され、基本的に、中央上側の部分に示されるように、主増幅器２０のそれぞれの補償回路に対応する。

従って、改善された電力分割入力ネットワークおよび出力補償ネットワークと関連して、強化されたドハティ型増幅器性能に、ピークおよび主増幅器の入力ポート間での高い電気的分離、ドハティ共通入力ポートとピークおよび主増幅器の入力ポートとの間の、主およびピーク増幅器に印加される２つの入力信号間の広帯域９０°位相差での高い分離を提供することができる。不均一の電力分布を、必要な９０°位相差を周波数帯域全体で維持しつつ、主および複数のピーク増幅器の入力の間に設けることができる。改善された出力回路は、広範囲の特性インピーダンスを、必要な領域に影響を与えずに提供する。これにより、ドハティ型増幅器の出力における可変出力負荷に起因するＡＭ−ＡＭ歪みを、減少させることができる。一般に、上述の好適な実施形態に用いられたインダクタのいずれも、結合ワイヤ素子として実施または実現することができ、これにより、低い電力損失およびコンパクトなサイズを保証することに留意すべきである。

要約すると、集積化ドハティ型増幅装置およびこのような装置向けの増幅方法が提案され、この装置では、集中素子ハイブリッド電力分割器１２が、主およびピーク増幅ステージ２０，３０，４０の入力信号を、所定の位相シフトおよび不均等な分割レートで分割するために設けられ、広帯域の補償回路と組み合わされた少なくとも１つの広帯域の集中素子擬似ラインＺ１，Ｚ２が、前記第１の増幅信号を受信し、かつ前記所定の位相シフトを前記第１の増幅信号およびより高いその高調波に適用するために設けられる。これにより、ピーク増幅器の低い利得が、不均等な電力分割を入力に設けることによって補償される。その上、集中素子ハイブリッド電力分割器の使用が、主およびピーク増幅器の入力ポートの間に改善された分離をもたらし、出力信号の最終的な歪みを減少させる。

本発明は、上述の好適な実施形態に制限されず、任意の種類の単一ステージまたは複数ステージのドハティ型増幅装置において使用できることに留意されたい。さらに、不均等または任意の電力分割を提供するように適合可能である、他の任意の種類のハイブリッド結合器または電力分割器を、図３に示されるハイブリッド結合器の代わりに使用することもできる。本発明は、高出力のＲＦトランジスタパッケージ内で並列に接続された場合の高出力のドハティ増幅器のための構成要素デバイスとして、例えば１００Ｗより上の電力レベル向けに使用しても良い。

さらに、本発明は、上述の好適な実施形態に限定されず、添付の特許請求の範囲内で変更できることに留意すべきである。特に、説明された図面は、単に概略的なものであり、非限定である。図面において、いくつかの要素のサイズは、例示を目的として誇張されている場合があり、正しい縮尺では描かれていない。本明細書および特許請求の範囲で、“備える”という用語が用いられている箇所では、この用語は、他の要素またはステップを除外しない。単数名詞を指す場合に、不定または定冠詞、例えば“ａ”または“an”、“the”などが用いられている箇所では、これは他に特に述べられない限り、その名詞の複数形も含む。明細書および特許請求の範囲において、第１の、第２の、第３の、等の用語は、類似する素子を区別するために用いられるものであり、必ずしも連続的または経時的順序を述べていない。ここに説明される本発明の実施形態は、ここに述べられ例示される順序以外で動作可能であることが、理解される。さらに、好適な実施形態、特定の構造および構成をここに述べてきたが、形態または詳細における様々な変更または修正を、添付の特許請求の範囲から逸脱することなく行なうことができる。

図１は、好適な実施形態に係るドハティ型増幅回路の概略ブロック図を示している。 図２は、好適な実施形態に係る２つの並列ピーク増幅器を有するドハティ型増幅装置の概略回路図を示している。 好適な実施形態に係る不均等な電力分割を有する集中素子ハイブリッド結合器の回路図を示している。 図３の集中素子ハイブリッド結合器の実施例を示している。 好適な実施形態に係る集積化ドハティ型増幅装置用の出力回路を示している。 好適な実施形態に係る出力回路で使用される補償回路を示している。 出力回路のインピーダンスの実部および虚部のスペクトル図を示している。 好適な実施形態に係るλ／４送信ラインの集中素子の同等物の第１の実施例を示している。 好適な実施形態に係るλ／４送信ラインの集中素子の同等物の第２の実施例を示している。 λ／４送信ラインの集中素子の同等物のインピーダンスおよび位相図を示している。 好適な実施形態に係る出力整合回路を有するパワートランジスタの１つのセル設計の例を示している。 好適な実施形態に係る主およびピーク増幅器の設計例を示している。

Claims (12)

1. 集積化ドハティ型増幅装置であって、
   ａ）第１の信号を受信し、前記第１の信号を増幅して、第１の増幅信号を生成するための主増幅ステージと、
   ｂ）少なくとも１つのそれぞれの第２の信号を受信するための、少なくとも１つのピーク増幅ステージであって、前記それぞれの第２の信号のレベルが所定のしきい値に達した際に動作を開始するように構成されている、ピーク増幅ステージと、
   ｃ）当該増幅装置の入力信号を、所定の位相シフトおよび不均等な分割レートで、前記第１および少なくとも１つの第２の信号に分割するための、少なくとも１つの集中素子ハイブリッド電力分割手段と、
   ｄ）前記第１の増幅信号を受信し、前記所定の位相シフトを、前記第１の増幅信号に適用するための、少なくとも１つの集中素子擬似ラインと、
   を備えることを特徴とする増幅装置。
2. 前記主およびピーク増幅ステージは、バイポーラ素子と金属酸化物半導体とＬＤＭＯＳＴ素子と電界効果トランジスタとＨＢＴ素子のうちの、少なくとも１つを備える、ことを特徴とする請求項１に記載の増幅装置。
3. 前記集中素子ハイブリッド電力分割手段は、結合ワイヤまたは堆積された（deposited）インダクタンスおよびキャパシタンスにより形成されている、ことを特徴とする請求項１または請求項２に記載の増幅装置。
4. 前記主増幅およびピーク増幅ステージは、寄生出力キャパシタンスを、基本周波数および基本周波数の少なくとも１つの奇数倍数で補償するための出力補償回路を備える、ことを特徴とする請求項１乃至請求項３のいずれかに記載の増幅装置。
5. 前記出力補償回路は、前記基本周波数の少なくとも１つの偶数倍数の周波数で、実質的に減少したインピーダンスを供給するように構成されている、ことを特徴とする請求項４に記載の増幅装置。
6. 前記出力補償回路は、２つのインダクタと２つのキャパシタ、または、これらの同等物を備える、ことを特徴とする請求項４または請求項５に記載の増幅装置。
7. 前記出力補償回路の前記インダクタは、少なくとも部分的に結合ワイヤで形成されている、ことを特徴とする請求項６に記載の増幅装置。
8. 前記主および少なくとも１つのピーク増幅ステージは、それぞれの出力で、４分の１波長の送信ラインとして機能する前記集中素子擬似ラインを介して、接続されている、ことを特徴とする請求項１乃至請求項７のいずれかに記載の増幅装置。
9. 前記集中素子擬似ラインは、２つ以上の誘導結合されたワイヤと、一端が２つの前記誘導結合されたラインの共通の点に接続され、他端が基準電位に接続されている、１つまたは複数のキャパシタとを備える、ことを特徴とする請求項１乃至請求項８のいずれかに記載の増幅装置。
10. 前記集中素子ハイブリッド電力分割手段は、任意に電力分割された全てのポート間での分離を提供するように、かつ、前記所定の位相シフトを、広い周波数範囲にわたって、前記第１および少なくとも１つの第２の信号の間で実質的に維持するように構成されている、ことを特徴とする請求項１乃至請求項９のいずれかに記載の増幅装置。
11. 前記集中素子ハイブリッド電力分割手段は、それぞれの直列インダクタと、それぞれの一端が前記シリアルインダクタを介して互いに接続され、それぞれの他端が基準電位に接続された２つの第１の並列キャパシタと、前記それぞれの直列インダクタの端をそれぞれ接続する２つの第２の並列キャパシタとを、各入力ポートに備える、ことを特徴とする請求項１０に記載の増幅装置。
12. ドハティ型増幅装置において入力信号を増幅する方法であって、
    ａ）前記入力信号を、所定の位相シフトおよび不均等な分割レートを有する第１および少なくとも１つの第２の信号に分割するステップと、
    ｂ）第１のステージでの前記第１の信号を増幅し、第１の増幅信号を生成するステップと、
    ｃ）前記第２の信号のレベルが所定のしきい値に達した際に、少なくとも１つの第２のステージにおいて前記少なくとも１つの第２の信号の増幅を開始し、第２の増幅信号を生成するステップと、
    ｄ）前記第１の増幅信号を、それぞれが前記所定の位相シフトを前記第１の増幅信号に適用するために、少なくとも１つの集中素子擬似ラインに供給するステップと、
    ｅ）前記少なくとも１つの集中素子擬似ラインの出力信号を、前記少なくとも１つの第２の信号の対応する信号と合成し、前記ドハティ型増幅装置の出力信号を生成するステップと、
    を備えることを特徴とする方法。

Images