JP2008503140A - 適応性主デジタル超広帯域受信器 - Google Patents

Abstract

当該受信器は、アナログＵＷＢ無線周波数入力パルスにフィルタをかけるＵＷＢ入力フィルタ（１０５）と、ＵＷＢ入力フィルタ（１０５）から出力された、フィルタ処理されたＵＷＢ無線周波数アナログパルスを二段抽出デジタル信号に変換する少なくとも１つの並列二段抽出アナログ−デジタル変換器（ＡＤＣ）（１２０）と、並列ＡＤＣ（１２０）によって出力された二段抽出デジタル波形を合計する適応コンバイナ（１２５）と、二段抽出ＡＤＣ（１２０）が、夫々のパルスの予想されるエネルギーの閾値が存在する場合にのみ、二段抽出のみを行って、フィルタ処理されたＵＷＢ無線周波数アナログ波を変換するように、クロック制御パルスを並列ＡＤＣ（１２０）に供給する多相クロック発生器（１２２）とを有する。

Description

本発明は、超広帯域（ＵＷＢ）通信システム及びネットワークでの使用のために設計された機器及び処理装置に関する。更に具体的には、本発明は、適応パルス検出方式によりデジタル領域にＵＷＢ通信での処理の大部分をシフトする技術に関する。

超広帯域（ＵＷＢ）通信は、一般に、変調帯域幅に対して占有される帯域の割合として擬古的に決定される。この場合に、占有される帯域幅は、中央周波数のほぼ２０〜２５％である、又は１．５ＧＨｚよりも大きい。標準的なＵＷＢ変調は、非常に短い存続期間を有するパルスを送信する方式を使用しており、占有される帯域幅は非常に大きい値である。特に、ＵＷＢ変調は、二位相変調パルス位置変調又は時変調パルス位置変調のいずれか一方を使用することが知られる。

ＵＷＢは、インパルス無線又は零キャリア技術とも時々呼ばれており、通常は、存続期間にほぼ１０〜１０００ピコ秒のパルスを送信する。放射エネルギーは、大きな帯域幅を占有しており、しばしば、他の装置への悪影響を引き起こすことなく他の装置と共存することができるように十分に小さくされる。現在のＵＷＢ実施の利点の幾つかは、低コスト、低電力、及び多経路干渉に対する回復力を含む。このような利点は、通常、送信される短パルスが時間的に十分に分けられているところの、現在の比較的低いデータレート用途に当てはまる。ＵＷＢ通信のための３．１〜１０．６ＧＨｚ帯域のＦＣＣ（Ｆｅｄｅｒａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｃｏｍｍｉｓｓｉｏｎ）による採択に伴い、ＵＷＢが高データレート（＞１００Ｍｂ／ｓ）ＷＰＡＮ（ワイヤレス・パーソナル・エリア・ネットワーク）用途に適するかどうかを調査することに多少の関心が持たれている。

低データレート用途のために設計された標準的なＵＷＢ実施は、アナログ領域で実施される相関又はトンネルダイオードのいずれか一方を使用するパルス検出に基づく。これらの技術は、受信された波形がパルス検出器の特性と一致しないので、最適な整合フィルタリングを普通は提供しない。結果として、このような実施は、チャネル状態及び干渉に敏感である。更に、ＲＦ信号で直接的に適用される相関法は、また、波形及びタイミングの不整合に極めて敏感である。アナログ領域で実施されるので、前出の技術は、ＵＷＢの有利な干渉軽減技術の使用を制限する。従って、アナログの代わりにデジタル領域で主として処理されるＵＷＢ通信を提供すること、及びチャネルに適合し且つタイミングエラーに鈍感なパルス検出方式を提供することが必要とされる。

本発明は、主デジタルＵＷＢ受信器を提供する方法及び装置を提供する。本発明の一態様に従って、前記ＵＷＢ受信器は、ラインフィルタと、低雑音増幅器と、利得制御器と、パルスの予想されるエネルギーの大部分が存在する時間中にのみ信号を抽出する一対のＡ／Ｄ変換器とを有する。その場合に、適応コンバイナは、前記一対の変換器の出力を結合する。次に、前記適応コンバイナの出力はイコライザへ入力される。前記適応コンバイナは、前記適応コンバイナが、ＵＷＢ受信器の技術において知られるように適応フィルタ加重方式での送信波形の形に依存しないので、雑音、チャネル、又はタイミングエラーに敏感ではない。

当業者には当然のことながら、以下の記述は説明目的のためであって、限定目的で提供されるわけではない。当業者には明らかであるように、本発明の精神及び添付の特許請求の範囲の適用範囲に属する多数の変形が存在する。既知の機能及び動作に関する不必要な詳細は、本発明の細部を不明瞭としないように本明細書から削除されうる。

図１は、本発明に従う適応性主デジタル（ＡＭＤ）超広帯域受信器の一配置の概観である。図１に示されるように、最初にＵＷＢ無線周波数（ＲＦ）入力がフィルタ１０５に入力される。フィルタ１０５は、帯域信号及び帯域内から狭帯域干渉を除去するよう設計されている。このようなフィルタが実施されうる一方法は、送信ラインフィルタの使用による。

フィルタ処理されたＵＷＢ入力の出力は、低雑音増幅器（ＬＮＡ）１１０に入力される。ＬＮＡは、ある程度までフィルタ１０５の通過により減衰した所望のＵＷＢ信号の強さを増大させる。次に、増幅された信号は、自動利得制御器（ＡＧＣ）１１５へ入力される。ＡＧＣは、信号を所定レベルへと調節し、次に、その出力は、並列アナログ−デジタル変換器（ＡＤＣ）１２０へ入力されることによりデジタル信号に変換される。その場合に、適応コンバイナ１２５の出力は、チャネルにより引き起こされた如何なるシンボル間干渉も軽減するようイコライザへ入力される。イコライザ１３０及び随意的に適応コンバイナ１２５からの出力は、マイクロプロセッサ制御器１３５へ返される。次に、マイクロプロセッサ１３５は、デジタル−アナログ変換器（１３７，１３９）の夫々を介して遅延ライン１２２及び並列ＡＤＣ１２０の両方へ制御信号を供給する。

本発明の一態様に従って、ＡＤＣ１２０は、パルスの予想されるエネルギーの大部分が存在する時間中のみ信号を抽出する。ＡＤＣ１２０の抽出が制御されうる一方法は、多相クロック発生器（遅延ライン）１２２の使用による。多相クロック発生器１２２は、図１に示されるマスタークロック入力を受け取る。多相クロック発生器１２２は、ピコ秒オーダーの遅延で複数の遅延ラインを有する。従って、ＡＤＣ１２０の抽出を制御するよう導入されるクロックの遅延量は、非常に正確となりうる。例えば、ＡＤＣの精度は、（閾値検出器として用いられる）１ビットから数ビットまでの範囲でありうる。

更に、ＡＤＣ１２０は、多数の高速サンプル・アンド・ホールド回路（図示せず。）の後に置かれても良い。当業者には当然のことながら、個別のＡＤＣの数、それらの精度、及び遅延ラインは、全て、ある所定のコストパフォーマンス目標を満足するよう選択され、これらの事項の全ては、如何なる特定の必要性も満足するよう変更されても良い。従って、図１は“並列ＡＤＣ”と記された１つの箱を示すが、当然のことながら、この図は、説明目的のために過ぎず、標本抽出ＡＤＣの数、遅延ラインの形式、及び、ＡＤＣの前に置かれた更なる高速サンプル・アンド・ホールド回路を使用するか否かは、全て、本発明の精神及び添付の特許請求の範囲の適用範囲に含まれる。

次に、ＡＤＣ１２０の抽出デジタル出力は、適応コンバイナ１２５へ入力される。適応コンバイナ１２５は、適応加重を用いて、二段抽出されたデジタル波形の加算を実行する。このコンバイナは、整合フィルタと見なされても良い。適応フィルタ加重は、出力信号対雑音比を最大にするように選択される。適応コンバイナ１２５は、通常は、結合されるべき少なくとも２又はそれ以上の二段抽出デジタル変換信号のための入力と、夫々の二段抽出デジタル変換入力を各々受け取る２又はそれ以上の乗算器１２７と、夫々の乗算器の出力を合計する加算器１２８とを少なくとも有する。差（誤差１２９）は、順応して乗算係数を（タップへ）調節するよう乗算器１２７へ返される。次に、合計された波形は、通常、図１では１３０で示されるイコライザへ出力される。

本発明の一態様に従って、本発明の１つの利点は、適応コンバイナ１２５が送信波形の形に依存しない点である。例えば、従来のＵＷＢ受信器は、受信波形が多相経路及び他のフィルタリング変形に起因して確実に識別され得ないので、受信波形に効果的に適合しないフィルタを使用することがある。更に、従来の方式は、チャネル雑音及びタイミングエラーに極めて敏感である。しかし、本願で開示されるように、本発明は、最適整合フィルタタップを順応して計算することにより、二段抽出デジタル波形を順応して結合する。その結果、本発明は雑音、チャネル又はタイミングエラーに敏感ではなくなる。

本発明の更なる他の態様に従って、ＡＤＣ１２０の出力が、
x(nT)={x(nT),x(nT+t₁),x(nT+t₂)…,x(nT+t_M-1)}
と表されるとする。この場合に、Ｍは二段抽出の数であり、ｔは二段抽出クロックの遅延であり、Ｔはシンボルレート（パルス繰り返し数）である。

遅延ラインは、同一の遅延ラインである必要はないことが知られる。以下：
a(n)={a₀(nT),a₁(nT),…a_M-1(nT)}
のように加重係数を決定することにより、その場合に前記適応コンバイナの出力は：
y(nT)=a(nT)x^T(nT) （式１）
によって決定されうる。

適応コンバイナのタップ（a(nT)）は、最小二乗（ＬＭＳ）アルゴリズムを用いて、又は、例えば、一定係数適合アルゴリズム（Ｃｏｎｓｔａｎｔ Ｍｏｄｕｌｕｓ Ａｄａｐｔｉｖｅ（ＣＭＡ） Ａｌｇｏｒｉｔｈｍ）のようなブラインド（ｂｌｉｎｄ）適合アルゴリズムの１つにより、得られる。ＬＭＳアルゴリズムは、以下の式：
a((n+1)T)=a(nT)+ux(nT)e(nT) （式２）
により表され、この場合に、e(nT)=y(nT)-r(nT)は誤差であり、r(nT)は、送信シーケンスであり、uは、適応ステップ定数である。留意すべきは、r(nT)は、スライサ（決定装置）の出力及び既知のトレーニングシーケンスにより置き換えられても良い点である。

図２は、多相クロックの特性の簡単化された形態と、信号の二段抽出とを表す。ここで、アナログ信号２０５は、電力対時間の関数としてプロットされている。図２から明らかなように、この特定のＵＷＢ送信において、エネルギーレベルは、様々な時間で変化する。本発明に従って、二段抽出は、予想されるエネルギーの大部分が存在するところの周期で、例えば、点２０７、２０９、２１１、２１３、２１５などで実行される。明らかなように、二段抽出は、ＡＤＣ１２０を制御する多相クロックパルス２３０、２３５、２４０、２４５、２５０によりトリガーされる。これらの二段抽出時点から、アナログ信号は、デジタル信号へとＡＤＣ１２０（図１参照。）により変換される。上述したように、多相遅延はピコ秒のオーダーにある。

従って、入来する無線周波数（ＲＦ）ＵＷＢ信号への直接適用によって従来技術で使用される相関法とは異なり、本発明では、デジタル抽出標本を得るようパルスの予想されるエネルギーの大部分が存在する場合にのみ信号を二段抽出し、次に、適応コンバイナを用いて抽出されたデジタル信号を一体化することにより、デジタル領域へと信号処理の大部分がシフトされる。

本発明の性能、即ち、適応コンバイナにより一体化される最適な整合フィルタタップの適応計算を評価するために、発明者は、典型的なＵＷＢ方式を用いてシミュレーションを行ってきた。当然のことながら、このシミュレーションが説明目的のためだけに提示され、装置は、例として使用された単なるパラメータに限定されない。このシミュレーションで、変調データは確率が等しい２進データであると仮定される。パルス形状は、−１０ｄＢの帯域幅で実質的に約３ＧＨｚを占有するよう、５ＧＨｚの中心周波数にあるキャリアにより変調されるガウスパルスである。シミュレーション環境は、Ｔ＝１０ｍｓにより毎秒１００Ｍパルスに関して設定され、正反対の変調技術（ａｎｔｉｐｏｄａｌ ｍｏｄｕｌａｔｉｏｎ ｔｅｃｈｎｉｑｕｅ）を用いて変調される。本発明に従う新しい受信器モデルは、適応コンバイナの前に並列サンプラを有する。新しい受信器モデルの応答は、受信波形が知られているところの従来の受信器の理想的な相関と比較される。対照的に、新しい受信器では、受信波形の如何なる認識も存在しない。

図３は、理想的な従来の受信器のタイミング感度態様を表す。更に詳細には、図３は、２０ｐｓ（３０５）及び４０ｐｓ（３１０）のタイミングオフセットに関して模擬ビットエラーレート（ＢＥＲ）のプロットを提供する。図３でプロットにより表されるように、従来に基づく受信器は、理想的（３１７）とは対照的に、イコライザ（３１５）を用いても両方ともタイミングエラーが存在しない場合には、好ましい性能ライン３１５，３１７を有する。しかし、２０ｐｓのタイミングエラーが存在する場合には、ライン３０５と３２０との間の差が存在することが知られる。従って、本発明に従う受信器を表すライン３２０は、ＳＮＲでの−１０ｄｂよりも大きい変化の後に、タイミングエラーのないライン３１５よりも２０ｐｓのタイミングエラーに関する僅かな変化を示す。−１０ｄｂの幾らか後までプロットライン３１５及び３１７は同一であり、約−１０ｄｂまでのＳＮＲにおけるタイミングエラーに起因する変化は生じないことを示す。従来のＵＷＢプロットは、エラーのない３１７に対して２０ｐｓエラー３０５からの相当な距離だけ変化し、４０ｐｓエラーでは、３１０は、ＢＥＲが従来の受信器におけるタイミングエラーのないプロット３１７からどれほど著しく変化するかを示す。言い換えると、従来のＵＷＢ受信器のプロットとは異なり、本発明に従うＵＷＢは、ＳＮＲの−１０ｄｂよりも大きいシフトに関してほぼ同一なＢＥＲ応答を有する。これらの数は、本発明が約−１０ｄｂまでＳＮＲのタイミングエラー又は変化のいずれか一方により影響を及ぼされないことを意味する。

図４は、タイミングエラーの関数としての性能損失のプロットである。本発明は、仮想的にタイミングオフセットによる影響を受けず、一方、従来の受信器は、タイミングオフセットの増大に伴う著しい性能損失に苦しむ。図４から明らかであるように、本発明に従う受信器の性能損失は、ライン４０５により表されており、ほぼ０である。このほぼ損失のない応答は、ライン４１０により表される従来の受信器の応答とは全く対照をなす。実際には、タイミングエラーの約２５ｐｓだけ、従来の受信器は、既に３ｄｂの電力損失を示し、４０ｐｓにより、損失は１０ｄｂのオーダーにある。

上記本発明の様々な変形は当業者により容易に実現可能であり、これらは本発明の精神又は添付の特許請求の範囲に属する。例えば、適応コンバイナを構成するために使用される要素は置き換え可能であり、多相クロック発生器は異なるクロック値を有しても良く、並列ＡＤＣ及び多相クロック発生器のマイクロプロセッサ制御は、適応コンバイナからの出力又はイコライザの出力のみに基づいても良い。低雑音増幅器（ＬＮＡ）１１０は入力フィルタ１０５の後に置かれることが推奨される一方で、ＬＮＡが含まれるかどうかは、本発明の精神及び添付の特許請求の範囲の適用範囲内に依然としてある。図１がマスタークロック入力を示す場合に、このマスタークロックは、マイクロプロセッサ、又は特に多相クロック発生器へマスタークロックパルスを供給するその他の構成要素からであっても良い。二段抽出が起こるところのエネルギー／電力閾値は、また、必要性に従って変更可能である。また、ＵＷＢは、パルスの送信が１０〜１０００ピコ秒（通常）の範囲にあるところのスペクトラムに亘って動作し、従来の受信器でのタイミングエラーの影響は多少異なることがあるが、本発明は、約１０ｄｂ又はそれ以上までタイミングエラー又はＳＮＲでの変化により仮想的に影響を及ぼされないままであることが知られる。

本発明に従うシステムの図である。 信号の二段抽出及び多相クロックの出力を表す。 信号対雑音比ＳＮＲの関数としてビットエラーレート（ＢＥＲ）の図である。 タイミングエラーにより引き起こされる模擬性能損失を表す。

Claims (20)

1. アナログ超広帯域（ＵＷＢ）無線周波数（ＲＦ）入力パルスにフィルタをかけるＵＷＢ入力フィルタ；
   該ＵＷＢ入力フィルタから出力された、フィルタ処理されたＵＷＢ無線周波数アナログパルスを二段抽出デジタル信号に変換する少なくとも１つの並列二段抽出アナログ−デジタル変換器（ＡＤＣ）；
   該並列ＡＤＣにより出力された二段抽出デジタル波形を合計する適応コンバイナ；及び
   前記二段抽出ＡＤＣが、夫々のパルスの予想されるエネルギーの閾値が存在する場合にのみ、二段抽出のみを行って、前記フィルタ処理されたＵＷＢ無線周波数アナログ波を変換するように、クロック制御パルスを前記並列ＡＤＣに供給する多相クロック発生器；
   を有する、主デジタルＵＷＢ受信器。
2. 前記フィルタの出力部と前記二段抽出ＡＤＣの入力部との間に配置される低雑音増幅器（ＬＮＡ）；及び
   前記ＬＮＡの出力部と前記二段抽出ＡＤＣの入力部との間に配置される自動利得制御器（ＡＧＣ）；
   を更に有する請求項１記載のＵＷＢ受信器。
3. 前記適応コンバイナにより出力された積算デジタル波形を受け取って均一にするように、前記適応コンバイナの出力部へ置かれたイコライザ；及び
   一対のデジタル−アナログ（Ｄ／Ａ）変換器の夫々を介して、前記多相クロック発生器及び前記二段抽出ＡＤＣを制御するように、前記イコライザからの出力の一部及び前記適応コンバイナの出力の一部を受け取るマイクロプロセッサ制御器；
   を更に有する請求項２記載のＵＷＢ受信器。
4. 前記適応コンバイナは、送信波形の形状に依存せずに出力信号対雑音比（ＳＮＲ）を最大にするよう選択された適応フィルタ加重を有する整合フィルタを有する、ことを特徴とする請求項１記載のＵＷＢ受信器。
5. 前記適応コンバイナの入力は：
   x(nT)={x(nT),x(nT+t₁),x(nT+t₂)…,x(nT+t_M-1)}
   と表され、この場合に、Ｍは二段抽出の数であり、ｔは二段抽出クロックの遅延であり、Ｔはシンボルレート（パルス繰り返し数）である、ことを特徴とする請求項４記載のＵＷＢ受信器。
6. 前記適応コンバイナの複数の加重係数は、以下の式：
   a(n)={a₀(nT),a₁(nT),…a_M-1(nT)}
   によって与えられ、その場合に前記適応コンバイナの出力は、
   y(nT)=a(nT)x^T(nT)
   によって表される、ことを特徴とする請求項５記載のＵＷＢ受信器。
7. 前記適応コンバイナは、整合フィルタタップの最適条件を計算する、ことを特徴とする請求項１記載のＵＷＢ受信器。
8. 前記適応コンバイナは、一定係数適合アルゴリズム（ＣＭＡ）に従って整合フィルタタップの最適条件を計算する、ことを特徴とする請求項６記載のＵＷＢ受信器。
9. 前記適応コンバイナは、最小二乗（ＬＭＳ）アルゴリズムに従って整合フィルタタップの最適条件を計算する、ことを特徴とする請求項６記載のＵＷＢ受信器。
10. 前記ＬＭＳアルゴリズムは、以下の式：
    a((n+1)T)=a(nT)+ux(nT)e(nT)
    を有し、この場合に、e(nT)=y(nT)-r(nT)は誤差であり、r(nT)は、送信シーケンスであり、uは、適応ステップ定数である、ことを特徴とする請求項９記載のＵＷＢ受信器。
11. 値r(nT)は、スライサ（決定装置）の出力及び既知のトレーニングシーケンスのうちの１つを有する、ことを特徴とする請求項１０記載のＵＷＢ受信器。
12. 超広帯域（ＵＷＢ）受信器の二段抽出並列ＡＤＣにより出力される二段抽出デジタル波形を合計する適応コンバイナであって：
    超広帯域波形であって、二段抽出されてデジタル変換された入力の夫々を受け取るよう構成された少なくとも２つの乗算器；
    該少なくとも２つの乗算器の出力を合計する加算器；及び
    マイクロコントローラ及びイコライザのうちの少なくとも１つへ入力を供給するよう構成された出力部；
    を有する適応コンバイナ。
13. 出力信号対雑音比を最大にするよう選択された適応フィルタ加重を有する整合フィルタを有する、請求項１２記載の適応コンバイナ。
14. 複数のタップは、雑音、チャネル、及びタイミングエラーのうちの少なくとも１つに反応しない最適な整合フィルタタップを有するように計算される、ことを特徴とする請求項１３記載の適応コンバイナ。
15. 前記フィルタタップは、最小二乗（ＬＭＳ）アルゴリズムを用いることにより得られる、ことを特徴とする請求項１３記載の適応コンバイナ。
16. 前記ＬＭＳアルゴリズムは、以下の式：
    a((n+1)T)=a(nT)+ux(nT)e(nT)
    を有し、この場合に、e(nT)=y(nT)-r(nT)は誤差であり、r(nT)は、送信シーケンスであり、uは、適応ステップ定数である、ことを特徴とする請求項１５記載の適応コンバイナ。
17. 前記フィルタタップは、一定係数適合アルゴリズム（ＣＭＡ）を用いることにより得られる、ことを特徴とする請求項１３記載の適応コンバイナ。
18. 主デジタルＵＷＢ信号を供給する方法であって：
    （ａ）ＵＷＢ入力フィルタによりアナログＵＷＢ無線周波数入力パルスにフィルタをかけるステップ；
    （ｂ）少なくとも１つの並列二段抽出アナログ−デジタル変換器（ＡＤＣ）により、前記ＵＷＢ入力フィルタから出力された、フィルタ処理されたＵＷＢ無線周波数アナログパルスを二段抽出デジタル信号に変換するステップ；
    （ｃ）適応コンバイナにより、前記少なくとも１つの並列二段抽出ＡＤＣにより出力された二段抽出デジタル波形を合計するステップ；及び
    （ｄ）前記１つの並列二段抽出ＡＤＣが、夫々のパルスの予想されるエネルギーの閾値が存在する場合にのみ二段抽出のみを行って、前記フィルタ処理されたＵＷＢ無線周波数アナログ波を変換するように、多相クロック発生器からクロック制御パルスを前記並列ＡＤＣに供給するステップ；
    を有する方法。
19. （ｅ）前記適応コンバイナの出力部へ置かれたイコライザにより、前記適応コンバイナにより出力された積算デジタル波形を受け取って均一にするステップ；及び
    （ｆ）一対のデジタル−アナログ（Ｄ／Ａ）変換器の夫々を介して前記イコライザからの出力の一部及び前記適応コンバイナの出力の一部を受け取るマイクロプロセッサ制御器により前記多相クロック発生器及び前記二段抽出ＡＤＣを制御するステップ；
    を更に有する請求項１８記載の方法。
20. 前記適応コンバイナは、一定係数適合アルゴリズム（ＣＭＡ）及び最小二乗（ＬＭＳ）アルゴリズムのうちの１つに従って整合フィルタタップの最適条件を計算する、ことを特徴とする請求項１９記載の方法。

Images