JP2008311296A - Substrate for power module - Google Patents

Substrate for power module Download PDF

Info

Publication number
JP2008311296A
JP2008311296A JP2007155405A JP2007155405A JP2008311296A JP 2008311296 A JP2008311296 A JP 2008311296A JP 2007155405 A JP2007155405 A JP 2007155405A JP 2007155405 A JP2007155405 A JP 2007155405A JP 2008311296 A JP2008311296 A JP 2008311296A
Authority
JP
Japan
Prior art keywords
rough surface
ceramic substrate
power module
surface portion
brazing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007155405A
Other languages
Japanese (ja)
Other versions
JP5061740B2 (en
Inventor
Shinsuke Aoki
慎介 青木
Toshiyuki Nagase
敏之 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2007155405A priority Critical patent/JP5061740B2/en
Publication of JP2008311296A publication Critical patent/JP2008311296A/en
Application granted granted Critical
Publication of JP5061740B2 publication Critical patent/JP5061740B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a substrate for power module which can suppress the infiltrating of a brazing material. <P>SOLUTION: A ceramics substrate 11 is provided with rough-surface sections 14a and 15a that are formed outside and inside including the outer edge of the respective arrangement areas of a metal layer 12 or a circuit layer 13 along their outer edges; and smooth sections 14b and 15b that are surrounded by the rough-surface sections 14a and 15a in the arrangement areas and are smoother than the rough-surface sections 14a and 15a. In this case, the arithmetic average roughness of the rough-surface sections 14a and 15a is 0.4 μm or more. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、例えば半導体チップなどの電子部品が実装されるパワーモジュール用基板に関する。   The present invention relates to a power module substrate on which an electronic component such as a semiconductor chip is mounted.

この種のパワーモジュールは、一般にＡｌＮ（窒化アルミニウム）やＡｌ２Ｏ３（アルミナ）、Ｓｉ３Ｎ４（窒化シリコン）、ＳｉＣ（シリコンカーバイド）などで形成されたセラミックス基板の上面に配置された回路層と下面に配置された金属層とを有するパワーモジュール用基板と、回路層上に搭載された発熱体である半導体チップと、金属層の下面に配設されたヒートシンクとを備えている（例えば、特許文献１参照）。そして、半導体チップで発生した熱を、金属層を介してヒートシンク中の冷却水へ放散させる構成となっている。
ここで、金属層や回路層は、純アルミニウムやアルミニウム合金などで形成された板状部材であり、セラミックス基板の表面にロウ付けまたはハンダ付けして接合されている。
特開平１０−２４２３３０号公報 This type of power module is generally a circuit disposed on the upper surface of a ceramic substrate formed of AlN (aluminum nitride), Al 2 O 3 (alumina), Si 3 N 4 (silicon nitride), SiC (silicon carbide), or the like. A power module substrate having a layer and a metal layer disposed on the lower surface, a semiconductor chip as a heating element mounted on the circuit layer, and a heat sink disposed on the lower surface of the metal layer (for example, , See Patent Document 1). The heat generated in the semiconductor chip is dissipated into the cooling water in the heat sink via the metal layer.
Here, the metal layer and the circuit layer are plate-like members formed of pure aluminum, an aluminum alloy, or the like, and are joined to the surface of the ceramic substrate by brazing or soldering.
JP-A-10-242330

しかしながら、上記従来のパワーモジュール用基板には、以下の課題が残されている。すなわち、回路層や金属層をセラミックス基板にロウ付け接合する際、ロウ材が回路層や金属層の外面に回り込んでしまう。そのため、外面に回り込んだロウ材によりワイヤボンディング時のワイヤの接着性が低下するという問題がある。   However, the following problems remain in the conventional power module substrate. That is, when the circuit layer or the metal layer is brazed to the ceramic substrate, the brazing material goes around the outer surface of the circuit layer or the metal layer. For this reason, there is a problem that the adhesiveness of the wire at the time of wire bonding is lowered by the brazing material wrapping around the outer surface.

本発明は、前述の課題に鑑みてなされたもので、ロウ材の回り込みの発生を抑制したパワーモジュール用基板を提供することを目的とする。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a power module substrate in which the occurrence of brazing material is suppressed.

本発明は、上記のような課題を解決するために以下のような手段を採用した。すなわち、本発明のパワーモジュール用基板は、セラミックス基板の表面に板状の金属部材がロウ付け接合されたパワーモジュール用基板において、前記セラミックス基板が、前記金属部材の配置領域の外周縁を含む外側及び内側に該外周縁に沿って形成された粗面部と、前記配置領域において該粗面部によって囲まれて該粗面部よりも平滑な平滑部とを有しており、前記粗面部の算術平均粗さが、０．４μｍ以上であることを特徴とする。   The present invention employs the following means in order to solve the above problems. That is, the power module substrate of the present invention is a power module substrate in which a plate-like metal member is brazed and bonded to the surface of a ceramic substrate, and the ceramic substrate includes an outer periphery including an outer peripheral edge of the metal member arrangement region. And a rough surface portion formed along the outer peripheral edge on the inner side, and a smooth portion smoother than the rough surface portion surrounded by the rough surface portion in the arrangement region, and an arithmetic average roughness of the rough surface portion Is 0.4 μm or more.

この発明によれば、粗面部によりロウ材がヌレ広がりにくくなるので、金属部材の外面にロウ材が回り込むことを抑制できる。すなわち、表面の算術平均粗さが０．４μｍ以上である粗面部を少なくとも配置領域の外周縁を含む内側及び外側の領域に形成することで、金属部材とセラミックス基板との間にロウ材を配置した状態でロウ材を加熱溶融しても、ロウ材が配置領域の外側にヌレ広がりにくくなる。このため、溶融したロウ材が金属部材の側面を介して外面にヌレ広がることを抑制できる。したがって、金属部材の外面にロウ材が回り込みにくくなり、ワイヤボンディング時のワイヤの接着性を向上させることができる。また、粗面部の内側に表面の算術平均粗さが粗面部よりも小さい平滑部を形成することにより、金属部材とセラミックス基板との接合性が確保される。   According to this invention, the brazing material is less likely to spread due to the rough surface portion, so that it is possible to prevent the brazing material from entering the outer surface of the metal member. That is, the brazing material is disposed between the metal member and the ceramic substrate by forming rough surface portions having an arithmetic average roughness of 0.4 μm or more in the inner and outer regions including at least the outer peripheral edge of the arrangement region. Even if the brazing material is heated and melted in this state, the brazing material is difficult to spread outside the arrangement region. For this reason, it can suppress that the molten brazing material spreads on the outer surface through the side surface of the metal member. Therefore, it is difficult for the brazing material to go around the outer surface of the metal member, and the adhesion of the wire during wire bonding can be improved. In addition, by forming a smooth portion whose arithmetic average roughness of the surface is smaller than that of the rough surface portion inside the rough surface portion, the bondability between the metal member and the ceramic substrate is ensured.

また、本発明のパワーモジュール用基板は、前記粗面部の算術平均粗さが、２．０μｍ未満であることが好ましい。
この発明によれば、粗面部の算術平均粗さを０．４μｍ以上２．０μｍ未満にすることで、粗面部に溶解したロウ材が溜まることを防止し、粗面部における金属部材とセラミックス基板との十分な接合性を確保できる。 In the power module substrate of the present invention, the arithmetic average roughness of the rough surface portion is preferably less than 2.0 μm.
According to the present invention, the arithmetic average roughness of the rough surface portion is set to 0.4 μm or more and less than 2.0 μm, thereby preventing the brazing material dissolved in the rough surface portion from collecting, and the metal member and the ceramic substrate in the rough surface portion. Can be secured.

また、本発明のパワーモジュール用基板は、前記粗面部における前記外周縁の内側の幅が、０．５ｍｍ以上２．０ｍｍ以下であることが好ましい。
この発明によれば、粗面部における配置領域の外周縁よりも内側の幅を０．５ｍｍ以上にすることでよりロウ材を回り込みにくくすることができると共に、１．５ｍｍ以下にすることで、金属部材とセラミックス基板との接合性を維持できる。 Moreover, it is preferable that the board | substrate for power modules of this invention is 0.5 mm or more and 2.0 mm or less in width | variety inside the said outer periphery in the said rough surface part.
According to the present invention, it is possible to make the brazing material less likely to wrap around by setting the width inside the outer peripheral edge of the arrangement region in the rough surface portion to 0.5 mm or more, and by reducing the width to 1.5 mm or less, the metal Bondability between the member and the ceramic substrate can be maintained.

また、本発明のパワーモジュール用基板は、前記平滑部の算術平均粗さが、０．４μｍ未満であることが好ましい。
この発明によれば、平滑部において金属部材とセラミックス基板とを十分な強度で接合することで、粗面部における接合強度によらず金属部材とセラミックス基板とを接合できる。 Moreover, it is preferable that the board | substrate for power modules of this invention has arithmetic mean roughness of the said smooth part being less than 0.4 micrometer.
According to this invention, the metal member and the ceramic substrate can be bonded to each other regardless of the bonding strength in the rough surface portion by bonding the metal member and the ceramic substrate with sufficient strength in the smooth portion.

また、本発明のパワーモジュール用基板は、前記セラミックス基板が、前記粗面部の外周に連続して形成されて該粗面部よりも平滑な他の平滑部を有していることが好ましい。
この発明によれば、粗面部の端部までヌレ広がったロウ材を他の平滑部にヌレ広がらせることにより、ロウ材が金属部材の側面にヌレ広がりにくくすることができる。 In the power module substrate of the present invention, it is preferable that the ceramic substrate has another smooth portion that is formed continuously on the outer periphery of the rough surface portion and is smoother than the rough surface portion.
According to the present invention, the brazing material spreading to the end of the rough surface portion is spread to other smooth portions, so that the brazing material can hardly spread on the side surface of the metal member.

また、本発明のパワーモジュール用基板は、前記他の平滑部の算術平均粗さが、０．４μｍ未満であることが好ましい。
この発明によれば、側面部の端部までヌレ広がったロウ材をより確実に他の平滑部にヌレ広がらせることができる。これにより、ロウ材が金属部材の外面にヌレ広がることをより抑制できる。 In the power module substrate of the present invention, the arithmetic mean roughness of the other smooth portion is preferably less than 0.4 μm.
According to the present invention, the brazing material that has spread to the end of the side surface can be spread more reliably to the other smooth portion. Thereby, it can suppress more that a brazing material spreads on the outer surface of a metal member.

この発明にかかるパワーモジュール用基板によれば、ロウ材が金属部材におけるセラミックス基板から離間する側の面にロウ材が回り込みにくくなるので、ワイヤの接着性が向上する。   According to the power module substrate according to the present invention, the brazing material is unlikely to wrap around the surface of the metal member on the side away from the ceramic substrate, so that the adhesion of the wire is improved.

以下、本発明によるパワーモジュール用基板の一実施形態を、図面に基づいて説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために縮尺を適宜変更している。   Hereinafter, an embodiment of a power module substrate according to the present invention will be described with reference to the drawings. In each drawing used in the following description, the scale is appropriately changed to make each member a recognizable size.

本実施形態におけるパワーモジュール用基板１は、図１に示すように、セラミックス基板１１と、セラミックス基板１１の下面に配置された金属層（金属部材）１２と、セラミックス基板１１の上面に配置された複数の回路層（金属部材）１３とを備えている。
セラミックス基板１１は、例えばＡｌＮやＡｌ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＣなどの板状のセラミックス材料によって構成されている。ここで、セラミックス基板１１は、その厚さが例えば０．６３５ｍｍとなっている。 As shown in FIG. 1, the power module substrate 1 in the present embodiment is disposed on the ceramic substrate 11, the metal layer (metal member) 12 disposed on the lower surface of the ceramic substrate 11, and the upper surface of the ceramic substrate 11. A plurality of circuit layers (metal members) 13 are provided.
The ceramic substrate 11 is made of a plate-shaped ceramic material such as AlN, Al 2 O 3 , Si 3 N 4 , or SiC. Here, the thickness of the ceramic substrate 11 is, for example, 0.635 mm.

そして、セラミックス基板１１の下面には、金属層１２の配置領域の外周縁を含む外側及び内側に粗面部１４ａが枠状に形成されている。また、セラミックス基板１１の下面には、粗面部１４ａで囲まれた平滑部１４ｂが粗面部１４ａと連続して形成されていると共に、粗面部１４ａの外側を囲む平滑部（他の平滑部）１４ｃが粗面部１４ａと連続して形成されている。
同様に、セラミックス基板１１の上面には、回路層１３の配置領域の外周縁を含む外側及び内側に粗面部１５ａが枠状に形成されている。また、セラミックス基板１１の上面には、粗面部１５ａで囲まれた平滑部１５ｂが粗面部１５ａと連続して形成されていると共に、粗面部１５ａの外側を囲む平滑部（他の平滑部）１５ｃが粗面部１５ａと連続して形成されている。 And the rough surface part 14a is formed in the frame shape at the outer side and inner side including the outer periphery of the arrangement | positioning area | region of the metal layer 12 in the lower surface of the ceramic substrate 11. FIG. Further, on the lower surface of the ceramic substrate 11, a smooth portion 14b surrounded by the rough surface portion 14a is formed continuously with the rough surface portion 14a, and a smooth portion (another smooth portion) 14c surrounding the outside of the rough surface portion 14a. Is formed continuously with the rough surface portion 14a.
Similarly, on the upper surface of the ceramic substrate 11, a rough surface portion 15 a is formed in a frame shape on the outer side and the inner side including the outer peripheral edge of the arrangement region of the circuit layer 13. Further, on the upper surface of the ceramic substrate 11, a smooth portion 15b surrounded by the rough surface portion 15a is formed continuously with the rough surface portion 15a, and a smooth portion (other smooth portion) 15c surrounding the outside of the rough surface portion 15a. Is formed continuously with the rough surface portion 15a.

粗面部１４ａ、１５ａそれぞれの算術平均粗さＲａは、０．４μｍ以上２．０μｍ未満（ＪＩＳ Ｂ０６０１）となっている。そして、粗面部１４ａは、金属層１２の配置領域の外周縁よりも外側の幅が０．５ｍｍ以上２．０ｍｍ以下であると共に、金属層１２の配置領域の外周縁よりも内側の幅が０．５ｍｍ以上１．５ｍｍ以下となっている。同様に、粗面部１５ａは、回路層１３の配置領域の外周縁よりも外側の幅が０．５ｍｍ以上２．０ｍｍ以下であると共に、回路層１３の配置領域の外周縁よりも内側の幅が０．５ｍｍ以上１．５ｍｍ以下となっている。
平滑部１４ｂ、１４ｃ、１５ｂ、１５ｃそれぞれは、粗面部１４ａ、１５ａよりも平滑であって、その算術平均粗さＲａが０．４μｍ未満となっている。 The arithmetic average roughness Ra of each of the rough surface portions 14a and 15a is 0.4 μm or more and less than 2.0 μm (JIS B0601). The rough surface portion 14a has a width outside the outer peripheral edge of the arrangement region of the metal layer 12 of 0.5 mm or more and 2.0 mm or less, and a width inside the outer periphery of the arrangement region of the metal layer 12 of 0. .5 mm or more and 1.5 mm or less. Similarly, the rough surface portion 15a has a width outside the outer peripheral edge of the arrangement region of the circuit layer 13 of 0.5 mm or more and 2.0 mm or less, and a width inside the outer periphery of the arrangement region of the circuit layer 13. It is 0.5 mm or more and 1.5 mm or less.
Each of the smooth portions 14b, 14c, 15b, and 15c is smoother than the rough surface portions 14a and 15a, and the arithmetic average roughness Ra is less than 0.4 μm.

金属層１２は、例えばＡｌ（アルミニウム）のような高熱伝導率を有する金属により形成されており、ロウ材層１６によってセラミックス基板１１に接合固定されている。ここで、金属層１２の厚さは、例えば０．６ｍｍとなっている。また、ロウ材層１６は、例えばＡｌ−Ｓｉ（珪素）系（例えばＡｌ：９３重量％、Ｓｉ：７重量％、厚さ１０μｍ以上１５μｍ）またはＡｌ−Ｇｅ（ゲルマニウム）系のロウ材により形成されている。   The metal layer 12 is formed of a metal having high thermal conductivity such as Al (aluminum), for example, and is bonded and fixed to the ceramic substrate 11 by a brazing material layer 16. Here, the thickness of the metal layer 12 is 0.6 mm, for example. The brazing material layer 16 is formed of, for example, an Al—Si (silicon) -based brazing material (for example, Al: 93 wt%, Si: 7 wt%, a thickness of 10 μm to 15 μm) or an Al—Ge (germanium) brazing material. ing.

回路層１３は、金属層１２と同様に、例えばＡｌのような高熱伝導率を有する金属により形成されており、間隔を適宜あけて配置されることで回路を構成する。そして、回路層１３は、ロウ材層１７によってセラミックス基板１１に接合固定されている。ここで、回路層１３の厚さは、例えば０．６ｍｍとなっている。また、ロウ材層１７は、例えばＡｌ−Ｓｉ系またはＡｌ−Ｇｅ系のロウ材により形成されている。
また、回路層１３の上面には、電子部品１８がハンダ層１９によって固着される。ここで、電子部品１８としては、例えば半導体チップが適用可能であり、半導体チップとしてＩＧＢＴ（Insulated Gate Bipolar Transistor）などのパワーデバイスが挙げられる。 Similarly to the metal layer 12, the circuit layer 13 is made of a metal having a high thermal conductivity, such as Al, and constitutes a circuit by being appropriately spaced. The circuit layer 13 is bonded and fixed to the ceramic substrate 11 by the brazing material layer 17. Here, the thickness of the circuit layer 13 is, for example, 0.6 mm. The brazing material layer 17 is made of, for example, an Al—Si based or Al—Ge based brazing material.
An electronic component 18 is fixed to the upper surface of the circuit layer 13 by a solder layer 19. Here, as the electronic component 18, for example, a semiconductor chip can be applied, and examples of the semiconductor chip include a power device such as an IGBT (Insulated Gate Bipolar Transistor).

次に、以上のような構成のパワーモジュール用基板１の製造方法について説明する。
まず、表面の算術平均粗さＲａが０．４μｍ未満であるセラミックス基板１１の上下両面に所定の開口領域を有するマスク（図示略）を形成した後、この開口領域から露出した部分に対してサンドブラスト加工を施す。これにより、表面の算術平均粗さＲａが０．４μｍ以上２．０μｍ未満である粗面部１４ａ、１５ａを形成する。 Next, a method for manufacturing the power module substrate 1 having the above configuration will be described.
First, a mask (not shown) having a predetermined opening area is formed on both upper and lower surfaces of the ceramic substrate 11 having a surface arithmetic average roughness Ra of less than 0.4 μm, and then sandblasting is performed on a portion exposed from the opening area. Apply processing. Thereby, the rough surface parts 14a and 15a whose surface arithmetic average roughness Ra is 0.4 micrometer or more and less than 2.0 micrometers are formed.

次に、金属層１２及び回路層１３をそれぞれセラミックス基板１１の上下両面に配置する。すなわち、金属層１２、セラミックス基板１１及び回路層１３を積層する。ここで、金属層１２とセラミックス基板１１との間には、ロウ材箔（図示略）が配置されている。また、回路層１３とセラミックス基板１１との間にも、ロウ材箔（図示略）が配置されている。
ロウ材箔の厚さは、例えば１０μｍ以上２０μｍ以下となっている。そして、ロウ材箔は、揮発性有機溶剤によりセラミックス基板１１に貼り付けられている。ここで、この揮発性有機溶剤の粘度は、１×１０−３Ｐａ・ｓ以上であることが好ましく、２０×１０−３Ｐａ・ｓ以上１５００×１０−３Ｐａ・ｓ以下であることがより好ましい。また、揮発性有機溶剤の表面張力は、８０×１０−３Ｎ／ｍ以下であることが好ましく、２０×１０−３Ｎ／ｍ以上６０×１０−３Ｎ／ｍ以下であることがより好ましい。また、揮発性有機溶剤の揮発温度は、ロウ材箔の融点温度以下であって、具体的には４００℃以下であることが好ましく、３００℃以下であることがより好ましい。なお、揮発性有機溶剤としては、例えば２〜３価の多価アルコールやオクタンジオールなどが挙げられる。 Next, the metal layer 12 and the circuit layer 13 are respectively disposed on the upper and lower surfaces of the ceramic substrate 11. That is, the metal layer 12, the ceramic substrate 11, and the circuit layer 13 are laminated. Here, a brazing material foil (not shown) is disposed between the metal layer 12 and the ceramic substrate 11. A brazing foil (not shown) is also disposed between the circuit layer 13 and the ceramic substrate 11.
The thickness of the brazing material foil is, for example, 10 μm or more and 20 μm or less. The brazing material foil is attached to the ceramic substrate 11 with a volatile organic solvent. Here, the viscosity of the volatile organic solvent is preferably 1 × 10 −3 Pa · s or more, and more preferably 20 × 10 −3 Pa · s or more and 1500 × 10 −3 Pa · s or less. preferable. Further, the surface tension of the volatile organic solvent is preferably 80 × 10 −3 N / m or less, more preferably 20 × 10 −3 N / m or more and 60 × 10 −3 N / m or less. . Further, the volatilization temperature of the volatile organic solvent is not higher than the melting point temperature of the brazing foil, specifically 400 ° C. or lower, more preferably 300 ° C. or lower. Examples of the volatile organic solvent include divalent and trivalent polyhydric alcohols and octanediol.

そして、金属層１２、セラミックス基板１１及び回路層１３からなる積層体をカーボンヒータ（図示略）で挟持し、この積層体を加圧しながら加熱する。これにより、上述したロウ材箔が加熱溶融してロウ材層１６、１７となり、金属層１２がセラミックス基板１１の下面にロウ付けされると共に、回路層１３がセラミックス基板１１の上面にロウ付けされる。   And the laminated body which consists of the metal layer 12, the ceramic substrate 11, and the circuit layer 13 is clamped with a carbon heater (not shown), and this laminated body is heated, pressing. As a result, the brazing material foil described above is heated and melted to form brazing material layers 16 and 17, and the metal layer 12 is brazed to the lower surface of the ceramic substrate 11, and the circuit layer 13 is brazed to the upper surface of the ceramic substrate 11. The

このとき、加熱溶融したロウ材箔は、金属層１２の配置領域の外周縁を含む外側及び内側に粗面部１４ａが形成されているため、溶融したロウ材が粗面部１４ａにおいてヌレ広がりにくくなる。これにより、金属層１２の側面にヌレ広がるロウ材量が抑制される。また、粗面部１４ａの端部までロウ材がヌレ広がっても、粗面部１４ａの外側に平滑部１４ｃが形成されているため、セラミックス基板１１の表面でロウ材がヌレ広がりやすくなる。これによっても、金属層１２の側面にヌレ広がるロウ材量が抑制される。また、粗面部１４ａ、１５ａの算術平均粗さＲａが２．０μｍ未満であるため、溶融したロウ材が粗面部１４ａ、１５ａに溜まることを抑制する。
そして、粗面部１４ａの内側に平滑部１４ｂが形成されているため、平滑部１４ｂにおいて金属層１２とセラミックス基板１１とが十分な強度で接合される。
また、回路層１３とセラミックス基板１１とにおいても、上述と同様に回路層１３の側面にヌレ広がるロウ材量を抑制すると共に、平滑部１５ｂにおいて回路層１３とセラミックス基板１１とを十分な強度で接合する。
なお、揮発性有機溶剤は、ロウ材箔の溶融温度以下の温度で揮発するため、積層体の加熱時に揮発して除去される。
以上のようにして、図１に示すようなパワーモジュール用基板１を製造する。 At this time, the heat-melted brazing material foil has the rough surface portions 14a formed on the outer side and the inner side including the outer peripheral edge of the arrangement region of the metal layer 12, so that the molten brazing material hardly spreads in the rough surface portion 14a. Thereby, the amount of brazing material spreading on the side surface of the metal layer 12 is suppressed. Even if the brazing material spreads to the end of the rough surface portion 14a, the smoothing portion 14c is formed outside the rough surface portion 14a, so that the brazing material easily spreads on the surface of the ceramic substrate 11. This also suppresses the amount of brazing material spreading on the side surfaces of the metal layer 12. In addition, since the arithmetic average roughness Ra of the rough surface portions 14a and 15a is less than 2.0 μm, the molten brazing material is prevented from accumulating in the rough surface portions 14a and 15a.
And since the smooth part 14b is formed inside the rough surface part 14a, the metal layer 12 and the ceramic substrate 11 are joined with sufficient intensity | strength in the smooth part 14b.
Further, in the circuit layer 13 and the ceramic substrate 11 as well, the amount of brazing material spreading on the side surface of the circuit layer 13 is suppressed as described above, and the circuit layer 13 and the ceramic substrate 11 are sufficiently strengthened in the smooth portion 15b. Join.
Since the volatile organic solvent volatilizes at a temperature not higher than the melting temperature of the brazing foil, it is volatilized and removed when the laminate is heated.
As described above, the power module substrate 1 as shown in FIG. 1 is manufactured.

ここで、セラミックス基板１１に粗面部１４ａ、１５ａを形成した場合と形成しない場合とにおける金属層１２や回路層１３の外面へのロウ材のヌレ広がりを評価した。ここでは、金属層１２や回路層１３の側面にヌレ広がったロウ材の面取り形状やセラミックス基板１１や金属層１２、回路層１３へのロウ材の侵食状態などに基づいてロウ材のヌレ広がりを評価している。この結果、セラミックス基板１１に粗面部１４ａ、１５ａを形成することにより、ロウ材が金属層１２や回路層１３の外面に回り込むことを抑制できることを確認した。   Here, the spread of the brazing material to the outer surface of the metal layer 12 and the circuit layer 13 when the rough surface portions 14a and 15a are formed on the ceramic substrate 11 and when the rough surface portions 14a and 15a are not formed was evaluated. Here, the brazing of the brazing material is spread based on the chamfered shape of the brazing material spreading on the side surfaces of the metal layer 12 and the circuit layer 13 and the erosion state of the brazing material on the ceramic substrate 11, the metal layer 12, and the circuit layer 13. Evaluating. As a result, it was confirmed that by forming the rough surface portions 14 a and 15 a on the ceramic substrate 11, the brazing material can be prevented from wrapping around the outer surfaces of the metal layer 12 and the circuit layer 13.

以上のような構成のパワーモジュール用基板１は、例えば図２に示すようなパワーモジュール３０に用いられる。このパワーモジュール３０は、上述のパワーモジュール用基板１と、電子部品１８と、冷却器３１と、放熱板３２とを備えている。
冷却器３１は、水冷式のヒートシンクであって、内部に冷媒である冷却水が流通する流路が形成されている。
放熱板３２は、平面視でほぼ矩形状の平板形状を有しており、例えばＡｌやＣｕ、ＡｌＳｉＣ（アルミシリコンカーバイド）、Ｃｕ−Ｍｏ（モリブデン）などで形成されている。そして、放熱板３２は、熱伝導グリースなどを介して冷却器３１に対してネジ３３により固定されている。また、放熱板３２とパワーモジュール用基板１の金属層１２とは、ハンダ層３４により接合されている。なお、放熱板３２と金属層１２とは、ロウ付けにより接合されてもよい。このとき、パワーモジュール用基板１の製造時において、金属層１２、セラミックス基板１１及び回路層１３の積層体に放熱板３２をさらに積層した状態で各部材を一括してロウ付けしてもよい。また、パワーモジュール３０は、放熱板３２を設けずに冷却器３１の上面にパワーモジュール用基板１を設ける構成としてもよい。 The power module substrate 1 having the above configuration is used for a power module 30 as shown in FIG. 2, for example. The power module 30 includes the power module substrate 1, the electronic component 18, a cooler 31, and a heat sink 32.
The cooler 31 is a water-cooled heat sink, and a flow path through which cooling water as a coolant flows is formed.
The heat radiating plate 32 has a substantially rectangular flat plate shape in plan view, and is formed of, for example, Al, Cu, AlSiC (aluminum silicon carbide), Cu—Mo (molybdenum), or the like. And the heat sink 32 is being fixed with the screw | thread 33 with respect to the cooler 31 via heat conductive grease. Further, the heat sink 32 and the metal layer 12 of the power module substrate 1 are joined by a solder layer 34. In addition, the heat sink 32 and the metal layer 12 may be joined by brazing. At this time, when the power module substrate 1 is manufactured, the respective members may be brazed together in a state in which the radiator plate 32 is further laminated on the laminate of the metal layer 12, the ceramic substrate 11, and the circuit layer 13. Further, the power module 30 may have a configuration in which the power module substrate 1 is provided on the upper surface of the cooler 31 without providing the heat radiating plate 32.

このようなパワーモジュール用基板１によれば、粗面部１４ａ、１５ａにより金属層１２や回路層１３の配置領域の外側にロウ材がヌレ広がりにくくなるため、金属層１２及び回路層１３の外面にロウ材が回り込むことを抑制できる。これにより、ワイヤボンディング時のワイヤの接着性が向上する。
ここで、粗面部１４ａ、１５ａの算術平均粗さＲａを０．４μｍ以上２．０μｍ未満とすることで、粗面部１４ａ、１５ａにおけるセラミックス基板１１と金属層１２または回路層１３との十分な接合性を確保できる。また、粗面部１４ａ、１５ａにおいて金属層１２または回路層１３の配置領域の外周縁よりも内側の幅を０．５ｍｍ以上１．５ｍｍ以下にすることで、金属層１２または回路層１３とセラミックス基板１１との接合性が維持される。
そして、粗面部１４ａ、１５ａそれぞれの内側に算術平均粗さＲａが０．４μｍ未満である平滑部１４ｂ、１５ｂを形成することで、金属層１２または回路層１３とセラミックス基板１１との十分な接合性を確保できる。
さらに、粗面部１４ａ、１５ａの外側に算術平均粗さＲａが０．４μｍ以下である平滑部１４ｃ、１５ｃを形成することで、粗面部１４ａ、１５ａの端部にヌレ広がったロウ材を平滑部１４ｃ、１５ｃにヌレ広がらせることができる。これにより、金属層１２または回路層１３の外面にロウ材が回り込むことをより確実に抑制できる。 According to such a power module substrate 1, the rough surface portions 14 a and 15 a make it difficult for the brazing material to spread outside the arrangement region of the metal layer 12 and the circuit layer 13. The brazing material can be prevented from wrapping around. Thereby, the adhesiveness of the wire at the time of wire bonding improves.
Here, by setting the arithmetic average roughness Ra of the rough surface portions 14a and 15a to 0.4 μm or more and less than 2.0 μm, sufficient bonding between the ceramic substrate 11 and the metal layer 12 or the circuit layer 13 in the rough surface portions 14a and 15a. Can be secured. In addition, the metal layer 12 or the circuit layer 13 and the ceramic substrate can be formed by setting the inner width of the rough surface portions 14a and 15a to the inner peripheral edge of the arrangement region of the metal layer 12 or the circuit layer 13 to 0.5 mm or more and 1.5 mm or less. 11 is maintained.
Then, smooth portions 14b and 15b having an arithmetic average roughness Ra of less than 0.4 μm are formed inside the rough surface portions 14a and 15a, so that the metal layer 12 or the circuit layer 13 and the ceramic substrate 11 are sufficiently bonded. Can be secured.
Furthermore, by forming smooth portions 14c and 15c having an arithmetic average roughness Ra of 0.4 μm or less on the outer sides of the rough surface portions 14a and 15a, the brazing material spreading on the ends of the rough surface portions 14a and 15a is smoothened. 14c and 15c can be spread. Thereby, it can suppress more reliably that brazing material wraps around the outer surface of the metal layer 12 or the circuit layer 13.

なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることができる。
例えば、表面が平滑なセラミックス基板にサンドブラスト加工を施すことにより粗面部を形成しているが、例えばホーニング処理など、他の方法により粗面部を形成してもよい。また、表面が粗いセラミックス基板を部分的に平滑にすることで平滑部を形成してもよい。
また、粗面部の算術平均粗さＲａは、金属層または回路層とセラミックス基板との十分な接合強度が得られれば、２．０μｍ以上であってもよい。
そして、平滑部の算術平均粗さＲａは、粗面部の算術平均粗さＲａよりも小さいと共に金属層または回路層とセラミックス基板との十分な接合強度が得られれば、０．４μｍより大きくてもよい。
さらに、粗面部の外側に平滑部を連続して形成しているが、金属層または回路層の外面へのロウ材の回り込みを抑制できれば、粗面部の外側に平滑部を形成しなくてもよい。ここで、他の平滑部の算術平均粗さＲａは、粗面部の算術平均粗さＲａよりも小さいと共に金属層または回路層とセラミックス基板との十分な接合強度が得られれば、０．４μｍより大きくてもよい。
また、粗面部における金属層または回路層の配置領域の外周縁よりも内側における幅を０．５ｍｍ以上１．５ｍｍ以下としているが、金属層または回路層の外面へのロウ材の回り込みを抑制すると共に金属層または回路層とセラミックス基板との十分な接合強度が得られれば、この範囲に限られない。 In addition, this invention is not limited to the said embodiment, A various change can be added in the range which does not deviate from the meaning of this invention.
For example, the rough surface portion is formed by sandblasting a ceramic substrate having a smooth surface, but the rough surface portion may be formed by other methods such as honing. Further, the smooth portion may be formed by partially smoothing a ceramic substrate having a rough surface.
The arithmetic mean roughness Ra of the rough surface portion may be 2.0 μm or more as long as sufficient bonding strength between the metal layer or circuit layer and the ceramic substrate is obtained.
If the arithmetic average roughness Ra of the smooth portion is smaller than the arithmetic average roughness Ra of the rough surface portion and sufficient bonding strength between the metal layer or circuit layer and the ceramic substrate is obtained, the arithmetic average roughness Ra may be larger than 0.4 μm. Good.
Furthermore, although the smooth portion is continuously formed outside the rough surface portion, the smooth portion may not be formed outside the rough surface portion as long as the brazing material can be prevented from entering the outer surface of the metal layer or the circuit layer. . Here, the arithmetic average roughness Ra of the other smooth portion is smaller than the arithmetic average roughness Ra of the rough surface portion, and if sufficient bonding strength between the metal layer or the circuit layer and the ceramic substrate is obtained, from 0.4 μm It can be large.
In addition, the width inside the outer peripheral edge of the metal layer or circuit layer arrangement region in the rough surface portion is set to 0.5 mm or more and 1.5 mm or less, but the brazing material is prevented from wrapping around the outer surface of the metal layer or circuit layer. In addition, as long as sufficient bonding strength between the metal layer or circuit layer and the ceramic substrate can be obtained, the present invention is not limited to this range.

また、金属層または回路層とセラミックス基板とがロウ材箔を用いて接合されているが、ペースト状のロウ材を用いて接合してもよい。
そして、複数の回路層を適宜間隔をあけて配置することにより回路を形成しているが、接合工程の後に回路層をエッチングして適宜分断することによって回路を形成してもよい。 In addition, the metal layer or circuit layer and the ceramic substrate are bonded using a brazing material foil, but may be bonded using a paste-like brazing material.
The circuit is formed by arranging a plurality of circuit layers at appropriate intervals, but the circuit may be formed by etching the circuit layer and dividing it appropriately after the bonding step.

また、パワーモジュール用基板は、セラミックス基板の下面に金属層を接合しているが、金属層を設けずにセラミックス基板の下面に放熱板や冷却器を直接接合する構成としてもよい。
そして、水冷式の冷却器としているが、空冷式の冷却器であってもよい。 In addition, the power module substrate has a metal layer bonded to the lower surface of the ceramic substrate, but a heat sink or a cooler may be directly bonded to the lower surface of the ceramic substrate without providing the metal layer.
And although it is set as the water-cooled cooler, an air-cooled cooler may be used.

この発明によれば、ロウ材の回り込みの発生を抑制したパワーモジュール用基板に関して、産業上の利用可能性が認められる。   According to the present invention, industrial applicability is recognized for a power module substrate in which the occurrence of brazing of the brazing material is suppressed.

本発明の一実施形態におけるパワーモジュール用基板を示すもので、（ａ）が構成図、（ｂ）が分解斜視図である。The power module board | substrate in one Embodiment of this invention is shown, (a) is a block diagram, (b) is a disassembled perspective view. 図１のパワーモジュール用基板を備えるパワーモジュールを示す構成図である。It is a block diagram which shows a power module provided with the board | substrate for power modules of FIG.

符号の説明Explanation of symbols

１ パワーモジュール用基板
１１ セラミックス基板
１２ 金属層（金属部材）
１３ 回路層（金属部材）
１４ａ，１５ａ 粗面部
１４ｂ，１５ｂ 平滑部
１４ｃ，１５ｃ 平滑部（他の平滑部） 1 Power Module Substrate 11 Ceramic Substrate 12 Metal Layer (Metal Member)
13 Circuit layer (metal member)
14a, 15a Rough surface portions 14b, 15b Smoothing portions 14c, 15c Smoothing portions (other smoothing portions)

Claims (6)

セラミックス基板の表面に板状の金属部材がロウ付け接合されたパワーモジュール用基板において、
前記セラミックス基板が、前記金属部材の配置領域の外周縁を含む外側及び内側に該外周縁に沿って形成された粗面部と、前記配置領域において該粗面部によって囲まれて該粗面部よりも平滑な平滑部とを有しており、
前記粗面部の算術平均粗さが、０．４μｍ以上であることを特徴とするパワーモジュール用基板。 In a power module substrate in which a plate-like metal member is brazed to the surface of a ceramic substrate,
The ceramic substrate has a rough surface portion formed along the outer peripheral edge on the outer side and the inner side including the outer peripheral edge of the arrangement region of the metal member, and is smoother than the rough surface portion surrounded by the rough surface portion in the arrangement region. Smooth part,
An arithmetic average roughness of the rough surface portion is 0.4 μm or more. 前記粗面部の算術平均粗さが、２．０μｍ未満であることを特徴とする請求項１に記載のパワーモジュール用基板。   2. The power module substrate according to claim 1, wherein an arithmetic average roughness of the rough surface portion is less than 2.0 μm. 前記粗面部における前記外周縁の内側の幅が、０．５ｍｍ以上１．５ｍｍ以下であることを特徴とする請求項１または２に記載のパワーモジュール用基板。   The power module substrate according to claim 1, wherein an inner width of the outer peripheral edge in the rough surface portion is 0.5 mm or more and 1.5 mm or less. 前記平滑部の算術平均粗さが、０．４μｍ未満であることを特徴とする請求項１から３のいずれか１項に記載のパワーモジュール用基板。   4. The power module substrate according to claim 1, wherein an arithmetic average roughness of the smooth portion is less than 0.4 μm. 5. 前記セラミックス基板が、前記粗面部の外周に連続して形成されて該粗面部よりも平滑な他の平滑部を有していることを特徴とする請求項１から４のいずれか１項に記載のパワーモジュール用基板。   5. The ceramic substrate according to claim 1, wherein the ceramic substrate has another smooth portion that is continuously formed on an outer periphery of the rough surface portion and is smoother than the rough surface portion. Power module substrate. 前記他の平滑部の算術平均粗さが、０．４μｍ未満であることを特徴とする請求項５に記載のパワーモジュール用基板。   6. The power module substrate according to claim 5, wherein the arithmetic mean roughness of the other smooth portion is less than 0.4 μm.
JP2007155405A 2007-06-12 2007-06-12 Power module substrate Active JP5061740B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007155405A JP5061740B2 (en) 2007-06-12 2007-06-12 Power module substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007155405A JP5061740B2 (en) 2007-06-12 2007-06-12 Power module substrate

Publications (2)

Publication Number Publication Date
JP2008311296A true JP2008311296A (en) 2008-12-25
JP5061740B2 JP5061740B2 (en) 2012-10-31

Family

ID=40238678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007155405A Active JP5061740B2 (en) 2007-06-12 2007-06-12 Power module substrate

Country Status (1)

Country Link
JP (1) JP5061740B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165807A (en) * 2009-01-14 2010-07-29 Mitsubishi Materials Corp Method of manufacturing insulating circuit board, insulating circuit board, and substrate for power module
EP2851151A1 (en) * 2013-09-20 2015-03-25 Alstom Technology Ltd Method of fixing through brazing heat resistant component on a surface of a heat exposed component
WO2023286860A1 (en) * 2021-07-16 2023-01-19 三菱マテリアル株式会社 Copper/ceramic bonded body and insulated circuit board

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6270274A (en) * 1985-09-19 1987-03-31 日立化成工業株式会社 Method for bonding ceramics and metal member
JPH0437662A (en) * 1990-06-01 1992-02-07 Murata Mfg Co Ltd Joined structure of ceramic base plate metallic plate
JP2001110953A (en) * 1999-10-07 2001-04-20 Sumitomo Metal Electronics Devices Inc Semiconductor module substrate and manufacturing method thereof
JP2001244586A (en) * 2000-02-25 2001-09-07 Kyocera Corp Ceramic circuit board
JP2002171037A (en) * 2000-09-22 2002-06-14 Toshiba Corp Ceramic circuit board and method of manufacturing the same
JP2003152141A (en) * 2001-11-15 2003-05-23 Hitachi Metals Ltd Ceramic heat dissipation circuit board
JP2004119568A (en) * 2002-09-25 2004-04-15 Kyocera Corp Ceramic circuit board
JP2004247512A (en) * 2003-02-13 2004-09-02 Kyocera Corp Ceramic circuit board
JP2005223083A (en) * 2004-02-04 2005-08-18 Sony Corp Semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6270274A (en) * 1985-09-19 1987-03-31 日立化成工業株式会社 Method for bonding ceramics and metal member
JPH0437662A (en) * 1990-06-01 1992-02-07 Murata Mfg Co Ltd Joined structure of ceramic base plate metallic plate
JP2001110953A (en) * 1999-10-07 2001-04-20 Sumitomo Metal Electronics Devices Inc Semiconductor module substrate and manufacturing method thereof
JP2001244586A (en) * 2000-02-25 2001-09-07 Kyocera Corp Ceramic circuit board
JP2002171037A (en) * 2000-09-22 2002-06-14 Toshiba Corp Ceramic circuit board and method of manufacturing the same
JP2003152141A (en) * 2001-11-15 2003-05-23 Hitachi Metals Ltd Ceramic heat dissipation circuit board
JP2004119568A (en) * 2002-09-25 2004-04-15 Kyocera Corp Ceramic circuit board
JP2004247512A (en) * 2003-02-13 2004-09-02 Kyocera Corp Ceramic circuit board
JP2005223083A (en) * 2004-02-04 2005-08-18 Sony Corp Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165807A (en) * 2009-01-14 2010-07-29 Mitsubishi Materials Corp Method of manufacturing insulating circuit board, insulating circuit board, and substrate for power module
EP2851151A1 (en) * 2013-09-20 2015-03-25 Alstom Technology Ltd Method of fixing through brazing heat resistant component on a surface of a heat exposed component
WO2023286860A1 (en) * 2021-07-16 2023-01-19 三菱マテリアル株式会社 Copper/ceramic bonded body and insulated circuit board

Also Published As

Publication number Publication date
JP5061740B2 (en) 2012-10-31

Similar Documents

Publication Publication Date Title
JP5125241B2 (en) Power module substrate manufacturing method
JP6706253B2 (en) POWER MODULE SUBSTRATE, POWER MODULE SUBSTRATE ASSEMBLY, AND POWER MODULE SUBSTRATE MANUFACTURING METHOD
KR101188150B1 (en) Cooling device
JP2010219524A (en) Millichannel substrate, cooling device using the same, and method of manufacturing device
KR20120098575A (en) Electronic device
JP2008294283A (en) Semiconductor device
JP4600220B2 (en) Cooler and power module
JP2008235852A (en) Ceramic substrate and semiconductor module using the same
WO2018154687A1 (en) Semiconductor device
JP5349572B2 (en) Radiator and method of manufacturing radiator
JP5056186B2 (en) Power module substrate manufacturing method
JP2009224571A (en) Power module substrate with heat sink, and power module with the heat sink
JP5061740B2 (en) Power module substrate
JP2010097963A (en) Circuit board and method for manufacturing the same, and electronic component module
JP6183166B2 (en) Power module substrate with heat sink and manufacturing method thereof
JP2019212808A (en) Manufacturing method of semiconductor device
JP2008294281A (en) Semiconductor device and manufacturing method therefor
JP4605009B2 (en) Power module manufacturing method
JP2004327711A (en) Semiconductor module
JP2014146644A (en) Semiconductor device and manufacturing method of the same
JP2008159946A (en) Cooling device of semiconductor module, and manufacturing method therefor
JP6392583B2 (en) Circuit board and electronic device
JP6317178B2 (en) Circuit board and electronic device
JP6264129B2 (en) Power module substrate and manufacturing method thereof
JP2015043356A (en) Power module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120723

R150 Certificate of patent or registration of utility model

Ref document number: 5061740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3