JP5056186B2 - Power module substrate manufacturing method - Google Patents

Power module substrate manufacturing method Download PDF

Info

Publication number
JP5056186B2
JP5056186B2 JP2007155404A JP2007155404A JP5056186B2 JP 5056186 B2 JP5056186 B2 JP 5056186B2 JP 2007155404 A JP2007155404 A JP 2007155404A JP 2007155404 A JP2007155404 A JP 2007155404A JP 5056186 B2 JP5056186 B2 JP 5056186B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
power module
metal layer
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007155404A
Other languages
Japanese (ja)
Other versions
JP2008311295A (en
Inventor
慎介 青木
敏之 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2007155404A priority Critical patent/JP5056186B2/en
Publication of JP2008311295A publication Critical patent/JP2008311295A/en
Application granted granted Critical
Publication of JP5056186B2 publication Critical patent/JP5056186B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、例えば半導体チップなどの電子部品が実装されるパワーモジュール用基板の製造方法に関する。   The present invention relates to a method for manufacturing a power module substrate on which an electronic component such as a semiconductor chip is mounted.

この種のパワーモジュールは、一般にＡｌＮ（窒化アルミニウム）やＡｌ２Ｏ３（アルミナ）、Ｓｉ３Ｎ４（窒化シリコン）、ＳｉＣ（シリコンカーバイド）などで形成されたセラミックス基板の上面に配置された回路層と下面に配置された金属層とを有するパワーモジュール用基板と、回路層上に搭載された発熱体である半導体チップと、金属層の下面に配設されたヒートシンクとを備えている（例えば、特許文献１参照）。そして、半導体チップで発生した熱を、金属層を介してヒートシンク中の冷却水へ放散させる構成となっている。
ここで、パワーモジュール用基板は、回路層や金属層が純アルミニウムやアルミニウム合金などで形成された板状の金属母材を打ち抜くことによって形成されており、回路層や金属層をセラミックス基板の表面にロウ付けまたはハンダ付けして接合することで製造されている。
特開平１０−２４２３３０号公報 This type of power module is generally a circuit disposed on the upper surface of a ceramic substrate formed of AlN (aluminum nitride), Al 2 O 3 (alumina), Si 3 N 4 (silicon nitride), SiC (silicon carbide), or the like. A power module substrate having a layer and a metal layer disposed on the lower surface, a semiconductor chip as a heating element mounted on the circuit layer, and a heat sink disposed on the lower surface of the metal layer (for example, , See Patent Document 1). The heat generated in the semiconductor chip is dissipated into the cooling water in the heat sink via the metal layer.
Here, the power module substrate is formed by punching a plate-shaped metal base material in which a circuit layer or a metal layer is formed of pure aluminum or an aluminum alloy, and the circuit layer or the metal layer is formed on the surface of the ceramic substrate. It is manufactured by joining by brazing or soldering.
JP-A-10-242330

しかしながら、上記従来のパワーモジュール用基板の製造方法には、以下の課題が残されている。すなわち、金属母材を打ち抜くことによって形成された回路層や金属層の外縁部には、打抜加工により外縁端に向かうにしたがって反り上がるバリが形成される。そして、このバリの先端がセラミックス基板と対向するように回路層や金属層を接合しているため、接合時にロウ材が回路層や金属層の外面に回り込んでしまう。そのため、外面に回り込んだロウ材によりワイヤボンディング時のワイヤの接着性が低下するという問題がある。   However, the following problems remain in the conventional method for manufacturing a power module substrate. That is, burrs that warp toward the outer edge by the punching process are formed on the outer edge portion of the circuit layer and the metal layer formed by punching the metal base material. And since the circuit layer and the metal layer are joined so that the tip of this burr faces the ceramic substrate, the brazing material wraps around the outer surface of the circuit layer and the metal layer at the time of joining. For this reason, there is a problem that the adhesiveness of the wire at the time of wire bonding is lowered by the brazing material that wraps around the outer surface.

本発明は、前述の課題に鑑みてなされたもので、ロウ材の回り込みの発生を抑制したパワーモジュール用基板の製造方法を提供することを目的とする。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a method for manufacturing a power module substrate that suppresses the occurrence of brazing of the brazing material.

本発明は、上記のような課題を解決するために以下のような手段を採用した。すなわち、本発明のパワーモジュール用基板の製造方法は、セラミックス基板の表面に板状の金属部材がロウ付け接合されたパワーモジュール用基板の製造方法において、金属母材を打ち抜き、外縁部に外縁端に向かうにしたがって反り上がる反上部を有する金属部材を形成する打抜工程と、前記セラミックス基板の表面における前記金属部材が配置される配置予定部の外周縁に沿って該配置予定部を囲む溝部を形成する溝形成工程と、前記反上部の先端を前記溝部内に収容した状態で、前記セラミックス基板のうち前記溝部で囲まれる領域と前記金属部材とをロウ付け接合する接合工程とを備えることを特徴とする。   The present invention employs the following means in order to solve the above problems. That is, the power module substrate manufacturing method of the present invention is a power module substrate manufacturing method in which a plate-like metal member is brazed and bonded to the surface of a ceramic substrate. A punching step of forming a metal member having an upper portion that warps toward the surface, and a groove portion surrounding the planned placement portion along an outer peripheral edge of the planned placement portion on the surface of the ceramic substrate on which the metal member is placed. A groove forming step to be formed, and a bonding step of brazing and bonding the region surrounded by the groove portion of the ceramic substrate and the metal member in a state where the tip of the upper portion is accommodated in the groove portion. Features.

この発明によれば、接合工程において溶融したロウ材が溝部に溜まるので、金属部材の外面にロウ材が回り込むことを抑制できる。すなわち、溝部で囲まれる領域内でセラミックス基板と金属部材とを接合するため、ロウ材は反上部を越えなければ金属部材のうちセラミックス基板から離間する側の面に到達しない。したがって、金属部材のうちセラミックス基板から離間する側の面にロウ材が回り込みにくくなり、ワイヤボンディング時のワイヤの接着性が向上する。
そして、溝部内に反上部の先端を収容するため、金属部材において反上部で囲まれる領域とセラミックス基板との接触面積を確保でき、金属部材とセラミックス基板との十分な接合性を確保できる。また、金属部材の反上部が溝部により位置決めされるため、金属部材をセラミックス基板に対して位置精度よく接合できる。 According to this invention, since the brazing material melted in the joining step is accumulated in the groove portion, it is possible to suppress the brazing material from entering the outer surface of the metal member. That is, since the ceramic substrate and the metal member are joined within the region surrounded by the groove portion, the brazing material does not reach the surface of the metal member on the side away from the ceramic substrate unless it exceeds the upper part. Therefore, it becomes difficult for the brazing material to wrap around the surface of the metal member that is away from the ceramic substrate, and the adhesion of the wire during wire bonding is improved.
And since the front-end | tip of an anti-upper part is accommodated in a groove part, the contact area of the area | region enclosed by an anti-upper part in a metal member and a ceramic substrate can be ensured, and sufficient joining property of a metal member and a ceramic substrate can be ensured. Further, since the upper part of the metal member is positioned by the groove part, the metal member can be bonded to the ceramic substrate with high positional accuracy.

また、本発明のパワーモジュール用基板の製造方法は、前記接合工程の後、前記反上部を除去する除去工程を備えることが好ましい。
この発明によれば、金属部材のうちロウ付けによりセラミックス基板に接合されていない金属部材の反上部を除去することで、金属部材とセラミックス基板との接合強度を十分に確保できる。 Moreover, it is preferable that the manufacturing method of the board | substrate for power modules of this invention is equipped with the removal process which removes the said anti-upper part after the said joining process.
According to the present invention, the bonding strength between the metal member and the ceramic substrate can be sufficiently secured by removing the upper part of the metal member that is not bonded to the ceramic substrate by brazing.

この発明にかかるパワーモジュール用基板の製造方法によれば、ロウ材が金属部材のうちセラミックス基板から離間する側の面に回り込みにくくなるので、金属部材のうちセラミックス基板から離間する側の面におけるロウ材の回り込みの発生を抑制できる。また、金属部材とセラミックス基板との接触面積を確保して十分な接合強度が得られると共に、金属部材をセラミックス基板に対して位置精度よく接合できる。   According to the method for manufacturing a power module substrate according to the present invention, the brazing material is unlikely to wrap around the surface of the metal member that is separated from the ceramic substrate. Occurrence of material wraparound can be suppressed. Further, sufficient contact strength can be obtained by securing a contact area between the metal member and the ceramic substrate, and the metal member can be bonded to the ceramic substrate with high positional accuracy.

以下、本発明によるパワーモジュール用基板の製造方法の一実施形態を、図面に基づいて説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために縮尺を適宜変更している。   Hereinafter, an embodiment of a method for manufacturing a power module substrate according to the present invention will be described with reference to the drawings. In each drawing used in the following description, the scale is appropriately changed to make each member a recognizable size.

まず、本実施形態におけるパワーモジュール用基板の製造方法により製造されるパワーモジュール用基板について説明する。
本実施形態におけるパワーモジュール用基板１は、図１に示すように、セラミックス基板１１と、セラミックス基板１１の下面に配置された金属層（金属部材）１２と、セラミックス基板１１の上面に配置された複数の回路層（金属部材）１３とを備えている。
セラミックス基板１１は、例えばＡｌＮやＡｌ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＣなどの板状のセラミックス材料によって構成されている。ここで、セラミックス基板１１は、その厚さが例えば０．６３５ｍｍとなっている。
また、セラミックス基板１１の下面には、金属層１２が配置される領域の外周を囲むように溝部１１ａが形成されている。同様に、セラミックス基板１１の上面には、回路層１３が配置される領域の外周を囲むように溝部１１ｂが形成されている。ここで、溝部１１ａ、１１ｂは、その深さが例えば１０μｍ以上２０μｍ以下となっている。 First, a power module substrate manufactured by the method for manufacturing a power module substrate in the present embodiment will be described.
As shown in FIG. 1, the power module substrate 1 in the present embodiment is disposed on the ceramic substrate 11, the metal layer (metal member) 12 disposed on the lower surface of the ceramic substrate 11, and the upper surface of the ceramic substrate 11. A plurality of circuit layers (metal members) 13 are provided.
The ceramic substrate 11 is made of a plate-shaped ceramic material such as AlN, Al 2 O 3 , Si 3 N 4 , or SiC. Here, the thickness of the ceramic substrate 11 is, for example, 0.635 mm.
Further, a groove 11 a is formed on the lower surface of the ceramic substrate 11 so as to surround the outer periphery of the region where the metal layer 12 is disposed. Similarly, a groove portion 11b is formed on the upper surface of the ceramic substrate 11 so as to surround the outer periphery of the region where the circuit layer 13 is disposed. Here, the depth of the grooves 11a and 11b is, for example, 10 μm or more and 20 μm or less.

金属層１２は、例えばＡｌ（アルミニウム）のような高熱伝導率を有する金属により形成されており、ロウ材層１４によってセラミックス基板１１に接合固定されている。ここで、金属層１２は、その厚さが例えば０．６ｍｍとなっている。また、ロウ材層１４は、例えばＡｌ−Ｓｉ（珪素）系（例えばＡｌ：９３重量％、Ｓｉ：７重量％、厚さ１０μｍ以上１５μｍ）またはＡｌ−Ｇｅ（ゲルマニウム）系のロウ材により形成されている。   The metal layer 12 is formed of a metal having a high thermal conductivity such as Al (aluminum), and is bonded and fixed to the ceramic substrate 11 by a brazing material layer 14. Here, the metal layer 12 has a thickness of, for example, 0.6 mm. The brazing material layer 14 is formed of, for example, an Al—Si (silicon) -based (for example, Al: 93 wt%, Si: 7 wt%, 10 μm to 15 μm thickness) or Al—Ge (germanium) brazing material. ing.

回路層１３は、金属層１２と同様に、例えばＡｌのような高熱伝導率を有する金属により形成されており、間隔を適宜あけて配置されることで回路を構成する。そして、回路層１３は、ロウ材層１５によってセラミックス基板１１に接合固定されている。ここで、回路層１３は、その厚さが例えば０．６ｍｍとなっている。また、ロウ材層１５は、例えばＡｌ−Ｓｉ系またはＡｌ−Ｇｅ系のロウ材により形成されている。
また、回路層１３の上面には、電子部品１６がハンダ層１７によって固着される。ここで、電子部品１６としては、例えば半導体チップが適用可能であり、半導体チップとしてＩＧＢＴ（Insulated Gate Bipolar Transistor）などのパワーデバイスが挙げられる。 Similarly to the metal layer 12, the circuit layer 13 is made of a metal having a high thermal conductivity, such as Al, and constitutes a circuit by being appropriately spaced. The circuit layer 13 is bonded and fixed to the ceramic substrate 11 by the brazing material layer 15. Here, the thickness of the circuit layer 13 is, for example, 0.6 mm. The brazing material layer 15 is made of, for example, an Al—Si based or Al—Ge based brazing material.
In addition, the electronic component 16 is fixed to the upper surface of the circuit layer 13 by the solder layer 17. Here, as the electronic component 16, for example, a semiconductor chip can be applied, and a power device such as an IGBT (Insulated Gate Bipolar Transistor) can be used as the semiconductor chip.

次に、以上のような構成のパワーモジュール用基板１の製造方法について説明する。
まず、板状の金属母材２１を打ち抜いて、図２（ｂ）に示す金属層１２Ａ及び回路層１３Ａを形成する（打抜工程）。ここでは、凸型２２及び凹型２３が、図２（ａ）に示すように、金属母材２１を挟持して剪断する。なお、凸型２２及び凹型２３によるプレス圧は、例えば２００ｋｇｆ以上３００ｋｇｆ（１９６１．３３Ｎ以上２９４１．９９Ｎ以下）となっている。
これにより、金属層１２Ａ及び回路層１３Ａを金属母材２１から打ち抜く。このとき、金属層１２Ａの外縁部には、図２（ｂ）に示すように、いわゆるバリであって外縁端に向かうにしたがって反り上がる反上部２４が形成される。この反上部２４の金属層１２Ａの中央部に対する突出量であって金属層１２Ａの外縁部におけるバリの高さは、例えば２０μｍ以上５０μｍ以下となっている。
同様に、回路層１３Ａの外縁部には、いわゆるバリである反上部２５が形成される。この反上部２５の突出量は、例えば２０μｍ以上５０μｍ以下となっている。 Next, a method for manufacturing the power module substrate 1 having the above configuration will be described.
First, the plate-shaped metal base material 21 is punched to form the metal layer 12A and the circuit layer 13A shown in FIG. 2B (punching step). Here, the convex mold 22 and the concave mold 23 sandwich and shear the metal base material 21 as shown in FIG. In addition, the press pressure by the convex mold | type 22 and the concave mold | type 23 is 200 kgf or more and 300 kgf (1961.33N or more and 2941.999N or less), for example.
Thereby, the metal layer 12 </ b> A and the circuit layer 13 </ b> A are punched from the metal base material 21. At this time, as shown in FIG. 2B, an anti-upper portion 24 that is a so-called burr and warps toward the outer edge is formed on the outer edge portion of the metal layer 12A. The height of the burr at the outer edge of the metal layer 12A, which is the amount of protrusion of the opposite upper portion 24 with respect to the central portion of the metal layer 12A, is, for example, 20 μm or more and 50 μm or less.
Similarly, an anti-upper portion 25 which is a so-called burr is formed on the outer edge portion of the circuit layer 13A. The protruding amount of the opposite upper portion 25 is, for example, 20 μm or more and 50 μm or less.

続いて、セラミックス基板１１に溝部１１ａ、１１ｂを形成する（溝形成工程）。ここでは、図２（ｃ）に示すように、焼結前のセラミックス基板１１において金属層１２Ａ及び回路層１３Ａが配置される配置予定部１１ｃ、１１ｄの外縁に沿ってレーザ光を照射し、溝部１１ａ、１１ｂを形成する。そして、セラミックス基板１１を焼結する。   Subsequently, groove portions 11a and 11b are formed in the ceramic substrate 11 (groove forming step). Here, as shown in FIG. 2 (c), the laser beam is irradiated along the outer edges of the arrangement planned portions 11c and 11d where the metal layer 12A and the circuit layer 13A are arranged in the ceramic substrate 11 before sintering, and the groove portion 11a and 11b are formed. Then, the ceramic substrate 11 is sintered.

続いて、金属層１２Ａ及び回路層１３Ａを、セラミックス基板１１にロウ付け接合する（接合工程）。ここでは、金属層１２Ａ及び回路層１３Ａを、図３（ａ）及び図４に示すように、セラミックス基板１１の上下両面に配置する。すなわち、金属層１２Ａ、セラミックス基板１１及び回路層１３Ａを積層する。なお、図４では、回路層１３Ａ及びセラミックス基板１１の積層状態のみ図示している。
このとき、金属層１２Ａは、反上部２４の先端を溝部１１ａ内に収容するように配置される。これにより、金属層１２Ａがセラミックス基板１１に対して位置決めされる。また、金属層１２Ａにおいて反上部２４で囲まれる内側領域とセラミックス基板１１との間には、ロウ材箔２６が配置されている。
このロウ材箔２６は、その厚さが例えば１０μｍ以上２０μｍ以下となっている。そして、ロウ材箔２６は、揮発性有機溶剤によりセラミックス基板１１に貼り付けられている。ここで、この揮発性有機溶剤の粘度は、１×１０−３Ｐａ・ｓ以上であることが好ましく、２０×１０−３Ｐａ・ｓ以上１５００×１０−３Ｐａ・ｓ以下であることがより好ましい。また、揮発性有機溶剤の表面張力は、８０×１０−３Ｎ／ｍ以下であることが好ましく、２０×１０−３Ｎ／ｍ以上６０×１０−３Ｎ／ｍ以下であることがより好ましい。また、揮発性有機溶剤の揮発温度は、ロウ材箔２６の融点温度以下であって、具体的には４００℃以下であることが好ましく、３００℃以下であることがより好ましい。なお、揮発性有機溶剤としては、例えば２〜３価の多価アルコールやオクタンジオールなどが挙げられる。 Subsequently, the metal layer 12A and the circuit layer 13A are brazed and bonded to the ceramic substrate 11 (bonding step). Here, the metal layer 12A and the circuit layer 13A are disposed on the upper and lower surfaces of the ceramic substrate 11 as shown in FIGS. That is, the metal layer 12A, the ceramic substrate 11, and the circuit layer 13A are stacked. In FIG. 4, only the laminated state of the circuit layer 13A and the ceramic substrate 11 is shown.
At this time, the metal layer 12A is disposed so that the tip of the opposite upper portion 24 is accommodated in the groove 11a. Thereby, the metal layer 12 </ b> A is positioned with respect to the ceramic substrate 11. In addition, a brazing material foil 26 is disposed between the inner region surrounded by the opposite upper portion 24 in the metal layer 12 </ b> A and the ceramic substrate 11.
The brazing material foil 26 has a thickness of, for example, 10 μm or more and 20 μm or less. The brazing material foil 26 is adhered to the ceramic substrate 11 with a volatile organic solvent. Here, the viscosity of the volatile organic solvent is preferably 1 × 10 −3 Pa · s or more, and more preferably 20 × 10 −3 Pa · s or more and 1500 × 10 −3 Pa · s or less. preferable. Further, the surface tension of the volatile organic solvent is preferably 80 × 10 −3 N / m or less, more preferably 20 × 10 −3 N / m or more and 60 × 10 −3 N / m or less. . Further, the volatilization temperature of the volatile organic solvent is not higher than the melting point temperature of the brazing foil 26, specifically 400 ° C. or less, more preferably 300 ° C. or less. Examples of the volatile organic solvent include divalent and trivalent polyhydric alcohols and octanediol.

同様に、回路層１３Ａは、反上部２５の先端を溝部１１ｂ内に収容するように配置される。これにより、回路層１３Ａがセラミックス基板１１に対して位置決めされる。また、回路層１３Ａにおいて反上部２５で囲まれる内側領域とセラミックス基板１１との間には、ロウ材箔２７が配置されている。このロウ材箔２７は、上述と同様に、揮発性有機溶剤によりセラミックス基板１１に貼り付けられている。   Similarly, the circuit layer 13A is disposed so that the tip of the opposite upper portion 25 is accommodated in the groove 11b. Thereby, the circuit layer 13 </ b> A is positioned with respect to the ceramic substrate 11. In addition, a brazing material foil 27 is disposed between the inner region surrounded by the upper portion 25 in the circuit layer 13 </ b> A and the ceramic substrate 11. The brazing material foil 27 is attached to the ceramic substrate 11 with a volatile organic solvent in the same manner as described above.

そして、金属層１２Ａ、セラミックス基板１１及び回路層１３Ａからなる積層体をカーボンヒータ（図示略）で挟持し、この積層体を加圧しながら加熱する。これにより、ロウ材箔２６、２７が加熱溶融してロウ材層１４、１５となり、金属層１２Ａがセラミックス基板１１の下面にロウ付けされると共に回路層１３Ａがセラミックス基板１１の上面にロウ付けされる。
このとき、金属層１２Ａの反上部２４の先端をセラミックス基板１１に形成された溝部１１ａ内に収容することで、溶融したロウ材が金属層１２Ａの側面を介して金属層１２Ａの外面に回り込みにくくなる。同様に、回路層１３Ａの反上部２５の先端を溝部１１ｂ内に収容することで、溶融したロウ材が回路層１３Ａの外面に回り込みにくくなる。
なお、揮発性有機溶剤は、ロウ材箔２６、２７の溶融温度以下の温度で揮発するため、積層体の加熱時に揮発して除去される。 And the laminated body which consists of 12A of metal layers, the ceramic substrate 11, and the circuit layer 13A is pinched | interposed with a carbon heater (not shown), and this laminated body is heated, pressing. As a result, the brazing material foils 26 and 27 are heated and melted to form brazing material layers 14 and 15, the metal layer 12A is brazed to the lower surface of the ceramic substrate 11, and the circuit layer 13A is brazed to the upper surface of the ceramic substrate 11. The
At this time, the molten brazing material does not easily enter the outer surface of the metal layer 12A via the side surface of the metal layer 12A by accommodating the tip of the opposite upper portion 24 of the metal layer 12A in the groove portion 11a formed in the ceramic substrate 11. Become. Similarly, by accommodating the tip of the opposite upper portion 25 of the circuit layer 13A in the groove 11b, the molten brazing material is less likely to go around the outer surface of the circuit layer 13A.
Since the volatile organic solvent volatilizes at a temperature lower than the melting temperature of the brazing foils 26 and 27, it is volatilized and removed when the laminate is heated.

続いて、金属層１２Ａ及び回路層１３Ａのうち反上部２４、２５を除去する（除去工程）。ここでは、図３（ｂ）に示すように、金属層１２Ａ及び回路層１３Ａのそれぞれの外面にレジスト層２８、２９を形成する。
レジスト層２８、２９は、例えば感光性樹脂材料で構成されており、フォトリソグラフィ技術を用いてパターニングされている。そして、レジスト層２８は、金属層１２Ａの外面における反上部２４を除く領域を被覆している。同様に、レジスト層２９は、回路層１３Ａの外面における反上部２５を除く領域を被覆している。 Subsequently, the upper portions 24 and 25 of the metal layer 12A and the circuit layer 13A are removed (removal process). Here, as shown in FIG. 3B, resist layers 28 and 29 are formed on the outer surfaces of the metal layer 12A and the circuit layer 13A, respectively.
The resist layers 28 and 29 are made of, for example, a photosensitive resin material, and are patterned using a photolithography technique. The resist layer 28 covers a region excluding the anti-upper portion 24 on the outer surface of the metal layer 12A. Similarly, the resist layer 29 covers a region excluding the anti-upper portion 25 on the outer surface of the circuit layer 13A.

そして、レジスト層２８、２９をマスクとして、ウェットエッチング法により金属層１２Ａ及び回路層１３Ａのそれぞれの反上部２４、２５を除去する。ここで、エッチャントとしては、例えばＦｅＣｌ３（塩化第二鉄）、ＦｅＣｌ２（塩化第一鉄）及び遊離酸であるＨＣｌ（塩酸）との混合液であってＦｅＣｌ３の濃度が４４重量％以上、ＦｅＣｌ２の濃度が０．１３重量％以下、ＨＣｌの濃度が０．１５重量％以下のものが用いられている。なお、比重（ボーメ度）は、例えば４７°±２°となっている。また、金属層１２Ａ及び回路層１３Ａのエッチャントへの浸漬時間が例えば３分以上２０分以下、エッチャントの温度が例えば５５℃±１℃となっている。これにより、レジスト層２８、２９により被覆されていない反上部２４、２５を除去する。 Then, using the resist layers 28 and 29 as a mask, the opposite upper portions 24 and 25 of the metal layer 12A and the circuit layer 13A are removed by wet etching. Here, as an etchant, for example, a mixed solution of FeCl 3 (ferric chloride), FeCl 2 (ferrous chloride) and HCl (hydrochloric acid) which is a free acid, the concentration of FeCl 3 is 44% by weight or more. , FeCl 2 concentration is 0.13% by weight or less, and HCl concentration is 0.15% by weight or less. The specific gravity (Baume degree) is, for example, 47 ° ± 2 °. Further, the immersion time of the metal layer 12A and the circuit layer 13A in the etchant is, for example, 3 minutes to 20 minutes, and the etchant temperature is, for example, 55 ° C. ± 1 ° C. Thereby, the anti-upper parts 24 and 25 which are not covered with the resist layers 28 and 29 are removed.

さらに、ウェットエッチング法によりレジスト層２８、２９を除去する。ここで、エッチャントとしては、例えばＮａＯＨ（水酸化ナトリウム）水溶液であってＮａＯＨ９４０ｇを水４７ｌに溶解させたものが用いられている。また、レジスト層２８、２９のエッチャントへの浸漬時間が例えば１１２秒±２秒、エッチャントの温度が例えば５０℃±５℃となっている。これにより、レジスト層２８、２９を除去する。このとき、溝部１１ａ、１１ｂの形成時において発生した飛散物や溝部１１ａ、１１ｂに形成されたマイクロクラックガラスなどを除去する。このように、ロウ材層１４、１５により接合されない反上部２４、２５を除去することで、電子部品１６の発熱により金属層１２及び回路層１３に繰り返し作用する応力を十分に吸収する。
以上のようにして、図１に示すようなパワーモジュール用基板１を製造する。 Further, the resist layers 28 and 29 are removed by wet etching. Here, as the etchant, for example, an NaOH (sodium hydroxide) aqueous solution in which 940 g of NaOH is dissolved in 47 l of water is used. The immersion time of the resist layers 28 and 29 in the etchant is, for example, 112 seconds ± 2 seconds, and the etchant temperature is, for example, 50 ° C. ± 5 ° C. Thereby, the resist layers 28 and 29 are removed. At this time, the scattered matter generated when the grooves 11a and 11b are formed, the microcrack glass formed in the grooves 11a and 11b, and the like are removed. In this way, by removing the non-upper portions 24 and 25 that are not joined by the brazing material layers 14 and 15, the stress that repeatedly acts on the metal layer 12 and the circuit layer 13 due to heat generation of the electronic component 16 is sufficiently absorbed.
As described above, the power module substrate 1 as shown in FIG. 1 is manufactured.

このようにして製造されたパワーモジュール用基板１は、例えば図５に示すようなパワーモジュール３０に用いられる。このパワーモジュール３０は、上述のパワーモジュール用基板１と、電子部品１６と、冷却器３１と、放熱板３２とを備えている。
冷却器３１は、水冷式のヒートシンクであって、内部に冷媒である冷却水が流通する流路が形成されている。
放熱板３２は、平面視でほぼ矩形状の平板形状を有しており、例えばＡｌやＣｕ、ＡｌＳｉＣ（アルミシリコンカーバイド）、Ｃｕ−Ｍｏ（モリブデン）などで形成されている。そして、放熱板３２は、熱伝導グリースなどを介して冷却器３１に対してネジ３３により固定されている。また、放熱板３２とパワーモジュール用基板１の金属層１２とは、ハンダ層３４により接合されている。なお、放熱板３２と金属層１２とは、ロウ付けにより接合されてもよい。このとき、パワーモジュール用基板１の製造時において、金属層１２、セラミックス基板１１及び回路層１３の積層体に放熱板３２をさらに積層した状態で各部材を一括してロウ付けしてもよい。また、パワーモジュール３０は、放熱板３２を設けずに冷却器３１の上面にパワーモジュール用基板１を設ける構成としてもよい。 The power module substrate 1 manufactured in this way is used for a power module 30 as shown in FIG. 5, for example. The power module 30 includes the power module substrate 1, the electronic component 16, a cooler 31, and a heat sink 32.
The cooler 31 is a water-cooled heat sink, and a flow path through which cooling water as a coolant flows is formed.
The heat radiating plate 32 has a substantially rectangular flat plate shape in plan view, and is formed of, for example, Al, Cu, AlSiC (aluminum silicon carbide), Cu—Mo (molybdenum), or the like. And the heat sink 32 is being fixed with the screw | thread 33 with respect to the cooler 31 via heat conductive grease. Further, the heat sink 32 and the metal layer 12 of the power module substrate 1 are joined by a solder layer 34. In addition, the heat sink 32 and the metal layer 12 may be joined by brazing. At this time, when the power module substrate 1 is manufactured, the respective members may be brazed together in a state in which the radiator plate 32 is further laminated on the laminate of the metal layer 12, the ceramic substrate 11, and the circuit layer 13. Further, the power module 30 may have a configuration in which the power module substrate 1 is provided on the upper surface of the cooler 31 without providing the heat radiating plate 32.

このようなパワーモジュール用基板の製造方法によれば、溝部１１ａで囲まれた配置予定部１１ｃにおいてセラミックス基板１１と金属層１２Ａとを接合すると共に、溝部１１ｂで囲まれた配置予定部１１ｄにおいてセラミックス基板１１と回路層１３Ａとを接合することで、金属層１２Ａ及び回路層１３Ａのうちセラミックス基板１１から離間する側の面におけるロウ材の回り込みの発生を抑制できる。これにより、ワイヤボンディングの接着性が向上する。
また、溝部１１ａ、１１ｂ内に反上部２４、２５の先端を収容することで、金属層１２Ａ及び回路層１３Ａとセラミックス基板１１との接合強度が向上すると共に、金属層１２Ａ及び回路層１３Ａをセラミックス基板１１に対して位置精度よく接合できる。 According to such a method for manufacturing a power module substrate, the ceramic substrate 11 and the metal layer 12A are bonded to each other at the planned placement portion 11c surrounded by the groove 11a, and the ceramics are placed at the planned placement portion 11d surrounded by the groove 11b. By joining the substrate 11 and the circuit layer 13A, it is possible to suppress the occurrence of brazing of the brazing material on the surface of the metal layer 12A and the circuit layer 13A on the side away from the ceramic substrate 11. Thereby, the adhesiveness of wire bonding improves.
Further, by accommodating the tips of the opposite upper portions 24 and 25 in the grooves 11a and 11b, the bonding strength between the metal layer 12A and the circuit layer 13A and the ceramic substrate 11 is improved, and the metal layer 12A and the circuit layer 13A are made of ceramics. It can be bonded to the substrate 11 with high positional accuracy.

なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることができる。
例えば、除去工程において金属層及び回路層のそれぞれの反上部を除去しているが、金属層や回路層とセラミックス基板との間で十分な接合性が得られれば、除去工程を行わなくてもよい。
また、接合工程では、ロウ材箔を用いて金属層や回路層とセラミックス基板とを接合しているが、ペースト状のロウ材を用いて接合してもよい。
そして、接合工程では、複数の回路層を適宜間隔をあけて配置することにより回路を形成しているが、接合工程の後に回路層をエッチングして適宜分断することによって回路を形成してもよい。ここで、除去工程において回路層をエッチングして適宜分断してもよい。 In addition, this invention is not limited to the said embodiment, A various change can be added in the range which does not deviate from the meaning of this invention.
For example, the metal layer and the circuit layer are removed from each other in the removal step. However, if sufficient bondability is obtained between the metal layer or the circuit layer and the ceramic substrate, the removal step may not be performed. Good.
In the joining step, the metal layer or the circuit layer and the ceramic substrate are joined using the brazing material foil, but may be joined using a paste-like brazing material.
In the bonding step, the circuit is formed by arranging a plurality of circuit layers at appropriate intervals. However, after the bonding step, the circuit layer may be formed by etching and dividing the circuit layer as appropriate. . Here, in the removing step, the circuit layer may be etched and divided as appropriate.

また、パワーモジュール用基板は、セラミックス基板の下面に金属層を接合しているが、金属層を設けずにセラミックス基板の下面に放熱板や冷却器を直接接合する構成としてもよい。
そして、水冷式の冷却器としているが、空冷式の冷却器であってもよい。 In addition, the power module substrate has a metal layer bonded to the lower surface of the ceramic substrate, but a heat sink or a cooler may be directly bonded to the lower surface of the ceramic substrate without providing the metal layer.
And although it is set as the water-cooled cooler, an air-cooled cooler may be used.

この発明によれば、ロウ材の回り込みの発生を抑制したパワーモジュール用基板の製造方法に関して、産業上の利用可能性が認められる。   According to the present invention, industrial applicability is recognized with respect to a method for manufacturing a power module substrate that suppresses the occurrence of brazing of the brazing material.

本発明の一実施形態におけるパワーモジュール用基板の製造方法により製造されるパワーモジュール用基板を示す構成図である。It is a block diagram which shows the board | substrate for power modules manufactured by the manufacturing method of the board | substrate for power modules in one Embodiment of this invention. 一実施形態におけるパワーモジュール用基板の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the board | substrate for power modules in one Embodiment. 同じく、パワーモジュール用基板の製造方法を示す工程図である。Similarly, it is process drawing which shows the manufacturing method of the board | substrate for power modules. 同じく、パワーモジュール用基板の製造方法を示す工程図である。Similarly, it is process drawing which shows the manufacturing method of the board | substrate for power modules. 図１のパワーモジュール用基板を備えるパワーモジュールを示す構成図である。It is a block diagram which shows a power module provided with the board | substrate for power modules of FIG.

符号の説明Explanation of symbols

１ パワーモジュール用基板、１１ セラミックス基板、１１ａ，１１ｂ 溝部
１１ｃ，１１ｄ 配置予定部、１２，１２Ａ 金属層（金属部材）
１３，１３Ａ 回路層（金属部材）、２１ 金属母材、２４，２５ 反上部 DESCRIPTION OF SYMBOLS 1 Power module substrate, 11 Ceramic substrate, 11a, 11b Groove part 11c, 11d Planned arrangement part, 12, 12A Metal layer (metal member)
13, 13A Circuit layer (metal member), 21 Metal base material, 24, 25

Claims (2)

セラミックス基板の表面に板状の金属部材がロウ付け接合されたパワーモジュール用基板の製造方法において、
金属母材を打ち抜き、外縁部に外縁端に向かうにしたがって反り上がる反上部を有する金属部材を形成する打抜工程と、
前記セラミックス基板の表面における前記金属部材が配置される配置予定部の外周縁に沿って該配置予定部を囲む溝部を形成する溝形成工程と、
前記反上部の先端を前記溝部内に収容し、前記セラミックス基板において前記溝部で囲まれる領域と前記金属部材とをロウ付け接合する接合工程とを備えることを特徴とするパワーモジュール用基板の製造方法。 In a method for manufacturing a power module substrate in which a plate-like metal member is brazed and bonded to the surface of a ceramic substrate,
Punching a metal base material and forming a metal member having an upper part that warps toward the outer edge at the outer edge, and
A groove forming step of forming a groove portion surrounding the arrangement planned portion along an outer peripheral edge of the arrangement planned portion on which the metal member is arranged on the surface of the ceramic substrate;
A method of manufacturing a power module substrate, comprising: a step of accommodating the tip of the upper portion in the groove portion and brazing and bonding a region surrounded by the groove portion and the metal member in the ceramic substrate. . 前記接合工程の後、前記反上部を除去する除去工程を備えることを特徴とする請求項１に記載のパワーモジュール用基板の製造方法。   The method for manufacturing a power module substrate according to claim 1, further comprising a removal step of removing the opposite upper portion after the joining step.
JP2007155404A 2007-06-12 2007-06-12 Power module substrate manufacturing method Expired - Fee Related JP5056186B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007155404A JP5056186B2 (en) 2007-06-12 2007-06-12 Power module substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007155404A JP5056186B2 (en) 2007-06-12 2007-06-12 Power module substrate manufacturing method

Publications (2)

Publication Number Publication Date
JP2008311295A JP2008311295A (en) 2008-12-25
JP5056186B2 true JP5056186B2 (en) 2012-10-24

Family

ID=40238677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007155404A Expired - Fee Related JP5056186B2 (en) 2007-06-12 2007-06-12 Power module substrate manufacturing method

Country Status (1)

Country Link
JP (1) JP5056186B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5131205B2 (en) * 2009-01-13 2013-01-30 三菱マテリアル株式会社 Power module substrate manufacturing method
JP2014106131A (en) * 2012-11-28 2014-06-09 Denso Corp Air flow rate measurement device
JP5971171B2 (en) * 2013-03-28 2016-08-17 トヨタ自動車株式会社 Insulating substrate, manufacturing method thereof, and semiconductor device
JP5954371B2 (en) * 2014-08-05 2016-07-20 三菱マテリアル株式会社 Power module substrate and manufacturing method thereof
JP6324479B1 (en) * 2016-12-16 2018-05-16 Ｊｘ金属株式会社 Metal board for circuit board, circuit board, power module, metal plate molded product, and method for manufacturing circuit board
JP7147232B2 (en) * 2018-04-09 2022-10-05 三菱マテリアル株式会社 Manufacturing method for ceramic-metal bonded body, manufacturing method for multi-cavity ceramic-metal bonded body, ceramic-metal bonded body and multi-cavity ceramic-metal bonded body

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0647443A (en) * 1992-07-31 1994-02-22 Mitsubishi Materials Corp Method for working clad material
JP3163075B2 (en) * 1999-07-30 2001-05-08 日本特殊陶業株式会社 Wiring board with metal stiffener
JP2004119568A (en) * 2002-09-25 2004-04-15 Kyocera Corp Ceramic circuit board
JP4311303B2 (en) * 2004-08-17 2009-08-12 三菱マテリアル株式会社 Power module substrate manufacturing method
JP2007012725A (en) * 2005-06-29 2007-01-18 Fuji Electric Device Technology Co Ltd Semiconductor device

Also Published As

Publication number Publication date
JP2008311295A (en) 2008-12-25

Similar Documents

Publication Publication Date Title
JP5125241B2 (en) Power module substrate manufacturing method
JP6706253B2 (en) POWER MODULE SUBSTRATE, POWER MODULE SUBSTRATE ASSEMBLY, AND POWER MODULE SUBSTRATE MANUFACTURING METHOD
KR102097177B1 (en) Power module substrate, power module substrate with heat sink, and power module
JP5056186B2 (en) Power module substrate manufacturing method
KR20120098575A (en) Electronic device
WO2016021491A1 (en) Method for manufacturing substrate for power module
JP6092644B2 (en) Semiconductor module
JP2008235852A (en) Ceramic substrate and semiconductor module using the same
JP2008187101A (en) Semiconductor device and mounting structure of semiconductor device
JP2010097963A (en) Circuit board and method for manufacturing the same, and electronic component module
JP5884291B2 (en) Power module board unit with heat sink
JP2008277654A (en) Substrate for power module with heat sink, and power module
JP2010238753A (en) Heat radiating member, and module using the same
JP4311303B2 (en) Power module substrate manufacturing method
JP6020256B2 (en) Manufacturing method of power module substrate with heat sink
JP6183166B2 (en) Power module substrate with heat sink and manufacturing method thereof
JP2006351988A (en) Ceramic substrate, ceramic circuit board and power control component using same
JP5061740B2 (en) Power module substrate
JP2012146801A (en) Heat sink, substrate for power module with heat sink, power module, and manufacturing method of heat sink
JP2008294281A (en) Semiconductor device and manufacturing method therefor
JP4605009B2 (en) Power module manufacturing method
JP3669980B2 (en) MODULE STRUCTURE MANUFACTURING METHOD, CIRCUIT BOARD FIXING METHOD, AND CIRCUIT BOARD
JP2017163074A (en) Method for manufacturing power module substrate
US20220330447A1 (en) Electric circuit board and power module
JP6317178B2 (en) Circuit board and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120716

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5056186

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees