JP2008310403A - 乱数発生器 - Google Patents

乱数発生器 Download PDF

Info

Publication number
JP2008310403A
JP2008310403A JP2007155008A JP2007155008A JP2008310403A JP 2008310403 A JP2008310403 A JP 2008310403A JP 2007155008 A JP2007155008 A JP 2007155008A JP 2007155008 A JP2007155008 A JP 2007155008A JP 2008310403 A JP2008310403 A JP 2008310403A
Authority
JP
Japan
Prior art keywords
random number
magnetization
magnetoresistive element
number generator
free layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007155008A
Other languages
English (en)
Other versions
JP4625936B2 (ja
Inventor
Akio Fukushima
章雄 福島
Hitoshi Kubota
均 久保田
Hiroshi Yakushiji
啓 薬師寺
Shinji Yuasa
新治 湯浅
Koji Ando
功兒 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2007155008A priority Critical patent/JP4625936B2/ja
Priority to EP08722684A priority patent/EP2163984B1/en
Priority to US12/452,012 priority patent/US8521795B2/en
Priority to PCT/JP2008/055368 priority patent/WO2008152845A1/ja
Publication of JP2008310403A publication Critical patent/JP2008310403A/ja
Application granted granted Critical
Publication of JP4625936B2 publication Critical patent/JP4625936B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58Random or pseudo-random number generators
    • G06F7/588Random number generators, i.e. based on natural stochastic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

【課題】乱数発生速度を早くすると供に、回路構成をコンパクト且つ容易に構成できるようにした乱数発生器を提供することにある。
【解決手段】乱数発生器は、磁化自由層、中間層、磁化固定層の3層からなり、磁化自由層と磁化固定層の磁化の配列に応じて少なくとも二値以上の抵抗値を有する磁気抵抗素子を備え、該磁気抵抗素子にその磁化自由層の反転確率が0から1の間の任意の値になる磁化電流を流し、前記磁気抵抗素子の抵抗値を乱数として取り出す。
【選択図】図8

Description

本発明は、乱数発生器に関し、より詳細には、小型、低消費電力、集積化が容易であり、かつ生成したデータを不揮発で保持することが可能な乱数発生器に関する。
一般に、乱数を得る方法としては、疑似乱数を用いるものと、自然乱数を用いるものがある。疑似乱数とは、計算機を用い、予め定められたプログラムにより乱数を発生させるものであり、自然乱数とは、自然界で生じる確率的事象を利用し乱数を発生させるものである。自然乱数の発生に用いられる確率的事象(自然乱数の種)としては、抵抗体における熱雑音(ジョンソンノイズ)などが用いられ、得られた熱雑音を増幅し、ある閾値と比較することにより、二値化した乱数を得ることが出来る。
これまでに、より大きな振幅の自然乱数の種として、トンネル接合における雑音(熱雑音とショットノイズの和)を用いたもの(例えば、特許文献1(トンネル素子の熱雑音を用いた乱数発生回路)参照)や、熱雑音を単一電子トランジスタ効果により増幅したもの(例えば、特許文献2(単一電子トンネル現象を用いた乱数生成装置)、非特許文献1(極薄膜SOI(silicon−on−insulator)トランジスタにおける電子の捕獲、放出についての実験)参照)、熱雑音を2つの負性抵抗素子により増幅したもの(例えば、特許文献3(エサキダイオードなどの負性抵抗素子を用いた乱数発生回路)参照)が提案されている。
特開2003−108364号公報 特開2004−030071号公報 特開2005−018500号公報 K.Uchida et al.,"Silicon single electron tunneling device fabricated in an undulated ultrathin silicon−on−insulator film,"J.Appl.Phys.No.90(2001),pp.3551. R. Ohba et al., "Si Nanocrystal MOSFET with Silicon Nitride Tunnel Insulator for High−rate Random Number Generator," IEEE Computer Society Annual Symbosium on VLSI2006. M. Pakala et al., "Critical current distribution in spin−transfer−switched magnetic tunnel junctions," J. Appl. Phys. No.98 (2005), pp.056107K. [1] S. Yuasa et al., "Giant room−temperature magnetoresistance in single crystal Fe/MgO/Fe magnetic tunnel junctions," Nature Material No.3 (2004), pp.868.[2] S. S. Parkin et al., "Giant tunneling magnetoresistance at room temperature with MgO(100) tunnel barrier," Nature Material No.3 (2004), pp.862. A.A.Tulapurkar et al.,"Subnanosecond magnetization reversal in magnetic nanopillars by spin angular momentum transfer," Appl.Phys.Lett.No.85(2004),pp.5358.
疑似乱数には、初期値が同じであれば同じ乱数を発生させてしまうことや、使用する計算機のレジスタの数に基づく周期性を持ってしまうため、真性乱数としては適当ではないことが知られている。
一方、自然乱数では、乱数の真数性についての問題はないものの、例えば、自然乱数の種として抵抗体の熱雑音を利用する場合、その振幅は室温に於いて1マイクロボルト程度であるため、一般のロジック回路に整合する二値化した乱数(例えば“1”を+3ボルト、“0”を0ボルトに割り当てる)を得るためには、10の6乗程度の増幅器と適切な閾値判別回路を必要とし、乱数発生回路全体としては、回路構成が大きくなるという問題がある。また、自然乱数の種として、トンネル素子における雑音を利用した場合でも、その振幅は、抵抗体を熱雑音源にした場合に比べ、概ね10倍程度になるだけであり、二値化した乱数を得るためには、増幅器および閾値判別回路を必要とする点では同じように回路構成が大きくなるという問題が改善されているとは言い難い。
熱雑音を単一電子トランジスタ効果によって増幅する回路の場合は、単一電子効果が発現するトランジスタのゲートにおける捕獲された電子の熱擾乱により、ソース−ドレイン間のコンダクタンスが大きく変わることを利用するもので、増幅回路・閾値回路なしで、二値化した乱数を得ることができる。しかしながら、ゲートに捕獲された電子が近接の二準位間の中をランダムに動くことにより乱数が発生するため、その乱数発生速度は100キロビット/秒程度であることが報告されている(例えば、非特許文献2(単一電子効果を持つ極薄膜SOI(silicon−on−insulator)トランジスタを用いた高速乱数発生器)参照)。このため、必要な動作速度を満たすことが困難という問題がある。
また、熱雑音を2つの負性抵抗素子により増幅する回路の場合は、用いる2つの負性抵抗素子の閾値電流を、熱雑音による電流の振幅以下(概ね1ナノアンペア以下)で、正確に一致させなければならないため、乱数発生器用の一対の負性抵抗素子を選定することが困難になるという問題があり、未だ実用化に至っていない。
本発明の目的は、上記問題点に鑑み、乱数発生速度を早くすると供に、回路構成をコンパクト且つ容易に構成できるようにした乱数発生器を提供することにある。
また、本発明の別の目的は、以上の問題点を解決し、コンパクト、低消費電力、かつ作製した乱数を不揮発に保持することができる乱数発生器を提供することにある。
はじめに本発明に至った発想について説明する。
磁化固定層と中間層と磁化自由層からなる積層構造を有する磁気抵抗素子は、磁化固定層と磁化自由層の磁化の向きに応じて、抵抗が変化する素子である。このとき、磁気抵抗素子の磁化特性を工夫することにより、抵抗値が高抵抗状態(反平行状態)と低抵抗状態(平行状態)の二値を取る磁気抵抗素子を作成することが可能である。このような磁気抵抗素子は、計算機におけるメモリとして利用することが可能であり、現在、磁気ランダムアクセスメモリとして実用化されている。
これまで、磁気抵抗素子において、磁化自由層の磁化の操作には、磁場が用いられてきたが、近年、極小の磁気抵抗素子(断面積において100ナノメートル角程度以下の大きさ)において、電流によって磁化自由層の磁化の向きを操作することが可能であることが明らかになった。この現象は、スピン偏極電流注入磁化反転(あるいは電流誘起磁化反転)と呼ばれている。この電流誘起磁化反転を使った磁気抵抗素子は、従来型の磁場誘起磁化反転型磁気抵抗素子に比べ、磁化反転のために複雑な外部回路を必要としないため、高密度磁気ランダムアクセスメモリの要素素子として注目され、現在盛んに研究開発が進められている。図1に電流誘起磁化反転型磁気抵抗素子の測定例を示し、図2に当該磁気抵抗素子の、磁場−抵抗特性、電流−抵抗特性の例を示す。
図1では、磁化自由層・中間層・磁化固定層の順に積層された磁気抵抗素子に、図示のように電流と磁場を印加し、素子の抵抗変化を測定する。
図2には、電流又は磁場の変化に応じて安定状態となる高抵抗値状態と低抵抗値状態からなるヒステリシス特性が示されている。
発明人らは、電流注入磁化反転の研究の中で、磁化自由層の反転が確率的なものであり、自然乱数の種として有望であることに気が付いた。さらに、反転確率は外場(電流、あるいは磁場、あるいはその両方)によって容易に操作することが可能であり、その結果を不揮発的に保持することができるという特徴があることにも気が付いた。磁気メモリへの応用では、誤動作をできるだけ少なくするため、反転確率が限りなく1である操作方法が重要であるが、本発明では、乱数発生のため反転確率が概ね0.5になる操作方法を実現することが重要である。
従来の磁気抵抗素子は、センサー等に用いる場合(例えば、ハードディスクの磁気ヘッド等に用いる場合)、その磁化反転特性の飽和領域を使い、この飽和領域間の途中の遷移領域の特性には注目していなかった。
上記の目的を達成するために、発明者らは高速動作が期待できる磁気抵抗素子の特性を精査した。
その結果、磁気抵抗素子が、
(1)磁化特性における両飽和領域の途中の遷移領域の特性として、磁化反転電流の変化に対して反転確率が略直線的に変化する特徴、
(2)さらに、上記磁化反転電流の変化に対して反転確率が略直線的に変化する反転特性は、熱安定指数が小さくなるにつれて、特性の傾きがなだらかになり、反転確率が50パーセントになる磁化反転電流の値を特定し易くなる特徴、
を有するという知見を得ることができた。
このことは、云わば、従来見過ごされていた磁化特性における反転途中の特性を解析し上記の特徴を有することを見出したものであり、従来の常識的な使い方を覆すものであり着想自体が新規である。
そこで、本発明は、上記目的を達成するため、自然乱数の種として、磁気抵抗素子における磁化自由層の反転確率を用いることで、真性度の高い乱数を、高速、かつ不揮発に得ることができる乱数発生器を構成する。
換言すると、本発明の乱数発生器は、磁化固定層と中間層と磁化自由層からなる積層構造を有する磁気抵抗素子と、磁化自由層の反転確率を“0”から“1”の間で調整することのできる外場(電流、あるいは磁場、あるいはその両方)を与える手段とを備える乱数発生手段を有する。
また、磁化固定層と中間層と磁化自由層からなる積層構造を有する磁気抵抗素子においては、外部磁場あるいは直流電流を与えることにより、磁化固定層の磁化の向きに対する磁化自由層の磁化の向きを操作することができ、かつ磁気抵抗素子の抵抗値を高抵抗状態(反平行状態)と低抵抗状態(平行状態)の二値状態にすることができる。
磁気抵抗素子において、磁化自由層の磁化の反転は確率的現象であり、その確率は直流電流の大きさと与える時間、あるいは外部磁場の大きさと与える時間に応じて変化する。
本発明では、磁気抵抗素子における磁化自由層の揺動を乱数の種とし、磁化自由層の反転確率が1から0の間の値(好ましい反転確率は0.5程度)になる直流電流あるいは外部磁場を与え、その後、素子の抵抗値を読み出すことにより、従来の増幅器・閾値回路等の大がかりな構成を使用することなく、二値化した乱数を容易に不揮発的に得ることができるようになる。
さらに、磁気抵抗素子の形状に関係なく、適切な磁化電流を傾きがなだらかになる特性から容易に設定することができるため、磁気抵抗素子の大きさは1ミクロン角より小さくすることが容易であり、既存の集積回路技術によって、素子の並列化をすることも容易になる。また、乱数1ビットを発生させるためのエネルギーはCPP−GMR(膜面に垂直に電流を流す巨大磁気抵抗効果)素子を使った場合1ナノジュール以下、MgO−TMR(酸化マグネシウムを中間層にもつトンネル磁気抵抗)素子を使った場合10ナノジュール以下と極めて低消費電力になる。さらに、磁化反転の速度(1ナノ秒程度)から判断すると100メガビット/秒程度の乱数発生速度(従来の1000倍以上高速)を得ることができる。
以上から、本発明の解決手段は、具体的には、以下のようになる。
(1)乱数発生器は、磁化自由層、中間層、磁化固定層の3層からなり、磁化自由層と磁化固定層の磁化の配列に応じて少なくとも二値以上の抵抗値を有する磁気抵抗素子を備え、該磁気抵抗素子にその磁化自由層の反転確率が0から1の間の任意の値になる外場を与え、前記磁気抵抗素子の抵抗値を乱数として取り出すことを特徴とする。
(2)乱数発生器は、上記(1)記載の乱数発生器において、前記磁気抵抗素子として、面直型巨大磁気抵抗素子を用いることを特徴とする。
(3)乱数発生器は、上記(1)記載の乱数発生器において、前記磁気抵抗素子として、トンネル磁気抵抗素子を用いることを特徴とする。
(4)乱数発生器は、上記(3)記載の乱数発生器において、前記トンネル磁気抵抗素子として、酸化マグネシウムを中間層として備えるトンネル磁気抵抗素子を用いることを特徴とする。
(5)乱数発生器は、上記(4)記載の乱数発生器において、前記トンネル磁気抵抗素子の磁化自由層あるいは磁化固定層の少なくとも一方にCo−Fe−B系材料を用いることを特徴とする。
(6)乱数発生器は、上記(1)乃至(4)のいずれか1項記載の乱数発生器において、前記磁気抵抗素子の磁化自由層または磁化固定層の少なくとも一方に垂直磁気材料を用いることを特徴とする。
(7)乱数発生器は、上記(1)乃至(4)のいずれか1項記載の乱数発生器において、前記磁気抵抗素子の磁化自由層または磁化固定層の少なくとも一方にホイスラー合金材料を用いることを特徴とする。
(8)乱数発生器は、上記(1)乃至(7)のいずれか1項記載の乱数発生器において、前記磁気抵抗素子の磁化自由層の磁化方向を反転させる外場として、電流を流し、該電流を与える時間および電流の大きさにより、磁化自由層の反転確率を任意の値に調節するようにしたことを特徴する。
(9)乱数発生器は、上記(8)記載の乱数発生器において、前記磁気抵抗素子の磁化自由層の磁化反転電流の分散が、平均反転電流値に対して0.1%から30%の範囲内の任意の値になるようにしたことを特徴とする。
(10)乱数発生器は、上記(1)乃至(9)のいずれか1項記載の乱数発生器において、前記磁気抵抗素子に、その磁化自由層の磁化方向を磁化固定層に対しリセットするリセット手段と、前記磁気抵抗素子の磁化を反転させる電流値を設定するセット電流設定手段を設けたことを特徴とする。
(11)乱数発生器は、上記(1)乃至(7)のいずれか1項記載の乱数発生器において、前記磁気抵抗素子の磁化自由層の磁化方向を反転させる外場として、外部磁場を印加し、外部磁場を与える時間および外部磁場の大きさにより、磁化自由層の反転確率を任意の値に調節することを特徴する。
(12)乱数発生器は、上記(1)乃至(11)のいずれか1項記載の乱数発生器において、前記磁気抵抗素子の磁化自由層の熱安定性指数を3から100の範囲内の任意の値にすることを特徴とする。ここで、熱安定性指数の定義は、磁化自由層の磁気異方性エネルギーK・V(K: 単位体積あたりの磁気異方性エネルギー、V: 磁化自由層の体積)と環境の熱エネルギーk・T(k: ボルツマン定数、T: 絶対温度)の比(K・V)/(k・T)とする。
(13)乱数発生器は、上記(1)乃至(12)のいずれか1項記載の乱数発生器において、0又は1の発生確率が所定の値ではない場合、前記乱数出力を取り込んで独立した2回の測定結果に基づき、反転成功−反転失敗を“0”に、反転失敗−反転成功“1”に対応づけて出力することを特徴とする。
本発明の乱数発生器は、コンパクト、低消費電力を達成し、高速動作を行えるようにでき、かつ作成した乱数を不揮発に保持することができる乱数発生器を実現することができる。
本発明の乱数発生器によれば、磁気抵抗素子における外場による磁化自由層の揺動を、自然乱数の種とするため、大がかりな増幅器・閾値回路を使用することなく、二値化した真性度の高い乱数を高速に発生させ、かつそのデータを不揮発で保持することができる乱数発生器を得ることができる。
磁気抵抗素子の形状に関係なく、適切な磁化電流を傾きがなだらかになる特性から容易に設定することができるため、磁気抵抗素子の大きさは1ミクロン角より小さくすることが可能であり、既存の集積回路技術によって、本発明による乱数発生回路の並列化をすることができる。また、乱数1ビットを発生させるためのエネルギーはCPP−GMR素子を使った場合1ナノジュール以下、MgO−TMR素子を使った場合10ナノジュール以下と極めて低消費電力にできる。さらに、磁化反転の速度(1ナノ秒程度)から判断すると100メガビット/秒程度の乱数発生速度(従来の1000倍以上高速)を得ることができる。
本発明によれば、小型、低消費電力で、真性度が高い乱数を、高速かつ不揮発で発生させることができる乱数発生器を実現できる。この乱数発生器を、例えば、ICカード、携帯電話、持ち運び可能なコンピュータなどに組み込むことで、セキュリティの高いシステムを実現することが可能になるという点で、産業上のメリットは甚大である。
磁気抵抗素子において、磁化自由層の磁化の反転は確率的現象であり、その確率は直流電流の大きさと与える時間、あるいは外部磁場の大きさと与える時間に応じて変化する。本発明では、磁気抵抗素子における磁化自由層の揺動を乱数の種とし、磁化自由層の反転確率が1から0の間の任意の値(0.5程度が望ましい)になる直流電流あるいは外部磁場を与え、その後、素子の抵抗値を読み出すことにより、大がかりな増幅器・閾値回路を使用することなく、二値化した乱数を不揮発的に得ることができる。
さらに、磁気抵抗素子の大きさは1ミクロン角より小さくすることができるといえるので、既存の集積回路技術によって、素子の並列化をすることも容易である。
本発明の実施の形態を図に基づいて詳細に説明する。
以下、本発明による乱数発生器の実施の形態の例を図面に従って説明する。
(CPP−GMR素子を用いた例)
磁気抵抗素子として、面直型巨大磁気抵抗素子であるCPP−GMR(電極をGMR(Giant Magneto Resistance)センサー膜の上下に設け、電流を膜面に垂直に流す)素子を用いた電流注入磁化反転の実験にて、磁化自由層の反転確率を操作することが可能であることを示す。
図3にこの実験に用いたCPP−GMR素子の構成図を示す。
図3のCPP−GMR素子10は、基板11上に順に、バッファ(層)12、反強磁性層13、2.5nm厚のCo−Feである磁化固定層14、6nm厚のCu層である中間層15、3nm厚のCo−Fe−B層である磁化自由層16、キャップ17を積層し、層13の一部と層14〜17までの側面をエッチングし、断面積70×200nmで、キャップ上面から反強磁性層までエッチング深さ30nmのエッチング側面を有する構成とする。
素子は面直柱状構成を持ち、断面積は70×200ナノメートル程度、柱状部分の厚みは30ナノメートル程度である。下部の反強磁性層13に接しているCo−Fe層が磁化固定層14であり、上部のCo−Fe−B層が磁化自由層16である。この素子の磁気抵抗比は0.5%程度であり、磁化反転が起こる電流値は6から12ミリアンペア程度であった。
ここで、この磁気抵抗素子を図8の回路に適用し、時間幅100ミリ秒の直流パルス電流を用い、磁化を初期化した後、電流値を少しずつ増加させて、磁化自由層16の磁化の反転確率を調べた。
ここでいうCo−Fe−B系材料は、例えば、Co−Fe−B合金と、Co−Fe−BにNi,V,Mo,Crのうち少なくとも一種類以上の元素を添付した合金:例えばCo−Fe−B−Niにより構成する。
図4に実験に用いた電流パルスの実験手順に応じた時間変化特性を示す。図4は、電流磁化反転による磁化反転実験の手順図であり、リセットパルスとセットパルスからなる時間−電流特性図(a)と、時間−抵抗特性図(b)からなる。
図4および図8に示すように、予め、負の電流パルスにより、磁化自由層の磁化の向きを、磁化固定層の磁化の向きと平行方向に揃える。ここでは、磁化自由層から磁化固定層に向かう電流の方向を負の電流と定義する。次に、正方向の電流パルスを与え、磁化が反転するかどうかを抵抗値の変化によって判定する。即ち、負のリセットパルスの電流値は同じ大きさにし、正のセットパルスの電流値を離散的に増大し、これらリセットパルスとセットパルスを図4(a)に示すように交互に印加し、素子の抵抗値変化を図4(b)のように観察し、磁化反転を判定する。
結果の一例を図5に示す。図5は、CPP−GMR素子での磁化反転電流のばらつきと累積反転確率を示す図である。図5(a)は磁化反転電流−Counts(累積反転数)特性図、図5(b)は磁化反転電流−Prob.(累積反転確率)特性図である。
図5(b)によると、累積反転確率は電流値に対し、略直線的に変化することが解る。すなわち、累積反転確率が0.5になる磁化反転電流Icを特定することができる。
また、熱活性モデルによると、熱安定指数が小さくなるにつれて、電流値に対する累積反転確率の増加する割合(図5(b)における曲線の傾き)が小さくなるため、より所望の反転確率に対する電流値を選ぶことが容易となる。ここで、熱安定性指数の定義は、磁化自由層の磁気異方性エネルギーK・V(K: 単位体積あたりの磁気異方性エネルギー、V: 磁化自由層の体積)と環境の熱エネルギーk・T(k: ボルツマン定数、T: 絶対温度)の比(K・V)/(k・T)とする。
さらに、熱活性化モデルによると、スピン注入磁化反転における反転電流のばらつきは熱雑音によるものと理解される。すなわち、特定の電流値おける反転の不確定性は熱雑音によるものであり、本発明で作製される乱数が自然乱数の範疇であることを示すものである。
図5に示した結果から、電流値7から9.5ミリアンペアの間で、確率的に磁化反転が起こること、おおよそ8.3ミリアンペアで磁化反転の累積確率が0.5になることが解る。さらに、同一ウェハー上に作製したCPP−GMR素子に対し、同様の実験を行った結果、磁化反転はある決まった電流で鋭く起こるのではなく有限の電流幅で確率的に起こること、反転電流のばらつきは磁気抵抗素子の磁化自由層の磁化反転電流の分散(1σ)が反転電流値の数%から十数%であること(図5の例では1σは8%程度である)、反転確率の累積は反転電流の平均値近傍で単調に増加することが解った。
上記の実験事実から、微小な磁気抵抗素子に対し、磁化自由層の磁化の方向を初期化した後、反転確率の累積が0.5になる電流値のパルス電流をあたえることにより、磁気抵抗素子は低抵抗状態(“0”に対応する事象)と高抵抗状態(“1”に対応する事象)の発生確率が0.5の乱数発生器とすることができること、さらに、“0”(あるいは“1”)に対応する事象の発生確率が0.5からずれている場合、電流値を増減することにより、反転確率を0.5に限りなく近づけることができることが解った。これが本発明の骨子である。
本発明による乱数発生器においては、電流注入磁化反転の反転電流の分散(1σ)が、反転電流の平均値(平均反転電流値)に対して、0.1%から30%である磁気抵抗素子を用いることで、反転確率の調整を容易にすることができるようになる。
磁気抵抗素子の磁化自由層の磁化反転電流の分散(1σ)が、平均反転電流値に対して0.1%から30%の範囲内の任意の値になるようにした。
また、磁気抵抗素子の磁化自由層の磁化方向を反転させる外部磁場を印加し、外部磁場を与える時間および外部磁場の大きさにより、磁化自由層の反転確率を任意の値に調節する。
電流注入磁化反転作用時における反転電流の分散は、磁化反転が熱活性化モデルで近似できる場合磁化自由層の熱安定性指数とよい比例関係にあることが知られている(例えば、非特許文献2(トンネル磁気抵抗素子における電流注入磁化反転の臨界電流の分布についての実験)参照)。熱活性化モデルで近似できる場合とは、電流パルス幅が磁化自由層の固有周波数(Co−Fe系材料では概ね1ナノ秒のオーダー)より十分長い場合であると考えられている。上記モデルによると、熱安定性指数が大きいほど反転電流の分散は小さくなることが示されている。このモデルを用いて、反転電流の分散に対する熱安定性指数を見積ると、概ね3から100であることが解った。従って、本発明による乱数発生器において、熱安定性指数が3から100の間である磁気抵抗素子を用いることで、反転確率の調整を容易にすることが可能になる。
(MgO−TMR素子を用いた例)
2004年、湯浅、Parkinらによって、結晶性酸化マグネシウムを中間層にもつトンネル磁気抵抗素子(MgO−TMR素子)において、巨大トンネル磁気抵抗が発現することが見いだされた(非特許文献4(MgO障壁を用いた巨大磁気抵抗を持つトンネル磁気抵抗素子に関する実験)を参照。)。その後、MgO−TMR素子における巨大トンネル磁気抵抗について、精力的な研究が進められ、現在では、低抵抗領域(面積抵抗値が数Ω平方ミクロン程度の領域)においても、数十から百数十%程度の磁気抵抗比を得ることが可能になった。
このような低抵抗MgO−TMR素子においては、電流注入磁化反転が可能となる。低抵抗MgO−TMR素子を、本発明による乱数発生器に用いることで、乱数の出力(磁気抵抗比の変化)を2桁以上増大することができるため、回路の簡素化ができる。
ここで、磁気抵抗素子として、MgO−TMR素子を用いた乱数発生器の実験について説明する。
図6に使用したMgO−TMR素子の構成図を示す。
MgO−TMR素子の材料組成を除く積層構造は、上記CPP−GMR素子と同一である。磁化自由層には、磁歪が少ないCo−Fe−B−Ni(コバルト−鉄−ボロン−ニッケル)合金を用い、素子の耐久性の向上を計った。
図6のMgO−TMR素子20は、基板21上に順に、バッファ(層)22、反強磁性層23、6nm厚のCo−Fe−B層である強化固定層24、1nm厚のMgO層である中間層25、2nm厚のCo−Fe−B−Ni層である磁化自由層26、キャップ(層)27を積層し、層23の一部と層24〜27までの側面をエッチングし、断面積70×200nmで、柱状にキャップ27上面から反強磁性層まで30nmエッチングした構成を有する。
作製した素子の磁気抵抗比は最大60%程度であり、磁化反転が起こる電流値は2から6ミリアンペア程度であった。この素子に、幅100マイクロ秒の直流パルス電流を用い、磁化を初期化した後、磁化を反転させる電流値(以下、「セット電流」という)を一定としたまま、その反転結果と反転確率を調べた。パルスを与える手順は、図4で示したものと同じである。
図7に実験結果を示す。図7は実施例2のMgO−TMR素子におけるセット電流値(mA)での、反転確率、乱数の発生例を示す。
セット電流を3.0、3.2、3.4ミリアンペアと増加させると、それにつれて反転確率が0.10、0.42、0.88と増加することが解る。図5(b)の磁化反転電流−累積反転確率特性が略直線的な傾きを有することから、セット電流3.2ミリアンペア近傍で、さらに電流を調節することで、反転確率を0.5とできることがわかる。
上記の実験結果から、反転確率を0.5とする手段を備えた乱数発生器の回路例を図8に示す。
図8は本発明の乱数発生器の回路構成図である。
図8の乱数発生器1では、磁気抵抗素子2の磁化固定層側の基板を接地し、磁気抵抗素子2の磁化自由層側のキャップに、リセットパルスを入力するためのバッファアンプ3の出力側と、セットパルスを入力するための利得可変アンプ4の出力側と、乱数出力を取り出すためのコンパレータ5の出力側を接続する。コンパレータ5の出力は、乱数出力として取り出すと供に、積分器6に入力される。積分器6の出力は誤差アンプ7の一方入力端(−)に入力される。誤差アンプ7の他方入力端(+)には反転確率平均値(例えば、「0.5」)が入力される。誤差アンプ7の出力は、利得可変アンプ4に入力され、利得を可変調整する。ここで、磁気抵抗素子2に接続されたバッファアンプ3は、リセット手段を構成する。また、図8の回路において、バッファアンプ3と磁気抵抗素子2を除いた回路部分はセット電流設定手段を構成する。
動作時、最初にバッファアンプ3を介して図4(a)に示すような大きな電流値のリセットパルスを磁気抵抗素子2に印加し、磁化自由層の磁化方向を磁化固定層の磁化方向に整列させ、初期化状態を得る。このとき抵抗値は低い値(低抵抗状態)になる。この初期化状態から、図4(a)に示すように、リセットパルスと極性が反対方向であるセットパルスを印加する。セットパルスの電流値を次第に大きくすると、ある電流値で磁化自由層の磁化が反転し、図4(b)に示すように、磁気抵抗素子の抵抗値が大きな値(高抵抗状態)になる。
磁気抵抗素子2の反転結果をコンパレータ5によって判定し、その結果を積分器6によって加算・平均化する。積分器6の出力値と反転確率平均値(すなわち“0”あるいは“1”に対応する事象の発生確率)の入力値を比較し、その誤差出力値によって、セット電流の大きさを調節する。このような構成を取ることで、それぞれの事象の発生確率が0.5である二値化した乱数を得ることが可能である。
さらに、上記の回路においては、反転確率平均値の入力値を例えば0.5以外の任意の値にセットすることにより、0から1の間で任意の発生確率を持つ二値化した乱数を得ることができる。
(高速動作と集積化と低消費電力の例)
電流注入磁化反転の速度は極めて速く、CPP−GMR素子を用いた実験(非特許文献5(CPP−GMR素子における電流注入磁化反転が200ps程度であることを示した実験)参照)によると、数百ピコ秒の幅の電流パルスで磁化反転を起こることが報告されている。したがって、1ナノ秒から10ナノ秒幅のリセット電流、セット電流を用いて、本発明による乱数発生器を動作させることができる。このとき、乱数の生成速度は100メガビット/秒程度になることが予測され、この速度はこれまでに報告されている乱数の生成速度(非特許文献2参照)の1000倍にもなる。
さらに、電流注入磁化反転型磁気抵抗素子は、既存の集積回路技術によって作成され、その回路面の大きさは100ナノメートル角(100nm×100nm)程度と極めて小さいため、本発明による乱数発生器を並列化し、集積回路とすることで、乱数発生の速度をさらに向上させることが可能である。また、本発明による乱数発生器によると、乱数1ビットを発生させるためのエネルギーはCPP−GMR素子を使った場合1ナノジュール以下、MgO−TMR素子を使った場合10ナノジュール以下であり、かつ乱数を発生させるときにだけパルス電流を与え、その結果を保持するために電力を必要としない(作成した乱数について不揮発性を持つ)ため、極めて低消費電力であるという特徴がある。
(Co−Fe−B系材料を用いる例)
本発明による乱数発生器に用いる磁気抵抗素子としては、磁気抵抗比が大きく、耐久性が高いことが望ましい。磁気抵抗比が大きな磁気抵抗素子としては結晶性酸化マグネシウムを中間層に用いたMgO−TMR素子がある。MgO−TMR素子は、電極材料にCo−Fe−B合金を用いることで、スパッタ法で作製できることが知られている。
このとき、Co−Fe−B合金に他の金属材料(Ni,V,Mo,Crのうち少なくとも一種類以上の元素)を添加することにより磁化を小さくすることができる。磁化と異方性磁気エネルギーには比例関係があるため、磁化を小さくすることにより、磁気抵抗素子の熱安定性を低減することが可能である。特にNiを添加した場合は、磁化が下がるとともに、磁歪を少なくすることができるため、素子の耐久性を向上させることが可能である。
したがって、本発明による乱数発生器に用いる磁気抵抗素子として、MgO−TMR素子を用い、磁化自由層あるいは磁化固定層の少なくとも一方にCo−Fe−B系材料を用いることで、熱安定性を調節することによる乱数発生器の操作性の向上、磁歪の低減による乱数発生器の耐久性の向上を図ることができるようになる。
(垂直磁気材料を用いる例)
本発明による乱数発生器に用いる磁気抵抗素子としては、磁化反転電流の小さいことが望ましい。磁化反転電流を低減する方法の一つに、垂直磁気材料を用いる方法がある。垂直磁気材料を用いた磁気抵抗素子においては、形状磁気異方性を必要としないため、素子の断面積を面内型磁気抵抗素子に比べ、1/2以下にすることが可能である。断面積を小さくすることで、磁化反転に必要な電流量も低減することができる。これまでに知られている垂直磁気材料としては、Fe−Pt、Co−Pt系材料がある。
特にFe−Ptは、FePt/Au/FePtの構成を持つ、60ナノメートル径のCPP−GMR素子を作製すると、0.5ミリアンペア程度の反転電流を得ることができる。したがって、本発明による乱数発生器に用いる磁気抵抗素子として、磁化自由層あるいは磁化固定層の少なくとも一方に垂直磁気材料を用いることで、反転電流の低減による乱数発生器の操作性の向上を測ることができる。
図9に本実施例で用いた、垂直磁気材料(ここではFe−Pt合金)を用いたCPP−GMR素子の構造図を示す。磁化自由層と、磁化固定層にそれぞれFe−Pt合金を、中間層にはAuを用いた。また、図9には示していないが、中間層と磁化自由層、磁化固定層の界面には、それぞれ原子1層ないし2層のFeを挟んである。断面積は60nmΦ(径)の円形とし、柱状にバッファ層まで、約20nm程度エッチングした構成を有する。
図9のCPP−GMR素子30は、基板31上に順に、バッファ(層)32、4nm厚のFePt層である磁化固定層33、2.7nm厚のAu層である中間層34、1.7nm厚のFePt層である磁化自由層35、キャップ(層)36を積層した構成を有する。
この素子のサンプルの抵抗値は5Ω、磁気抵抗比は2%であった。
図10に、本実施例で用いた、垂直磁気材料を用いたCPP−GMR素子での電流注入磁化反転における磁化反転電流のばらつき特性と、セット電流を固定し多数回測定を行ったときの反転確率特性を示す。図10(a)はパルス幅を100msとした磁化反転電流のばらつき特性を示し、図10(b)はパルス幅を0.01msとした磁化反転電流のばらつき特性を示す。図10(c)はセット電流を固定し多数回測定を行ったときの反転確率特性を示す。
この実験では、図示省略するが、電流パルス幅(τ)を図10(a)の100msecから図10(b)の0.01msecまで変化させた。図10(c)に示すとおり、パルス幅を小さくすると、反転電流の平均値が大きくなり、同時に分散が大きくなることが解る。また、同一のセット電流を用いたときの反転確率の実験結果では、セット電流に対する反転確率の傾きが、パルス幅が短くなるほど小さくなることが確認できた。すなわち、より短いパルス幅を用いることで、特性曲線の傾きを小さくでき、所望の反転確率に調整することが容易となる。
即ち、パルス幅が100msから0.01msへ小さくなるに伴って、反転確率−磁化反転電流特性曲線の傾きがねてくる(小さく)と供に磁化反転電流のレンジ(電流域)が大きな値になる。
(ホイスラー合金材料を用いる例)
本発明による乱数発生器に用いる磁気抵抗素子としては、磁気抵抗比が大きいことが望ましい。磁気抵抗比が大きな磁気抵抗素子として、ホイスラー合金材料を磁化自由層あるいは磁化固定層に用いた磁気抵抗素子がある。ホイスラー合金材料は、そのバンド構造から分極率が100%の完全分極材料の可能性があることが示唆されており、このような材料を用いることにより、磁気抵抗比をさらに向上させることができるといえる。それゆえ、磁気抵抗比を向上させることにより、抵抗比の変化を検出する回路を簡素化することができる。ホイスラー合金材料は、例えばCo−Mn−Si合金、Co−Mn−Al合金により構成する。
したがって、本発明による乱数発生器に用いる磁気抵抗素子として、磁化自由層あるいは磁化固定層の少なくとも一方にホイスラー合金材料を用いることで、磁気抵抗比を向上させ、乱数発生器の回路の簡素化を図ることが可能となる。
(磁場を使った反転方法の例)
実施例1および2では、磁化反転の方法として、電流注入磁化反転を用いていたが、その場合、磁気抵抗素子の大きさを断面積で100nm角以下と極小にする必要がある。それより大きな磁気抵抗素子においては、磁場によって磁化を反転させることが可能である。さらに、熱安定性モデルによると、磁化反転に対して、電流と磁場は外場として同様に扱えることが示されているので、磁化を確率的に反転させる方法として、パルス電流と同様にパルス磁場を用いることができる。
パルス磁場を与える手法としては、磁気抵抗素子近傍に電線を設置し、パルス電流により磁場を発生するという方法がある。この方法は、磁界書き込み型磁気ランダムアクセスメモリに用いられている。この手法においても、パルス磁場の強度を変化させることによって、磁化自由層の反転確率を調節することが可能である。
したがって、本発明の乱数発生器に用いる磁気抵抗素子の磁化反転方法として、磁界による反転方法を使用することができる。磁化による反転を用いることで、本発明による乱数発生器において、100ナノメートル角より大きな磁気抵抗素子を使用することが可能となり、作成上の困難を低減することができる。
(乱数におけるそれぞれの事象の発生確率を均等にする方法)
本発明による乱数発生器では、二値化した乱数の、それぞれの事象の発生確率を、外場を調整することにより任意の「所定の値」、例えば0.5にあわせることができる。しかしながら、乱数発生回路の高速化、回路の簡素化などの要請により、外場の調節回路を設けることが難しい場合が考えられる。
このような場合においては、あらかじめ、それぞれの事象の発生確率を概ね0.5になるような一定の外場を与えておき、さらに、独立した2回の測定結果を選び(例えば連続した2回の測定結果、あるいは1回おきの測定結果など)、「反転成功−反転失敗」の組み合わせを“0”に、「反転失敗−反転成功」の組み合わせを“1”に(またはそれらの逆に)対応させることにより、“0”と“1”の発生確率が等しい乱数を得ることができる。
例えば、上記「所定の値」として、反転成功の確率が0.3である場合(すなわち反転失敗の確率は0.7である)を考える。上記、独立した2回の測定においては、「反転成功−反転失敗」の発生確率は0.3×0.7=0.21、「反転失敗−反転成功」の発生確率は0.7×0.3=0.21と、この両者の発生確率は同じになる。このとき、測定結果「反転成功−反転失敗」を乱数“0”と再評価し、測定結果の「反転失敗−反転成功」を乱数“1”と再評価する。ただし、測定結果「反転失敗−反転失敗」および「反転成功−反転成功」は再評価しないで廃棄する。この場合の採用する測定結果は、任意のものでよく、例えば、独立した3回以上の測定結果であってもよく、また、飛び飛びの測定結果であってもよい。この場合、任意の回の測定結果、例えば上記独立した2回の測定結果の「反転失敗−反転成功」や独立した3回以上の測定結果を、「選別パターン」とする。
以上のことは、基本的には、反転確率をp(0<p<1)としたとき、反転しない確率は1−pであるため、独立した2回の測定結果における、「反転成功−反転失敗」の発生確率と「反転失敗−反転成功」の発生確率は、共にp(1−p)となることを利用し、「反転成功−反転失敗」を新たに“0”に、「反転失敗−反転成功」を新たに“1”に割り当てることにより、発生確率の等しい乱数を得ることができることを意味する。
図11は本発明のそれぞれの事象の発生確率を均等にする手段を備えた乱数発生器の構成図である。
図11の乱数発生器1Aの構成は、図8の構成と比べ、乱数出力端に乱数選別回路を追加した構成に特徴を有する。選別回路に上記選別するパターンと、それに対応付ける“0”又は“1”を入力することにより、新たに発生確率の等しい乱数を得ることができる。
コンパレータ5の出力端に、スイッチSWを介して、(回路1)乱数出力を積分器6で積分し、その積分出力値を反転確率平均値と誤差アンプ7で比較し、比較誤差を利得可変アンプ4へ調整のために入力するフィードバック回路と、(回路2)乱数選別回路8を選択可能に接続する。
フィードバック回路は、図8で実質的に説明したとおりであるから、この図は説明を省略する。
乱数選別回路8は、選別用パターン入力端子からの選別パターンに基づき、この実施例8で説明されている、乱数におけるそれぞれの事象の発生確率を均等にする方法を実行する機能を有する。
なお、図11の回路の点線部分、即ち、積分器6および誤差アンプ7を省略して、コンパレータ5に、直接乱数選別回路8を接続してもよい。
以上説明したように、本発明による乱数発生器1、1Aは、高速動作が可能であり、かつ集積化に適している。それ故、乱数の発生確率の均一性を向上させる手法としては、それぞれの磁気抵抗素子に外場の調節回路を設けるよりも、上記の手段が有効である。
さらに、この手法をもちいて、容易に、発生確率の等しい任意の複数値からなる乱数を得ることが可能である。例えば「反転失敗−反転失敗−反転成功」を“0”に、「反転失敗−反転成功−反転失敗」を“1”に、「反転成功−反転失敗−反転失敗」を“2”に、割り当てることにより、発生確率の等しい三値からなる乱数を得ることが可能である。
以下同様に対応付けすることにより、任意の値からなる乱数を発生することができる。
図8および図11の乱数発生器は、磁気抵抗素子を除いて等業者において自明なCPU等の演算処理回路を備えるコンピュータで構成することができる。
本発明によれば、小型、低消費電力で、真性度が高い乱数を、高速かつ不揮発で発生させることができる乱数発生器を実現することができる。この乱数発生器を、例えば、ICカード、携帯電話、持ち運び可能なコンピュータなどに組み込むことで、セキュリティの高いシステムを実現することが可能になるという点で、産業上のメリットは甚大である。
乱数発生器の構成を示した説明図である。 磁気抵抗素子における磁場−抵抗の関係、電流−抵抗の関係を示した図である。 本発明の実施例1の乱数発生器の実験に用いたCPP−GMR素子の構成図である。 本発明の実施例1の乱数発生器の実験の手順例を示した図である。 本発明の実施例1の乱数発生器の実験における、CPP−GMR素子の反転電流の分散と累積した反転確率を示した図である。 本発明の実施例2の乱数発生器の実験に用いたMgO−TMR素子の構成図である。 本発明の実施例2の乱数発生器の実験結果の例を示した図である。 本発明の実施例2の乱数発生器における回路例を示した図である。 本発明の垂直磁気材料(ここではFe−Pt合金)を用いたCPP−GMR素子の構造図である。 本発明の垂直磁気材料を用いたCPP−GMR素子での電流注入磁化反転における磁化反転電流のばらつき特性と、セット電流を固定し多数回測定を行ったときの反転確率特性を示す図である。 本発明のそれぞれの事象の発生確率を均等にする手段を備えた乱数発生器の構成図である。
符号の説明
1 乱数発生器
2 磁気抵抗素子
3 バッファアンプ
4 利得可変アンプ
5 コンパレータ
6 積分器
7 誤差アンプ
8 乱数選別回路

Claims (13)

  1. 磁化自由層、中間層、磁化固定層の3層からなり、前記磁化自由層と前記磁化固定層の磁化の配列に応じて少なくとも二値以上の抵抗値を有する磁気抵抗素子を備え、該磁気抵抗素子にその磁化自由層の反転確率が0から1の間の任意の値になる外場を与え、前記磁気抵抗素子の抵抗値を乱数として取り出すことを特徴とする乱数発生器。
  2. 請求項1記載の乱数発生器において、前記磁気抵抗素子として、面直型巨大磁気抵抗素子を用いることを特徴とする乱数発生器。
  3. 請求項1記載の乱数発生器において、前記磁気抵抗素子として、トンネル磁気抵抗素子を用いることを特徴とする乱数発生器。
  4. 請求項3記載の乱数発生器において、前記トンネル磁気抵抗素子として、酸化マグネシウムを中間層として備えるトンネル磁気抵抗素子を用いることを特徴とする乱数発生器。
  5. 請求項4記載の乱数発生器において、前記トンネル磁気抵抗素子の磁化自由層あるいは磁化固定層の少なくとも一方にCo−Fe−B系材料を用いることを特徴とする乱数発生器。
  6. 請求項1乃至4のいずれか1項記載の乱数発生器において、前記磁気抵抗素子の磁化自由層または磁化固定層の少なくとも一方に垂直磁気材料を用いることを特徴とする乱数発生器。
  7. 請求項1乃至4のいずれか1項記載の乱数発生器において、前記磁気抵抗素子の磁化自由層または磁化固定層の少なくとも一方にホイスラー合金材料を用いることを特徴とする乱数発生器。
  8. 請求項1乃至7のいずれか1項記載の乱数発生器において、前記磁気抵抗素子の磁化自由層の磁化方向を反転させる外場として電流を与え、該電流を与える時間および電流の大きさにより、磁化自由層の反転確率を任意の値に調節するようにしたことを特徴する乱数発生器。
  9. 請求項8記載の乱数発生器において、前記磁気抵抗素子の磁化自由層の磁化反転電流の分散が、平均反転電流値に対して0.1%から30%の範囲内の任意の値になるようにしたことを特徴とする乱数発生器。
  10. 請求項1乃至9のいずれか1項記載の乱数発生器において、前記磁気抵抗素子に、その磁化自由層の磁化方向を磁化固定層に対し初期化するリセット手段と、前記磁気抵抗素子の磁化を反転させる電流値を設定するセット電流設定手段を設けたことを特徴とする乱数発生器。
  11. 請求項1乃至7のいずれか1項記載の乱数発生器において、前記磁気抵抗素子の磁化自由層の磁化方向を反転させる外場として外部磁場を印加し、外部磁場を与える時間および外部磁場の大きさにより、磁化自由層の反転確率を任意の値に調節することを特徴する乱数発生器。
  12. 請求項1乃至11のいずれか1項記載の乱数発生器において、前記磁気抵抗素子の磁化自由層の熱安定性指数を3から100の範囲内の任意の値にすることを特徴とする乱数発生器。ここで、熱安定性指数の定義は、磁化自由層の磁気異方性エネルギーK・V(K: 単位体積あたりの磁気異方性エネルギー、V: 磁化自由層の体積)と環境の熱エネルギーk・T(k: ボルツマン定数、T: 絶対温度)の比(K・V)/(k・T)とする。
  13. 請求項1乃至12のいずれか1項記載の乱数発生器において、0又は1の発生確率が所定の値ではない場合、前記乱数出力を取り込んで独立した2回の測定結果に基づき、反転成功−反転失敗を“0”に、反転失敗−反転成功“1”に対応づけて出力することを特徴とする乱数発生器。
JP2007155008A 2007-06-12 2007-06-12 乱数発生器 Expired - Fee Related JP4625936B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007155008A JP4625936B2 (ja) 2007-06-12 2007-06-12 乱数発生器
EP08722684A EP2163984B1 (en) 2007-06-12 2008-03-24 Random number generating device
US12/452,012 US8521795B2 (en) 2007-06-12 2008-03-24 Random number generating device
PCT/JP2008/055368 WO2008152845A1 (ja) 2007-06-12 2008-03-24 乱数発生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007155008A JP4625936B2 (ja) 2007-06-12 2007-06-12 乱数発生器

Publications (2)

Publication Number Publication Date
JP2008310403A true JP2008310403A (ja) 2008-12-25
JP4625936B2 JP4625936B2 (ja) 2011-02-02

Family

ID=40129458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007155008A Expired - Fee Related JP4625936B2 (ja) 2007-06-12 2007-06-12 乱数発生器

Country Status (4)

Country Link
US (1) US8521795B2 (ja)
EP (1) EP2163984B1 (ja)
JP (1) JP4625936B2 (ja)
WO (1) WO2008152845A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182258A (ja) * 2009-02-09 2010-08-19 Toshiba Corp 乱数発生器および乱数発生方法
JP2011258596A (ja) * 2010-06-04 2011-12-22 Hitachi Ltd 磁気抵抗効果素子及び磁気メモリ
US8351603B2 (en) 2009-11-24 2013-01-08 Sony Corporation Random number generating device, random number generating method, and security chip
KR101348503B1 (ko) * 2012-06-29 2014-01-07 리켄 난수 발생기 및 이의 제조방법
JP2014531669A (ja) * 2011-09-20 2014-11-27 クアルコム,インコーポレイテッド 乱数生成器のための磁気抵抗素子を伴うエントロピー源
WO2014192153A1 (ja) * 2013-05-31 2014-12-04 株式会社日立製作所 半導体装置
US9563403B2 (en) 2013-06-18 2017-02-07 Panasonic Intellectual Property Management Co., Ltd. Random number generating device
CN108012578A (zh) * 2015-08-12 2018-05-08 高通股份有限公司 包括磁性隧道结(mtj)器件和晶体管的比较器
US10340901B2 (en) 2017-03-01 2019-07-02 Tdk Corporation Random number generator, random number generation device, neuromorphic computer, and quantum computer
WO2021002115A1 (ja) * 2019-07-03 2021-01-07 国立大学法人東北大学 乱数発生ユニット及びコンピューティングシステム
KR20210028110A (ko) * 2019-08-30 2021-03-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 조정 가능한 확률 상태를 갖는 메모리 디바이스
WO2023053536A1 (ja) * 2021-09-30 2023-04-06 ソニーセミコンダクタソリューションズ株式会社 磁気検出装置
JP7479585B2 (ja) 2022-04-13 2024-05-08 三菱電機株式会社 量子乱数生成装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4625936B2 (ja) * 2007-06-12 2011-02-02 独立行政法人産業技術総合研究所 乱数発生器
US9466030B2 (en) 2012-08-30 2016-10-11 International Business Machines Corporation Implementing stochastic networks using magnetic tunnel junctions
US9110746B2 (en) 2012-09-04 2015-08-18 Qualcomm Incorporated Magnetic tunnel junction based random number generator
US9164729B2 (en) 2013-02-05 2015-10-20 Qualcomm Incorporated Method and apparatus for generating random numbers using a physical entropy source
US9459835B2 (en) 2014-01-15 2016-10-04 HGST Netherlands B.V. Random number generator by superparamagnetism
EP3114690B1 (en) * 2014-03-07 2020-02-12 Intel Corporation Physically unclonable function circuit using resistive memory device
US9442695B2 (en) * 2014-05-02 2016-09-13 International Business Machines Corporation Random bit generator based on nanomaterials
KR102368507B1 (ko) 2014-05-09 2022-02-25 퀀텀 넘버스 코포레이션 난수 생성 방법 및 난수 생성기
US9846569B1 (en) 2014-11-17 2017-12-19 Seagate Technology Llc Random values based on a random components of noise
EP3062215B1 (en) 2015-02-24 2018-04-04 Crocus Technology S.A. Mram-based programmable magnetic device for generating random numbers
DE102016207451A1 (de) * 2016-04-29 2017-11-02 Siemens Aktiengesellschaft Verfahren und Vorrichtung zum Erzeugen von Zufallsbits
US10168996B1 (en) 2018-01-15 2019-01-01 Quantum Numbers Corp. Method and system for generating a random bit sample
US10719298B1 (en) * 2019-02-25 2020-07-21 Western Digital Technologies, Inc. System for generating random noise with a magnetic device
DE102020119273A1 (de) 2019-08-30 2021-03-04 Taiwan Semiconductor Manufacturing Co. Ltd. Speichervorrichtung mit abstimmbarem probabilistischem Zustand
US20220398068A1 (en) * 2021-06-09 2022-12-15 International Business Machines Corporation Magnetic-tunnel-junction-based random number generator

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305337A (ja) * 2000-12-07 2002-10-18 Commiss Energ Atom 記憶機能を有する3層構造磁気スピン極性化装置と当該装置を使用した記憶素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000284944A (ja) * 1999-03-30 2000-10-13 Ntt Data Corp 乱数発生方法及び乱数発生装置
JP2003015865A (ja) * 2001-06-27 2003-01-17 Le Tekku:Kk 乱数発生方法
JP2003108364A (ja) 2001-09-26 2003-04-11 Toshiba Corp 乱数発生回路
JP3641255B2 (ja) 2002-06-24 2005-04-20 株式会社東芝 乱数生成装置
JP4118754B2 (ja) 2003-06-27 2008-07-16 日本電信電話株式会社 乱数発生回路
JP4406242B2 (ja) 2003-09-04 2010-01-27 株式会社東芝 磁気メモリ
JP4692807B2 (ja) * 2004-12-21 2011-06-01 ソニー株式会社 接触式データ通信装置、送受信装置、および送受信方法
JP2008003438A (ja) * 2006-06-26 2008-01-10 Sony Corp 乱数生成装置、乱数生成制御方法、メモリアクセス制御装置、および、通信装置
JP4625936B2 (ja) * 2007-06-12 2011-02-02 独立行政法人産業技術総合研究所 乱数発生器
US7916524B2 (en) * 2007-06-26 2011-03-29 Qimonda Ag Program method with locally optimized write parameters
US20090249081A1 (en) * 2008-03-31 2009-10-01 Kabushiki Kaisha Toshiba-1 Shibaura 1-Chomominatoku Storage device encryption and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305337A (ja) * 2000-12-07 2002-10-18 Commiss Energ Atom 記憶機能を有する3層構造磁気スピン極性化装置と当該装置を使用した記憶素子

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182258A (ja) * 2009-02-09 2010-08-19 Toshiba Corp 乱数発生器および乱数発生方法
US8351603B2 (en) 2009-11-24 2013-01-08 Sony Corporation Random number generating device, random number generating method, and security chip
JP2011258596A (ja) * 2010-06-04 2011-12-22 Hitachi Ltd 磁気抵抗効果素子及び磁気メモリ
JP2014531669A (ja) * 2011-09-20 2014-11-27 クアルコム,インコーポレイテッド 乱数生成器のための磁気抵抗素子を伴うエントロピー源
US9189201B2 (en) 2011-09-20 2015-11-17 Qualcomm Incorporated Entropy source with magneto-resistive element for random number generator
KR101348503B1 (ko) * 2012-06-29 2014-01-07 리켄 난수 발생기 및 이의 제조방법
WO2014192153A1 (ja) * 2013-05-31 2014-12-04 株式会社日立製作所 半導体装置
JP6006411B2 (ja) * 2013-05-31 2016-10-12 株式会社日立製作所 半導体装置
US9563403B2 (en) 2013-06-18 2017-02-07 Panasonic Intellectual Property Management Co., Ltd. Random number generating device
CN108012578A (zh) * 2015-08-12 2018-05-08 高通股份有限公司 包括磁性隧道结(mtj)器件和晶体管的比较器
CN108012578B (zh) * 2015-08-12 2021-09-07 高通股份有限公司 包括磁性隧道结(mtj)器件和晶体管的比较器
US10340901B2 (en) 2017-03-01 2019-07-02 Tdk Corporation Random number generator, random number generation device, neuromorphic computer, and quantum computer
US10574215B2 (en) 2017-03-01 2020-02-25 Tdk Corporation Random number generator, random number generation device, neuromorphic computer, and quantum computer
WO2021002115A1 (ja) * 2019-07-03 2021-01-07 国立大学法人東北大学 乱数発生ユニット及びコンピューティングシステム
JP7549891B2 (ja) 2019-07-03 2024-09-12 国立大学法人東北大学 乱数発生ユニット及びコンピューティングシステム
KR20210028110A (ko) * 2019-08-30 2021-03-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 조정 가능한 확률 상태를 갖는 메모리 디바이스
KR102426892B1 (ko) * 2019-08-30 2022-08-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 조정 가능한 확률 상태를 갖는 메모리 디바이스
WO2023053536A1 (ja) * 2021-09-30 2023-04-06 ソニーセミコンダクタソリューションズ株式会社 磁気検出装置
JP7479585B2 (ja) 2022-04-13 2024-05-08 三菱電機株式会社 量子乱数生成装置

Also Published As

Publication number Publication date
EP2163984B1 (en) 2012-10-17
US8521795B2 (en) 2013-08-27
WO2008152845A1 (ja) 2008-12-18
EP2163984A4 (en) 2011-09-07
EP2163984A1 (en) 2010-03-17
JP4625936B2 (ja) 2011-02-02
US20100131578A1 (en) 2010-05-27

Similar Documents

Publication Publication Date Title
JP4625936B2 (ja) 乱数発生器
US9087593B2 (en) Random bit generator that applies alternating current (AC) to magnetic tunnel junction to generate a random bit
JP6778866B2 (ja) 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路
US10693058B2 (en) Magnetic tunnel junction device and magnetic memory device
Amiri et al. Electric-field-controlled magnetoelectric RAM: Progress, challenges, and scaling
JP5797254B2 (ja) 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス
RU2595588C2 (ru) Магнитный записывающий элемент
JP4988343B2 (ja) 電流によって誘起されたスピンモーメント移行をベースとした高速かつ低電力の磁気デバイス
JP6063381B2 (ja) 書込み可能な磁気素子
US8755222B2 (en) Bipolar spin-transfer switching
KR101559216B1 (ko) 바이폴라 스핀-전달 스위칭
JP2011502354A (ja) 電流によって誘起されるスピン運動量移動に基づいた、高速かつ低電力な磁気デバイス
JP2009021586A (ja) 磁気抵抗素子
JP2007227879A (ja) 単一電荷トンネル素子
JP4583443B2 (ja) スピントロニクス応用のための磁気電気電界効果トランジスタ
US20210119114A1 (en) Magnetoresistance effect element, circuit device, and circuit unit
JP5166600B2 (ja) トンネル磁気記録素子、磁気メモリセル及び磁気ランダムアクセスメモリ
Moradi et al. Spin-orbit-torque-based devices, circuits and architectures
US12068746B2 (en) Magnetic logic device, circuit having magnetic logic devices, and methods for controlling the magnetic logic device and the circuit
Farcis et al. Spiking dynamics in dual free layer perpendicular magnetic tunnel junctions
US11411368B2 (en) Technique of high-speed magnetic recording based on manipulating pinning layer in magnetic tunnel junction-based memory by using terahertz magnon laser
US12081213B1 (en) System and method for skyrmion based logic device
Parks Low Thermal Stability Magnetic Tunnel Junctions for Computing
Amipara Nano Technology-Spintronics
Liu Spin-transfer magnetic random access memory devices with an orthogonal polarizing layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101013

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4625936

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees