JP2008306803A - 車両用制御装置 - Google Patents

Abstract

【課題】ＤＣ−ＤＣコンバータのパルストランスに出力するデューティ信号と、ＤＣ−ＤＣコンバータのパワースイッチング素子のゲートの電荷を放電させる放電スイッチの操作信号とを同時に更新することが困難なこと。
【解決手段】ソフトウェア処理部７０では、上記デューティ信号の値を書き込み許可レジスタＲ２に書き込むに先立ち、上記放電スイッチの操作信号のオン又はオフに対応する値を、レジスタＲ３に書き込む。書き込み許可レジスタＲ２に値が書き込まれることで、書き込み要求フラグがオンとなる。そして、タイマ７２の初期化に際して書き込み許可レジスタＲ２及びレジスタＲ３の値がそれぞれ、バッファＢ２、Ｂ３に書き込まれる。これにより、ＲＳフリップフロップ８０から出力される上記デューティ信号と、ＲＳフリップフロップ８４から出力される上記操作信号とが同時に更新される。
【選択図】 図３

Description

本発明は、デューティ信号によって車載電子制御対象物を操作する車両用制御装置に関する。

この種の車載電子制御対象物としては、例えば下記特許文献１に見られるように、トランスの出力パルスの立ち上がり及び立ち下がりに同期させてパワースイッチング素子を駆動するものがある。すなわち、出力パルスの立ち上がりに同期してＰチャネルトランジスタをオンさせることでパワースイッチング素子のゲートに正の電荷を充電し、出力パルスの立ち下がりに同期してＮチャネルトランジスタをオンさせることでパワースイッチング素子のゲートの電荷を放電させる。これにより、ゲートに正、負の電圧を印加することができ、パワースイッチング素子を安定して駆動することができる。

更に、上記駆動回路では、トランスへのデューティ信号の出力停止時に、パワースイッチング素子のゲートの電荷を放電させる放電スイッチを備えている。これにより、デューティ制御の停止時に放電スイッチをオン状態としパワースイッチング素子のゲートの電荷を確実に放電させることで、パワースイッチング素子を確実にオフ状態とすることができる。
特開２００５−１５１７００号公報

ところで、近年、上記デューティ制御において、例えばスイッチングに伴うノイズを分散させる目的等から、要求されるデューティを所定時間の平均値として実現しつつスイッチングに伴うノイズを分散させるようにトランスへの入力信号を調節する等、デューティ制御が複雑化する傾向にある。この場合、デューティ制御を行う制御装置として、専用のアナログ回路を用いる場合には、回路規模が大型化する懸念がある。こうした観点から、近年、上記デューティ制御を行う車両用制御装置についても、マイクロコンピュータ等を用いる要求が生じつつある。

ただし、マイクロコンピュータを用いた場合、上記デューティ制御の停止を判断し、上記放電スイッチをオフとする操作をさせるに際しても、実際にデューティ制御が停止するタイミングと、放電スイッチがオンとされるタイミングとの間に、マイクロコンピュータの動作周波数に依存した時間差が生じるおそれがある。

なお、上記駆動回路に限らず、デューティ制御を行いつつ、デューティ信号が基準内にあるか基準から外れるかに応じて別の操作信号を車載制御対象物に出力する車両用制御装置にあっては、デューティ信号が基準内にあるか否かに応じて別の操作信号を適切に出力することが困難なこうした実情も概ね共通したものとなっている。

本発明は、上記課題を解決するためになされたものであり、その目的は、車載制御対象物に出力されるデューティ信号が基準内にあるか基準から外れるかに応じて、別の操作信号を車載制御対象物に適切に出力することのできる車両用制御装置を提供することにある。

以下、上記課題を解決するための手段、及びその作用効果について記載する。

請求項１記載の発明は、デューティ制御のための値を書き込む複数の第１記憶手段と、
前記複数の第１記憶手段のそれぞれに対応する複数の第２記憶手段の保持する値に応じて、各別の出力線にデューティ信号を出力する出力手段と、前記複数の第１記憶手段のうちの特定の第１記憶手段にデータが書き込まれることを条件に、前記複数の第１記憶手段のそれぞれの保持する値を前記第２記憶手段のうちの対応するものに一括して書き込む手段と、前記第１記憶手段のいずれかに、車載電子制御対象物にデューティ信号を出力するためのデューティ値を書き込む手段と、前記デューティ値が規定の基準内にあるか否かに応じて、前記車載電子制御対象物に２値の操作信号を出力すべく該２値の操作信号に応じた値を前記第１記憶手段のうちの前記いずれかとは異なるものに書き込む手段と、前記２値の操作信号に応じた値及び前記デューティ値のうちの１つの値は、前記特定の第１記憶手段に書き込まれるように設定されて且つ、前記デューティ値が規定の基準内から基準外へ又は基準外から基準内へと移行する際、前記１つの値の書き込みに先立って残りの値の書き込みを行うことを特徴とする。

上記発明では、デューティ値が基準内から基準外へ移行するか基準外から基準内へ移行することで２値の操作信号の値に応じた値が変化する際、２値の操作信号に応じた値及びデューティ値のうちの１つの値を特定の第１記憶手段に書き込む以前に、残りの値を別の第１記憶手段に書き込む。これにより、特定の第１記憶手段への書き込みに基づき、２値の操作信号に応じた値及びデューティ値についての第２記憶手段の記憶値が一括して更新されることとなる。このため、上記出力線を介して出力されるデューティ信号と２値の操作信号とが同時に更新されることとなる。これにより、車載電子制御対象物に出力されるデューティ信号が基準内にあるか基準から外れるかに応じて、別の操作信号を車載電子制御対象物に適切に出力することができる。

請求項２記載の発明は、請求項１記載の発明において、前記第１記憶手段への書き込みは、ソフトウェア処理として実行されることを特徴とする。

上記発明では、２値の操作信号に応じた値やデューティ値を算出し、出力線を介して出力させるための処理をソフトウェアによって自由に設定することができる。

請求項３記載の発明は、請求項１又は２記載の発明において、前記車載電子制御対象物は、前記デューティ値に応じたデューティ信号によってパワースイッチング素子が操作される電力変換装置であり、前記２値の操作信号は、前記電力変換装置のスイッチング素子の導通制御端子の電荷を放電させる放電スイッチを操作するものであることを特徴とする。

上記発明では、デューティ信号が基準内にあるか否かに応じて、放電スイッチをデューティ信号の値に応じた適切な状態に迅速に操作することができる。このため、パワースイッチング素子の導通制御端子の電荷を放電する要求に迅速に対処することができる。

請求項４記載の発明は、請求項３記載の発明において、前記電力変換装置は、直列接続された一対のパワースイッチング素子が前記デューティ値に応じたデューティ信号によって操作されるものであることを特徴とする。

直列接続された一対のパワースイッチング素子には、通常、貫通電流が流れないような制御がなされる。ただし、デューティ制御の停止時等において、パワースイッチング素子の導通制御端子に電荷が残存する場合等には、パワースイッチング素子を確実にオフ状態とすることができず、貫通電流が流れるおそれがある。この点、上記発明では、放電スイッチを備えることで、こうした事態を好適に回避することが可能となる。

ただし、デューティ制御の停止に際して放電スイッチを迅速にオン状態とすることができない場合には、パワースイッチング素子の操作を適切に行うことができない。また、デューティ制御時に放電スイッチがオン状態である場合にも、パワースイッチング素子の操作を適切に行うことができない。このため、上記発明では、デューティ制御と放電スイッチの操作との同時性を保つことが特に重要となる。この点、請求項１又は２の発明特定事項を備えることで、同時性を確実に保つことができる。

請求項５記載の発明は、請求項３又は４記載の発明において、前記電力変換装置は、トランスと、該トランスの出力パルスの立ち上がりに伴い前記パワースイッチング素子の導通制御端子に正及び負のいずれかの電荷を充電する充電経路を導通状態とする第１のスイッチング素子と、前記出力パルスの立ち下がりに伴い前記充電された電荷を放電する放電経路を導通状態とする第２のスイッチング素子とを備えるパワースイッチング素子の駆動回路を備えて構成され、前記トランスの入力パルスは、前記デューティ値に応じたデューティ信号であることを特徴とする。

請求項６記載の発明は、請求項３〜５のいずれかに記載の発明において、前記放電スイッチは、前記デューティ信号が所定以下となる場合にオン状態とされることを特徴とする。

これにより、デューティ制御の停止時に放電スイッチを確実にオン状態とすることができる。

手段１記載の発明は、請求項５記載の発明において、前記充電経路及び前記放電経路を導通状態とする一対のスイッチング素子が、Ｎチャネル及びＰチャネルの一対のトランジスタであって且つ、これらの各ゲートが前記トランスの２次側コイルの一方の端子に接続されて且つ各出力端子及び各入力端子が前記２次側コイルの他方の端子及び前記導通制御端子と接続されてなることを特徴とする。

上記発明では、トランスの出力パルスの立ち上がりに同期していずれか一方のトランジスタがオンして且つ、出力パルスの立ち下がりに同期していずれか他方のトランジスタがオンする構成を簡易に実現することができる。しかも、２次側コイルの他方の端子の電位は、出力パルスの立ち上がり及び立ち下がりで反転するため、導通制御端子に印加される電位を反転させることもできる。したがって上記発明によれば、簡易な構成にて、パワースイッチング素子を駆動することができる。

手段２記載の発明は、手段１記載の発明において、前記Ｐチャネルトランジスタ及び前記導通制御端子の間には、該Ｐチャネルトランジスタから前記導通制御端子側へ向かう方向を順方向とする正電圧印加用の整流手段が接続されてなることを特徴とする。

上記発明において、Ｐチャネルトランジスタに寄生ダイオードが生成される場合、このダイオードは、導通制御端子側から２次側コイル側へ向かう方向を順方向とするものとなり得る。このため、Ｐチャネルトランジスタのオフ時に寄生ダイオードを介して電流が逆流するおそれがある。この場合、Ｐチャネルトランジスタがオフ状態であって且つＮチャネルトランジスタがオン状態であるときであっても、導通制御端子からの正の電荷の流出経路は、Ｎチャネルトランジスタを介するものに限らず、寄生ダイオードを介する経路が含まれることとなり、導通制御端子の放電速度を調整する際にこの経路からの放電をも考慮することが要求される。

この点、上記発明では、整流手段を備えることで、正の電荷の充電速度をＰチャネルトランジスタを介する経路の抵抗値によって、また、正の電荷の放電速度をＮチャネルトランジスタを介する経路の抵抗値によってそれぞれ独立に調整することができる。

手段３記載の発明は、手段１又は２記載の発明において、前記Ｎチャネルトランジスタは、前記導通制御端子に負電圧を印加する負電圧印加用コンデンサを介して前記２次側コイルの他方の端子と接続されており、前記Ｐチャネルトランジスタは、前記導通制御端子に正電圧を印加する正電圧印加用コンデンサを介して前記２次側コイルの他方の端子と接続されてなることを特徴とする。

上記構成では、パワースイッチング素子をより安定して駆動することができる。

手段４記載の発明は、手段３記載の発明において、前記Ｐチャネルトランジスタ及び前記正電圧印加用コンデンサの接続点と前記２次側コイルの一方の端子との間には、該一方の端子から前記接続点へと向かう方向を順方向とする整流手段が設けられており、前記Ｎチャネルトランジスタ及び前記負電圧印加用コンデンサの接続点と前記一方の端子との間には、前記接続点から前記一方の端子へと向かう方向を順方向とする整流手段が設けられてなることを特徴とする。

上記Ｐチャネルトランジスタ及び前記正電圧印加用コンデンサの接続点と一方の端子との間の整流手段によって、Ｐチャネルトランジスタがオフ状態のときに正電圧印加用コンデンサの充電に用いられる経路を介して、Ｐチャネルトランジスタがオン状態であるときに電流が逆流することを回避することができる。また、上記Ｎチャネルトランジスタ及び前記負電圧印加用コンデンサの接続点と一方の端子との間の整流手段によって、Ｎチャネルトランジスタがオフ状態のときに負電圧印加用コンデンサの充電に用いられる経路を介して、Ｎチャネルトランジスタがオン状態であるときに電流が逆流することを回避することができる。

手段５記載の発明は、手段４記載の発明において、前記放電スイッチは、前記導通制御端子から前記２次側コイルの一方の端子へと向かう方向を順方向とする整流手段と前記一方の端子との間に接続されており、前記Ｐチャネルトランジスタと前記正電圧印加用コンデンサとの接続点と前記放電スイッチとの間には、該接続点から前記放電スイッチへ向かう方向を順方向とする整流手段が接続されてなることを特徴とする。

上記発明では、トランスの出力パルスが停止したときに正電圧印加用コンデンサや導通制御端子に電荷が残留する可能性がある。そして、この場合、パワースイッチング素子が意図せずしてオン状態となる可能性がある。この点、上記発明では、放電スイッチを備えることで、出力パルスが停止するときに電荷を放電することが可能となる。特にこの放電経路に整流手段を備えることで、出力パルスの停止前において、放電経路を介して電流が逆流することを回避することもできる。

手段６記載の発明は、請求項１〜４のいずれかに記載の発明において、前記駆動回路は、直列接続された２つのパワースイッチング素子を駆動するものであって且つ、これら２つのパワースイッチング素子に対応した一対の回路を備えて構成され、前記一対の回路のそれぞれの前記一対のスイッチング素子及び前記トランスの２次側コイルの接続態様をこれら一対の回路同士で互いに相違させることで、前記トランスの立ち上がり及び立ち下がりに同期した前記導通制御端子への電荷の充放電動作が前記一対の回路同士で互いに逆となるように設定されてなることを特徴とする。

上記構成では、２つのパワースイッチング素子を、それらのオン状態とオフ状態とが互いに逆となるように駆動することができる。

以下、本発明にかかる車両用制御装置を、ハイブリッド車に搭載されるＤＣ−ＤＣコンバータの１次側のパワースイッチング素子の駆動回路をデューティ信号にて操作する車両用制御装置に適用した一実施形態について、図面を参照しつつ説明する。

図１に、上記ＤＣ−ＤＣコンバータ及びその駆動回路を示す。

図示されるように、ＤＣ−ＤＣコンバータ１０は、車載発電機によって発電される高圧の電力を蓄える高圧バッテリ１２の高圧電力を、トランス１４によって低圧に変換して出力するものである。詳しくは、トランス１４の１次側コイル１４ａと接続される２つのパワースイッチング素子１６，１８のスイッチング制御により１次側コイル１４ａに生じる電圧を１次側コイル１４ａと２次側コイル１４ｂとの巻数比に応じた電圧に変換して２次側コイル１４ｂから取り出すものである。

一方、上記パワースイッチング素子１６，１８を駆動する駆動回路２０は、パワースイッチング素子１６，１８を駆動するためのパルスを出力するパルストランス３０を備えている。パルストランス３０は、その１次側コイル３０ａに与えられる入力パルスを、１次側コイル３０ａと２次側コイル３０ｂｕ，３０ｂｄとの巻数比に応じた電圧の出力パルスに変換して２次側コイル３０ｂｕ，３０ｂｄから出力するものである。

駆動回路２０は、２次側コイル３０ｂｕ，３０ｂｄのそれぞれと対応する一対の回路である上側回路２０ｕと下側回路２０ｄとを備えている。そして、これら上側回路２０ｕと下側回路２０ｄとは、出力パルスの位相を互いに反転させるべく、２次側コイル３０ｂｕと２次側コイル３０ｂｄとでその接続が逆とされている。ちなみに、図中、「・」印にて、コイルの巻始め側を示している。

上側回路２０ｕと下側回路２０ｄとでは、２次側コイル３０ｂｕ，３０ｂｄとの接続態様が互いに逆となっていることを除けばその構成は同一であるため、以下では上側回路２０ｕについて説明する。なお、上側回路２０ｕの構成の説明において、部材番号に付した「ｕ」を「ｄ」として且つ、パワースイッチング素子１６をパワースイッチング素子１８とすることで、下側回路２０ｄの構成の説明となる。

２次側コイル３０ｂｕの一方の端子は、パワースイッチング素子１６のソースと接続されている。また、２次側コイル３０ｂｕの他方の端子は、コンデンサ３２ｕ及びＮチャネルトランジスタＴｎｕを介してパワースイッチング素子１６のゲートと接続されている。更に、２次側コイル３０ｂｕの他方の端子は、コンデンサ３４ｕ及びＰチャネルトランジスタＴｐｕを介してパワースイッチング素子１６のゲートと接続されている。

上記ＮチャネルトランジスタＴｎｕとコンデンサ３２ｕとを接続するノードＮ１と上記２次側コイル３０ｂｕの一方の端子との間には、ノードＮ１から一方の端子側へ向かう方向を順方向とするダイオード３６ｕが接続されている。また、ＰチャネルトランジスタＴｐｕとコンデンサ３４ｕとを接続するノードＮ２と上記２次側コイル３０ｂｕの一方の端子との間には、一方の端子からノードＮ２へと向かう方向を順方向とするダイオード３８ｕが接続されている。

上記パワースイッチング素子１６のソースとパワースイッチング素子１８のドレインとは接続されており、パワースイッチング素子１６のドレインとパワースイッチング素子１８のソースとは、コンデンサ４４、及び１次側コイル１４ａを介して高圧バッテリ１２の両端と接続されている。なお、高圧バッテリ１２の両端には、１次側コイル１４ａよりもパワースイッチング素子１６，１８側にコンデンサ４０が、また、１次側コイル１４ａよりも高圧バッテリ１２側にコンデンサ４２がそれぞれ接続されている。

次に、駆動回路２０によるパワースイッチング素子１６，１８の駆動について説明する。なお、上側回路２０ｕによるパワースイッチング素子１６の駆動手法と、下側回路２０ｄによるパワースイッチング素子１８の駆動手法とは互いに同一であるため、以下では特に上側回路２０ｕによるパワースイッチング素子１６の駆動手法を例に挙げて説明する。

図２（ａ）に示されるように、出力パルスが立ち上がると、ＰチャネルトランジスタＴｐｕがオンとなるとともに、ＮチャネルトランジスタＴｎｕがオフとなる。すなわち、出力パルスの立ち上がりにより、ノードＮ２の電位が上昇し、Ｐチャネルトランジスタは、そのソース電位がゲート電位よりも高くなるため、オンする。一方、ＮチャネルトランジスタＴｎｕは、そのゲート電位が低下するため、オフとなる。

これにより、２次側コイル３０ｂｕの上記他方の端子の電位と、コンデンサ３４ｕの電位との和が、パワースイッチング素子１６のゲートに印加される。これにより、パワースイッチング素子１６のゲートに正の電荷が充電され、パワースイッチング素子１６のゲート電位がソース電位よりも所定以上高くなることで、パワースイッチング素子１６がオンとなる。また、２次側コイル３０ｂｕ、コンデンサ３２ｕ及びダイオード３６ｕを電流が流れることで、コンデンサ３２ｕが、２次側コイル３０ｂｕ側を正とする態様にて充電される。

なお、上記ダイオード３８ｕは、ＰチャネルトランジスタＴｐｕのソース電位を高電位に維持する機能を有する。

これに対し、図２（ｂ）に示されるように、出力パルスが立ち下がると、ＰチャネルトランジスタＴｐｕがオフとなるとともに、ＮチャネルトランジスタＴｎｕがオンとなる。すなわち、出力パルスの立ち下がりによりノードＮ２の電位が低下することで、Ｐチャネルトランジスタは、そのゲート電位に対してソース電位が低下するため、オフする。一方、ＮチャネルトランジスタＴｎｕは、そのゲート電位がソース電位に対して上昇するため、オンする。

これにより、パワースイッチング素子１６のゲートに充電された電荷がＮチャネルトランジスタＴｎｕを介してコンデンサ３２ｕへと放電される。そして、パワースイッチング素子１６は、そのソース電位に対してゲート電位が低下することで、オフとなる。また、ダイオード３８ｕを介してコンデンサ３４ｕが、２次側コイル３０ｂｕ側を負とする態様にて充電される。

なお、上記ダイオード３６ｕは、ＮチャネルトランジスタＴｎｕのソース電位をゲート電位に対して低電位に維持する機能を有する。

上記態様にて、パワースイッチング素子１６のゲートに対して、交互に正電圧及び負電圧を印加することで、パワースイッチング素子１６を安定して駆動することができる。すなわち、パワースイッチング素子１６のオフ時に、ソース電位に対してマイナスの電圧をゲートに印加することで、ＤＣ−ＤＣコンバータ１０へのノイズの混入によるパワースイッチング素子１６の誤作動を回避することができる。

なお、先の図１に示す抵抗体５０ｕ，５０ｄと抵抗体５２ｕ，５２ｄとは、ＰチャネルトランジスタＴｐｕ、Ｔｐｄ及びＮチャネルトランジスタＴｎｕ、Ｔｎｄを貫通する電流（図１中、破線にて表記）を抑制したり、パワースイッチング素子１６，１８の動作を調整したりするためのものである。

また、先の図１に示すダイオード６０ｕ，６０ｄは、ＰチャネルトランジスタＴｐｕ，Ｔｐｄのオフ時に、ＰチャネルトランジスタＴｐｕ，Ｔｐｄの寄生ダイオードを介してパワースイッチング素子１６，１８のゲートからノードＮ２側へと電流が逆流することを回避するためのものである。

更に、本実施形態では、パワースイッチング素子１８をオン状態とすべく正の電荷を充電するコンデンサ３４ｄの電荷や、パワースイッチング素子１８のゲートに蓄えられた正の電荷を放電するための放電スイッチ６２ｄを備える。放電スイッチ６２ｄは、例えばフォトカプラからなり、パルストランス３０による出力パルスの印加が停止され、パワースイッチング素子１６，１８の停止が所望されるときに、マイクロコンピュータ（図示略）によって導通状態とされる。

放電スイッチ６２ｄは、出力パルスが停止された後であっても、パワースイッチング素子１８のゲートやコンデンサ３４ｄに電荷が残存するおそれがあることに鑑みて設けられる。すなわち、電荷が残存すると、出力パルスが停止されパワースイッチング素子１６，１８の動作の停止が所望されるときであっても、パワースイッチング素子１６，１８がオン状態となるおそれがある。そして、パワースイッチング素子１６，１８の双方がオン状態となると、これらを貫通する電流が流れ、パワースイッチング素子１６，１８の信頼性の低下を招くおそれがある。このため、出力パルスの停止時に放電スイッチ６２ｄを介して電荷を放電することで、こうした事態を回避する。

具体的には、図示されるように、コンデンサ３４ｄの電荷を放電すべく、コンデンサ３４ｄ及びＰチャネルトランジスタＴｐｄ間のノードＮ４をダイオード６４ｄを介して放電スイッチ６２ｄと接続する。また、パワースイッチング素子１８のゲートの電荷を放電すべく、同ゲート及びダイオード６０ｄ間のノードＮ３をダイオード６６ｄを介して放電スイッチ６２ｄと接続する。

上記ダイオード６４ｄは、ノードＮ４から放電スイッチ６２ｄへ向かう方向を順方向とするものであり、ノードＮ３からノードＮ４への逆流を防止するために設けられている。また、上記ダイオード６６ｄは、ノードＮ３から放電スイッチ６２ｄへ向かう方向を順方向とするものであり、ノードＮ４からノードＮ３への逆流を防止するために設けられている。

これにより、パルストランス３０による出力パルスの印加が停止され、パワースイッチング素子１６，１８の停止が所望されるときに、パワースイッチング素子１６，１８に貫通電流が流れることを回避することが可能となる。

ただし、放電スイッチ６２ｄのオフ状態及びオン状態の切り替えは、パワースイッチング素子１６，１８のスイッチング制御及びその停止の切り替えと同時に行うことが望まれる。すなわち、スイッチング制御の停止時において放電スイッチ６２ｄがオフ状態であると、パワースイッチング素子１６，１８がオン状態となることで、これらパワースイッチング素子１６，１８の信頼性が低下するおそれがある。一方、スイッチング制御時において、放電スイッチ６２ｄがオン状態であると、パワースイッチング素子１８のゲート電位が不安定化し、半オン状態となることに起因して、パワースイッチング素子１８の信頼性が低下するおそれがある。

ただし、上記パルストランス３０の入力パルスをデューティ制御によって生成したり、上記放電スイッチ６２ｄのオン・オフ操作を行ったりする制御装置を、マイクロコンピュータにて構成する場合には、上記２つの切り替え処理の同時性を保つことができなくなるおそれがある。すなわち、放電スイッチ６２ｄのオフ状態及びオン状態の切り替えタイミングと、パワースイッチング素子１６，１８のスイッチング制御及びその停止の切り替えタイミングとの間に、マイクロコンピュータの動作周波数に依存した時間差が生じ得る。

そこで、本実施形態では、マイクロコンピュータのタイマ出力機能を利用して上記２つの切り替えタイミングの同時性を保つようにする。以下、これについて詳述する。

図３に、本実施形態にかかるマイクロコンピュータの内部機能の一部を示す。

ソフトウェア処理部７０は、マイクロコンピュータに所望の制御をさせるためのプログラムを実行する部分である。ソフトウェア処理部７０では、レジスタＲ１や、書き込み許可レジスタＲ２，レジスタＲ３に、デューティ制御のための値を書き込む。ここで、レジスタＲ１は、タイマ７２の更新周期を定めるものである。このレジスタＲ１には、デューティ信号の周期に応じた値が設定される。そして、レジスタＲ１に値が書き込まれると、マイクロコンピュータ内部の機能により、レジスタＲ１の値がバッファＢ１に書き込まれる。このバッファＢ１の保持する値と、タイマ７２の計数値とは、比較器７４にてその大小関係が比較される。詳しくは、比較器７４は、タイマ７２の計数値がバッファＢ１の保持する値以上となることで、論理「Ｈ」の信号を出力する。そして、タイマ７２では、比較器７４の出力信号が論理「Ｈ」となることで、計数値を初期化し、新たに計数動作を再開する。このように、タイマ７２の出力する計数値の時系列データは、バッファＢ１の保持する値を上限とする鋸波となる。

一方、書き込み許可レジスタＲ２、レジスタＲ３は、ともに、タイマ７２によって定まる周波数信号に基づくデューティ信号を生成するものである。ただし、書き込み許可レジスタＲ２については、書き込みがなされることで、書き込み許可レジスタＲ２及びレジスタＲ３の保持する値を、バッファＢ２，Ｂ３にそれぞれ書き込むことを許可する旨のフラグである書き込み要求フラグを出力する。そして、書き込み要求フラグがオン（論理「Ｈ」）となることと、比較器７４の出力が論理「Ｈ」となることとの２つの条件が成立する旨が論理合成部７６によって判断されると、マイクロコンピュータ内部の機能によって、書き込み許可レジスタＲ２及びレジスタＲ３の値が、バッファＢ２，Ｂ３に一括して書き込まれる。

上記バッファＢ２の保持する値と、タイマ７２の計数値とは、比較器７８によってその大小関係が比較される。詳しくは、タイマ７２の計数値がバッファＢ２の保持する値以上となることで、比較器７８は論理「Ｈ」の信号を出力する。一方、ＲＳフリップフロップ８０のセット端子には、上記比較器７４の出力信号が入力され、ＲＳフリップフロップ８０のリセット端子には、上記比較器７８の出力信号が入力される。これにより、ＲＳフリップフロップ８０の出力信号は、タイマ７２が初期化される直前に論理「Ｈ」となり、タイマ７２の計数値がバッファＢ２の保持する値となることで論理「Ｌ」となる。

同様に、上記バッファＢ３の保持する値と、タイマ７２の計数値とは、比較器８２によってその大小関係が比較される。詳しくは、タイマ７２の計数値がバッファＢ３の保持する値以上となることで、比較器８２は論理「Ｈ」の信号を出力する。一方、ＲＳフリップフロップ８４のセット端子には、上記比較器７４の出力信号が入力され、ＲＳフリップフロップ８４のリセット端子には、上記比較器８２の出力信号が入力される。これにより、ＲＳフリップフロップ８４の出力信号は、タイマ７２が初期化される直前に論理「Ｈ」となり、タイマ７２の計数値がバッファＢ３の保持する値となることで論理「Ｌ」となる。

上記タイマ出力機能によれば、書き込み許可レジスタＲ２及びレジスタＲ３に所望の値を書き込むことで、ＲＳフリップフロップ８０，８４から、所望のデューティ信号を出力させることができる。しかも、書き込み許可レジスタＲ２に対する書き込みに先立ちレジスタＲ３に対する書き込みを行うことで、ＲＳフリップフロップ８０，８４の出力を同時に更新することができる。

そこで本実施形態では、上記機能に着目し、放電スイッチ６２ｄの操作に際しても、タイマ出力機能を用いることとする。ここで、放電スイッチ６２ｄの操作のように、オン・オフの２値からなる操作信号については、マイクロコンピュータのうちのポート出力機能を用いるのが一般的である。上記ポート出力機能とは、レジスタに書き込まれた値を出力ポートから出力する機能である。ただし、この場合、パルストランス３０へ出力するデューティ信号の算出処理と、放電スイッチ６２ｄの操作信号の設定処理とをソフトウェア処理部７０にて行った際、マイクロコンピュータから出力されるこれら２つの信号が更新されるまでには時間差が生じ得る。こうした問題を回避すべく本実施形態では、放電スイッチ６２ｄについても、タイマ出力機能を用いる。

図４に、本実施形態にかかる放電スイッチ６２ｄの操作信号及びデューティ信号の設定処理の手順を示す。この処理は、ソフトウェア処理部７０にて、例えば所定周期で繰り返し実行される。

この一連の処理では、まずステップＳ１０において、パルストランス３０の１次側コイル３０ａに出力するデューティ信号の値Ｄｐを算出する。続くステップＳ１２においては、値Ｄｐが所定値α以下であるか否かを判断する。この判断は、パワースイッチング素子１６，１８のスイッチング制御が停止したか否かを判断するものである。ここで、所定値αは、ゼロよりも大きい値とされている。デューティ信号の値Ｄｐがゼロよりも大きい場合には、マイクロコンピュータから出力される信号は、周期的に論理「Ｈ」と論理「Ｌ」とを繰り返す信号ではあるが、論理「Ｈ」時間が極度に短い場合、デューティ信号によってはパワースイッチング素子１６，１８はオン状態とならない。このため、所定値αは、パワースイッチング素子１６，１８がオン状態とならなくなるデューティの値の最大値に設定されている。

そして所定値α以下であると判断される場合には、ステップＳ１４においては、レジスタＲ３に、放電スイッチ６２ｄを常時オン状態とするための値を書き込む。この値は、上記レジスタＲ１に書き込まれる値よりも大きい値である。一方、ステップＳ１２において所定値αより大きいと判断される場合には、ステップＳ１６において、レジスタＲ３に、放電スイッチ６２ｄをオフ操作するための値を書き込む。この値は、タイマ７２の初期値以下の値である。

上記ステップＳ１４，Ｓ１６の処理が完了する場合には、ステップＳ１８に移行する。ステップＳ１８においては、書き換え許可レジスタＲ２に、上記値Ｄｐを書き込む。なお、ステップＳ１８の処理が完了する場合には、この一連の処理を一旦終了する。

図５に、本実施形態にかかるパルストランス３０のデューティ制御及び放電スイッチ６２ｄの操作の態様を示す。詳しくは、図５（ａ）に、タイマ７２の計数値の推移を示し、図５（ｂ）に、パルストランス３０への入力パルスの推移を示し、図５（ｃ）に、放電スイッチ６２ｄの操作状態の推移を示し、図５（ｄ）に、バッファＢ１の値を示す。また、図５（ｅ）に、書き込み許可レジスタＲ２の保持する値の推移を示し、図５（ｆ）に、レジスタＲ３の保持する値の推移を示し、図５（ｇ）に、バッファＢ２の保持する値の推移を示し、図５（ｈ）に、バッファＢ３の保持する値の推移を示し、図５（ｉ）に、書き込み要求フラグの推移を示す。

図示されるように、レジスタＲ３の値が「Ｚ１」から「Ｚ２」に書き換えられても、書き込み許可レジスタＲ２の値が書き換えられない限り、バッファＢ３の値は更新されない。一方、書き換え許可レジスタＲ２の値が「Ｙ１」から「Ｙ２」に書き換えられると、書き換え要求フラグがオンとなる。そして、タイマ７２の計数値がバッファＢ１の保持する値「Ｘ１」となるタイミングにおいて、書き換え許可レジスタＲ２の値とレジスタＲ３の値とがそれぞれ、バッファＢ２，Ｂ３に一括して書き込まれる。これにより、パルストランス３０の入力信号としてのデューティ信号と放電スイッチ６２ｄの状態とが同時に変更される。

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

（１）パルストランス３０のデューティ信号の値Ｄｐを書き込み許可レジスタＲ２に書き込むに先立ち、放電スイッチ６２ｄの操作信号に応じた値を、レジスタＲ３に書き込んだ。これにより、パルストランス３０の入力信号としてのデューティ信号と放電スイッチ６２ｄの状態とを同時に変更することができる。

（２）書き込み許可レジスタＲ２やレジスタＲ３への書き込みを、ソフトウェア処理部７０によって実行した。これにより、これら信号を出力させるための処理をソフトウェアによって自由に設定することができる。

（３）直列接続された一対のパワースイッチング素子１６，１８のスイッチング制御を停止する際に、パワースイッチング素子１８の導通制御端子（ゲート）の電荷を放電する放電スイッチ６２ｄを備えた。これにより、パワースイッチング素子１８を確実にオフ状態とすることができ、ひいては、パワースイッチング素子１６，１８を貫通電流が流れることを回避することができる。

（４）パルストランス３０へのデューティ信号の値Ｄｐがゼロより大きい所定値α以下となることで、放電スイッチ６２ｄをオンとした。これにより、パワースイッチング素子１６，１８がデューティ信号によってはオン状態とならないと想定される場合に、放電スイッチ６２ｄを確実にオン状態とすることができる。

（その他の実施形態）
なお、上記実施形態は、以下のように変更して実施してもよい。

・上記実施形態では、パルストランス３０用のデューティの値Ｄｐが新たに算出される都度、レジスタＲ３に、放電スイッチ６２ｄのオン・オフ指令信号を書き込むようにしたが、これに限らない。例えばパルストランス３０のデューティの値Ｄｐが所定値α以下から所定値αより大きくなるか、所定値αより大きい値から所定値α以下の値となるかする場合のみ、レジスタＲ３に、放電スイッチ６２ｄのオン・オフ指令信号を書き込むようにしてよい。この場合、値Ｄｐが上記態様にて変化する場合のみ、書き込み許可レジスタＲ２の更新に先立って、レジスタＲ３を更新すればよい。

・上記実施形態では、書き込み許可レジスタＲ２に、パルストランス３０用のデューティの値Ｄｐを書き込んだが、これに限らず、放電スイッチ６２ｄのオン・オフ指令信号を書き込んでもよい。この場合、放電スイッチ６２ｄのオン・オフ指令信号を書き込み許可レジスタＲ２に書き込むに先立ち、レジスタＲ３に、パルストランス３０用のデューティの値Ｄｐを書き込むようにする。

・上記実施形態では、下側回路２０ｄにのみ放電スイッチ６２ｄを設けたが、上側回路２０ｕ及び下側回路２０ｄの双方に設けてもよい。この場合、先の図３において書き込み許可レジスタＲ２への書き換えによって、バッファのデータの更新が許可されるレジスタをもう一つ用意し、これに上側回路２０ｕに設けられる放電スイッチのオン・オフ指令信号の値を書き込むようにしてもよい。

・駆動回路２０の駆動するパワースイッチング素子１６，１８としては、ＮチャネルＭＯＳトランジスタに限らず、例えばＰチャネルＭＯＳトランジスタであってもよい。この場合、ＰチャネルＭＯＳトランジスタをオンさせるための電荷を放電することが可能なように、放電スイッチを接続すればよい。

更に、パワースイッチング素子１６，１８としては、ＭＯＳトランジスタに限らず、例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等でもよく、要は、導通制御端子への電圧の印加によりオン状態及びオフ状態の切替制御がなされる電圧駆動型のパワースイッチング素子であればよい。

・駆動回路２０としては、上記実施形態で例示したものに限らない。例えば下側回路２０ｄのみからなるものであってもよい。また、出力パルスの立ち上がりに伴いパワースイッチング素子の導通制御端子に正及び負のいずれかの電荷を充電する充電経路を導通状態とする第１のスイッチング素子と、出力パルスの立ち下がりに伴い充電された電荷を放電する放電経路を導通状態とする第２のスイッチング素子とをＩＧＢＴによって構成してもよい。

・ＤＣ−ＤＣコンバータ１０としては、上記実施形態で例示したものに限らず、例えば同期整流式のものであってもよい。こうした場合にあっては、デューティ信号を複数出力する要求が生じ得る。この場合には、書き込み許可レジスタＲ２の更新によってバッファの更新が許可されるレジスタの数を追加し、追加したレジスタに別のデューティ信号の値を書き込むようにすればよい。

・駆動回路２０の駆動するパワースイッチング素子１６，１８としては、ＤＣ−ＤＣコンバータ１０の１次側コイル１４ａ側に備えられるものに限らない。例えば電動機に３相交流電力を供給するインバータを構成するものであってもよい。

・上記各実施形態では、駆動回路２０をハイブリッド車に搭載されるものとしたが、これに限らず、例えば電気自動車に搭載されるものとしてもよい。

・デューティ信号に応じて操作される車載制御対象物としては、車載電力変換装置に限らない。例えばチョッパ制御にてピエゾ素子の充放電を行うピエゾインジェクタの駆動装置であってもよい。この場合、チョッパ制御を行うための信号をデューティ信号として且つ、チョッパ制御による放電の終了時にピエゾ素子の電荷を確実に抜くために、放電スイッチをオン状態とするものに、本発明を適用することができる。

一実施形態にかかるＤＣ−ＤＣコンバータ及び駆動回路の回路構成を示す回路図。 上記駆動回路の動作を示す回路図。 上記実施形態にかかるマイクロコンピュータ内の処理を示す図。 上記マイクロコンピュータのソフトウェア処理部の行う処理の手順を示す流れ図。 上記処理の態様を示すタイムチャート。

符号の説明

１６，１８…パワースイッチング素子、６２ｄ…放電スイッチ、７０…ソフトウェア処理部、Ｒ２…書き込み許可レジスタ（特定の第１記憶手段の一実施形態）、Ｒ３…レジスタ（第１記憶手段の一実施形態）Ｂ２，Ｂ３…バッファ（第２記憶手段の一実施形態）。

Claims (6)

1. デューティ制御のための値を書き込む複数の第１記憶手段と、
   前記複数の第１記憶手段のそれぞれに対応する複数の第２記憶手段の保持する値に応じて、各別の出力線にデューティ信号を出力する出力手段と、
   前記複数の第１記憶手段のうちの特定の第１記憶手段にデータが書き込まれることを条件に、前記複数の第１記憶手段のそれぞれの保持する値を前記第２記憶手段のうちの対応するものに一括して書き込む手段と、
   前記第１記憶手段のいずれかに、車載電子制御対象物にデューティ信号を出力するためのデューティ値を書き込む手段と、
   前記デューティ値が規定の基準内にあるか否かに応じて、前記車載電子制御対象物に２値の操作信号を出力すべく該２値の操作信号に応じた値を前記第１記憶手段のうちの前記いずれかとは異なるものに書き込む手段と、
   前記２値の操作信号に応じた値及び前記デューティ値のうちの１つの値は、前記特定の第１記憶手段に書き込まれるように設定されて且つ、前記デューティ値が規定の基準内から基準外へ又は基準外から基準内へと移行する際、前記１つの値の書き込みに先立って残りの値の書き込みを行うことを特徴とする車両用制御装置。
2. 前記第１記憶手段への書き込みは、ソフトウェア処理として実行されることを特徴とする請求項１記載の車両用制御装置。
3. 前記車載電子制御対象物は、前記デューティ値に応じたデューティ信号によってパワースイッチング素子が操作される電力変換装置であり、
   前記２値の操作信号は、前記電力変換装置のスイッチング素子の導通制御端子の電荷を放電させる放電スイッチを操作するものであることを特徴とする請求項１又は２記載の車両用制御装置。
4. 前記電力変換装置は、直列接続された一対のパワースイッチング素子が前記デューティ値に応じたデューティ信号によって操作されるものであることを特徴とする請求項３記載の車両用制御装置。
5. 前記電力変換装置は、トランスと、該トランスの出力パルスの立ち上がりに伴い前記パワースイッチング素子の導通制御端子に正及び負のいずれかの電荷を充電する充電経路を導通状態とする第１のスイッチング素子と、前記出力パルスの立ち下がりに伴い前記充電された電荷を放電する放電経路を導通状態とする第２のスイッチング素子とを備えるパワースイッチング素子の駆動回路を備えて構成され、
   前記トランスの入力パルスは、前記デューティ値に応じたデューティ信号であることを特徴とする請求項３又は４記載の車両用制御装置。
6. 前記放電スイッチは、前記デューティ信号が所定以下となる場合にオン状態とされることを特徴とする請求項３〜５のいずれかに記載の車両用制御装置。

Images