JP2008305853A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2008305853A
JP2008305853A JP2007149494A JP2007149494A JP2008305853A JP 2008305853 A JP2008305853 A JP 2008305853A JP 2007149494 A JP2007149494 A JP 2007149494A JP 2007149494 A JP2007149494 A JP 2007149494A JP 2008305853 A JP2008305853 A JP 2008305853A
Authority
JP
Japan
Prior art keywords
light emitting
homojunction
light
semiconductor light
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007149494A
Other languages
English (en)
Inventor
Hideto Furuyama
英人 古山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007149494A priority Critical patent/JP2008305853A/ja
Priority to US12/133,604 priority patent/US7714344B2/en
Publication of JP2008305853A publication Critical patent/JP2008305853A/ja
Priority to US12/729,310 priority patent/US7868342B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/34Materials of the light emitting region containing only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

【課題】集積化に適した光共振器構造を有する半導体発光素子を提供する。
【解決手段】シリコン基板上でシリコン基板の表面に対して略平行な方向に隣接して設けられたp型半導体層とn型半導体層とのpnホモ接合部を発光部として有する半導体発光素子であって、pnホモ接合部は、発光部における発光波長の整数倍と整合した周期で蛇行している。
【選択図】図1

Description

本発明は、半導体発光素子に関し、特に、シリコン系のLSIチップ上に設けて光配線光源として用いる場合に有用な半導体発光素子に関する。
バイポーラトランジスタや電界効果トランジスタ等の電子デバイスの性能向上により、大規模集積回路(LSI)の飛躍的な動作速度向上が図られてきている。しかしながら、トランジスタの微細化による性能向上の一方で、それを接続する電気配線は微細化により配線抵抗や配線間容量の増大が深刻な問題となり、LSI性能向上のボトルネックになりつつある。
このような電気配線の問題を鑑み、LSI内を光で接続する光配線LSIが幾つか提案されている。光配線は、直流から100GHz以上の周波数で損失の周波数依存性が殆ど無く、配線路の電磁障害なども無いため数10Gbps以上の配線が容易に実現できる。
光配線光源として用いる半導体発光素子としては、LSIへの集積を目的とするため光を伝送する光導波路との結合が簡便に行え、LSIプロセスとの適合性が高い必要があり、LSI内光配線では光源としてシリコン系発光素子を用いることが望ましく、例えば非特許文献1に記載されているようなシリコン系半導体発光素子が知られている。
非特許文献1に開示されたものは自然放出光を放出する発光ダイオードであり、動作速度がキャリア寿命で制限されるため、あまり高速の動作は望めない。このため、例えばGHz帯の高速動作を実現するためには半導体レーザやSLD(Super Luminescent Diode)などの誘導放出現象を利用するデバイスとする必要がある。
"Japanese Journal of Applied Physics"、2006年、Vol.45、No.27、p.L679
本発明は、集積化に適した光共振器構造を有する半導体発光素子を提供する。
本発明の一態様によれば、シリコン基板上で前記シリコン基板の表面に対して略平行な方向に隣接して設けられたp型半導体層とn型半導体層とのpnホモ接合部を発光部として有する半導体発光素子であって、前記pnホモ接合部は、前記発光部における発光波長の整数倍と整合した周期で蛇行していることを特徴とする半導体発光素子が提供される。
また、本発明の他の一態様によれば、シリコン基板上で前記シリコン基板の表面に対して略平行な方向に隣接して設けられたp型半導体層とn型半導体層とのpnホモ接合部を発光部として有する半導体発光素子であって、前記pnホモ接合部の幅が、前記発光部における発光波長の1/2の整数倍と整合した周期で周期的に変化していることを特徴とする半導体発光素子が提供される。
本発明によれば、集積化に適した光共振器構造を有する半導体発光素子が提供される。
本発明の実施形態に係る半導体発光素子の用途の一つとして光配線光源が挙げられ、この場合にシリコン系材料を用いたLSIプロセスとの整合性を高くするために本実施形態に係る半導体発光素子では発光部をシリコン系の半導体材料から構成し、さらに高速動作のために誘導放出を利用する構造としている。
誘導放出促進のための光共振器構造としては端面ミラー(ファブリペロー)が挙げられるが、発光素子を光配線や受光素子と共に同じチップに集積化する構成では、発光素子の端面は同じシリコン系の光導波路と一体に結合され、端面での屈折率差による反射を利用しにくい構造となる。そこで、本実施形態では、半導体発光素子の発光部に設けた周期構造を光共振器として利用する構造としている。
以下、図面を参照し、本発明の実施形態について説明する。ここでは幾つかの具体的材料を示して説明を行っていくが、これはLSIプロセスに適合する材料であれば同様に実施可能であり、本発明は以下の実施形態に限定されるものではない。
[第1の実施形態]
図1は、本発明の第1の実施形態に係る半導体発光素子の概略構成を示す斜視図である。
図2は、同半導体発光素子の断面図である。
図3は、同半導体発光素子の上面図である。
シリコン基板1の上にはシリコン酸化膜2が設けられ、シリコン酸化膜2の上にはp型半導体層4とn型半導体層3が設けられている。p型半導体層4とn型半導体層3は、例えばシリコン(Si)からなるが、シリコン以外にも、シリコンゲルマニウム(SiGe)、窒化ガリウム(GaN)、炭化シリコン(SiC)などを用いてもよい。p型半導体層4とn型半導体層3とは、シリコン基板1の表面に対して略平行な方向に隣接してpnホモ接合し、このpnホモ接合部50が発光部として機能する。
p型半導体層4、n型半導体層3は、例えばSOI(Silicon On Insulator)構造におけるシリコン層を加工したものであり、そのシリコン層にそれぞれp型不純物(例えばボロン)とn型不純物(例えばリン)をイオン注入し、熱処理で活性化して得られる。そのとき、発光部における発光波長に応じた周期で、マスクを櫛形状にパターニングしてイオン注入を行うことで、pnホモ接合部50の周期的蛇行構造が形成される。この周期的蛇行構造の詳細については後述する。
pnホモ接合部50の形成後に、p型半導体層4及びn型半導体層3のそれぞれの電極形成部をマスクして酸化処理を施す所謂LOCOS(Local Oxidation of Silicon)プロセスによって、pnホモ接合部50及びその近傍の膜厚が薄くされる。同時にこのLOCOSプロセスで形成されたシリコン酸化膜5により、pnホモ接合部50のパッシベーションがなされpnホモ接合部50側面の界面リークが抑制される。
このLOCOSプロセスにより薄くされたシリコン層(p型半導体層4及びn型半導体層3)におけるpnホモ接合部50は、発光特性を持つようになる。これは、極薄いシリコン層がシリコン酸化膜2、5に挟まれ、キャリアの量子閉じ込めが行われることによる効果である。
p型半導体層4においてシリコン酸化膜5の横の表面上にはp側電極7が設けられ、n型半導体層3においてシリコン酸化膜5の横の表面上にはn側電極6が設けられる。p側電極7、n側電極6は、例えば、アルミニウム、シリサイド等からなる。
次に、pnホモ接合部50の周期的蛇行構造について詳細に説明する。
薄いシリコン層におけるpnホモ接合部50は発光特性、即ち、光学利得を有するようになる。そこで、図1および図3に示すようにpnホモ接合部50を発光部における発光波長に応じた周期で蛇行させると、蛇行進行方向(図3においてAとBとを結ぶ方向)に周期的な光学利得の変調(増減)構造が形成されることになる。即ち、図3のAとBとを結ぶ直線上でみると、pnホモ接合部50のある部分は光学利得が高く、pnホモ接合部50とpnホモ接合部50との間の部分は少数キャリアが少なくなる分、光学利得が小さくなる。
pnホモ接合部50の蛇行周期Λ1を発光部における発光波長(蛇行進行方向を伝播する光の波長)λeffの整数倍と整合させることで、換言すれば、光学利得の変調の周期Lを(λeff/2)の整数倍と整合させることで、蛇行進行方向を伝播する光に対し周期的な利得変調と、それによる光学反射を生じさせることができる。
その結果、光学的な帰還あるいは閉じ込めが可能となり、周期構造内部での光増幅が可能になる。即ち、SLD動作が可能となり、条件によってはレーザ発振も可能となる。これにより、誘導放出によるキャリアの強制発光が行われるようになり、キャリアの実効寿命が短くなって応答速度が向上し、また、発光素子としての発光効率も向上する。
例えば、pnホモ接合部50が形成された部分のシリコン層の厚さが1.5(nm)、真空中または空気中での発光波長λが約850(nm)、シリコン層を上下に挟む両シリコン酸化膜2、5が十分厚い(例えば2000(nm))とすると、pnホモ接合部50の蛇行進行方向に伝播する光が感じる等価屈折率neffが1.455となり、ほぼシリコン酸化膜(SiO)の屈折率1.450と同じ程度である。その場合、pnホモ接合部50の蛇行周期Λ1を、発光部における発光波長λeff=(λ/neff)=584(nm)、あるいはその整数倍とすることで、pnホモ接合部50の周期的蛇行構造での光学的な帰還あるいは閉じ込めが可能になる。
特に、蛇行周期Λ1を、λeffの2倍の1168(nm)とすると、2次回折効果による垂直放射成分が発生し、この光に対してシリコン酸化膜5は透明であり、素子表面に対して略垂直な方向(図2において上方向)に光を取り出すことも可能になる。この場合、例えば多層配線構造のLSIにおいて発光素子より上層に設けられた要素への光導波が可能となる。
一般に、活性層(発光層)に沿って回折格子を形成し、回折格子による光帰還でレーザ発振を行わせるDFB(Distributed Feed Back)半導体レーザ(以下DFBレーザと記す)の場合、ヘテロ界面に回折格子を形成したり、活性層そのものを周期的に分断して回折格子としたりするため、周期的な光学反射機構が屈折率の空間変調(屈折率変調)によるものとなる。この場合、レーザ発振は回折格子のブラッグ反射波長ではなく、ブラッグ波長を中心としたストップバンド(発振禁止帯)の外側の2つの波長が基本発振モードとなってしまう。また、実際には回折格子の終端位相などによって2つの基本発振モードのいずれか、または両方が発振し、条件によっては2つの基本モード間でモードジャンプして大きな雑音を発するといった問題が発生する。このような問題を解決するには、回折格子を屈折率変調ではなく光学利得変調とする方法が有効である。光学利得変調の場合、発振波長は丁度ブラッグ反射波長になり、原理的に単一波長でのレーザ発振が可能になる。ところが、一般的なDFBレーザは、半導体ヘテロ接合構造を基本としているため、活性層の光学利得のみを変調するように構成しようとしても、何らかの屈折率変調を伴ってしまい、純粋な光学利得変調構造の実現が困難であった。
これに対して、本実施形態のようにpnホモ接合部50を蛇行させて光学利得の周期変調を行うものでは、屈折率をほとんど変化させない純粋な光学利得変調構造が実現可能となる。p型半導体層4とn型半導体層3は、その不純物濃度のレベルによりわずかな屈折率の差を生じることがあるが、その差はわずかであり、また、それぞれの不純物濃度を加減してやることで実質的な屈折率の差をなくすことも可能である。
屈折率をほとんど変化させない純粋な光学利得変調構造が実現可能となることで、基本発振モードが原理的に単一モードとなる光学利得変調型のDFBレーザが実現可能となる。従って、本実施形態によれば、回折格子の終端位相などによる発振波長のばらつきのない、原理的に単一波長で安定発振可能な半導体発光素子を提供できる。また、レーザ発振させないまでも、誘導放出による光増幅の混在するSLD動作においても、誘導放出中心が1つに集中している分、効率の良いSLD動作が可能となる。
以上説明したように、本実施形態によれば、シリコン系誘導放出型半導体発光素子が、標準的なLSIプロセスとの整合性が高く再現性や信頼性の非常に高い簡易なプロセスで作製でき、LSIチップ上での高速光配線光源としての適用が容易に実現可能となる。これにより、LSIオンチップ光配線の実用性を大幅に高め、情報通信機器などの高度化に大きく貢献することができる。
なお、蛇行進行方向(図3におけるAとBとを結ぶ方向)に伝播する光の基本横モードは1/2波長程度の広がりを持ち、導波光が効率よく光学利得の周期変調を感受するために必要な幅として、pnホモ接合部の蛇行うねり幅(図3におけるAとBとを結ぶ方向に対して直交する方向のうねり幅)wは、発光部における発光波長の1/2以上であることが望ましい。
また、薄膜シリコン層は抵抗値が高くなるため、発光に必要な横幅部分を除き、外側(電極6、7側)に向かって徐々にシリコン層(p型半導体層4及びn型半導体層3)が厚くなる構成としても良い。この構成を実現するには、前述したLOCOSプロセスあるいはSTI(Shallow Trench Isolation)プロセスを多段化して酸化によるシリコン層の薄層化を、図2における横方向に異ならせる方法を用いることができる。あるいは、LOCOSプロセスの選択酸化領域の幅を予め狭く設定しておいて、マスク下への酸化の広がりによるバーズピークを利用してシリコン層が外側に向かって徐々に厚くなる構造を形成することができる。
[第2の実施形態]
図4は、本発明の第2の実施形態に係る半導体発光素子の概略構成を示す斜視図である。
図5は、同半導体発光素子の断面図である。
図4、5において前述した第1の実施形態と同じ構成要素には同一の符号を付し、その詳細な説明は省略する。
本実施形態では、発光部近傍に、pnホモ接合部50の蛇行進行方向に光を導波する光導波構造を設けている。具体的には、シリコン酸化膜5において、発光部(pnホモ接合部50の蛇行部)の上の部分(リッジ部)8aと、その外側の横の部分8bとで膜厚差をつけている。
シリコン酸化膜5において、発光部(pnホモ接合部50の蛇行部)の上のリッジ部8aは、その横の部分8bより厚く、発光部の横の部分8bは発光部上のリッジ部8aより薄くなっている。このため、pnホモ接合部50の蛇行進行方向に進む光が感じる屈折率は、リッジ部8aで高く、その横の部分8bで低くなり、光がリッジ部8aに閉じ込められた状態で蛇行進行方向に伝播する。
これにより、光の横方向への散逸が抑制され、pnホモ接合部50の周期的蛇行構造での光帰還が効果的に行われるようになる。また、導波される光の横モードが安定し、モード変動による動作不安定性が抑圧され、光導波路などへの光結合効率も高くなる効果も得られる。
前述したようなリッジ構造は、例えば、シリコン酸化膜5において発光部より外側の部分を選択的に削る(エッチングする)ことで形成できるが、そのエッチング量や膜厚などは光学的なモード設計により適宜設定できる。また、シリコン酸化膜5を削るのではなく、シリコン酸化膜5において発光部の上の部分に選択的にシリコン酸化膜5より高屈折率な例えばシリコン窒化膜を設けることで、前述したリッジ構造を形成してもよい。
[第3の実施形態]
図6は、本発明の第3の実施形態に係る半導体発光素子の概略構成を示す斜視図である。
図7は、同半導体発光素子の断面図である。
図8は、図7におけるX−X断面図である。
なお、前述した実施形態と同じ構成要素には同一の符号を付し、その詳細な説明は省略する。
本実施形態においても、シリコン基板1の上にはシリコン酸化膜2が設けられ、シリコン酸化膜2の上には、シリコン基板1の表面に対して略平行な方向に隣接してpnホモ接合しているp型半導体層4とn型半導体層3とが設けられている。pnホモ接合部60は、発光部として機能するが、本実施形態では、pnホモ接合部60は蛇行しておらず、直線状に形成されている。
シリコン酸化膜5において、pnホモ接合部60及びそのpnホモ接合部60を挟む近傍部分の上の部分には、選択的にエッチング除去された窓部9が形成されている。窓部9は、pnホモ接合部60の直線的な延在方向に等間隔で(周期的に)形成されている。
窓部9を形成するためのシリコン酸化膜5の選択的な除去により、その下のシリコン層(pnホモ接合部60も含む)が露出されるが、その露出された表面に追加の酸化処理を行うことで、窓部9の下のシリコン層(pnホモ接合部60も含む)の表面に、シリコン酸化膜5より薄いシリコン酸化膜10が形成される。この追加のシリコン酸化膜10が形成された分、このシリコン酸化膜10の下のシリコン層の厚さは、窓部9及びシリコン酸化膜10が形成されていない部分の下のシリコン層より薄くなる。
すなわち、pnホモ接合部60の表面を、窓部9の形成により選択的に露出させた後に追加酸化することで、図8に示すように、pnホモ接合部60の直線的な延在方向(図8において横方向)に、pnホモ接合部60の幅(厚さ)が周期的に変化した構造が得られる。pnホモ接合部60の幅(厚さ)は、発光部における発光波長(図8において横方向を伝播する光の波長)の1/2の整数倍と整合した周期で周期的に変化している。
光の伝播方向で、pnホモ接合部60を形成したシリコン層(p型半導体層4及びn型半導体層3)の厚さが周期的に異なるため、周期的な等価屈折率変化が現れて屈折率変調型の回折格子を有する発光素子となるが、発光部が薄膜シリコンによる量子閉じ込めを利用していることから、シリコン層(pnホモ接合部60)の厚い部分60aと薄い部分60bとで発光波長(実効バンドギャップ)が異なること、さらに、量子閉じ込め効果の強さが異なることから発光効率も異なり、結果として空間的な光学利得変調構造も重畳した構造になる。
例えば、図8において、pnホモ接合部60(またはシリコン層)の厚い部分60aの厚さが1.5(nm)、追加酸化により形成されたシリコン酸化膜10の厚さが1(nm)、このシリコン酸化膜10の下のpnホモ接合部60(またはシリコン層)の薄い部分60bの厚さが0.5(nm)とすると、厚い部分60aは発光波長で850(nm)、薄い部分60bは界面ラフネスの状況にも依るが発光波長で600(nm)前後のバンドギャップとなり、これらバンドギャップ差によるキャリア注入の差が生じて、厚い部分60aで実質的に発光するようになる。このとき、薄い部分60bはキャリア閉じ込めのバリアとなり、また、伝播光(波長850(nm))に対して透明な半導体となる。したがって、厚い部分60aで発光した波長850(nm)の光が実質的に利得をもって導波される。
本実施形態においても、シリコン系誘導放出型半導体発光素子が、標準的なLSIプロセスとの整合性が高く再現性や信頼性の非常に高い簡易なプロセスで作製でき、LSIチップ上での高速光配線光源としての適用が容易に実現可能となる。これにより、LSIオンチップ光配線の実用性を大幅に高め、情報通信機器などの高度化に大きく貢献することができる。
本実施形態では、前述したように、屈折率変調と光学利得変調の両作用が得られるが、実質的には屈折率変調が支配的になり、屈折率変調型回折格子素子特有の基本モードの2分化(ストップバンドの発生)が起こる。しかし、回折格子(pnホモ接合部60の幅変化の周期構造)の終端端面位相を適切に選ぶことで、どちらか一方の基本モードのみ発振させる擬似単一モード発振が可能になる。
窓部9から露出したシリコン層表面にシリコン酸化膜10を形成する追加酸化に際しては、シリコン層が完全に酸化されて残厚がゼロとなるまで酸化を進めても構わない。前述したように、厚い部分60aで発光した光が実質的に利得をもって発振するため、薄いシリコン層60bでの発光は無駄になり、その薄いシリコン層60bに供給されるキャリアも無駄になる。したがって、追加酸化部(薄いシリコン酸化膜10)の下のシリコン層をなくした場合、薄いシリコン層を通じたリーク電流がなくなり、その分、無効電流が減少する。
また、本実施形態では、pnホモ接合を直線的に形成しているため、p型不純物のイオン注入工程とn型不純物のイオン注入工程でのマスクパターンずれの影響が少ないという効果や、窓部9のエッチングが選択エッチングのため再現良く加工できるなど、プロセス上のばらつきが少ないという利点がある。
[第4の実施形態]
図9は、本発明の第4の実施形態に係る半導体発光素子の概略構成を示す斜視図である。
図10は、同半導体発光素子の断面図であり、pnホモ接合の延在方向(光伝播方向)に対して略平行な方向の断面を示す。
本実施形態に係る半導体発光素子の主要構造は第3の実施形態に係る半導体発光素子と同じであり、その詳細な説明は省略する。
本実施形態では、pnホモ接合部60の幅(厚さ)変化の周期構造における周期Λ2の位相をシフトする部分を設けている。具体的には、窓部9の周期(ピッチ)を途中で1/2周期ずらす位相シフト部11を設けている。窓部9の周期の位相のずれに伴い、その下の薄いシリコン酸化膜(追加酸化膜)10およびその下の薄いシリコン層の周期の位相も1/2周期ずれる。結果として、pnホモ接合部60の幅(厚さ)変化の周期の位相が1/2周期ずれる。
屈折率変調型の発光素子では回折格子の終端位相を調整して単一モード発振を行わせることができるが、発光素子からの光の出力部を低反射で光導波路に接続する場合などは、回折格子の終端位相を屈折率差として感じることができず、無反射終端と同様な状態となって2モード発振を起こすことが多い。このような場合でも、回折格子の途中の位相を1/2周期分だけシフトすることでブラッグ波長発振させることが可能であり、本実施形態では、前述した位相シフト部11を設けることで、安定した単一モード発振が可能となる。
なお、図9、10に示す例では、位相を1/2周期分シフトさせる位相シフト部11を1箇所に設けたが、位相を1/4周期分シフトさせる構造を2箇所に分離して配置することで、合わせて位相を1/2周期分シフトさせる位相シフト部を用いても構わず、その場合、位相シフト部に内部光密度が集中してキャリアの空間ホールバーニングを引き起こすことを緩和する効果が得られる。
[第5の実施形態]
本実施形態では、周囲温度が常温または動作基準温度で、前述したpnホモ接合部の蛇行周期構造や幅(厚さ)変化の周期構造により反射される波長が、発光部の自然放出光スペクトルのピーク波長より長くなるよう設定している。本実施形態は、前述した各実施形態のいずれにも適用可能である。
前述した各実施形態に係る半導体発光素子において、周期構造部の周期で決まる光帰還波長(レーザ発振波長)は、発光部の発光スペクトル分布に対して任意の波長に設定可能である。一般に、光帰還などがない自然放出光状態の発光は、比較的広い発光スペクトルを有している。例えば、850(nm)発光の場合で、半値幅で100〜150(nm)のスペクトル幅を持っている。また、単一縦モード発振のDFBレーザのスペクトル幅は0.1〜1(nm)程度であり、かなりの波長設定幅がある。
周囲温度が常温または動作基準温度において、光帰還波長を自然発光スペクトルピークより長波長側に設定し、自然発光スペクトルピークで発振させる場合より高めの閾値で発振するように設定しておくと、素子温度が上昇した時、屈折率の温度変化で決まる光帰還波長の変動と、バンドギャップの温度変化による自然発光スペクトルピークの変動との変化率の差(光帰還波長の方が自然発光スペクトルピークよりも温度上昇に伴う長波長側への変動が小さい)によって、自然発光(光利得)スペクトルピークと光帰還波長とのギャップが小さくなり、光帰還波長が光利得プロファイルの裾から中心に移動して相対的に光利得が増加する効果で温度上昇による光利得絶対量の低下を相殺し、レーザ発振閾値をほぼ一定に保つように設定することが可能となる。
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。例えば、上記説明で挙げた周期、波長等の具体的数値、材料は一例であり、本発明の主旨を逸脱しない範囲で適宜設定、選択できる。
また、第2の実施形態のようにリッジ加工した光導波構造を、他の実施形態にも適用して組み合わせることが可能である。
また、前述した実施形態では図示も含めて半導体発光素子を抽出して説明しており、半導体発光素子をLSIチップ上で光配線光源として用いる場合には、半導体発光素子は、その端面に結合される光導波路、受光素子、その他LSI回路などと共に同じシリコン基板上に集積化されている。なお、半導体発光素子単体の構成にも、本発明は適用可能である。
本発明の第1の実施形態に係る半導体発光素子の概略構成を示す斜視図。 同第1の実施形態に係る半導体発光素子の断面図。 同第1の実施形態に係る半導体発光素子の上面図。 本発明の第2の実施形態に係る半導体発光素子の概略構成を示す斜視図。 同第2の実施形態に係る半導体発光素子の断面図。 本発明の第3の実施形態に係る半導体発光素子の概略構成を示す斜視図。 同第3の実施形態に係る半導体発光素子の断面図。 図7におけるX−X断面図。 本発明の第4の実施形態に係る半導体発光素子の概略構成を示す斜視図。 同第4の実施形態に係る半導体発光素子の断面図であり、pnホモ接合の延在方向(光伝播方向)に対して略平行な方向の断面を示す。
符号の説明
1…シリコン基板、2…シリコン酸化膜、3…n型半導体層、4…p型半導体層、5…シリコン酸化膜、8a…リッジ部、9…窓部、10…追加酸化部、11…位相シフト部、50,60…pnホモ接合部

Claims (5)

  1. シリコン基板上で前記シリコン基板の表面に対して略平行な方向に隣接して設けられたp型半導体層とn型半導体層とのpnホモ接合部を発光部として有する半導体発光素子であって、
    前記pnホモ接合部は、前記発光部における発光波長の整数倍と整合した周期で蛇行していることを特徴とする半導体発光素子。
  2. 前記発光部近傍に、前記pnホモ接合部の蛇行進行方向に光を導波する光導波構造が設けられたことを特徴とする請求項1記載の半導体発光素子。
  3. シリコン基板上で前記シリコン基板の表面に対して略平行な方向に隣接して設けられたp型半導体層とn型半導体層とのpnホモ接合部を発光部として有する半導体発光素子であって、
    前記pnホモ接合部の幅が、前記発光部における発光波長の1/2の整数倍と整合した周期で周期的に変化していることを特徴とする半導体発光素子。
  4. 前記pnホモ接合部の幅変化の周期構造における周期の位相を1/2周期分シフトする部分を、前記周期構造の少なくとも1箇所に設けたことを特徴とする請求項3記載の半導体発光素子。
  5. 周囲温度が常温または動作基準温度で、前記pnホモ接合部の周期構造により反射される波長が、前記発光部の自然放出光スペクトルのピーク波長より長く設定されたことを特徴とする請求項1〜4のいずれか1つに記載の半導体発光素子。
JP2007149494A 2007-06-05 2007-06-05 半導体発光素子 Pending JP2008305853A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007149494A JP2008305853A (ja) 2007-06-05 2007-06-05 半導体発光素子
US12/133,604 US7714344B2 (en) 2007-06-05 2008-06-05 Semiconductor light emitting device
US12/729,310 US7868342B2 (en) 2007-06-05 2010-03-23 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007149494A JP2008305853A (ja) 2007-06-05 2007-06-05 半導体発光素子

Publications (1)

Publication Number Publication Date
JP2008305853A true JP2008305853A (ja) 2008-12-18

Family

ID=40095027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007149494A Pending JP2008305853A (ja) 2007-06-05 2007-06-05 半導体発光素子

Country Status (2)

Country Link
US (2) US7714344B2 (ja)
JP (1) JP2008305853A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094210A (ja) * 2007-10-05 2009-04-30 Hitachi Ltd 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165292A (ja) * 2013-02-25 2014-09-08 Hitachi Ltd 発光素子及びその製造方法並びに光送受信器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3622906A (en) 1967-10-24 1971-11-23 Rca Corp Light-emitting diode array
US3675064A (en) 1970-02-16 1972-07-04 Motorola Inc Directed emission light emitting diode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094210A (ja) * 2007-10-05 2009-04-30 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
US20080303046A1 (en) 2008-12-11
US20100171141A1 (en) 2010-07-08
US7868342B2 (en) 2011-01-11
US7714344B2 (en) 2010-05-11

Similar Documents

Publication Publication Date Title
US11271370B2 (en) Tensile strained semiconductor photon emission and detection devices and integrated photonics system
US10305250B2 (en) III-Nitride nanowire array monolithic photonic integrated circuit on (001)silicon operating at near-infrared wavelengths
KR100937589B1 (ko) 하이브리드 레이저 다이오드
US7639719B2 (en) Thermal shunt for active devices on silicon-on-insulator wafers
EP2475056B1 (en) Photonic crystal device
JP2008177578A (ja) 半導体光素子及びその製造方法
Hiratani et al. High efficiency operation of GaInAsP/InP membrane distributed-reflector laser on Si
JP2008305853A (ja) 半導体発光素子
JP2006515109A (ja) 半導体レーザー
JP4984514B2 (ja) 半導体発光素子および該半導体発光素子の製造方法
US5828085A (en) Light emitting diode having light-emitting and light-absorbing regions
JP2009105184A (ja) 窒化物系半導体レーザ素子とその製造方法
Caracci et al. Planar single‐facet teardrop‐shaped Al x Ga1− x As‐GaAs quantum well heterostructure laser
US6793388B2 (en) Semiconductor laser and fabricating method of the same
JPH07111361A (ja) 埋込型半導体レーザ素子及びその製造方法
JP2013243169A (ja) 半導体光素子及び光モジュール
JP2008198654A (ja) 半導体レーザ、および半導体レーザを作製する方法
JP2006134943A (ja) 半導体レーザ素子及びその製造方法
KR20230161444A (ko) 반도체 광전자 디바이스
Zou et al. 100 mW phase-shifted 1550 nm BH DFB arrays with a 10-micron pitch
JP2011134991A (ja) フォトニック結晶発光素子
JP2011205012A (ja) 半導体発光素子、半導体発光素子を作製する方法
JP2005191093A (ja) 半導体レーザ素子