JP2008300494A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008300494A JP2008300494A JP2007143214A JP2007143214A JP2008300494A JP 2008300494 A JP2008300494 A JP 2008300494A JP 2007143214 A JP2007143214 A JP 2007143214A JP 2007143214 A JP2007143214 A JP 2007143214A JP 2008300494 A JP2008300494 A JP 2008300494A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- trench
- buried
- embedded
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】オン抵抗を大幅に低減することが可能な半導体装置を提供する。
【解決手段】この半導体装置は、トレンチ3aとトレンチ3bとの間の領域がチャネル9となるn型エピタキシャル層2と、トレンチ3aにシリコン酸化膜4を介して埋め込まれた埋め込み電極5と、トレンチ3bに埋め込まれ、トレンチ3bの内部においてn型エピタキシャル層2に対してショットキー接触するソース電極7の埋め込み部7aとを備えている。そして、トレンチ3aおよび3bの各々の周辺に形成される空乏層10aおよび10bでチャネル9を塞ぐことにより、チャネル9を流れる電流が遮断される一方、トレンチ3aの周辺に形成された空乏層10aを消滅させることにより、チャネル9を介して電流が流れるように構成されている。
【選択図】図2
【解決手段】この半導体装置は、トレンチ3aとトレンチ3bとの間の領域がチャネル9となるn型エピタキシャル層2と、トレンチ3aにシリコン酸化膜4を介して埋め込まれた埋め込み電極5と、トレンチ3bに埋め込まれ、トレンチ3bの内部においてn型エピタキシャル層2に対してショットキー接触するソース電極7の埋め込み部7aとを備えている。そして、トレンチ3aおよび3bの各々の周辺に形成される空乏層10aおよび10bでチャネル9を塞ぐことにより、チャネル9を流れる電流が遮断される一方、トレンチ3aの周辺に形成された空乏層10aを消滅させることにより、チャネル9を介して電流が流れるように構成されている。
【選択図】図2
Description
この発明は、半導体装置に関し、特に、スイッチング機能を有する半導体装置に関する。
従来、スイッチング機能を有する半導体装置として、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)が知られている(たとえば、特許文献1参照)。この特許文献1には、半導体層に形成されたトレンチにゲート電極が埋め込まれたトレンチゲート型のMOSFET(半導体装置)が開示されている。
図5は、上記特許文献1に開示された従来のMOSFET(半導体装置)の構造を示した断面図である。図5を参照して、従来のMOSFET(半導体装置)では、n+型の半導体基板101の上面上に、エピタキシャル層(半導体層)102が形成されている。このエピタキシャル層102には、半導体基板101側から順に、n-型不純物領域(ドレイン領域)102a、p型不純物領域102bおよびn+型不純物領域(ソース領域)102cが形成されている。
また、エピタキシャル層102には、n+型不純物領域102cおよびp型不純物領域102bを貫通してn-型不純物領域102aの途中の深さにまで達するトレンチ103が形成されている。このトレンチ103には、ゲート絶縁膜104を介して、ゲート電極105が埋め込まれている。また、エピタキシャル層102の上面上には、トレンチ103の開口端を塞ぐ層間絶縁膜106が形成されている。
また、エピタキシャル層102の上面上には、層間絶縁膜106を覆うように、ソース電極107が形成されている。また、半導体基板101の裏面上には、ドレイン電極108が形成されている。
上記のように構成された従来のMOSFETでは、ゲート電極105に対する印加電圧を変化させることによりオン/オフの制御が行われる。
具体的には、ゲート電極105に対して所定の正電位を印加すると、p型不純物領域102bの少数キャリア(電子)がトレンチ103側に引き寄せられることによって、n-型不純物領域(ドレイン領域)102aとn+型不純物領域(ソース領域)102cとを接続するような反転層109が形成される。これにより、反転層109を介して、ソース電極107とドレイン電極108との間に電流を流すことができる。その結果、MOSFETがオン状態となる。
このように、従来のMOSFETでは、n-型不純物領域(ドレイン領域)102aとn+型不純物領域(ソース領域)102cとを接続するように形成される反転層109をチャネルとして機能させている。
また、上記した状態からゲート電極105に対する所定の正電位の印加を解除すると、反転層(チャネル)109が消滅するので、ソース電極107とドレイン電極108との間に流れる電流を遮断することができる。その結果、MOSFETがオフ状態となる。
しかしながら、図5に示した従来の構造では、オン時に形成される反転層(チャネル)109が非常に薄いため、反転層(チャネル)109を流れる電流に対する抵抗を低減するのが困難であるという不都合がある。その結果、オン抵抗の改善を図るのが困難であるという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、オン抵抗を大幅に低減することが可能な新しい動作原理に基づく半導体装置を提供することである。
上記目的を達成するために、この発明の一の局面による半導体装置は、互いに所定の間隔を隔てて配列された複数のトレンチを有し、隣接するトレンチ間の各領域がチャネルとなる一導電型の半導体層と、複数のトレンチのうちの所定のトレンチに絶縁膜を介して埋め込まれた第1埋め込み電極と、第1埋め込み電極が埋め込まれたトレンチ以外のトレンチに埋め込まれ、第1埋め込み電極とは別個に電圧が印加されるとともに、トレンチの内部において半導体層に対してショットキー接触する第2埋め込み電極とを備えている。そして、複数のトレンチのうちの全てのトレンチの周辺に形成される空乏層で隣接するトレンチ間の各領域を塞ぐことにより、隣接するトレンチ間の各領域を流れる電流が遮断される一方、複数のトレンチのうちの第1埋め込み電極が埋め込まれたトレンチの周辺に形成された空乏層を消滅させることにより、隣接するトレンチ間の各領域を介して電流が流れるように構成されている。
この一の局面による半導体装置では、上記のように、全てのトレンチの周辺に形成される空乏層で隣接するトレンチ間の各領域(チャネル)を塞ぐことにより、隣接するトレンチ間の各領域(チャネル)を流れる電流が遮断される一方、第1埋め込み電極が埋め込まれたトレンチの周辺に形成された空乏層を消滅させることにより、隣接するトレンチ間の各領域(チャネル)を介して電流が流れるように構成することによって、第1埋め込み電極が埋め込まれたトレンチの周辺に形成される空乏層の形成状態は第1埋め込み電極に対する印加電圧に応じて変化するので、第1埋め込み電極に対する印加電圧を制御することにより、オフ状態(隣接するトレンチ間の各領域を流れる電流が遮断される状態)からオン状態(隣接するトレンチ間の各領域を介して電流が流れる状態)への切り替えを行うことができるとともに、その逆の切り替えも行うことができる。すなわち、半導体装置にスイッチング機能を持たせることができる。そして、上記した構成では、オン時において、隣接するトレンチ間の各領域の空乏層が消滅した部分の全てをチャネルとして機能させることができるので、非常に薄い反転層をチャネルとして機能させる従来のMOSFET(半導体装置)と比べて、チャネルを流れる電流に対する抵抗を大幅に低減することが可能となる。これにより、非常に薄い反転層をチャネルとして機能させる従来のMOSFET(半導体装置)と比べて、オン抵抗を大幅に低減することができる。
また、一の局面による半導体装置では、上記のように、第1埋め込み電極と、その第1埋め込み電極とは別個に電圧が印加される第2埋め込み電極とを設けることによって、オフ状態からオン状態に切り替える際に、第1埋め込み電極が埋め込まれたトレンチの周辺に形成された空乏層のみを消滅させ、第2埋め込み電極が埋め込まれたトレンチの周辺に形成された空乏層を残すことができる。この場合、2つの第1埋め込み電極の間に少なくとも1つの第2埋め込み電極を配置するようにすれば、隣接するトレンチ間の各領域(チャネル)の第2埋め込み電極側の部分が常に空乏層で塞がれた状態になるので、オフ状態からオン状態に切り替える際の閾値電圧(隣接するトレンチ間の各領域を流れる電流の遮断が解除されてオン状態になる時の第1埋め込み電極に対する印加電圧)が高くなる。これにより、半導体装置にノイズが入った場合に、オフ状態に保持しているにもかかわらず、第1埋め込み電極に対する印加電圧が閾値電圧に達してオン状態になるという誤動作が発生しやすくなるのを抑制することができる。
また、一の局面による半導体装置では、上記のように、第2埋め込み電極を、トレンチの内部において半導体層に対してショットキー接触させることによって、絶縁膜などを設けることなく、簡単な構造で、第2埋め込み電極が埋め込まれたトレンチの周辺に空乏層を形成することができる。
上記一の局面による半導体装置において、好ましくは、半導体層の上面上に形成された電極層をさらに備え、電極層は、第1埋め込み電極が埋め込まれたトレンチ以外のトレンチに埋め込まれた埋め込み部を有しており、第2埋め込み電極は、電極層の埋め込み部によって構成されている。このように構成すれば、電極層を形成する工程の際に、同時に、第2埋め込み電極(電極層の埋め込み部)も形成することができる。さらに、電極層と第2埋め込み電極(電極層の埋め込み部)とを電気的に接続するための工程が不要となる。これにより、製造工程を簡略化することができる。
上記一の局面による半導体装置において、好ましくは、第1埋め込み電極および第2埋め込み電極は、2つの第1埋め込み電極の間に少なくとも1つの第2埋め込み電極が配置されるように、複数のトレンチの各々に埋め込まれている。このように構成すれば、上記した閾値電圧に関する効果を容易に得ることができる。
上記一の局面による半導体装置において、好ましくは、第2埋め込み電極に対する印加電圧は、隣接するトレンチ間の各領域を流れる電流を遮断する場合および隣接するトレンチ間の各領域を介して電流を流す場合にかかわらず、第2埋め込み電極が埋め込まれたトレンチの周辺に空乏層が形成されるように制御されている。このように構成すれば、上記した閾値電圧に関する効果を容易に得ることができる。
上記一の局面による半導体装置において、好ましくは、第1埋め込み電極に対して所定電圧が印加されることにより、第1埋め込み電極が埋め込まれたトレンチの周辺に形成された空乏層が消滅し、第1埋め込み電極に対する所定電圧の印加が解除されることにより、第1埋め込み電極が埋め込まれたトレンチの周辺に空乏層が形成されるように構成されている。このように構成すれば、第1埋め込み電極に対する印加電圧を制御することにより、容易に、オフ状態からオン状態への切り替えを行うことができるとともに、その逆の切り替えも行うことができる。
上記一の局面による半導体装置において、好ましくは、隣接するトレンチ間の各領域を流れる電流を遮断する場合に、隣接するトレンチの各々の周辺に形成された空乏層が互いに連結された状態になるように構成されている。このように構成すれば、オフ時において、確実に、隣接するトレンチ間の各領域(チャネル)を空乏層で塞ぐことができる。
上記一の局面による半導体装置において、好ましくは、隣接するトレンチ間の距離は、隣接するトレンチの各々の周辺に形成された空乏層の一部が互いに重なるように設定されている。このように構成すれば、容易に、隣接するトレンチの各々の周辺に形成された空乏層を互いに連結させることができる。
以上のように、本発明によれば、オン抵抗を大幅に低減することが可能な新しい動作原理に基づく半導体装置を容易に得ることができる。
図1は、本発明の一実施形態による半導体装置を示した断面斜視図である。図2は、図1に示した一実施形態による半導体装置の埋め込み電極の接続位置を説明するための断面図である。まず、図1および図2を参照して、本実施形態による半導体装置の構造について説明する。なお、本実施形態の半導体装置は、ノーマリオフ型のスイッチ装置として機能するように構成されている。
本実施形態の半導体装置では、図1および図2に示すように、n+型シリコン基板1の上面上に、約1μm〜約10μmの厚みを有するn型シリコンからなるn型エピタキシャル層2が形成されている。n+型シリコン基板1には、後述するドレイン電極8との間で良好なオーミック接触を得るために、n型不純物が高濃度で導入されている。また、n型エピタキシャル層2には、n型不純物がn+型シリコン基板1よりも低い濃度(約5×1015cm-3〜約1×1018cm-3)で導入されている。なお、n+型シリコン基板1およびn型エピタキシャル層2は、本発明の「一導電型の半導体層」の一例である。
また、n型エピタキシャル層2は、その厚み方向に掘られた複数のトレンチ3を有している。この複数のトレンチ3は、n型エピタキシャル層2の所定領域がその上面(主表面)側からエッチングされることによって形成されている。すなわち、複数のトレンチ3の各々の開口端は、n型エピタキシャル層2の上面側に位置している。
また、複数のトレンチ3は、その各々がn型エピタキシャル層2の上面に対して平行な所定方向(A方向)に沿って延びるように細長状に形成されている。また、複数のトレンチ3は、n型エピタキシャル層2の上面に対して平行で、かつ、トレンチ3が延びる方向(A方向)と直交する方向(B方向)に互いに約0.05μm〜約0.3μmの間隔を隔てて配列されている。さらに、複数のトレンチ3の各々の溝深さは、n型エピタキシャル層2の厚み(約1μm〜約10μm)よりも小さくなるように、約0.5μm〜約5μmに設定されている。また、複数のトレンチ3の各々のB方向の幅は、約0.1μm〜約1μmに設定されている。
また、複数のトレンチ3のうちの所定のトレンチ3aの内面上には、n型エピタキシャル層2を構成するn型シリコンを熱酸化処理することによって得られるシリコン酸化膜4が約10nm〜約100nmの厚みで形成されている。このシリコン酸化膜4は、所定のトレンチ3aにのみ設けられており、所定のトレンチ3a以外のトレンチ3bには設けられていない。そして、本実施形態では、シリコン酸化膜4が設けられたトレンチ3aおよびシリコン酸化膜4が設けられていないトレンチ3bは、B方向に1つずつ交互に配置されている。すなわち、2つのトレンチ3aの間に1つのトレンチ3bが配置されることになる。なお、シリコン酸化膜4は、本発明の「絶縁膜」の一例である。
また、所定のトレンチ3aの内面上には、シリコン酸化膜4を介して、p型ポリシリコンからなる埋め込み電極(ゲート電極)5が形成されている。この埋め込み電極(ゲート電極)5の構成材料としては、p型ポリシリコン以外に、金属などを用いることもできる。また、埋め込み電極(ゲート電極)5は、トレンチ3aの途中の深さまでを埋め込んでいる。このような埋め込み電極(ゲート電極)5を設けることにより、埋め込み電極(ゲート電極)5に対する印加電圧を制御すれば、トレンチ3aの周辺に空乏層を形成したり、その形成された空乏層を消滅させたりすることが可能となる。なお、埋め込み電極(ゲート電極)5は、本発明の「第1埋め込み電極」の一例である。
また、トレンチ3aの埋め込み電極(ゲート電極)5が埋め込まれていない残りの部分(埋め込み電極5よりも上方の部分)には、シリコン酸化膜からなる層間絶縁膜6が埋め込まれている。この層間絶縁膜6は、埋め込み電極(ゲート電極)5と後述するソース電極7との間で絶縁を行うために設けられている。また、層間絶縁膜6の厚みは、トレンチ3aの埋め込み電極(ゲート電極)5が埋め込まれていない残りの部分(埋め込み電極5よりも上方の部分)の深さと同じになるように設定されている。したがって、層間絶縁膜6の上面は、n型エピタキシャル層2の上面(隣接するトレンチ3間の各領域の上端部の上面)に対して面一となっている。
また、n型エピタキシャル層2の上面側の部分(隣接するトレンチ3間の各領域の上端部)には、n型エピタキシャル層2の上面に低濃度領域が露出しないように、n型不純物が高濃度でイオン注入された高濃度領域2aが形成されている。このn型エピタキシャル層2の高濃度領域2aの濃度は、後述するソース電極7との間で良好なオーミック接触を得ることが可能なように設定されており、n型エピタキシャル層2の他の部分の濃度よりも高くなっている。また、n型エピタキシャル層2の高濃度領域2aの厚み(イオン注入深さ)は、層間絶縁膜6の厚みよりも小さくなるように設定されている。すなわち、n型エピタキシャル層2の高濃度領域2aの下端部は、埋め込み電極(ゲート電極)5の上端部よりも上方に位置していることになる。
また、n型エピタキシャル層2の上面上には、複数のトレンチ3の各々の開口端を覆うように、Al層からなるソース電極7が形成されている。このソース電極7は、n型エピタキシャル層2の高濃度領域(隣接するトレンチ3間の各領域の上端部)2aに対してオーミック接触している。なお、ソース電極7は、本発明の「電極層」の一例である。
ここで、本実施形態のソース電極7は、埋め込み電極(ゲート電極)5が埋め込まれたトレンチ3a以外のトレンチ3bの内部において、n型エピタキシャル層2に対してショットキー接触するように構成されている。具体的には、ソース電極7には、トレンチ3bを完全に埋め込む埋め込み部(埋め込み電極)7aが一体的に設けられている。そして、このソース電極7の埋め込み部7aが、トレンチ3bの内部において、n型エピタキシャル層2に対してショットキー接触している。このように構成すれば、ソース電極7の埋め込み部7aに対する印加電圧を制御することにより、トレンチ3bの周辺に空乏層を形成することが可能となる。なお、ソース電極7の埋め込み部7aは、本発明の「第2埋め込み電極」の一例である。
また、トレンチ3aに埋め込み電極(ゲート電極)5が埋め込まれ、トレンチ3bにソース電極7の埋め込み部7aが埋め込まれているため、埋め込み電極(ゲート電極)5とソース電極7の埋め込み部7aとがB方向に1つずつ交互に配置された状態となっている。すなわち、2つの埋め込み電極(ゲート電極)5の間にソース電極7の埋め込み部7aが1つ配置された状態となっている。
そして、本実施形態では、埋め込み電極(ゲート電極)5が埋め込まれたトレンチ3aとソース電極7の埋め込み部7aが埋め込まれたトレンチ3bとの間の距離は、トレンチ3aおよび3bの各々の周辺に空乏層を形成した時に、トレンチ3aおよび3bの各々に形成された空乏層の一部が互いに重なるように設定されている。すなわち、トレンチ3aおよび3bの各々の周辺に空乏層を形成した場合には、トレンチ3aおよび3bの各々の周辺に形成された空乏層が互いに連結される。このため、本実施形態では、トレンチ3aおよび3bの各々の周辺に空乏層を形成すれば、トレンチ3aとトレンチ3bとの間の各領域を空乏層によって塞ぐことができる。
また、n+型シリコン基板1の裏面上には、複数の金属層が積層された多層構造体からなるドレイン電極8が形成されている。このドレイン電極8は、n+型シリコン基板1に対してオーミック接触している。
上記した構成では、ソース電極7とドレイン電極8との間に電圧を印加した場合に、ソース電極7とドレイン電極8との間を流れる電流(n型エピタキシャル層2の厚み方向に流れる電流)は、n型エピタキシャル層2の隣接するトレンチ3間の各領域を通過することになる。すなわち、上記した構成では、n型エピタキシャル層2の隣接するトレンチ3間の各領域がチャネル9として機能することになる。
図3および図4は、本発明の一実施形態による半導体装置の動作を説明するための断面図である。図3には、スイッチ装置として機能する半導体装置がオフ状態となっている場合を図示しており、図4には、スイッチ装置として機能する半導体装置がオン状態となっている場合を図示している。次に、図3および図4を参照して、本実施形態のスイッチ装置として機能する半導体装置の動作について説明する。
なお、以下の説明では、ソース電極7に負電位が印加され、ドレイン電極8に正電位が印加されているとする。すなわち、スイッチ装置として機能する半導体装置がオン状態の場合には、ドレイン電極8からソース電極7(図4の矢印の方向)に電流が流れる。
まず、図3および図4に示すように、ソース電極7およびドレイン電極8の各々に負電位および正電位が印加されると、ソース電極7に一体的に設けられた埋め込み部7aに対して負電位が印加されることになる。したがって、ソース電極7の埋め込み部7aが埋め込まれたトレンチ3bの周辺は、常に多数キャリアが減少した状態となっている。すなわち、トレンチ3bの周辺には、オン状態およびオフ状態にかかわらず、常に空乏層10(10b)が形成されている。
そして、スイッチ装置として機能する半導体装置がオフ状態の場合には、図3に示すように、埋め込み電極(ゲート電極)5が埋め込まれたトレンチ3aの周辺に存在する多数キャリアが減少するように、埋め込み電極(ゲート電極)5に対する印加電圧が制御されている。これにより、トレンチ3aの周辺には、トレンチ3bの周辺に形成された空乏層10(10b)と同様の空乏層10(10a)が形成されている。
この際、トレンチ3aとトレンチ3bとの間の領域において、トレンチ3aおよび3bの各々の周辺に形成された空乏層10aおよび10bの一部が互いに重なる。すなわち、トレンチ3aとトレンチ3bとの間の領域において、空乏層10aおよび10bが互いに連結された状態となる。これにより、チャネル9が空乏層10aおよび10bによって塞がれた状態となるので、チャネル9を流れる電流を遮断することができる。したがって、スイッチ装置として機能する半導体装置がオフ状態となる。
次に、スイッチ装置として機能する半導体装置をオフ状態からオン状態に切り替える場合には、図4に示すように、埋め込み電極(ゲート電極)5に対して所定の正電位(所定電圧)を印加することによって、トレンチ3aの周辺に形成された空乏層10a(図3参照)を消滅させる。すなわち、チャネル9の埋め込み電極(ゲート電極)5側の部分を塞いでいた空乏層10aを消滅させる。これにより、チャネル9の埋め込み電極(ゲート電極)5側の部分を介して電流を流すことができるので、スイッチ装置として機能する半導体装置をオン状態にすることが可能となる。
また、スイッチ装置として機能する半導体装置をオン状態からオフ状態に切り替える場合には、埋め込み電極(ゲート電極)5に対する所定の正電位の印加を解除する。これにより、図3に示した状態に戻るので、スイッチ装置として機能する半導体装置をオフ状態にすることが可能となる。
本実施形態では、上記のように、全てのトレンチ3の周辺に形成される空乏層10でチャネル(隣接するトレンチ3間の各領域)9を塞ぐことにより、チャネル(隣接するトレンチ3間の各領域)9を流れる電流が遮断される一方、埋め込み電極5が埋め込まれたトレンチ3aの周辺に形成された空乏層10aを消滅させることにより、チャネル(隣接するトレンチ3間の各領域)9を介して電流が流れるように構成することによって、トレンチ3aの周辺に形成される空乏層10aの形成状態は埋め込み電極(ゲート電極)5に対する印加電圧に応じて変化するので、埋め込み電極5に対する印加電圧を制御することにより、オフ状態(チャネル9を流れる電流が遮断される状態)からオン状態(チャネル9を介して電流が流れる状態)への切り替えを行うことができるとともに、その逆の切り替えも行うことができる。すなわち、半導体装置にスイッチング機能を持たせることができる。そして、上記した構成では、オン時において、隣接するトレンチ3間の各領域の空乏層10aが消滅した部分の全てをチャネル9として機能させることができるので、非常に薄い反転層をチャネルとして機能させる従来のMOSFET(半導体装置)と比べて、チャネル9を流れる電流に対する抵抗を大幅に低減することが可能となる。これにより、非常に薄い反転層をチャネルとして機能させる従来のMOSFET(半導体装置)と比べて、オン抵抗を大幅に低減することができる。
また、本実施形態では、上記のように、トレンチ3aに埋め込み電極(ゲート電極)5を埋め込み、トレンチ3bにソース電極7の埋め込み部7aを埋め込むことによって、オフ状態からオン状態に切り替える際に、複数のトレンチ3のうちの埋め込み電極(ゲート電極)5が埋め込まれたトレンチ3aの周辺に形成された空乏層10aのみを消滅させ、ソース電極7の埋め込み部7aが埋め込まれたトレンチ3bの周辺に形成された空乏層10bを残すことができる。この場合、埋め込み電極(ゲート電極)5が埋め込まれた2つのトレンチ3aの間にソース電極7の埋め込み部7aが埋め込まれたトレンチ3bを1つ配置するようにすれば、チャネル(隣接するトレンチ3間の各領域)9のソース電極7の埋め込み部7a側の部分が常に空乏層10bで塞がれた状態になるので、オフ状態からオン状態に切り替える際の閾値電圧(チャネル9を流れる電流の遮断が解除されてオン状態になる時の埋め込み電極(ゲート電極)5に対する印加電圧)が高くなる。これにより、半導体装置にノイズが入った場合に、オフ状態に保持しているにもかかわらず、埋め込み電極(ゲート電極)5に対する印加電圧が閾値電圧に達してオン状態になるという誤動作が発生しやすくなるのを抑制することができる。
また、本実施形態では、上記のように、ソース電極7の埋め込み電極7aを、トレンチ3bの内部において、n型エピタキシャル層2に対してショットキー接触させることによって、絶縁膜などを設けることなく、簡単な構造で、ソース電極7の埋め込み電極7aが埋め込まれたトレンチ3bの周辺に空乏層10bを形成することができる。
また、本実施形態では、上記のように、トレンチ3bに埋め込まれる埋め込み電極を、ソース電極7に一体的に設けられた埋め込み部7aにより構成することによって、ソース電極7を形成する工程の際に、同時に、トレンチ3bに埋め込まれる埋め込み電極(ソース電極7の埋め込み部7a)も形成することができる。さらに、ソース電極7とトレンチ3bに埋め込まれる埋め込み電極(ソース電極7の埋め込み部7a)とを電気的に接続するための工程が不要となる。これにより、製造工程を簡略化することができる。
また、本実施形態では、上記のように、埋め込み電極(ゲート電極)5に対して所定の正電位が印加されることにより、トレンチ3aの周辺に形成された空乏層10aが消滅し、埋め込み電極(ゲート電極)5に対する所定の正電位の印加が解除されることにより、トレンチ3aの周辺に空乏層10aが形成されるように構成することによって、埋め込み電極(ゲート電極)5に対する印加電圧を制御することにより、容易に、オフ状態からオン状態への切り替えを行うことができるとともに、その逆の切り替えも行うことができる。
また、本実施形態では、上記のように、オフ時において、隣接するトレンチ3の各々の周辺に形成された空乏層10が互いに連結された状態になるように構成することによって、確実に、チャネル(隣接するトレンチ3間の各領域)9を空乏層10で塞ぐことができる。
また、本実施形態では、上記のように、隣接するトレンチ3間の距離を、隣接するトレンチ3の各々の周辺に形成された空乏層10の一部が互いに重なるように設定することによって、容易に、隣接するトレンチ3の各々の周辺に形成された空乏層10を互いに連結させることができる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記実施形態では、複数のトレンチをn型エピタキシャル層に形成し、そのn型エピタキシャル層の隣接するトレンチ間の各領域をチャネルとして機能させるようにしたが、本発明はこれに限らず、複数のトレンチをp型エピタキシャル層に形成し、そのp型エピタキシャル層の隣接するトレンチ間の各領域をチャネルとして機能させるようにしてもよい。
また、上記実施形態では、Al層のみによって構成されたソース電極を用いるようにしたが、本発明はこれに限らず、下層のバリアメタル層と上層のAl層とによって構成されたソース電極を用いるようにしてもよい。この場合、バリアメタル層の最下層をTi層とし、そのTi層とn型エピタキシャル層とをショットキー接触させるようにするのが好ましい。
また、上記実施形態では、トレンチの溝深さがn型エピタキシャル層の厚みよりも小さくなるように構成したが、本発明はこれに限らず、トレンチがn型エピタキシャル層を貫通してn+型シリコン基板にまで達していてもよい。
また、上記実施形態では、層間絶縁膜の上面がn型エピタキシャル層の上面に対して面一となるように構成したが、本発明はこれに限らず、層間絶縁膜の上面がn型エピタキシャル層の上面よりも上方に位置していてもよいし、層間絶縁膜の上面がn型エピタキシャル層の上面よりも下方に位置していてもよい。
1 n+型シリコン基板(半導体層)
2 n型エピタキシャル層(半導体層)
3、3a、3b トレンチ
4 シリコン酸化膜(絶縁膜)
5 埋め込み電極
7 ソース電極(電極層)
7a 埋め込み部
9 チャネル
10、10a、10b 空乏層
2 n型エピタキシャル層(半導体層)
3、3a、3b トレンチ
4 シリコン酸化膜(絶縁膜)
5 埋め込み電極
7 ソース電極(電極層)
7a 埋め込み部
9 チャネル
10、10a、10b 空乏層
Claims (7)
- 互いに所定の間隔を隔てて配列された複数のトレンチを有し、隣接する前記トレンチ間の各領域がチャネルとなる一導電型の半導体層と、
前記複数のトレンチのうちの所定のトレンチに絶縁膜を介して埋め込まれた第1埋め込み電極と、
前記第1埋め込み電極が埋め込まれたトレンチ以外のトレンチに埋め込まれ、前記第1埋め込み電極とは別個に電圧が印加されるとともに、前記トレンチの内部において前記半導体層に対してショットキー接触する第2埋め込み電極とを備え、
前記複数のトレンチのうちの全てのトレンチの周辺に形成される空乏層で前記隣接するトレンチ間の各領域を塞ぐことにより、前記隣接するトレンチ間の各領域を流れる電流が遮断される一方、前記複数のトレンチのうちの前記第1埋め込み電極が埋め込まれたトレンチの周辺に形成された空乏層を消滅させることにより、前記隣接するトレンチ間の各領域を介して電流が流れるように構成されていることを特徴とする半導体装置。 - 前記半導体層の上面上に形成された電極層をさらに備え、
前記電極層は、前記第1埋め込み電極が埋め込まれたトレンチ以外のトレンチに埋め込まれた埋め込み部を有しており、
前記第2埋め込み電極は、前記電極層の埋め込み部によって構成されていることを特徴とする請求項1に記載の半導体装置。 - 前記第1埋め込み電極および前記第2埋め込み電極は、2つの前記第1埋め込み電極の間に少なくとも1つの前記第2埋め込み電極が配置されるように、前記複数のトレンチの各々に埋め込まれていることを特徴とする請求項1または2に記載の半導体装置。
- 前記第2埋め込み電極に対する印加電圧は、前記隣接するトレンチ間の各領域を流れる電流を遮断する場合および前記隣接するトレンチ間の各領域を介して電流を流す場合にかかわらず、前記第2埋め込み電極が埋め込まれたトレンチの周辺に空乏層が形成されるように制御されていることを特徴とする請求項1〜3のいずれかに記載の半導体装置。
- 前記第1埋め込み電極に対して所定電圧が印加されることにより、前記第1埋め込み電極が埋め込まれたトレンチの周辺に形成された空乏層が消滅し、前記第1埋め込み電極に対する前記所定電圧の印加が解除されることにより、前記第1埋め込み電極が埋め込まれたトレンチの周辺に空乏層が形成されるように構成されていることを特徴とする請求項1〜4のいずれかに記載の半導体装置。
- 前記隣接するトレンチ間の各領域を流れる電流を遮断する場合に、前記隣接するトレンチの各々の周辺に形成された空乏層が互いに連結された状態になるように構成されていることを特徴とする請求項1〜5のいずれかに記載の半導体装置。
- 前記隣接するトレンチ間の距離は、前記隣接するトレンチの各々の周辺に形成された空乏層の一部が互いに重なるように設定されていることを特徴とする請求項1〜6のいずれかに記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007143214A JP2008300494A (ja) | 2007-05-30 | 2007-05-30 | 半導体装置 |
PCT/JP2008/060007 WO2008149800A1 (ja) | 2007-05-30 | 2008-05-30 | 半導体装置 |
US12/601,923 US8575687B2 (en) | 2007-05-30 | 2008-05-30 | Semiconductor switch device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007143214A JP2008300494A (ja) | 2007-05-30 | 2007-05-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008300494A true JP2008300494A (ja) | 2008-12-11 |
Family
ID=40173746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007143214A Pending JP2008300494A (ja) | 2007-05-30 | 2007-05-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008300494A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106024867A (zh) * | 2016-07-25 | 2016-10-12 | 吉林华微电子股份有限公司 | 一种mosfet器件及其制造方法 |
CN106098752A (zh) * | 2016-07-25 | 2016-11-09 | 吉林华微电子股份有限公司 | 一种igbt器件及其制造方法 |
-
2007
- 2007-05-30 JP JP2007143214A patent/JP2008300494A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106024867A (zh) * | 2016-07-25 | 2016-10-12 | 吉林华微电子股份有限公司 | 一种mosfet器件及其制造方法 |
CN106098752A (zh) * | 2016-07-25 | 2016-11-09 | 吉林华微电子股份有限公司 | 一种igbt器件及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8217419B2 (en) | Semiconductor device | |
JP2012169385A (ja) | 炭化珪素半導体装置 | |
JP4039376B2 (ja) | 半導体装置 | |
JP2009004411A (ja) | 半導体装置 | |
JP4735067B2 (ja) | 絶縁ゲート型半導体装置 | |
JP3975992B2 (ja) | 半導体装置及びその製造方法 | |
JP2008300494A (ja) | 半導体装置 | |
US8575687B2 (en) | Semiconductor switch device | |
JP2009038214A (ja) | 半導体装置 | |
JP5207666B2 (ja) | 半導体装置 | |
US10319851B2 (en) | Semiconductor device and method for manufacturing same | |
JP2009004501A (ja) | 半導体装置 | |
JP2008300496A (ja) | 半導体装置 | |
JP5285242B2 (ja) | 半導体装置 | |
JP2008300495A (ja) | 半導体装置 | |
US8860129B2 (en) | Semiconductor device | |
JP5389339B2 (ja) | 半導体装置 | |
JP7095342B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6554614B1 (ja) | ワイドギャップ半導体装置 | |
JP4687041B2 (ja) | 半導体装置の製造方法 | |
JP2008311453A (ja) | 半導体装置 | |
JP2009004399A (ja) | 半導体装置 | |
JP6539026B2 (ja) | 半導体装置及びその製造方法 | |
JP5230970B2 (ja) | 半導体装置 | |
JP2008305904A (ja) | 半導体装置 |