JP2008295004A - パケット検知回路とその方法 - Google Patents

パケット検知回路とその方法 Download PDF

Info

Publication number
JP2008295004A
JP2008295004A JP2007194137A JP2007194137A JP2008295004A JP 2008295004 A JP2008295004 A JP 2008295004A JP 2007194137 A JP2007194137 A JP 2007194137A JP 2007194137 A JP2007194137 A JP 2007194137A JP 2008295004 A JP2008295004 A JP 2008295004A
Authority
JP
Japan
Prior art keywords
value
offset
packet detection
circuit
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007194137A
Other languages
English (en)
Inventor
Kito Cho
▲奇▼棟 張
Chuen-Heng Wang
淳恆 王
Tzu-Wen Sung
子文 宋
Yu-Ling Chen
毓麟 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcor Micro Corp
Original Assignee
Alcor Micro Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcor Micro Corp filed Critical Alcor Micro Corp
Publication of JP2008295004A publication Critical patent/JP2008295004A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

【課題】本発明は、パケット検知回路を提供する。
【解決手段】遅延関連関数と自己相関関数を演算することにより、パケットの到達時間を検知するパケット検知回路である。直流オフセットがパケット検知回路に対する影響を消去するため、パケット検知回路は、遅延関連関数と自己相関関数を演算する時、直流オフセットにより、遅延関連関数と自己相関関数に生成した誤差を演算して該誤差を消去し、そして、遅延関連関数と自己相関関数からパケット検知トリガー値を演算して、より精確に、パケットの到達時間を検知できる。
【選択図】図2

Description

本発明は、パケット検知回路とその方法に関し、特に、直流オフセットの影響を受けないパケット検知回路とその方法に関する。
一般のパケット検知回路は、パケット検知を実行する時、遅延関連関数と自己相関関数を演算してから、遅延関連関数を、自己相関関数で割ってパケット検知値を求め、そして、パケット検知値を、予めに設定した閾値と比較して、パケットの到達時間が得られ、パケット検知の目的が達成される。
しかしながら、パケット検知回路に直流オフセットがありながら、遅延関連関数と自己相関関数を演算する時、直流オフセットの成分も一緒に演算され、演算の誤差が発生し、そのため、パケット検知回路が、精確に検知できなくなる。一般のパケット検知回路において、遅延関連関数を演算する方法は、次の式1を利用する。
Figure 2008295004
但し、Sが入力されたパケット検知回路の信号値で、Sn+DがD個のサンプリングポイント遅延された後に入力されたパケット検知回路の信号値である。しかしながら、直流オフセットがあると、遅延関連関数を演算する式が次の式2になる。
Figure 2008295004
但し、R=S+P、Rn+D=Sn+D+Pn+D、PとPn+Dが直流オフセットの値である。
仮に、所定の時間内、直流オフセットが一定値Pで、また、信号の平均値がゼロである時、遅延関連関数を演算する式が次のようになる。
Figure 2008295004
直流オフセットが故に、式3は式1に比べて、信号を演算する遅延関連パワー値に、余分な
Figure 2008295004
があり、誤判し易くなる。
一方、一般のパケット検知回路において、自己相関関数を演算する方法は、次の式を利用する。
Figure 2008295004
但し、Sn+DがD個遅延された後の入力パケット検知回路の信号値である。直流オフセットがある時、自己相関関数を演算する式が次のようになる。
Figure 2008295004
但し、Rn+D=Sn+D+Pn+D、Pn+Dが直流オフセットの値である。仮に、所定の時間内、直流オフセットが一定値Pで、また、信号の平均値がゼロである時、自己相関関数を演算する式が次のようになる。
Figure 2008295004
そして、式6は式4に比べると、直流オフセットが故に、信号を演算する自己相関関数に、
Figure 2008295004
の誤差がある。
以上から分かるように、直流オフセットが故に、遅延関連関数と自己相関関数の演算に、誤差が発生するため、従来技術は、上記の問題について、予め直流オフセットを解消しておく方法により、直流オフセットが、パケット検知に対する影響を改善する。図1は、従来のパケット検知回路の機能ブロック図である。パケット検知回路10は、遅延関連関数演算回路101と自己相関関数演算回路102、パケット検知トリガー値演算回路103及び切換えユニット104を含む。
パケット検知回路10は、それぞれ、遅延関連関数演算回路101と自己相関関数演算回路102により、遅延関連関数と関連関数を演算する前、予め直流オフセット消去器11によって直流オフセットを消去しておく、これにより、遅延関連関数演算回路101と自己相関関数演算回路102が、直流オフセットを含めて演算して演算の誤差を生成し、パケット検知回路10が精確に検知できないことを防止する。直流オフセット消去器11により、入力信号の直流オフセットを消去した後、遅延関連関数と自己相関関数を演算して、パケット検知トリガー値演算回路103が、遅延関連関数と自己相関関数の演算結果から、パケット検知のトリガー時間を判断し、切換えユニット104が信号を出力するように制御する。
しかしながら、上記のパケット検知回路10は、予め直流オフセット消去器11により直流オフセットを消去しておかないと、精確にパケットの到達時間を検知できなくなるため、直流オフセット消去器11がトラブルになると、確実に直流オフセットを消去できなくなり、精確にパケットの到達時間を検知できなくなる。
上記のようなパケット検知回路10の他に、予めノイズにより直流オフセットを消去しておいて、パケット検知の機能を実行させるパケット検知回路もあるが、直流オフセットが温度や他の回路の影響によって異なる場合があるため、パケット検知の開始後、事前に消去できない直流オフセットがあることにより、遅延関連関数と自己相関関数の演算誤差が発生し、パケット検知回路が精確にパケットの到達時間を検知することができなくなる。
本発明は、上記の問題点に鑑みて、直流オフセットによる影響がなく、直流オフセットが存在する状態で、精確に信号の遅延関連関数と自己相関関数を演算でき、また、高速に、パケットの到達時間を検知できるパケット検知回路を提供する。
本発明は、上記の目的を達成するため、遅延関連関数演算回路と自己相関関数演算回路、自己相関関数直流オフセット相殺回路及びパケット検知トリガー演算回路を含むパケット検知回路である。遅延関連関数演算回路は、入力信号を受信して該入力信号の遅延関連関数を演算し、且つ、該遅延関連関数から該入力信号の所定の時間長さの平均値を減算する平均値減算回路を含める。パケット検知回路は、自己相関関数演算回路により該入力信号を受信して、該入力信号の自己相関関数を演算し、自己相関関数直流オフセット相殺回路により、直流オフセット値を演算して、該入力信号の自己相関関数から該直流オフセット値を減算し、そして、パケット検知トリガー演算回路に、該遅延関連関数演算回路と該自己相関関数直流オフセット相殺回路との出力値に基づいて、パケット検知トリガー値を演算させ、パケットの到達時間を検知する。
本発明は、さらに、遅延関連関数演算回路と遅延関連関数直流オフセット相殺回路、自己相関関数演算回路、自己相関関数直流オフセット相殺回路及びパケット検知トリガー演算回路を含むパケット検知回路である。パケット検知回路は、遅延関連関数演算回路により、入力信号の遅延関連関数を演算し、遅延関連関数直流オフセット相殺回路により、第1の直流オフセット値を演算して、該遅延関連関数演算回路の演算結果から該第1の直流オフセット値を減算する。また、自己相関関数演算回路が、該入力信号の自己相関関数を演算し、自己相関関数直流オフセット相殺回路が、第2の直流オフセット値を演算し、該自己相関関数演算回路の演算結果から該第2の直流オフセット値を減算する。最後に、パケット検知トリガー演算回路が、該遅延関連関数直流オフセット相殺回路と該自己相関関数直流オフセット相殺回路との出力値に基づいて、パケット検知トリガー値を演算し、パケットの到達時間を検知する。
本発明は、さらに、信号を受信し、そして、該信号の遅延関連関数を演算し、該遅延関連関数が、該信号の所定の時間長さの平均値を減算してから生成され、また、自己相関関数と直流オフセット値を演算して、該自己相関関数から該直流オフセット値を減算し、最後に、該遅延関連関数と該直流オフセット値を減算した該自己相関関数に基づいて、パケット検知トリガー値を演算して、パケットの到達時間を検知するステップが含有されるパケット検知方法を提供する。
本発明は、また更に、信号を受信し、遅延関連関数と第1の直流オフセット値を演算して、該遅延関連関数から、該第1の直流オフセット値を減算し、自己相関関数と第2の直流オフセット値を演算して、該自己相関関数から、該第2の直流オフセット値を減算し、最後に、該第1の直流オフセット値を減算した該遅延関連関数と該第2の直流オフセット値を減算した該自己相関関数から、パケット検知トリガー値を演算して、パケットの到達時間を検知するステップが含有されるパケット検知方法を提供する。
以下、図面を参照しながら、本発明が予定の目的を達成するための技術や手段及びその効果について、詳しく説明するが、本発明はそれに制限されない。
本発明は、統計学の変異性の観念を用いて、直流信号のパケット検知回路に対する影響を消去し、直流オフセットが有る場合であっても、パケット回路に、精確に信号の遅延関連関数と自己相関関数を演算させ、また、高速に、パケットの到達時間を検知できる。
図2は、本発明の第1の好ましい実施例のパケット検知回路の機能のブロック図である。パケット検知回路20は、遅延関連関数演算回路201と自己相関関数演算回路202、自己相関関数直流オフセット相殺回路203、パケット検知トリガー値演算回路204及び切換えユニット205を含む。遅延関連関数演算回路201は、平均値減算回路2011を含む。
遅延関連関数演算回路201は、入力信号を受信し、入力信号の遅延関連関数を演算し、さらに、平均値減算回路2011によって信号の平均値を減算することにより、直流オフセットの影響を消去し、より精確な遅延関連関数を求める。
前記の式3から分かるように、直流オフセットが故に、演算した信号の遅延関連パワー値に、余分な
Figure 2008295004
があり、誤判し易くなる。そのため、本発明の遅延関連関数演算回路201による信号遅延関連パワー値の演算方法は、次の式を利用する。
Figure 2008295004
但し、Rn+i=Sn+i+Pn+i、Rn+D+i=Sn+D+i+Pn+D+i、Pn+iとPn+D+iが直流オフセットの値で、Sn+iが該入力信号値で、Sn+D+iがD+i個のサンプリングポイント遅延された後の該入力信号値であり、所定の時間内、直流オフセットが一定値Pであれば、式7が、次の式になる。
Figure 2008295004
また、信号の平均値がゼロである時、式8が次の式に等価する。
Figure 2008295004
式9から分かるように、その結果が、直流オフセットがない時(例えば、式1)と等価になり、そのため、遅延関連関数演算回路201に遅延関連関数を演算させることにより、有効に、直流オフセットの影響を消去できる。
また、図2において、自己相関関数演算回路202は、入力信号を受信し、信号の自己相関関数を演算し、また、自己相関関数直流オフセット相殺回路203は、信号の直流オフセット値を演算して、自己相関関数演算回路202が算出した自己相関関数から直流オフセット値を減算する。
前記の式6から分かるように、直流オフセットが故に、演算した信号の自己相関関数に、
Figure 2008295004
の誤差がある。また、自己相関関数直流オフセット相殺回路203は、直流オフセットによる誤差を演算し、そして、自己相関関数から誤差を減算する。その自己相関関数演算回路202が、自己相関関数を演算する方法は、次の式を利用する。
Figure 2008295004
但し、Rn+D=Sn+D+Pn+D、Sn+DがD個遅延された後の入力信号値で、Pn+Dが直流オフセットの値である。また、自己相関関数直流オフセット相殺回路203が、直流オフセット値を演算する方法は、次の式を利用する。
Figure 2008295004
式10は、仮に、所定の時間内の直流オフセットが一定値Pで、信号平均値がゼロである場合に、次の式になる。
Figure 2008295004
式12を利用して、式4と式6との差異項を消去でき、そのため、自己相関関数直流オフセット相殺回路203が直流オフセット値を演算した後、自己相関関数から直流オフセット値を減算すると、次の式になる。
Figure 2008295004
これにより、自己相関関数直流オフセット相殺回路203による演算結果を利用すると、より精確な自己相関関数を得ることができる。
遅延関連関数演算回路201と自己相関関数直流オフセット相殺回路203に遅延関連関数と自己相関関数をそれぞれ生成させた後に、パケット検知トリガー値演算回路204は、遅延関連関数演算回路201と自己相関関数直流オフセット相殺回路203による遅延関連関数と自己相関関数に基づいて、パケット検知トリガー値を演算し、且つ、パケット検知トリガー値により、パケットの到達時間を求めることができ、パケットを通させるように切換えユニット205を制御する。
また、図3は、本発明の第2の好ましい実施例のパケット検知回路の機能のブロック図である。パケット検知回路30は、遅延関連関数演算回路301と遅延関連関数直流オフセット相殺回路306、自己相関関数演算回路302、自己相関関数直流オフセット相殺回路303、パケット検知トリガー値演算回路304及び切換えユニット305を含む。
前記の式3から分かるように、直流オフセットが故に、演算した信号の遅延関連パワー値に、余分な
Figure 2008295004
があるため、誤判し易くなる。そのため、本発明は、遅延関連関数演算回路301を利用して、信号を受信して、信号遅延関連パワー値を算出した後、遅延関連関数直流オフセット相殺回路306を利用して、直流オフセットの信号遅延関連パワー値に対する影響を消去して、より精確な信号遅延関連パワー値を求めることができる。
遅延関連関数演算回路301は、次の式を利用して、遅延関連関数を演算する。
Figure 2008295004
但し、R=S+P、Rn+D=Sn+D+Pn+D、PとPn+Dが直流オフセットの値で、Sが入力信号値で、Sn+DがD個のサンプリングポイント遅延された後の入力信号値である。
遅延関連関数直流オフセット相殺回路306が、第1の直流オフセット値を演算する方法は、次の式を利用する。
Figure 2008295004
但し、Rn+i=Sn+i+Pn+i、Rn+D+i=Sn+D+i+Pn+D+i、Pn+iとPn+D+iが直流オフセットの値で、Sn+iがi個のサンプリングポイント遅延された後の入力信号値で、Sn+D+iがD+i個のサンプリングポイント遅延された後の入力信号値である。仮に、所定の時間内、直流オフセット値が一定値Pで、信号平均値がゼロである場合、第1の直流オフセット値は、次の式になる。
Figure 2008295004
式16を利用すると、式1と式3との差異項が消去され、そのため、遅延関連関数直流オフセット相殺回路306は、第1の直流オフセット値を演算した後、遅延関連関数演算回路301が求めた遅延関連関数から第1の直流オフセット値を減算し、そのアルゴリズムが次のようになる。
Figure 2008295004
式14、15、16から分かるように、遅延関連関数演算回路301により遅延関連関数を求め、また、遅延関連関数直流オフセット相殺回路306により第1の直流オフセット値を演算し、そして、遅延関連関数から第1の直流オフセット値を減算することにより、直流オフセットの遅延関連関数に対する影響を消去できる。
また、前記の式6から分かるように、直流オフセットが故に、演算した信号の自己相関関数に、
Figure 2008295004
の余分な誤差がある。本発明は、自己相関関数直流オフセット相殺回路303に、第2の直流オフセットによる誤差を演算させ、自己相関関数演算回路302が演算した自己相関関数から誤差を減算する。また、自己相関関数演算回路302は、入力信号を受信して、次の式で信号自己相関関数を演算する。
Figure 2008295004
但し、Rn+D=Sn+D+Pn+D、Sn+DがD個遅延された後の入力信号値で、Pn+Dが直流オフセットの値である。また、自己相関関数直流オフセット相殺回路303は、次の式で第2の直流オフセット値を演算する。
Figure 2008295004
式19は、仮に、所定の時間内、直流オフセットが一定値Pで、信号平均値がゼロである場合、次の式になる。
Figure 2008295004
式20を利用すると、式4と式6との差異項を消去でき、そのため、自己相関関数直流オフセット相殺回路203が直流オフセット値を演算した後、自己相関関数から直流オフセット値を減算すると、次の式になる。
Figure 2008295004
これにより、自己相関関数直流オフセット相殺回路303による演算結果を利用すると、より精確な自己相関関数が得られる。
遅延関連関数直流オフセット相殺回路306と自己相関関数直流オフセット相殺回路303において、遅延関連関数と自己相関関数が生成された後、パケット検知トリガー値演算回路304は、遅延関連関数直流オフセット相殺回路306と自己相関関数直流オフセット相殺回路303により生成された遅延関連関数と自己相関関数から、パケット検知トリガー値を演算し、その後、パケット検知トリガー値により、パケットの到達時間を求めることができ、パケットを通させるように切換えユニット305を制御する。
上記のように、本発明に係わるパケット検知回路は、直流オフセットの影響を受けずに、精確に、直流オフセットを含有しない遅延関連関数と自己相関関数を演算できるため、パケット検知がより精確になり、また、他の回路による直流オフセットの変動や温度による直流オフセットの変動も、本発明に係わるパケット検知回路の遅延関連関数と自己相関関数の演算に影響しない。
上記は、本発明の好ましい実施例だけであり、本発明はそれに制限されない。本発明に係わる特許請求の範囲や明細書の内容に基づいて行った等価の変更や修正の全てが、本発明の特許請求の範囲内に含まれる。
従来のパケット検知回路の機能ブロック図である。 本発明の第1の好ましい実施例のパケット検知回路の機能ブロック図である。 本発明の第2の好ましい実施例のパケット検知回路の機能ブロック図である。
符号の説明
10 パケット検知回路
101 遅延関連関数演算回路
102 自己相関関数演算回路
103 パケット検知トリガー値演算回路
104 切換えユニット
11 直流オフセット消去器
20 パケット検知回路
201 遅延関連関数演算回路
2011 平均値減算回路
202 自己相関関数演算回路
203 自己相関関数直流オフセット相殺回路
204 パケット検知トリガー値演算回路
205 切換えユニット
30 パケット検知回路
301 遅延関連関数演算回路
302 自己相関関数演算回路
303 自己相関関数直流オフセット相殺回路
304 パケット検知トリガー値演算回路
305 切換えユニット
306 遅延関連関数直流オフセット相殺回路

Claims (18)

  1. 入力信号を受信してその遅延関連関数を演算し、且つ、該遅延関連関数から該入力信号の所定の時間長さの平均値を減算する平均値減算回路を含む遅延関連関数演算回路と、
    該入力信号を受信して、該入力信号の自己相関関数を演算する自己相関関数演算回路と、
    直流オフセット値を演算して、該入力信号の自己相関関数から該直流オフセット値を減算する自己相関関数直流オフセット相殺回路と、
    該遅延関連関数演算回路と該自己相関関数直流オフセット相殺回路との出力値から、パケット検知トリガー値を演算するパケット検知トリガー演算回路と
    を含むことを特徴とするパケット検知回路。
  2. 該入力信号の遅延関連関数は、
    Figure 2008295004
    であり、但し、Rn+i=Sn+i+Pn+i、Rn+D+i=Sn+D+i+Pn+D+i、Pn+iとPn+D+iが、直流オフセットの値で、Sn+iが該入力信号値で、Sn+D+iがD+i個のサンプリングポイント遅延された後の該入力信号値であることを特徴とする請求項1に記載のパケット検知回路。
  3. 該自己相関関数の直流オフセット値は
    Figure 2008295004
    であり、但し、Rn+D=Sn+D+Pn+D、Sn+DがD個遅延された後の該入力信号値で、Pn+Dが直流オフセットの値であることを特徴とする請求項1に記載のパケット検知回路。
  4. 該自己相関関数直流オフセット相殺回路の出力値は、
    Figure 2008295004
    であり、但し、Rn+D=Sn+D+n+D、Sn+DがD個遅延された後の該入力信号値で、Pn+Dが直流オフセットの値であることを特徴とする請求項1に記載のパケット検知回路。
  5. 入力信号の遅延関連関数を演算する遅延関連関数演算回路と、
    第1の直流オフセット値を演算して、該遅延関連関数演算回路の演算結果から該第1の直流オフセット値を減算する遅延関連関数直流オフセット相殺回路と、
    該入力信号の自己相関関数を演算する自己相関関数演算回路と、
    第2の直流オフセット値を演算して、該自己相関関数演算回路の演算結果から該第2の直流オフセット値を減算する自己相関関数直流オフセット相殺回路と、
    該遅延関連関数直流オフセット相殺回路と該自己相関関数直流オフセット相殺回路との出力値により、パケット検知トリガー値を演算するパケット検知トリガー演算回路とを含むことを特徴とするパケット検知回路。
  6. 該第1の直流オフセット値は、
    Figure 2008295004
    であり、但し、Rn+i=Sn+i+Pn+i、Rn+D+i=Sn+D+i+Pn+D+i、Pn+iとPn+D+iが直流オフセットの値で、Sn+iがi個のサンプリングポイント遅延された後の該入力信号値で、Sn+D+iがD+i個のサンプリングポイント遅延された後の該入力信号値であることを特徴とする請求項5に記載のパケット検知回路。
  7. 該遅延関連関数直流オフセット相殺回路の出力値は、
    Figure 2008295004
    であり、但し、R=S+P、Rn+D=Sn+D+Pn+D、PとPn+Dが直流オフセットの値で、Sが該入力信号値で、Sn+DがD個のサンプリングポイント遅延された後の該入力信号値であることを特徴とする請求項5に記載のパケット検知回路。
  8. 該第2の直流オフセット値は、
    Figure 2008295004
    であり、但し、Rn+D=Sn+D+Pn+D、Sn+DがD個遅延された後の該入力信号値で、Pn+Dが直流オフセットの値であることを特徴とする請求項5に記載のパケット検知回路。
  9. 該自己相関関数直流オフセット相殺回路の出力値は、
    Figure 2008295004
    であり、但し、Rn+D=Sn+D+Pn+D、Sn+DがD個遅延された後の該入力信号値で、Pn+Dが直流オフセットの値であることを特徴とする請求項5に記載のパケット検知回路。
  10. 信号を受信し、
    該信号の遅延関連関数を演算し、該遅延関連関数が、該信号の所定の時間長さの平均値を減算してから生成され、
    自己相関関数を演算し、
    直流オフセット値を演算し、
    該自己相関関数から該直流オフセット値を減算し、
    該遅延関連関数と、該直流オフセット値を減算した後の該自己相関関数により、パケット検知トリガー値を演算するステップを含む、
    ことを特徴とするパケット検知方法。
  11. 該信号の該遅延関連関数を演算するアルゴリズムは、
    Figure 2008295004
    であり、但し、R=S+P、Rn+D=Sn+D+Pn+D、PとPn+Dが直流オフセットの値で、Sが該信号値で、Sn+DがD個のサンプリングポイント遅延された後の該信号値であることを特徴とする請求項10に記載のパケット検知方法。
  12. 該直流オフセット値のアルゴリズムは、
    Figure 2008295004
    であり、但し、Rn+D=Sn+D+Pn+D、Sn+DがD個遅延された後の該信号値で、Pn+Dが直流オフセットの値であることを特徴とする請求項10に記載のパケット検知方法。
  13. 該自己相関関数から該直流オフセット値を減算するアルゴリズムは、
    Figure 2008295004
    であり、但し、Rn+D=Sn+D+Pn+D、Sn+DがD個遅延された後の該信号値で、Pn+Dが直流オフセットの値であることを特徴とする請求項10に記載のパケット検知方法。
  14. 信号を受信し、
    遅延関連関数を演算し、
    第1の直流オフセット値を演算し、
    該遅延関連関数から該第1の直流オフセット値を減算し、
    自己相関関数を演算し、
    第2の直流オフセット値を演算し、
    該自己相関関数から該第2の直流オフセット値を減算し、
    該第1の直流オフセット値を減算した該遅延関連関数と該第2の直流オフセット値を減算した該自己相関関数により、パケット検知トリガー値を演算するステップを含む、
    ことを特徴とするパケット検知方法。
  15. 該第1の直流オフセット値の演算方法は、
    Figure 2008295004
    であり、但し、Rn+i=Sn+i+Pn+i、Rn+D+i=Sn+D+i+Pn+D+i、Pn+iとPn+D+iが直流オフセットの値で、Sn+iがi個のサンプリングポイント遅延された後の該信号値で、Sn+D+iがD+i個のサンプリングポイント遅延された後の該信号値であることを特徴とする請求項14に記載のパケット検知方法。
  16. 該遅延関連関数から該第1の直流オフセット値を減算するアルゴリズムは、
    Figure 2008295004
    であり、但し、R=S+P、Rn+D=Sn+D+Pn+D、PとPn+Dが直流オフセットの値で、Sが該信号値で、Sn+DがD個のサンプリングポイント遅延された後の該信号値であることを特徴とする請求項14に記載のパケット検知方法。
  17. 該第2の直流オフセット値のアルゴリズムは、
    Figure 2008295004
    であり、但し、Rn+D=Sn+D+Pn+D、Sn+DがD個遅延された後の該信号値で、Pn+Dが直流オフセットの値であることを特徴とする請求項14に記載のパケット検知方法。
  18. 該自己相関関数から該第2の直流オフセット値を減算するアルゴリズムは、
    Figure 2008295004
    であり、但し、Rn+D=Sn+D+Pn+D、Sn+DがD個遅延された後の該信号値で、Pn+Dが直流オフセットの値であることを特徴とする請求項14に記載のパケット検知方法。
JP2007194137A 2007-05-28 2007-07-26 パケット検知回路とその方法 Pending JP2008295004A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW96118987A TW200847691A (en) 2007-05-28 2007-05-28 Package detecting circuit and method

Publications (1)

Publication Number Publication Date
JP2008295004A true JP2008295004A (ja) 2008-12-04

Family

ID=40088033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007194137A Pending JP2008295004A (ja) 2007-05-28 2007-07-26 パケット検知回路とその方法

Country Status (3)

Country Link
US (1) US20080298223A1 (ja)
JP (1) JP2008295004A (ja)
TW (1) TW200847691A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5591920B2 (ja) * 2009-05-22 2014-09-17 トムソン ライセンシング Fm無線マイクロホン信号のスペクトラムセンシング方法及びデバイス
JP5451898B2 (ja) * 2009-12-21 2014-03-26 トムソン ライセンシング Fm信号に関する自己相関ベースのスペクトル検知
US9219674B2 (en) * 2013-09-16 2015-12-22 Qualcomm Incorporated Packet detection in the presence of interferers
TWI779247B (zh) 2019-11-05 2022-10-01 瑞昱半導體股份有限公司 封包偵測方法及通訊裝置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2780692B2 (ja) * 1995-12-06 1998-07-30 日本電気株式会社 Cdma受信装置
JP3862918B2 (ja) * 1999-06-22 2006-12-27 シャープ株式会社 フィルタ回路
KR100464431B1 (ko) * 2002-09-25 2005-01-03 삼성전자주식회사 무선 통신 시스템에서 1/f 잡음을 개선한 RF신호 수신장치 및 그 방법
US7496341B2 (en) * 2005-03-24 2009-02-24 Integrated System Solution Corp. Device and method for providing DC-offset estimation

Also Published As

Publication number Publication date
TW200847691A (en) 2008-12-01
US20080298223A1 (en) 2008-12-04
TWI364949B (ja) 2012-05-21

Similar Documents

Publication Publication Date Title
JP6431884B2 (ja) シングルチャンネル音声残響除去方法及びその装置
KR101881391B1 (ko) 객체의 특성 정보를 반영하여 프라이버시 마스킹을 수행하는 영상 마스킹 장치
EP2180465A3 (en) Noise suppression device and noice suppression method
ATE441987T1 (de) Verfahren und vorrichtung zum kompensieren eines empfängerfrequenzfehlers bei der rauschschätzungsverarbeitung
RU2016109954A (ru) Способ и устройство для переключения приложений
ATE512513T1 (de) Sir-vorhersageverfahren und -vorrichtung
JP2008295004A (ja) パケット検知回路とその方法
EP1594084A4 (en) SIGNAL PROCESSING DEVICE, METHOD AND PROGRAM
ATE331345T1 (de) Bewertung der mehrstreckenverzögerungsschätzungsqualität mittels interferenzschätzungen
JP6206271B2 (ja) 雑音低減装置、雑音低減方法及び雑音低減プログラム
JP2019153940A5 (ja)
JP6265136B2 (ja) 雑音除去システム、音声検出システム、音声認識システム、雑音除去方法および雑音除去プログラム
JP2019028912A5 (ja)
JP2014165800A5 (ja)
WO2012176932A1 (ja) 音声処理装置、音声処理方法および音声処理プログラム
JP2007163318A (ja) レーダ信号処理装置とその一定誤警報確率検出方法
US8150062B2 (en) Determination of the adequate measurement window for sound source localization in echoic environments
CN101330347A (zh) 封包检测电路及其方法
CN105739875A (zh) 一种基于移动终端的触摸轨迹检测方法及系统
JP4404852B2 (ja) チャネル推定回路およびチャネル推定方法
JP4348924B2 (ja) エコーキャンセラ装置及びそれに用いるエコーキャンセラ方法
TWI575896B (zh) 訊號偵測方法及裝置
JP2008008691A (ja) 追尾処理装置及びその方法並びにプログラム
JP4462080B2 (ja) 拡声装置
US9779762B2 (en) Object sound period detection apparatus, noise estimating apparatus and SNR estimation apparatus

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110215