JP2008294216A - スイッチングモジュール - Google Patents
スイッチングモジュール Download PDFInfo
- Publication number
- JP2008294216A JP2008294216A JP2007137999A JP2007137999A JP2008294216A JP 2008294216 A JP2008294216 A JP 2008294216A JP 2007137999 A JP2007137999 A JP 2007137999A JP 2007137999 A JP2007137999 A JP 2007137999A JP 2008294216 A JP2008294216 A JP 2008294216A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- mounting
- switching
- copper
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Inverter Devices (AREA)
Abstract
【解決手段】冷却用の銅ベース10上には絶縁性基板11が搭載され、絶縁性基板11上には、互いに分離された銅パターン12、13、18が形成され、絶縁性基板11には、銅パターン18の配置位置に対応して凸部19が形成され、銅パターン18が形成された領域の絶縁性基板11における厚みが、銅パターン12、13が形成された領域の絶縁性基板11における厚みよりも厚くなるように構成する。
【選択図】 図1
Description
図6は、インバータを用いた電力変換装置の一例を示す図である。
図6において、三相交流電源41は、整流器42および平滑コンデンサC4を介してインバータ43に接続され、インバータ43はモータ44に接続されている。そして、三相交流電源41の各相は、コモンモードノイズを低減するために、接地コンデンサC1〜C3をそれぞれ介して接地されている。ここで、整流器42には、整流ダイオードD1〜D6が設けられるとともに、インバータ43には、スイッチング素子M11〜M16およびスイッチング素子M11〜M16にそれぞれ逆並列接続された帰還ダイオードD11〜D16が設けられている。
そして、三相交流電源41にて生成された交流電圧は整流器42および平滑コンデンサC4にて直流電圧に変換され、その直流電圧はインバータ43にて交流電圧に変換されてモータ44に供給される。
また、インバータモジュールは、冷却のためにヒートシンク45上に設置され、このヒートシンク45は、安全のためにアース電位に接続される。
図7において、冷却用の銅ベース101上には封止樹脂102が設けられ、負荷側に接続される出力電極103、直流の負側出力電極104、直流の正側出力電極105、上アーム側および下アーム側のIGBTのゲート/エミッタ端子106が封止樹脂102から取り出されている。ここで、銅ベース101は、図4のヒートシンク45と接するように配置され、ヒートシンク45と同電位に設定することができる。
図8および図9において、各半導体チップ114、115には、スイッチング素子とこれに逆並列に接続された帰還ダイオードとを形成することができる。なお、以下の説明では、スイッチング素子としてIGBTを用いる方法について説明する。
ここで、銅パターン112、113はセラミック基板111を介して銅ベース101と向き合うため、銅パターン112、113と銅ベース101との間には浮遊容量が形成される。すなわち、上アーム側のIGBTのコレクタと銅ベース101との間および下アーム側のIGBTのコレクタと銅ベース101との間に浮遊容量が形成される。
図10において、インバータモジュールは、アース電位と同電位のヒートシンク45上に実装され、上アーム側のIGBTのコレクタと銅ベース101との間および下アーム側のIGBTのコレクタと銅ベース101との間に形成される浮遊容量C5、C6もアース電位に接続される。そして、コモンモード電流は、浮遊容量C5、C6を通るコモンモード電流経路RCを介して主に流れる。
このようなコモンモード電流に起因する伝導ノイズや放射ノイズの対策として、インバータモジュール外の部分について、配線とアース電極とのラミネート化や、接地コンデンサC1〜C3を設けるなどの方法がとられる。また、コモンモード電流を小さくすることで、放射ノイズを低減する方法も提案されている(特許文献1)。
さらに、本出願人による先願(特願2005−378743)には、上アームの低電位側端子と下アームの高電位側端子とを接続する実装パターンの面積を小さくすることで、コモンモード電流量を低減し、伝導ノイズや放射ノイズを低減する方法が提案されている。
図4および図5において、銅ベース30上には絶縁性基板31が搭載され、絶縁性基板31上には、互いに分離された銅パターン32、33、38が形成されている。また、半導体チップ34、35には、IBGTとこれに逆並列に接続された帰還ダイオードとがそれぞれ形成されている。
また、特許文献2には、実装基板に形成されたグランド電極と高周波回路との間に生じる寄生容量を低減し、良好な高周波特性を得ることができるようにするために、ダイパッド部にグランド電位が印加される高周波スイッチICパッケージにおいて、高周波スイッチICをダイパッド部にエポキシ樹脂から成るスペーサを介して搭載する方法が開示されている。
そこで、本発明の目的は、コモンモード電流の原因となる浮遊容量のさらなる低減を図ることで、伝導ノイズや放射ノイズを低減することが可能なスイッチングモジュールを提供することである。
また、請求項4記載のスイッチングモジュールによれば、前記第1および第2の実装パターンが形成された絶縁性基板と、前記絶縁性基板上に配置され、前記第3の実装パターンが表面に形成された絶縁性スペーサとを備えることを特徴とする。
また、請求項5記載のスイッチングモジュールによれば、前記絶縁性スペーサは前記絶縁性基板よりも比誘電率が小さいことを特徴とする。
図1は、本発明の第1実施形態に係るスイッチングモジュールの概略構成を示す断面図、図2は、図1の凸部が設けられた絶縁性基板の概略構成を示す斜視図である。
図1および図2において、冷却用の銅ベース10上には絶縁性基板11が搭載され、絶縁性基板11上には、互いに分離された銅パターン12、13、18が形成されている。ここで、絶縁性基板11には、銅パターン18の配置位置に対応して凸部19が形成され、銅パターン18が形成された領域の絶縁性基板11における厚みが、銅パターン12、13が形成された領域の絶縁性基板11における厚みよりも厚くなるように構成されている。
そして、上アーム側の半導体チップ14は、IGBTのエミッタが上側、コレクタが下側を向くようにして銅パターン12上に半田付けにて実装され、下アーム側の半導体チップ15は、IGBTのコレクタが上側、エミッタが下側を向くようにして銅パターン13上に半田付けにて実装されている。そして、半導体チップ14の上側の端子と銅パターン18とをボンディングワイヤ16にて接続するとともに、半導体チップ15の上側の端子と銅パターン18とをボンディングワイヤ17にて接続することで、半導体チップ14に搭載されたIGBTのエミッタと半導体チップ15に搭載されたIGBTのコレクタとを接続し、上下2アーム直列回路を形成することができる。
ただし、半導体チップ14、15のIGBTが実際にスイッチング動作した場合、浮遊容量C5では理想的には電位変動がないため充放電電流が流れることはなく、主として浮遊容量C6に流れる充放電電流がコモンモード電流となる。
また、銅パターン18が形成された領域の絶縁性基板11における厚みを、銅パターン12、13が形成された領域の絶縁性基板11における厚みよりも厚くなるように構成することで、IGBTを動作させた時に電位変動がある銅パターン18と銅ベース10との距離を、電位変動がほとんどない銅パターン12、13と銅ベース10との距離よりも大きくすることができる。
図3において、冷却用の銅ベース20上には絶縁性基板21が搭載され、絶縁性基板21上には、互いに分離された銅パターン22、23が形成されている。また、絶縁性基板21には、絶縁性スペーサ29が配置され、絶縁性スペーサ29上には、銅パターン28が形成されている。なお、絶縁性スペーサ29は、接着剤などによって絶縁性基板21上に固定することができる。また、絶縁性スペーサ29は絶縁性基板21と比誘電率が同じ材料を用いるようにしてもよいし、絶縁性基板21よりも比誘電率が小さい材料を用いるようにしてもよい。
そして、上アーム側の半導体チップ24は、IGBTのエミッタが上側、コレクタが下側を向くようにして銅パターン22上に半田付けにて実装され、下アーム側の半導体チップ25は、IGBTのコレクタが上側、エミッタが下側を向くようにして銅パターン23上に半田付けにて実装されている。そして、半導体チップ24の上側の端子と銅パターン28とをボンディングワイヤ26にて接続するとともに、半導体チップ25の上側の端子と銅パターン28とをボンディングワイヤ27にて接続することで、半導体チップ24に搭載されたIGBTのエミッタと半導体チップ25に搭載されたIGBTのコレクタとを接続し、上下2アーム直列回路を形成することができる。
なお、上述した実施形態では、2in1タイプのIGBTが搭載されたインバータモジュールを例にとって説明したが、本発明は上述した実施形態に限定されることなく、アーム数やスイッチング素子の種類を問わずに適用することができる。
11、21 絶縁性基板
12、13、18、22、23、28 銅パターン
14、15、24、25 半導体チップ
16、17、26、27 ボンディングワイヤ
19 凸部
29 絶縁性スペーサ
Claims (5)
- 少なくとも1相分の上下アームを構成するスイッチング素子と、
前記スイッチング素子を実装する実装基板と、
前記実装基板に実装されたスイッチング素子を冷却するベース板とを備え、
前記スイッチング動作に伴う電位変動が大きい端子と前記ベース板との距離が、スイッチング動作に伴う電位変動が小さい端子と前記ベース板との距離よりも大きくなるように前記スイッチング素子が実装されていることを特徴とするスイッチングモジュール。 - 少なくとも1相分の上下アームを構成するスイッチング素子と、
上アームを構成するスイッチング素子の高電位側端子が対向するように前記スイッチング素子が配置された第1の実装パターンと、
下アームを構成するスイッチング素子の低電位側端子が対向するように前記スイッチング素子が配置された第2の実装パターンと、
前記上アームを構成するスイッチング素子の低電位側端子および前記下アームを構成するスイッチング素子の高電位側端子が接続され、前記スイッチング素子が配置された前記第1の実装パターンおよび前記第2の実装パターンよりも高い位置に形成された第3の実装パターンとを備えることを特徴とするスイッチングモジュール。 - 前記第1から第3の実装パターンが形成された絶縁性基板を備え、
前記第3の実装パターンが形成された領域の前記絶縁性基板における厚みが、前記第1および第2の実装パターンが形成された領域の前記絶縁性基板における厚みよりも厚いことを特徴とする請求項2記載のスイッチングモジュール。 - 前記第1および第2の実装パターンが形成された絶縁性基板と、
前記絶縁性基板上に配置され、前記第3の実装パターンが表面に形成された絶縁性スペーサとを備えることを特徴とする請求項2記載のスイッチングモジュール。 - 前記絶縁性スペーサは前記絶縁性基板よりも比誘電率が小さいことを特徴とする請求項4記載のスイッチングモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007137999A JP5119741B2 (ja) | 2007-05-24 | 2007-05-24 | スイッチングモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007137999A JP5119741B2 (ja) | 2007-05-24 | 2007-05-24 | スイッチングモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008294216A true JP2008294216A (ja) | 2008-12-04 |
JP5119741B2 JP5119741B2 (ja) | 2013-01-16 |
Family
ID=40168630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007137999A Expired - Fee Related JP5119741B2 (ja) | 2007-05-24 | 2007-05-24 | スイッチングモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5119741B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013008757A (ja) * | 2011-06-23 | 2013-01-10 | Honda Motor Co Ltd | 半導体装置 |
EP3404819A1 (en) | 2017-05-17 | 2018-11-21 | Toyota Jidosha Kabushiki Kaisha | Power converter |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003250278A (ja) * | 2002-02-21 | 2003-09-05 | Hitachi Unisia Automotive Ltd | 半導体装置 |
JP2004007888A (ja) * | 2002-05-31 | 2004-01-08 | Fuji Electric Holdings Co Ltd | 電力変換回路 |
JP2005197554A (ja) * | 2004-01-09 | 2005-07-21 | Mitsubishi Electric Corp | 半導体装置 |
JP2007181351A (ja) * | 2005-12-28 | 2007-07-12 | Fuji Electric Holdings Co Ltd | 電力変換装置のインバータモジュール |
-
2007
- 2007-05-24 JP JP2007137999A patent/JP5119741B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003250278A (ja) * | 2002-02-21 | 2003-09-05 | Hitachi Unisia Automotive Ltd | 半導体装置 |
JP2004007888A (ja) * | 2002-05-31 | 2004-01-08 | Fuji Electric Holdings Co Ltd | 電力変換回路 |
JP2005197554A (ja) * | 2004-01-09 | 2005-07-21 | Mitsubishi Electric Corp | 半導体装置 |
JP2007181351A (ja) * | 2005-12-28 | 2007-07-12 | Fuji Electric Holdings Co Ltd | 電力変換装置のインバータモジュール |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013008757A (ja) * | 2011-06-23 | 2013-01-10 | Honda Motor Co Ltd | 半導体装置 |
US9117789B2 (en) | 2011-06-23 | 2015-08-25 | Honda Motor Co., Ltd. | Semiconductor device |
EP3404819A1 (en) | 2017-05-17 | 2018-11-21 | Toyota Jidosha Kabushiki Kaisha | Power converter |
US10600716B2 (en) | 2017-05-17 | 2020-03-24 | Toyota Jidosha Kabushiki Kaisha | Power converter |
Also Published As
Publication number | Publication date |
---|---|
JP5119741B2 (ja) | 2013-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103782380B (zh) | 半导体模块 | |
US9865529B2 (en) | Semiconductor module with conductive pin | |
JP4277169B2 (ja) | 電力用半導体モジュール | |
EP3107120B1 (en) | Power semiconductor module | |
JP6245365B2 (ja) | ハーフブリッジパワー半導体モジュール及びその製造方法 | |
US20090316457A1 (en) | Inverter | |
JPWO2011145219A1 (ja) | パワー半導体モジュール | |
US20190237416A1 (en) | Power device package | |
US10535577B2 (en) | Semiconductor device | |
WO2016129097A1 (ja) | ハーフブリッジパワー半導体モジュール及びその製造方法 | |
KR20180073474A (ko) | 반도체 장치 및 인버터 시스템 | |
JP4872345B2 (ja) | 電力変換装置のインバータモジュール | |
CN113875006A (zh) | 三电平功率模块 | |
JP5487290B2 (ja) | 半導体装置 | |
JP6331543B2 (ja) | ハーフブリッジパワー半導体モジュール及びその製造方法 | |
JP2005251839A (ja) | 電力用半導体モジュールの絶縁基板 | |
JP5119741B2 (ja) | スイッチングモジュール | |
JP4631179B2 (ja) | 半導体装置およびこれを用いたインバータ装置 | |
JP2006196721A (ja) | 電力用半導体装置 | |
JP4009901B2 (ja) | 電力変換回路 | |
JP2012050176A (ja) | 電力変換装置のパワーモジュール | |
Lindemann | Combining the features of modules and discretes in a new power semiconductor package | |
JP5024439B2 (ja) | 半導体装置 | |
JP3947669B2 (ja) | 半導体構成部品 | |
JP7428679B2 (ja) | パワー半導体装置および電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20100520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121008 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |