JP2008288426A

JP2008288426A - 記憶素子

Info

Publication number: JP2008288426A
Application number: JP2007132815A
Authority: JP
Inventors: Koji Yamaguchi; 浩司山口; So Okamoto; 創岡本; Tsuneji Onomitsu; 恒二小野満
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2007-05-18
Filing date: 2007-05-18
Publication date: 2008-11-27
Anticipated expiration: 2027-05-18
Also published as: JP5026144B2

Abstract

【課題】より長い素子寿命を備えた新たな記憶素子を提供する。
【解決手段】基板１０１と、基板１０１の上に形成された支持層１０２と、支持層１０２の上に形成された記憶層１０３とを備えている。記憶層１０３は、下層の支持層１０２に接触している領域では、支持層１０２に対して圧縮歪みを備えて形成されている。例えば、基板１０１は、ＧａＡｓから構成され、支持層１０２は、基板１０１の上に結晶成長により形成された単結晶Ａｌ_0.7Ｇａ_0.3Ａｓから構成され、記憶層１０３は、Ｉｎ_xＧａ_1-xＡｓから構成されていればよい。加えて、記憶層１０３は、開口領域１３２を備え、開口領域１３２の対向する辺の間に、架設された梁構造体１３１を備えている。また、開口領域１３２に対応して支持層１０２にも開口部１２１が形成され、梁構造体１３１の基板１０１側が下層より離間した状態とされている。
【選択図】図１

Description

本発明は、情報処理用の素子として用いられる記憶素子に関するものである。

情報処理用装置において、ビット情報を記憶させる記憶装置（以下メモリーと呼ぶ）は、民政機器用，通信用素子として広く用いられている。メモリーは、電源を切ると記憶しているデータが保持されず消去されるもの（揮発性メモリー）と、電源を切っても記憶しているデータを保持し続けるもの（不揮発性メモリー）とに分けることができる。この中で、不揮発性メモリーは、携帯電話や携帯音楽プレーヤーなど、多くの情報処理装置において昨今重要性が増している。

このような不揮発性メモリーとしてフローティングゲートを備えたフラッシュメモリーがある（特許文献１参照）。図８は、従来より用いられている代表的なフラッシュメモリーのメモリーセル（記憶素子）の構成を模式的に示す断面図である。このフラッシュメモリーは、例えばｐ型のシリコン基板８０１の上に、トンネル酸化膜８０２を介して形成されたフローティングゲート８０３と、フローティングゲート８０３の上にゲート酸化膜８０４を介して形成されたコントロールゲート８０５と、フローティングゲート８０３を挟むようにシリコン基板８０１に形成されたｎ形のシリコン層から構成されたソース８０６及びドレイン８０７とを備えている。

このように構成されたメモリーセルでは、よく知られているように、まず、フローティングゲート８０３における電荷の蓄積によりビット情報が記憶され、蓄積されている電荷の状態によって「０」状態と「１」状態とを区別している。上記メモリーセルは、ｎチャネルのＭＯＳＦＥＴを構成しているが、このＭＯＳＦＥＴのしきい値が、フローティングゲート８０３に電荷が蓄積されているかどうかで異なることにより、メモリーの状態をソース・ドレイン電流により読み出す。また、書き込み及び消去は、コントロールゲート８０５や、ソース８０６，ドレイン８０７へ電圧を印加することで、トンネル酸化膜８０２を通してフローティングゲート８０３へ電子を誘導し、また、フローティングゲート８０３より電子を放出させることで行う。フローティングゲート８０３は、通常絶縁分離されており、電源を切ってもフローティングゲート８０３に蓄積された電子（電荷）が漏れ出さない。これにより、電源を切っても情報が消去されない書き換え可能な不揮発性メモリーとしての機能を持たせることができる。

特開平５−３３５６５６号公報

しかし、上述したようなフローティングゲート構造を用いたフラッシュメモリーでは、トンネル酸化膜に電圧を印加して強制的に電子を移動させて書き込みと消去を行うため、書き込み及び消去が繰り返されるといずれはトンネル酸化膜が劣化するので、素子の寿命があまり長くないという問題がある。この問題は、情報を維持するためのフローティングゲートを電気的に絶縁するという機能と、書き込み・消去を行うために電子を出入りさせるという機能との２つの矛盾した機能をトンネル酸化膜に負わせていることから生じるものである。従って、この問題は、フラッシュメモリーに限らず、これに同様に電気的に孤立した電荷島を用いた他の不揮発性メモリー全てに共通した問題である。

本発明は、以上のような問題点を解消するためになされたものであり、より長い素子寿命を備えた新たな記憶素子の提供を目的とする。

本発明に係る記憶素子は、基板の上に形成されて一部に凹部を備えた支持層と、支持層の上に一部が接触して形成されて上記凹部に対応して開口する開口領域を備え、かつ開口領域の内側に架設されて座屈した梁構造体を備える記憶層とを備え、記憶層は、支持層に接触している領域が支持層に対して圧縮歪みを有し、梁構造体は、梁構造体の延在する方向に対して垂直な異なる少なくとも２方向に凸となる２つの座屈状態に変位可能とされ、梁構造体の２つの座屈状態を記憶されるビット情報とするようにしたものである。この記憶素子によれば、電気的及び磁気的な状態ではなく、座屈している梁構造体の形状によりビット情報が記憶される。

上記記憶素子において、記憶層は、例えば、支持層とは異なる格子定数を備える結晶材料を支持層の上に結晶成長させることで形成されたものであればよい。また、例えば、支持層及び記憶層の少なくとも一つは、異なる格子定数を持つ２つの材料よりなる混晶から構成され、混晶の混晶比により梁構造体の座屈の状態が制御されているようにすればよい。この場合、異なる格子定数を持つ２つの材料は、ＧａＡｓ，ＡｌＡｓ，ＩｎＡｓ，ＧａＰ，ＡｌＰ，ＩｎＰ，ＧａＳｂ，ＡｌＳｂ，ＩｎＳｂ，ＧａＮ，ＡｌＮ，ＩｎＮ，及びこれらの混晶の中より選択されたものであればよい。また、異なる格子定数を持つ２つの材料は、Ｓｉ，Ｇｅ，Ｃ，及びこれらの混晶の中より選択されたものであればよい。

上記記憶素子において、記憶層は、圧電効果を有する材料から構成されたものであってもよく、記憶層は、ピエゾ抵抗効果を有する材料から構成されたものであってもよい。また、記憶層は、磁気歪効果を有する材料から構成されたものであってもよい。また、梁構造体の上に形成されて強磁性材料から構成された強磁性層を備えるようにしてもよい。また、記憶層は、光歪効果を有する材料から構成されたものであってもよい。

上記記憶素子において、梁構造体の２つの座屈状態を、記憶されているビット情報として検出する座屈状態検出手段を備えるようにしてもよい。また、梁構造体の２つの座屈状態を、記憶するビット情報として制御する座屈状態制御手段を備えるようにしてもよい。例えば、座屈状態検出手段は、梁構造体の上に形成された梁部電極と、梁構造体の側方の記憶層の上に形成された固定電極とを備え、梁構造体は、基板の平面に対する法線方向の厚さが、基板の平面方向の幅に対して大きく形成されて基板の平面に平行に座屈した状態としてもよい。

以上説明したように、本発明によれば、支持層に接触している領域が支持層に対して圧縮歪みを有している記憶層に、この開口領域内に架設されて座屈した梁構造体を備え、梁構造体の２つの座屈状態を記憶されるビット情報としたので、記憶素子に素子寿命をより長くすることができるという優れた効果が得られる。

以下、本発明の実施の形態について図を参照して説明する。
［実施の形態１］
はじめに、本発明の実施の形態１について説明する。図１（ａ）及び図１（ｂ）は、本発明の実施の形態１における記憶素子の構成例を模式的に示す斜視図である。本記憶素子は、基板１０１と、基板１０１の上に形成された支持層１０２と、支持層１０２の上に形成された記憶層１０３とを備えている。記憶層１０３は、下層の支持層１０２に接触している領域では、支持層１０２に対して圧縮歪みを有している。

例えば、基板１０１は、ＧａＡｓから構成され、支持層１０２は、基板１０１の上に結晶成長により形成された単結晶Ａｌ_0.7Ｇａ_0.3Ａｓから構成され、記憶層１０３は、Ｉｎ_xＧａ_1-xＡｓから構成されていればよい。ｘは、０〜１の値である。Ｉｎ_xＧａ_1-xＡｓは、Ａｌ_0.7Ｇａ_0.3Ａｓより約７ｘ％だけ大きな格子定数を持つため、上記構成とすることで、支持層１０２の上に形成された記憶層１０３の支持層１０２に接触している領域では、７ｘ％程度の圧縮歪みを備えるようになる。このように、支持層１０２とは異なる格子定数を備える結晶材料を支持層１０２の上に結晶成長させることで記憶層１０３を形成すれば、支持層１０２に接触している領域で、記憶層１０３が支持層１０２に対して圧縮歪みを備える状態が得られる。

加えて、記憶層１０３は、開口領域１３２を備え、開口領域１３２の対向する辺の間（開口領域１３２の内側）に、掛け渡されて設けられた（架設された）梁構造体１３１を備えている。梁構造体１３１は、これが延在する方向に対して垂直な方向に凸となるように座屈している。後述するように、梁構造体１３１は、少なくも異なる２方向に凸となる２つの座屈状態を備え、これら２つの状態に変位可能とされている。また、開口領域１３２に対応して支持層１０２にも開口部１２１が形成され、梁構造体１３１の基板１０１側が下層より離間した状態とされている。

図１（ａ）及び図１（ｂ）に示す例では、支持層１０２には貫通する開口部１２１が形成され、梁構造体１３１が基板１０１より離間している。この結果、梁構造体１３１は、開口領域１３２の内側に連結されている両方の端部以外は周囲より離間して形成され、変位（座屈）可能とされている。なお、貫通している開口部ではなく、梁構造体１３１に対応して支持層１０２に凹部を備えることで、梁構造体１３１を周囲から離間した状態として変位可能な状態としても良い。

また、梁構造体１３１の上には、梁部電極１０４が形成され、梁構造体１３１の側方の記憶層１０３の上には、固定電極１０５，固定電極１０６が形成されている。また、梁部電極１０４の一端は、記憶層１０３の上に形成されている端子１０７に接続している。

次に、本記憶素子の製造方法について簡単に説明する。まず、基板１０１の上に、有機金属気相成長法などのよく知られた結晶成長方法により、支持層１０２となるＡｌ_0.7Ｇａ_0.3Ａｓ膜が結晶成長された状態とする。次に、Ａｌ_0.7Ｇａ_0.3Ａｓ膜の上に、よく知られた結晶成長法により、記憶層１０３となるＩｎ_xＧａ_1-xＡｓ膜が形成された状態とする。次に、公知のリソグラフィー技術とエッチングとによりＩｎ_xＧａ_1-xＡｓ膜を加工し、開口領域１３２及び開口領域１３２内に架設された梁構造体１３１を備える記憶層１０３が形成された状態とする。この段階では、梁構造体１３１は、Ａｌ_0.7Ｇａ_0.3Ａｓ膜の上に接して形成されているために固定されて座屈しておらず、直線的に形成されている。

次に、よく知られたリフトオフ法により記憶層１０３の上に、梁部電極１０４，固定電極１０５，固定電極１０６，及び端子１０７などの各電極が形成された状態とする。この後、フッ酸を用いたウエットエッチングにより、記憶層１０３の開口領域１３２を介してこの下層のＡｌ_0.7Ｇａ_0.3Ａｓ膜を選択的に除去し、開口部１２１を備えた支持層１０２が形成された状態とする。この開口部１２１の形成により、既に形成されている記憶層１０３の梁構造体１３１は、座屈した状態となる。

例えば、梁構造体１３１の基板１０１の平面に対する法線方向の厚さが、基板１０１の平面方向の幅に対して大きい場合、梁構造体１３１は、基板１０１の平面方向に座屈した状態となる。本実施の形態ではこの場合を例示しており、梁構造体１３１は、図１（ａ）及び図２（ａ）に示すように、固定電極１０５の側に凸の状態に座屈する状態と、図１（ｂ）及び図２（ｂ）に示すように、固定電極１０６の側に凸の状態に座屈する状態との２つの状態を備えるようになる。なお、図２（ａ），図２（ｂ）は、平面図である。本実施の形態の記憶素子では、これら２つの座屈状態を記憶状態の「０」及び「１」に対応させたものである。

記憶素子への書き込みと消去は、固定電極１０５あるいは固定電極１０６と、梁部電極１０４（端子１０７）との間に電圧を印加することにより行う。例えば、固定電極１０５と梁部電極１０４の間に電圧を印加し、図２（ａ）に示すように、梁構造体１３１を固定電極１０５の側に凸の状態に座屈する状態とすることでビット情報を消去すればよい。また、これに対し、固定電極１０６と梁部電極１０４の間に電圧を印加し、図２（ｂ）に示すように、梁構造体１３１を固定電極１０６の側に凸の状態に座屈する状態とすることでビット情報「１」を書き込めばよい。この例では、各電極に電圧を印加することで発生する静電力により、梁構造体１３１の２つの座屈状態を、記憶するビット情報として制御する。

また、ビット情報の読み出しは、固定電極１０５あるいは固定電極１０６と梁部電極１０４の間の静電容量を測定することで行えばよい。例えば梁部電極１０４と固定電極１０５の間の静電容量が大きければ「０」状態、梁部電極１０４と固定電極１０５の間の静電容量が小さければ「１」状態と読み出される。本実施の形態では、測定される静電容量により、梁構造体の２つの座屈状態を、記憶されているビット情報として検出する。

上述した本実施の形態における記憶素子によれば、支持層に接触している領域が支持層に対して圧縮歪みを備えるように形成した記憶層に、この開口領域内に架設されて座屈した梁構造体を備え、梁構造体の２つの座屈状態を記憶されるビット情報とした。この記憶素子によれば、電気的及び磁気的な状態ではなく、座屈している梁構造体の形状によりビット情報が記憶され、梁構造体の座屈の状態が変更されない限り、記憶の状態は保持される。このように、梁構造体の形状変化により情報の記憶動作を行うため、本実施の形態の記憶素子では、記憶保持のために電源を供給するなどの必要がない。また、よく知られたフラッシュメモリーなどの電気的に孤立した電荷島を用いた他の記憶素子におけるトンネル酸化膜の劣化などが発生せず、より長い素子寿命が得られる。

また、本記憶素子では、梁構造体を変位させて２つの座屈状態を切り替えることで、ビットの保持状態を変更しているが、切り替え時を含めていずれの状態においても、梁構造体が、連結されている両方の端部以外は、周囲の構造体より離間して形成されている。このため、梁構造体は、ビット情報の書き込みや消去などにおいて、側部が周囲の構造体に接触して融着するスティッキングなどの問題が発生しない。

ところで、梁構造体１３１の座屈の大きさは、記憶層１０３に有する残留歪の大きさによって決定される。座屈量が大きければ「０」状態と「１」状態の各々の安定性が増すが、一方「０」状態から「１」状態、あるいはその逆方向へビット状態を変化させるためには高い印加電圧が必要となる。一方、座屈量が小さければ、小さな電圧でビット状態を変化させることができるが、各々の状態の安定性は低下する。

本実施の形態における記憶素子の最も大きな特徴のひとつは、記憶層１０３を構成するＩｎ_xＧａ_1-xＡｓ薄膜における組成ｘの値が、結晶成長における組成の制御を通じて極めて正確に調整できる点にある。前述したように、組成ｘの値により残留歪み（圧縮歪）の大きさが変化するため、本実施の形態によれば、圧縮歪みの大きさを極めて正確に制御することが可能であり、この利点を用いることにより、梁構造体１３１における座屈の状態が、高い精度で制御可能となる。まとめると、支持層及び記憶層の少なくともひとつを、異なる格子定数を持つ２つの化合物（材料）よりなる混晶から構成することで、この混晶比により梁構造体の座屈の状態が制御可能となる。この結果、本実施の形態における記憶素子によれば、ビット情報の保持（記憶）の安定性に優れ、かつ駆動電圧の低い記憶素子が実現できる。

上述したような高い精度の制御を可能とするためには、分子線エピタキシ法や有機金属気相成長法などの結晶成長法により精密な組成制御技術が確立している材料（化合物）を、記憶層及び支持層に用いればよい。このような化合物として、ＧａＡｓ，ＡｌＡｓ，ＩｎＡｓ，ＧａＰ，ＡｌＰ，ＩｎＰ，ＧａＳｂ，ＡｌＳｂ，ＩｎＳｂ，ＧａＮ，ＡｌＮ，ＩｎＮ，及びこれらの混晶が適用可能である。また、上記材料として、Ｓｉ，Ｇｅ，Ｃ，及びこれらの混晶が適用可能である。

なお、梁構造体１３１の座屈量の制御とともに、固定電極１０５あるいは固定電極１０６と梁部電極１０４の間の間隔を小さくすることにより、駆動電圧をさらに小さくするとともに、ビット状態の読み出しも容易となることは言うまでも無い。また、このように間隔が小さい場合には、固定電極１０５あるいは固定電極１０６と梁部電極１０４との間に流れるトンネル電流を検出することにより、ビット状態を読み出すことも可能である。

次に、上述した記憶素子を配列した記憶装置について、図３の構成図を用いて説明する。本記憶装置は、まず、図１（ａ）及び図１（ｂ）を用いて説明した記憶素子よりなる複数のメモリセル３０１を備えている。複数のメモリセル３０１は、正方配列されている。また、正方配列された複数のメモリセル３０１の各行の端子１０７に共通に、ビット線３０２が接続され、正方配列された複数のメモリセル３０１の各列の固定電極１０５及び固定電極１０６の各々に共通に、ワード線３０３が接続されている。例えば、各ビット線３０２とワード線３０３との交差部に、蒸着法やＣＶＤ法などにより酸化シリコンなどの絶縁材料の膜を形成しておけば、ビット線３０２とワード線３０３との絶縁分離が行える。

また、各ビット線３０２は、ビット線選択部３０４に接続し、選択的に正の電位が印加可能とされている。また、各ワード線３０３は、ワード線選択部３０５に接続し、選択的に読み出し交流電源３０６が接続可能とされている。また、切り替えスイッチ３０７を切り替えることで、書き込みのトリガーとなる負の電位が、各ビット線３０２に対して選択的に印加可能とされている。また、各メモリセル３０１の列毎に、差動アンプ３０８が接続されてブリッジ出力により読み出しを行う構成とされている。

例えば読み出しの場合、切り替えスイッチ３０７をオフの状態とし、ビット線選択部３０４によりいずれかのビット線３０２を選択し、選択されたビット線３０２に接続されているメモリセル３０１の状態を、差動アンプ３０８により読み出す。ここで、いずれかの方向に座屈している梁構造体１３１（梁部電極１０４）と、固定電極１０５及び固定電極１０６との間の静電容量に対し、ワード線３０３に接続しているコンデンサ（もしくは抵抗）との間でブリッジを組むことで、梁構造体１３１の小さな変化を読み出すことができる。従って、梁部電極１０４，固定電極１０５，固定電極１０６、及びこれらに電圧を印加する上述した構成（電圧印加手段）が、座屈状態検出手段となる。

次に、書き込む場合は、まず、ビット線選択部３０４によりいずれかのビット線３０２を選択し、また、ワード線選択部３０５によりいずれかのワード線選択部３０５を選択し、いずれかのメモリセル３０１の固定電極１０６に正の電位が印加された状態とする。この状態で、切り替えスイッチ３０７をオンにして、選択されたメモリセル３０１の端子１０７（梁部電極１０４）に負の電位を印加し、梁構造体１３１を固定電極１０６の側に凸に座屈させれば、座屈方向を変えてビット情報「１」を書き込むことができる。従って、これらの構成が、座屈状態制御手段となる。

ところで、上述では、基板１０１の平面方向に、梁構造体１３１が座屈する場合について説明したが、これに限るものではない。例えば、梁構造体１３１の基板１０１の平面に対する法線方向の厚さが、基板１０１の平面方向の幅に対して小さい場合、梁構造体１３１は、基板１０１の平面の法線方向に座屈した状態となる。この座屈の状態も、基板１０１の側に凸となる状態と、基板１０１とは反対側に凸となる状態との２つの状態を備える。従って、これら２つの座屈状態を記憶状態の「０」及び「１」に対応させても、前述同様である。なお、この場合、梁構造体１３１の基板１０１側の対向面に、固定電極を備え、この固定電極と梁部電極１０４との間に印加する電位の極性により、２つの座屈状態を制御すればよい。

［実施の形態２］
次に、本発明の実施の形態２について説明する。図４は、本発明の実施の形態２における記憶素子の構成例を模式的に示す斜視図である。本記憶素子は、基板１０１と、基板１０１の上に形成された支持層１０２と、支持層１０２の上に形成された記憶層１０３とを備えている。記憶層１０３は、下層の支持層１０２に接触している領域では、支持層１０２に対して圧縮歪みを有している。

また、記憶層１０３は、開口領域１３２を備え、開口領域１３２の対向する辺の間（開口領域１３２の内側）に架設された梁構造体１３１を備えている。また、開口領域１３２に対応して支持層１０２にも開口部１２１が形成され、梁構造体１３１の基板１０１側が下層より離間した状態とされている。支持層１０２には貫通する開口部１２１を備え、梁構造体１３１が基板１０１より離間し、連結されている両方の端部以外は周囲より離間して形成され、梁構造体１３１が変位（座屈）可能とされている。なお、貫通している開口部ではなく、梁構造体１３１に対応して支持層１０２に凹部を備えることで、梁構造体１３１を周囲から離間した状態として変位可能な状態としても良い。

また、梁構造体１３１の上には、梁部電極１０４が形成され、梁構造体１３１の側方の記憶層１０３の上には、固定電極１０５，固定電極１０６が形成されている。また、梁部電極１０４の一端は、記憶層１０３の上に形成されている端子１０７に接続している。以上のことは、前述した実施の形態１の記憶素子と同様である。

本実施の形態２における記憶素子では、梁構造体１３１（梁部電極１０４）の上に、強磁性材料から構成された強磁性層４０１を備えるようにした。強磁性層４０１は、例えば、梁構造体１３１の中央部に設けられていればよい。このように構成した実施の形態２の記憶素子では、強磁性層４０１に対して磁場を印加することで、梁構造体１３１の２つの座屈状態を、記憶するビット情報として制御する。なお、実施の形態２における記憶素子においては、前述した実施の形態１の場合と同様に、各電極を用いて測定される静電容量により、梁構造体の２つの座屈状態を、記憶されているビット情報として検出する。従って、本実施の形態では、強磁性層４０１に対して磁場を印加する機構（図示せず）が、座屈状態制御手段となる。

［実施の形態３］
次に、本発明の実施の形態３について説明する。図５（ａ）及び図５（ｂ）は、本実施の形態３における記憶素子の構成例を模式的に示す平面図である。本記憶素子は、基板５０１と、基板５０１の上に形成された支持層５０２と、支持層５０２の上に形成された記憶層５０３とを備えている。記憶層５０３は、下層の支持層５０２に接触している領域では、支持層５０２に対して圧縮歪みを有している。

また、記憶層５０３は、開口領域５３２を備え、開口領域５３２の対向する辺の間（開口領域５３２の内側）に架設された梁構造体５３１を備えている。また、開口領域５３２に対応して支持層５０２にも開口部５２１が形成され、梁構造体５３１の基板５０１側が下層より離間し、連結されている両方の端部以外は周囲より離間して形成された状態とされている。本実施の形態では、支持層５０２には貫通する開口部５２１が形成され、梁構造体５３１が基板５０１より離間し、梁構造体５３１が変位（座屈）可能とされている。

加えて、梁構造体５３１を挟むように形成された電極５０５及び電極５０６を備える。なお、電極５０５は端子５０８に接続し、電極５０６は端子５０９に接続している。また、本素子は、記憶層５０３（梁構造体５３１）が、ＡｌＩｎＮなどの化合物半導体に代表される圧電効果を有する材料から構成されているようにしたものである。この場合、支持層５０２は、例えばＡｌＮから構成されていればよい。また、記憶層５０３がピエゾ抵抗効果を有する材料から構成されていてもよい。

このように構成された記憶素子によれば、電極５０５と電極５０６との間に所定の電圧を印加することで、梁構造体５３１の２つの座屈状態を、記憶するビット情報として制御する。また、電極５０５と電極５０６との間に測定される抵抗（ピエゾ抵抗）により、梁構造体５３１の２つの座屈状態を、記憶されているビット情報として検出する。例えば、端子５０８に正の電圧を印加して端子５０９に負の電圧を印加することで、図５（ａ）に示すように、梁構造体５３１を、電極５０６の側に凸に座屈した状態とすることができる。また、端子５０８に負の電圧を印加して端子５０９に正の電圧を印加することで、図５（ｂ）に示すように、梁構造体５３１を、電極５０５の側に凸に座屈した状態とすることができる。従って、本実施の形態では、電極５０５及び電極５０６により座屈状態検出手段が構成され、電極５０５，電極５０６，及びこれらに対して電圧を印加する機構が座屈状態制御手段となる。

［実施の形態４］
次に、本発明の実施の形態４について説明する。図６は、本実施の形態４における記憶素子の構成例を模式的に示す斜視図である。本記憶素子は、基板６０１と、基板６０１の上に形成された支持層６０２と、支持層６０２の上に形成された記憶層６０３とを備えている。記憶層６０３は、下層の支持層６０２に接触している領域では、支持層６０２に対して圧縮歪みを有している。記憶層６０３は、下層の支持記憶層６０３に接触している領域では、支持記憶層６０３に対して圧縮歪みを有している。

また、記憶層６０３は、図６に示すように開口領域を備え、開口領域の対向する辺の間（開口領域の内側）に架設された梁構造体６３１を備えている。本実施の形態では、一つの開口領域に複数の梁構造体６３１を備えている。また、開口領域に対応して支持記憶層６０３にも開口部が形成され、梁構造体６３１の基板６０１側が下層より離間し、連結されている両方の端部以外は周囲より離間して形成され、梁構造体６３１が変位（座屈）可能とされている。

この実施の形態においては、複数の梁構造体６３１は、マトリクス状に配列されている。言い換えると、この実施の形態では、梁構造体６３１より構成された記憶素子よりなるメモリセルを複数備えて記憶装置としている。また、本実施の形態では、梁構造体６３１は、基板６０１の平面に対する法線方向の厚さが、基板１０１の平面方向の幅に対して小さく形成され、梁構造体６３１は、基板６０１の平面に垂直な方向に座屈した状態とされている。

加えて、本実施例では、各々梁構造体６３１の上に強磁性材料から構成された強磁性層６０４を備え、また、磁気ヘッド６０９を備えている。磁気ヘッド６０９は、マトリクス状に配列された複数の梁構造体６３１の上を、この配列方向に走査可能とされ、強磁性層６０４との間の距離に応じた磁場を測定（検出）することで、梁構造体６３１の２つの座屈状態を、記憶されているビット情報として検出する。また、磁気ヘッド６０９から印加する磁場を強磁性層６０４に作用（印加）させることで、２つの座屈状態を、記憶するビット情報として制御する。また、磁気ヘッド６０９は、走査可能とされているので、梁構造体６０１より構成されるいずれかのメモリセルを、選択してビット情報の検出及び制御が行える。この場合、磁気ヘッド６０９が、座屈状態検出手段及び座屈状態制御手段となる。

なお、記憶層６０３（梁構造体６３１）を、磁気歪効果を有する材料から構成すれば、強磁性層６０４を備える必要はない。この場合、例えば、記憶層６０３は、ＭｎＡｓから構成し、支持層６０２は、ＧａＡｓから構成すればよい。このように構成することで、前述同様に、梁構造体から発生する磁場を検出することで、梁構造体の２つの座屈状態を、記憶されているビット情報として検出することができ、梁構造体に磁場を印加することで、梁構造体の２つの座屈状態を、記憶するビット情報として制御することができる。また、上述したように、磁場により２つの座屈状態を検出及び制御する場合、複数の梁構造体に対して同時に磁場を印加することで、２つの座屈状態を制御し、例えば複数のメモリセルにわたって、記憶の状態を一度に消去することも可能である。

［実施の形態５］
ところで、記憶層は、光歪効果を有する材料から構成されていても良い。例えば、図６に示す構成において、記憶層６０３を光歪効果を有する材料から構成すればよい。この場合、強磁性層６０４は必要ない。また、この場合、磁気ヘッド６０９の代わりに、集光光学系を備えたレーザ光源などを用いればよい。例えば、ＡｌＩｎＮから記憶層が構成され、ＡｌＮから支持層が構成されていればよい。この構成であれば、記憶層が支持層に対して圧縮歪みを備えるようになる。例えば、光量が可変可能な光源により、光歪効果が発現する程度に強い光強度の光を梁構造体に照射することで、梁構造体の座屈状態が制御可能である。また、このような光源に光検出機構を組み合わせ、光歪効果が発現しない程度の弱い光強度の照射の結果測定される梁構造体の光学特性の状態を検出することで、座屈状態の検出が可能である。この場合、光源が座屈状態制御手段となり、光検出機構が、座屈状態検出手段となる。

ところで、上述では、記憶層を単一の層から構成したが、これに限るものではなく、支持層に対して圧縮歪みを備える下層（圧縮歪み層）と、この上に形成されて、圧電効果，ピエゾ抵抗効果，磁気歪効果，及び光歪効果などを備える上層（記憶層）とから構成しても良い。例えば、図７の斜視図に示すように、基板７０１と、基板７０１の上に形成された支持層７０２と、支持層７０２の上に形成された圧縮歪み層７０３と、圧縮歪み層７０３の上に形成された記憶層７０４を備えている。圧縮歪み層７０３は、下層の支持層７０２に接触している領域では、支持層７０２に対して圧縮歪みを有している。記憶層７０４は、例えば、圧電効果を備える材料から構成されている。また、記憶層７０４は、ピエゾ抵抗効果を備える材料から構成されていても良い。

加えて、まず、圧縮歪み層７０３は、開口領域７３２を備え、開口領域７０２の対向する辺の間に架橋された下部梁構造体７３１を備えている。また、記憶層７０４も、開口領域７４２を備え、開口領域７４２の対向する辺の間に架設された上部梁構造体７４１を備えている。また、開口領域７０３及び開口領域７４２に対応して支持層７０２にも開口部７２１が形成され、下部梁構造体７３１の基板７０１側が下層より離間した状態とされている。図７に示す例では、支持層７０２には貫通する開口部７２１が形成され、下部梁構造体７３１が基板７０１より離間している。この結果、下部梁構造体７３１と上部梁構造体７４１との積層構造とされた梁構造体は、連結されている両方の端部以外は周囲より離間して形成され、変位（座屈）可能とされている。なお、支持層７０２の一部に凹部を備えることで、下部梁構造体７３１を周囲から離間した状態として変位可能な状態としても良い。

また、上部梁構造体７４１の一端側においてこれを側方より挟むように形成された電極７０５及び電極７０６を備える。なお、電極７０５は端子７０８に接続し、電極７０６は端子７０９に接続している。このように構成された記憶素子によれば、電極７０５と電極７０６との間に所定の電圧を印加することで、上部梁構造体７４１を屈曲状態（座屈状態）を変化させることができる。なお、上部梁構造体７４１は、下部梁構造体７３１と一体に形成されているため、上部梁構造体７４１の変位と共に、下部梁構造体７３１も変位し、両者は同時に座屈状態を変化させる。このように、本記憶素子では、上部梁構造体７４１に対する電圧の印加により、２つの座屈状態を、記憶するビット情報として制御する。

また、電極７０５と電極７０６との間に測定される抵抗（ピエゾ抵抗）により、上部梁構造体７４１の２つの座屈状態を、記憶されているビット情報として検出する。例えば、端子７０８に正の電圧を印加して端子７０９に負の電圧を印加することで、下部梁構造体７３１と上部梁構造体７４１とから構成されている梁構造体を、電極７０６の側に凸に座屈した状態とすることができる。また、端子７０８に負の電圧を印加して端子７０９に正の電圧を印加することで、図７に示すように、上記梁構造体を、電極７０５の側に凸に座屈した状態とすることができる。従って、本実施の形態では、電極７０５及び電極７０６により座屈状態検出手段が構成され、電極７０５，電極７０６，及びこれらに対して電圧を印加する機構が座屈状態制御手段となる。

この記憶素子によれば、梁構造体の２つの座屈状態を切り替える機能を備える記憶層（上部梁構造体）と、梁構造体を座屈した状態に形成するための圧縮歪み層（下部梁構造体）とから、梁構造体を構成した。このため、本記憶素子によれば、梁構造体における座屈状態の形成と、座屈状態の切り替えとを、個別に制御設計可能である。

なお、上述では、梁構造体の断面形状は矩形としたが、これに限るものではない。例えば、断面を３角形としても良い。記憶層を構成する材料に結晶材料を用いる場合、よく知られているように、結晶面におけるエッチング速度の差を利用することで、断面３角形の梁構造体の形成が可能である。このような断面３角形の梁構造体の場合、座屈方向は３つ以上となり、断面形状の寸法を制御して座屈方向を制御し、いずれか２つの方向（座屈状態）を記憶されるビット情報とすればよい。

本発明の実施の形態１における記憶素子の構成例を模式的に示す斜視図である。本発明の実施の形態１における記憶素子の構成例を模式的に示す平面図である。本発明の実施の形態１における記憶素子を複数配列した記憶装置の構成例を示す構成図である。本発明の実施の形態２における記憶素子の構成例を模式的に示す斜視図である。本発明の実施の形態３における記憶素子の構成例を模式的に示す平面図である。本発明の実施の形態４における記憶素子の構成例を模式的に示す斜視図である。本発明の他の実施の形態における記憶素子の構成例を模式的に示す斜視図である。フラッシュメモリーのメモリーセルの構成を模式的に示す断面図である。

符号の説明

１０１…基板、１０２…支持層、１０３…記憶層、１０４…梁部電極、１０５…固定電極、１０６…固定電極、１０７…端子、１２１…開口部、１３１…梁構造体、１３２…開口領域。

Claims

基板の上に形成され、一部に凹部を備えた支持層と、
前記支持層の上に一部が接触して形成されて前記凹部に対応して開口する開口領域を備え、かつ前記開口領域の内側に架設されて座屈した梁構造体を備える記憶層と
を備え、
前記記憶層は、前記支持層に接触している領域が前記支持層に対して圧縮歪みを有し、
前記梁構造体は、前記梁構造体の延在する方向に対して垂直な異なる少なくとも２方向に凸となる２つの座屈状態に変位可能とされ、
前記梁構造体の２つの座屈状態を記憶されるビット情報とする
ことを特徴とする記憶素子。
請求項１記載の記憶素子において、
前記記憶層は、前記支持層とは異なる格子定数を備える結晶材料を前記支持層の上に結晶成長させることで形成されたものである
ことを特徴とする記憶素子。
請求項１又は２記載の記憶素子において、
前記支持層及び前記記憶層の少なくとも一つは、異なる格子定数を持つ２つの材料よりなる混晶から構成され、
前記混晶の混晶比により前記梁構造体の座屈の状態が制御されている
ことを特徴とする記憶素子。
請求項３記載の記憶素子において、
前記異なる格子定数を持つ２つの材料は、ＧａＡｓ，ＡｌＡｓ，ＩｎＡｓ，ＧａＰ，ＡｌＰ，ＩｎＰ，ＧａＳｂ，ＡｌＳｂ，ＩｎＳｂ，ＧａＮ，ＡｌＮ，ＩｎＮ，及びこれらの混晶の中より選択されたものである
ことを特徴とする記憶素子。
請求項３記載の記憶素子において、
前記異なる格子定数を持つ２つの材料は、Ｓｉ，Ｇｅ，Ｃ，及びこれらの混晶の中より選択されたものである
ことを特徴とする記憶素子。
請求項１〜５のいずれか１項に記載の記憶素子において、
前記記憶層は、圧電効果を有する材料から構成されたものである
ことを特徴とする記憶素子。
請求項１〜５のいずれか１項に記載の記憶素子において、
前記記憶層は、ピエゾ抵抗効果を有する材料から構成されたものである
ことを特徴とする記憶素子。
請求項１〜５のいずれか１項に記載の記憶素子において、
前記記憶層は、磁気歪効果を有する材料から構成されたものである
ことを特徴とする記憶素子。
請求項１〜５のいずれか１項に記載の記憶素子において、
前記梁構造体の上に形成されて強磁性材料から構成された強磁性層を備えることを特徴とする記憶素子。
請求項１〜５のいずれか１項に記載の記憶素子において、
前記記憶層は、光歪効果を有する材料から構成されたものである
ことを特徴とする記憶素子。
請求項１〜５のいずれか１項に記載の記憶素子において、
前記梁構造体の２つの座屈状態を、記憶されているビット情報として検出する座屈状態検出手段を備えることを特徴とする記憶素子。
請求項１１記載の記憶素子において、
前記梁構造体の２つの座屈状態を、記憶するビット情報として制御する座屈状態制御手段を備えることを特徴とする記憶素子。
請求項１１又は１２記載の記憶素子において、
前記座屈状態検出手段は、
前記梁構造体の上に形成された梁部電極と、前記梁構造体の側方の前記記憶層の上に形成された固定電極とを備え、
前記梁構造体は、前記基板の平面に対する法線方向の厚さが、前記基板の平面方向の幅に対して大きく形成されて前記基板の平面に平行に座屈している
ことを特徴とする記憶素子。