JP2008283526A - マルチプレクサ回路 - Google Patents
マルチプレクサ回路 Download PDFInfo
- Publication number
- JP2008283526A JP2008283526A JP2007126705A JP2007126705A JP2008283526A JP 2008283526 A JP2008283526 A JP 2008283526A JP 2007126705 A JP2007126705 A JP 2007126705A JP 2007126705 A JP2007126705 A JP 2007126705A JP 2008283526 A JP2008283526 A JP 2008283526A
- Authority
- JP
- Japan
- Prior art keywords
- multiplexer circuit
- circuit
- multiplexer
- signal
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】マルチプレクサ回路は、第一のマルチプレクサ回路と、第二のマルチプレクサ回路と、第一のマルチプレクサ回路と第二のマルチプレクサ回路のどちらかの出力信号を選択して出力する選択回路を有し、第一のマルチプレクサ回路と第二のマルチプレクサ回路のそれぞれの複数の制御信号のうち、少なくとも一つの制御信号を共有する。再構成可能集積回路のロジックブロックにより回路構成する場合にロジックエレメント回路間において、通常速度の信号と高速な信号の選択的出力を可能にし、面積の小さな再構成可能集積回路とするためのマルチプレクサ回路を提供する。第二のマルチプレクサ回路は、前記第一のマルチプレクサ回路とは信号伝搬遅延時間が異なる。
【選択図】図1
Description
101 データ入力信号線
102 制御信号線
103 データ信号線
104 第二のマルチプレクサ回路
105 データ入力信号線
106 制御信号線
107 データ信号線
108 共通の制御信号線
109 選択回路
110 制御信号線
111 データ出力信号線
112 マルチプレクサ回路
200 スイッチング素子
201 デコード型マルチプレクサ回路
202 エンコード型マルチプレクサ回路
203 選択回路
300 プルアップ回路
301 CMOSインバータ回路
302 電源カットオフ用p型MOSFET
303 電源カットオフ用n型MOSFET
304 CMOSインバータ回路
305 CMOSトランスミッションゲート
400 論理回路
401 メモリ回路
700 スイッチブロック
701 コネクションブロック
702 ロジックブロック
703 横方向配線トラック
704 縦方向配線トラック
705 接続用配線
706 接続用配線
707 接続用配線
708 接続用配線
Claims (11)
- 制御信号によって信号経路を決定し、複数の入力信号から一つの信号を選択して出力するマルチプレクサ回路であって、
複数の制御信号入力を有する第一のマルチプレクサ回路と、
複数の制御信号入力を有し前記第一のマルチプレクサ回路とは信号伝搬遅延時間が異なる第二のマルチプレクサ回路と、
一つないし複数の制御信号入力を有し、第一のマルチプレクサ回路と第二のマルチプレクサ回路の出力を選択して出力する機能を有する選択回路とから構成され、
第一のマルチプレクサ回路への複数の制御信号と第二のマルチプレクサ回路への複数の制御信号の少なくとも一つの制御信号を共有する、
ことを特徴とするマルチプレクサ回路。 - 請求項1に記載のマルチプレクサ回路において、
一つのマルチプレクサ回路が、独立した複数のスイッチング素子を並列に接続したマルチプレクサ回路である
ことを特徴とするマルチプレクサ回路。 - 請求項1に記載のマルチプレクサ回路において、
一つのマルチプレクサ回路が、二つのスイッチング素子を並列に接続して構成された2入力1出力マルチプレクサ回路を階段状に連続して複数接続したマルチプレクサ回路である
ことを特徴とするマルチプレクサ回路。 - 請求項1に記載のマルチプレクサ回路において、
一つのマルチプレクサ回路が、独立した複数のスイッチング素子を並列に接続したマルチプレクサ回路と、二つのスイッチング素子を並列に接続して構成された2入力1出力マルチプレクサ回路を階段状に連続して複数接続したマルチプレクサ回路を混載したマルチプレクサ回路である
ことを特徴とするマルチプレクサ回路。 - 請求項1に記載のマルチプレクサ回路において、
選択回路が、二つのスイッチング素子を並列に接続することで構成された2入力1出力マルチプレクサ回路を含む選択回路である
ことを特徴とするマルチプレクサ回路。 - 請求項1に記載のマルチプレクサ回路において、
選択回路が、二つの入力のどちらかを選択して出力する機能を有するバッファ回路である
ことを特徴とするマルチプレクサ回路。 - 請求項1に記載のマルチプレクサ回路において、
少なくとも一つの制御信号が、論理回路からの出力信号である
ことを特徴とするマルチプレクサ回路。 - 請求項1に記載のマルチプレクサ回路において、
少なくとも一つの制御信号が、メモリ回路からの出力信号である
ことを特徴とするマルチプレクサ回路。 - 請求項2、3、4、5のいずれかに記載のマルチプレクサ回路において、
少なくとも一つのスイッチング素子が、n型MOSFETで構成される
ことを特徴とするマルチプレクサ回路。 - 請求項2、3、4、5のいずれかに記載のマルチプレクサ回路において、
少なくとも一つのスイッチング素子が、p型MOSFETで構成される
ことを特徴とするマルチプレクサ回路。 - 請求項2、3、4、5のいずれかに記載のマルチプレクサ回路において、
少なくとも一つのスイッチング素子が、n型MOSFETとp型MOSFETが並列接続されたトランスミッションゲートで構成される
ことを特徴とするマルチプレクサ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007126705A JP4883578B2 (ja) | 2007-05-11 | 2007-05-11 | マルチプレクサ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007126705A JP4883578B2 (ja) | 2007-05-11 | 2007-05-11 | マルチプレクサ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008283526A true JP2008283526A (ja) | 2008-11-20 |
JP4883578B2 JP4883578B2 (ja) | 2012-02-22 |
Family
ID=40143960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007126705A Expired - Fee Related JP4883578B2 (ja) | 2007-05-11 | 2007-05-11 | マルチプレクサ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4883578B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012257217A (ja) * | 2011-05-16 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | プログラマブルロジックデバイス |
JP2013009318A (ja) * | 2011-05-20 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2013207424A (ja) * | 2012-03-27 | 2013-10-07 | Toshiba Corp | 半導体集積回路 |
JP2014179975A (ja) * | 2013-02-13 | 2014-09-25 | Semiconductor Energy Lab Co Ltd | プログラマブルロジックデバイス、及び半導体装置 |
US8952723B2 (en) | 2013-02-13 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device and semiconductor device |
JP2016195282A (ja) * | 2011-05-31 | 2016-11-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR20190108415A (ko) * | 2018-03-14 | 2019-09-24 | 두산중공업 주식회사 | 입력 신호의 확장을 위한 멀티플렉서 유닛 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5543732A (en) * | 1995-05-17 | 1996-08-06 | Altera Corporation | Programmable logic array devices with interconnect lines of various lengths |
JPH09116405A (ja) * | 1995-09-27 | 1997-05-02 | Hewlett Packard Co <Hp> | マルチプレクサ |
US5670895A (en) * | 1995-10-19 | 1997-09-23 | Altera Corporation | Routing connections for programmable logic array integrated circuits |
JP2000500947A (ja) * | 1996-04-17 | 2000-01-25 | ジリンクス,インコーポレーテッド | 二つのゲートレベルおよび三つのメモリセルを備える六入力マルチプレクサ |
US6407576B1 (en) * | 1999-03-04 | 2002-06-18 | Altera Corporation | Interconnection and input/output resources for programmable logic integrated circuit devices |
JP2003511947A (ja) * | 1999-10-12 | 2003-03-25 | アルテラ・コーポレイション | プログラマブルロジックデバイス用ヘテロ型相互接続アーキテクチャ |
-
2007
- 2007-05-11 JP JP2007126705A patent/JP4883578B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5543732A (en) * | 1995-05-17 | 1996-08-06 | Altera Corporation | Programmable logic array devices with interconnect lines of various lengths |
JPH09116405A (ja) * | 1995-09-27 | 1997-05-02 | Hewlett Packard Co <Hp> | マルチプレクサ |
US5670895A (en) * | 1995-10-19 | 1997-09-23 | Altera Corporation | Routing connections for programmable logic array integrated circuits |
JP2000500947A (ja) * | 1996-04-17 | 2000-01-25 | ジリンクス,インコーポレーテッド | 二つのゲートレベルおよび三つのメモリセルを備える六入力マルチプレクサ |
US6407576B1 (en) * | 1999-03-04 | 2002-06-18 | Altera Corporation | Interconnection and input/output resources for programmable logic integrated circuit devices |
JP2003511947A (ja) * | 1999-10-12 | 2003-03-25 | アルテラ・コーポレイション | プログラマブルロジックデバイス用ヘテロ型相互接続アーキテクチャ |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9344090B2 (en) | 2011-05-16 | 2016-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device |
JP2012257217A (ja) * | 2011-05-16 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | プログラマブルロジックデバイス |
JP2016096573A (ja) * | 2011-05-16 | 2016-05-26 | 株式会社半導体エネルギー研究所 | プログラマブルロジックデバイス |
US9762246B2 (en) | 2011-05-20 | 2017-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with a storage circuit having an oxide semiconductor |
US11750194B2 (en) | 2011-05-20 | 2023-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10897258B2 (en) | 2011-05-20 | 2021-01-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10505547B2 (en) | 2011-05-20 | 2019-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2013009318A (ja) * | 2011-05-20 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2016195282A (ja) * | 2011-05-31 | 2016-11-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2013207424A (ja) * | 2012-03-27 | 2013-10-07 | Toshiba Corp | 半導体集積回路 |
US9379711B2 (en) | 2013-02-13 | 2016-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device and semiconductor device |
US8952723B2 (en) | 2013-02-13 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device and semiconductor device |
JP2014179975A (ja) * | 2013-02-13 | 2014-09-25 | Semiconductor Energy Lab Co Ltd | プログラマブルロジックデバイス、及び半導体装置 |
US10230368B2 (en) | 2013-02-13 | 2019-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device and semiconductor device |
US9225336B2 (en) | 2013-02-13 | 2015-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device and semiconductor device |
KR20150119857A (ko) | 2013-02-13 | 2015-10-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 프로그램가능한 로직 디바이스 및 반도체 장치 |
US9048832B2 (en) | 2013-02-13 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device and semiconductor device |
KR20190108415A (ko) * | 2018-03-14 | 2019-09-24 | 두산중공업 주식회사 | 입력 신호의 확장을 위한 멀티플렉서 유닛 |
KR102068066B1 (ko) | 2018-03-14 | 2020-01-20 | 두산중공업 주식회사 | 입력 신호의 확장을 위한 멀티플렉서 유닛 |
Also Published As
Publication number | Publication date |
---|---|
JP4883578B2 (ja) | 2012-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4883578B2 (ja) | マルチプレクサ回路 | |
KR100246903B1 (ko) | 프로그램가능 논리셀과 그 배열 | |
US7671626B1 (en) | Versatile logic element and logic array block | |
Lemieux et al. | Directional and single-driver wires in FPGA interconnect | |
US7342415B2 (en) | Configurable IC with interconnect circuits that also perform storage operations | |
US8726213B2 (en) | Method and apparatus for decomposing functions in a configurable IC | |
US6362649B1 (en) | Field programmable gate array with mask programmed input and output buffers | |
US7193437B2 (en) | Architecture for a connection block in reconfigurable gate arrays | |
US6873182B2 (en) | Programmable logic devices having enhanced cascade functions to provide increased flexibility | |
US6466049B1 (en) | Clock enable control circuit for flip flops | |
US9658830B1 (en) | Structures for LUT-based arithmetic in PLDs | |
US6806732B1 (en) | FPGA with improved structure for implementing large multiplexers | |
US8456190B2 (en) | Controllable storage elements for an IC | |
JP2012186863A (ja) | プログラマブルロジック集積回路デバイスの相互接続ならびに入力/出力リソース | |
JP4461242B2 (ja) | 再構成可能集積回路 | |
US6016063A (en) | Method and apparatus for connecting long lines to form wide logic functions | |
JP5523988B2 (ja) | プログラマブル論理回路装置およびその回路決定方法 | |
US20020053938A1 (en) | Digital electronic circuit for use in implementing digital logic functions | |
US7755388B2 (en) | Interconnect structure enabling indirect routing in programmable logic | |
KR20180116117A (ko) | 프로그래밍가능 게이트 어레이에 대한 로직 블록 아키텍처 | |
US7725867B2 (en) | Gate-array or field programmable gate array | |
US5973506A (en) | Method and apparatus for connecting long lines to form wide busses | |
JP3072887B2 (ja) | フィールドプログラマブルゲートアレイ | |
JP3072888B2 (ja) | フィールドプログラマブルゲートアレイ | |
US7605606B1 (en) | Area efficient routing architectures for programmable logic devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111130 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4883578 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |