JP5523988B2 - プログラマブル論理回路装置およびその回路決定方法 - Google Patents
プログラマブル論理回路装置およびその回路決定方法 Download PDFInfo
- Publication number
- JP5523988B2 JP5523988B2 JP2010186525A JP2010186525A JP5523988B2 JP 5523988 B2 JP5523988 B2 JP 5523988B2 JP 2010186525 A JP2010186525 A JP 2010186525A JP 2010186525 A JP2010186525 A JP 2010186525A JP 5523988 B2 JP5523988 B2 JP 5523988B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- logic circuit
- programmable logic
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Description
例えば、特許文献1,2には、論理セルとしてルックアップテーブル(Look Up Table、以下、LUTと略す。)が用いられたコンフィギュレーション論理素子が記載されている。このLUTは、N入力LUTの場合、2N個のメモリと、2N-1個のマルチプレクサとから構成されており、N入力までの任意の論理を実装することが可能である。
このように、プログラマブル論理回路装置に実装する論理回路を決定することで、論理回路の冗長性を排除した、面積効率を高めたプログラマブル論理回路装置の論理回路を決定することができる。
このLBは、LB内のコンフィギュレーションメモリに格納される構成データを書き替えることにより論理関数の変更ができる。また、CBおよびSB内の構成データを書き替えることにより、接続関係の変更が可能である。
プログラマブル論理回路の基本回路1は、入力反転部2と、出力反転部3と、論理演算部4とを備えたN入力で1出力の論理回路である(但し、Nは任意の自然数)。
論理演算部4は、入力反転部2と出力反転部3との間で、2入力NANDゲートが、二分木の木構造で、それぞれの接続線の間にプログラマブルNOTゲートを介在させて接続されている。この木構造の段数は、最大でceil(log2N)となる。但し、ceilは天井関数を示す。
図3(A)に示す論理回路EX1は、入力A,B,Cに対して論理関数A+B・Cを演算するものである。この論理関数A+B・Cにおいて、入力A〜Cを反転させ(N操作)、次に、入力A,Bを入れ替え(P操作)、更に出力の反転を行う(N操作)。これらの操作により、得られる論理回路を図3(B)に示す。図3(B)に示す論理回路EX2は、論理関数B・(A+C)を演算するものである。
この論理回路EX1と論理回路EX2は、NPN同値であると呼ばれ、同じNPN同値類に属する。つまり、NPN同値類に属していれば、2入力ORゲートおよび2入力ANDゲートなどの回路構成を変更せずに、入力および出力の反転を行うことで、異なる論理関数を同じ論理回路で表現することができる。従って、この異なる論理関数がNPN同値類に属していることで、異なる論理関数を共通した論理回路で実現することができる。
従って、本実施の形態に係るプログラマブル論理回路は、LUTを採用したものより、少ないトランジスタ数およびコンフィギュレーションメモリ数で構成することができるので、面積効率を高めることができる。よって、本実施の形態に係るプログラマブル論理回路は、小型化、省メモリ化、低消費電力化を図ることができる。
5入力型のプログラマブル論理回路について、図4から図6に基づいて説明する。図4に示すプログラマブル論理回路10は、MCNC(Microelectronics Center of North Carolina)ベンチマーク回路で使用される論理回路であって、出現率の高い論理回路に基づいて決定されたものである。
このプログラマブル論理回路10では、論理演算部4は各入力信号における入力から出力までの2入力NANDゲートの段数が異なるが、全体として2分木の木構造を有している。また、基本回路1からNANDゲート11の出力に設けられるプログラマブルNOTゲートは省略されている。
4入力の論理関数では、全部で222種類のNPN同値類が存在するが、222種類の論理関数うち、出現順位が高い上位1位から6位までのNPN同値類を実現した論理回路とすれば、全体の88.3%の論理関数を実装できることになる。
図5(A)に示すプログラマブル論理回路20では、構成データとして、入力反転部2のそれぞれのプログラマブルNOTゲートであって、第1の入力Aに接続されたプログラマブルNOTゲートに「1」、以下、第2の入力Aに「1」、入力Bに「0」、入力Cに「0」、入力Dに「0」が与えられている。入力Aが2つあるのは、4入力AND関数として機能させるのに、入力が5つあるため、2つの入力に同じ信号を与えるか、クランプする必要があるからであり、本実施例では同じ信号を与えるようにしている。
このように構成データが与えられることで、プログラマブル論理回路20は4入力AND関数として機能する。
図5(B)に示すように、4入力では24通りとなるため入力A〜Dの全てが「0000」から入力A〜Dの全てが「1111」となるまでの16通りの構成データのうち、「0,....,0,1」が与えられる。この構成データを入力A〜Dにより選択するため、入力A〜Dの全てが「1111」のときだけが出力が「1」となる4入力AND関数として機能する。
図6(A)に示すプログラマブル論理回路40では、図5(A)と同じゲート構成であるが、構成データとして、入力反転部2のそれぞれのプログラマブルNOTゲートであって、第1の入力Aに接続されたプログラマブルNOTゲートに「0」、以下、第2の入力Aに「0」、入力Bに「1」、入力Cに「1」、入力Dに「1」が与えられていることで、異なる関数関数を表現したものである。
このように、異なる4入力AND関数と4入力OR関数とを、構成データを変えるだけで、共通させた論理回路で実現することができる。
次に、6入力型のプログラマブル論理回路について図7に基づいて説明する。このプログラマブル論理回路10は、MCNCベンチマーク回路で使用される論理回路であって、出現率の高い論理回路に基づいて決定されたものである。
図8に示すプログラマブル論理回路70は5入力型である。図9に示すプログラマブル論理回路80は6入力型である。また、図10に示すプログラマブル論理回路90は、8入力型である。
入力選択MUXは、I本の入力配線からの信号を、選択信号により入力するBLEを選択して、K本の出力配線により出力するマルチプレクサである。
1 基本回路
2 入力反転部
3 出力反転部
4 論理演算部
10 プログラマブル論理回路
11 NANDゲート
20 プログラマブル論理回路
21,22 NANDゲート
30,40,50,60,70,80,90 プログラマブル論理回路
I1〜IN 入力配線
Claims (4)
- コンフィギュレーションメモリに格納される構成データに基づいて、プログラマブルに回路構成されるプログラマブル論理回路と、このプログラマブル論理回路に入力する配線をプログラマブルに接続する配線スイッチ部とを備えたプログラマブル論理回路装置において、
前記プログラマブル論理回路は、一の論理関数を実現するゲート回路と、この一の論理関数に対して、入力を反転させるN操作、入力を入れ替えるP操作、更に出力を反転するN操作を行なって得られるNPN同値類に属する他の論理関数を実現するゲート回路とが、構成データによる回路変更および前記配線スイッチ部による配線の入れ替えにより、同じゲート構成で形成されていることを特徴とするプログラマブル論理回路装置。 - 前記プログラマブル論理回路は、
入力配線と接続され、入力信号を構成データに基づいて反転出力するN操作のためのプログラマブルNOTゲートを備えた入力反転部と、
前記入力反転部からの信号を論理演算する論理演算部と、
前記論理演算部からの信号を構成データに基づいて反転出力するN操作のためのプログラマブルNOTゲートを備えた出力反転部とを備えている請求項1記載のプログラマブル論理回路装置。 - 前記論理演算部は、2入力NANDゲートまたは2入力ORゲートが、二分木の木構造で、それぞれの接続線の間にプログラマブルNOTゲートを介在させて接続された基本回路から、前記一の論理関数とNPN同値類に属する他の論理関数とに基づいて形成されている請求項2記載のプログラマブル論理回路装置。
- プログラマブルに論理回路装置に実装される論理回路を決定する方法であって、
目的論理回路に対して、入力を反転させるN操作、入力を入れ替えるP操作、更に出力を反転するN操作を行って得られるNPN同値類に属する論理関数を、出現率の高い順に探索し、探索された出現率の上位の論理関数から実装する論理関数の候補とし、プログラマブル論理回路として、構成データによる回路変更および前記配線スイッチ部による配線の入れ替えにより、一の論理関数を実現するゲート回路を、該一の論理関数とNPN同値類に属する他の論理関数のみを実現するゲート回路と共通させて構成することを特徴とするプログラマブル論理回路装置の回路決定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010186525A JP5523988B2 (ja) | 2010-08-23 | 2010-08-23 | プログラマブル論理回路装置およびその回路決定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010186525A JP5523988B2 (ja) | 2010-08-23 | 2010-08-23 | プログラマブル論理回路装置およびその回路決定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012044618A JP2012044618A (ja) | 2012-03-01 |
JP5523988B2 true JP5523988B2 (ja) | 2014-06-18 |
Family
ID=45900368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010186525A Expired - Fee Related JP5523988B2 (ja) | 2010-08-23 | 2010-08-23 | プログラマブル論理回路装置およびその回路決定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5523988B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10482209B1 (en) | 2018-08-06 | 2019-11-19 | HLS Logix LLC | Field programmable operation block array |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6236217B2 (ja) | 2012-05-01 | 2017-11-22 | 株式会社半導体エネルギー研究所 | ルックアップテーブル、及びルックアップテーブルを備えるプログラマブルロジックデバイス |
US9571103B2 (en) | 2012-05-25 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Lookup table and programmable logic device including lookup table |
US9157727B2 (en) * | 2013-01-18 | 2015-10-13 | Kabushiki Kaisha Topcon | Image measuring method and image measuring apparatus |
JP5937550B2 (ja) * | 2013-09-05 | 2016-06-22 | 敏則 末吉 | プログラマブル論理回路及びその構成方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5646546A (en) * | 1995-06-02 | 1997-07-08 | International Business Machines Corporation | Programmable logic cell having configurable gates and multiplexers |
JP4438000B2 (ja) * | 2005-11-15 | 2010-03-24 | 株式会社半導体理工学研究センター | リコンフィギャラブルロジックブロック、リコンフィギャラブルロジックブロックを備えるプログラマブル論理回路装置、および、リコンフィギャラブルロジックブロックの構成方法 |
-
2010
- 2010-08-23 JP JP2010186525A patent/JP5523988B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10482209B1 (en) | 2018-08-06 | 2019-11-19 | HLS Logix LLC | Field programmable operation block array |
Also Published As
Publication number | Publication date |
---|---|
JP2012044618A (ja) | 2012-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7839167B2 (en) | Interconnection and input/output resources for programmable logic integrated circuit devices | |
US6107822A (en) | Logic element for a programmable logic integrated circuit | |
US8536896B1 (en) | Programmable interconnect element and method of implementing a programmable interconnect element | |
JP6697545B2 (ja) | カスケード式ルックアップテーブル(lut)桁上げ論理回路 | |
JP4896074B2 (ja) | 改良された論理セル機能性の複合論理ブロックを有するプログラマブルロジックデバイス | |
US8581624B2 (en) | Integrated circuits with multi-stage logic regions | |
JP5523988B2 (ja) | プログラマブル論理回路装置およびその回路決定方法 | |
JP2007089180A (ja) | 面積効率に優れたフラクチャブルロジックエレメント | |
US7902864B1 (en) | Heterogeneous labs | |
US10630269B2 (en) | Multiple mode device implementation for programmable logic devices | |
CN105391443B (zh) | 用于可编程逻辑装置的逻辑单元 | |
US7696784B1 (en) | Programmable logic device with multiple slice types | |
JP2008283526A (ja) | マルチプレクサ回路 | |
US8482312B1 (en) | Logic structures for ternary addition in logic devices | |
JP2018538704A (ja) | プログラマブルゲートアレイの論理ブロックアーキテクチャ | |
US7725867B2 (en) | Gate-array or field programmable gate array | |
US20160315620A1 (en) | An extensible and configurable logic element, and an fpga device | |
US9768784B2 (en) | Transformable logic and routing structures for datapath optimization | |
JP6784259B2 (ja) | プログラマブル論理集積回路と半導体装置およびキャラクタライズ方法 | |
US6879184B1 (en) | Programmable logic device architecture based on arrays of LUT-based Boolean terms | |
US7368942B1 (en) | Dedicated resource interconnects | |
JP5937550B2 (ja) | プログラマブル論理回路及びその構成方法 | |
US7605606B1 (en) | Area efficient routing architectures for programmable logic devices | |
JP2020530700A (ja) | 再構成可能回路のためのルーティングネットワーク |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140409 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5523988 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |