KR102068066B1 - 입력 신호의 확장을 위한 멀티플렉서 유닛 - Google Patents

입력 신호의 확장을 위한 멀티플렉서 유닛 Download PDF

Info

Publication number
KR102068066B1
KR102068066B1 KR1020180029911A KR20180029911A KR102068066B1 KR 102068066 B1 KR102068066 B1 KR 102068066B1 KR 1020180029911 A KR1020180029911 A KR 1020180029911A KR 20180029911 A KR20180029911 A KR 20180029911A KR 102068066 B1 KR102068066 B1 KR 102068066B1
Authority
KR
South Korea
Prior art keywords
input
signal
multiplexer
output
multiplexers
Prior art date
Application number
KR1020180029911A
Other languages
English (en)
Other versions
KR20190108415A (ko
Inventor
박태훈
Original Assignee
두산중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 두산중공업 주식회사 filed Critical 두산중공업 주식회사
Priority to KR1020180029911A priority Critical patent/KR102068066B1/ko
Publication of KR20190108415A publication Critical patent/KR20190108415A/ko
Application granted granted Critical
Publication of KR102068066B1 publication Critical patent/KR102068066B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus

Abstract

본 발명의 실시예에 따른 입력 신호의 확장을 위한 멀티플렉서 유닛을 제공한다. 복수개의 멀티플렉서를 포함하는 입력 신호의 확장을 위한 멀티플렉서 유닛으로서, 상기 복수개의 멀티플렉서 각각은 복수개의 입력 신호가 인가되는 입력단, 1비트의 트리거(trigger) 신호를 입력받고, 상기 멀티플렉서로 상기 트리거 신호를 인가하거나 차단하는 개시 신호단 및 상기 트리거 신호가 상기 멀티플렉서에 인가되는는 경우, 상기 입력단을 통해 입력되는 상기 복수개의 입력 신호 중 하나의 입력 신호가 출력되는 출력단을 포함하고, 상기 트리거 신호는 상기 입력 신호의 출력을 개시하는 신호이다.

Description

입력 신호의 확장을 위한 멀티플렉서 유닛{Multiplexer Unit for extending input signal}
본 발명은 멀티플렉서로 인가되는 트리거 신호를 최소화하는 입력 신호의 확장을 위한 멀티플렉서 유닛에 관한 것이다.
여러 개의 입력 신호들 중 하나를 선택하여 단일 출력선으로 연결하는 조합회로를 멀티플렉서라고 한다. 멀티플렉서는 다중 입력 데이터를 단일 출력하므로 데이터 셀렉터(data selector)라고도 한다.
멀티플렉서는 2n개의 입력 신호들 중에서 하나를 선택하여 하나의 출력선으로 내보내기 위해서는 최고 n비트의 선택 입력 신호가 필요로 한다. 이 경우, n개의 선택 입력 신호들의 조합으로 출력하려는 입력 신호를 선택하게 된다. 즉, 입력 신호들 이외에 입력 신호들 중 어느 하나의 신호를 선택하기 위한 별도의 신호가 필요로 한다. 예를 들어, 8개의 입력 신호들 중 어느 하나의 신호를 멀티플렉서를 통해 출력하기 위해서는 3개의 선택 입력 신호를 필요로 한다. 이 경우, 선택 입력 신호를 출력하는 포트는 한정적인데 멀티플렉서들의 개수가 늘어날수록 선택 입력 신호를 출력하는 포트의 개수가 늘어나게 되는 문제점이 발생할 수 있다.
본 발명의 기술적 과제는 입력 신호들을 선택하기 위한 트리거 신호를 최소화할 수 있는 입력 신호 확장을 위한 멀티플렉서 유닛을 제공하는 것이다.
본 발명의 실시예에 따른 입력 신호의 확장을 위한 멀티플렉서 유닛을 제공한다. 복수개의 멀티플렉서를 포함하는 입력 신호의 확장을 위한 멀티플렉서 유닛으로서, 상기 복수개의 멀티플렉서 각각은 복수개의 입력 신호가 인가되는 입력단, 1비트의 트리거(trigger) 신호를 입력받고, 상기 멀티플렉서로 상기 트리거 신호를 인가하거나 차단하는 개시 신호단 및 상기 트리거 신호가 상기 멀티플렉서에 인가되는 경우, 상기 입력단을 통해 입력되는 상기 복수개의 입력 신호 중 하나의 입력 신호가 출력되는 출력단을 포함하고, 상기 트리거 신호는 상기 입력 신호의 출력을 개시하는 신호이다.
일 예에 의하여, 상기 입력 신호들은 상기 출력단을 통해 출력되는 순서가 기설정되고, 상기 입력 신호들은 상기 트리거 신호가 상기 멀티플렉서에 인가되는 동안 상기 기설정된 순서에 따라 상기 출력단을 통해 출력된다.
일 예에 의하여, 상기 멀티플렉서들에 인가되는 상기 트리거 신호들 간의 입력 주기를 제어하는 제어부를 더 포함한다.
일 예에 의하여, 상기 개시 신호단들을 제어하여 상기 멀티플렉서들 각각에 인가되는 상기 트리거 신호들 간의 시간 간격을 제어하는 제어부를 더 포함한다.
일 예에 의하여, 상기 멀티플렉서들은 상기 입력 신호들의 출력 순서를 제어하는 프로그래밍부를 더 포함한다.
일 예에 의하여, 상기 프로그래밍부는 상기 멀티플렉서들 각각에 입력되는 상기 트리거 신호들 간에 시간 간격을 제어한다.
일 예에 의하여, 상기 복수개의 멀티플렉서는 제1 멀티플렉서 및 제2 멀티플렉서를 포함하고, 상기 제1 멀티플렉서의 입력단에는 발전소의 일 구성요소를 모니터링한 데이터가 인가되고, 상기 제2 멀티플렉서의 입력단에는 상기 발전소의 다른 구성요소를 모니터링한 데이터가 인가되며, 상기 프로그래밍부는 상기 제1 멀티플렉서의 입력단과 상기 제2 멀티플렉서의 입력단을 통해 인가되는 상기 입력 신호들이 출력되는 순서를 제어한다.
일 예에 의하여, 상기 멀티플렉서들은 상기 입력 신호들이 출력되는 시간 간격을 제어하는 프로그래밍부를 더 포함한다.
일 예에 의하여, 상기 멀티플렉서들 각각에 상기 트리거 신호를 인가하는 I/O 보드를 더 포함하고, 상기 I/O 보드는 상기 트리거 신호들을 인가하는 개시 신호 포트를 포함한다.
일 예에 의하여, 상기 개시 신호 포트는 하나의 출력 포트이고, 상기 개시 신호 포트는 동일한 트리거 신호를 상기 멀티플렉서들 각각에 인가한다.
일 예에 의하여, 상기 개시 신호 포트는 상기 멀티플렉서들의 개수에 대응하는 출력 포트들을 포함하고, 상기 출력 포트들로부터의 트리거 신호들은 각각 대응되는 멀티플렉서에 인가된다.
본 발명의 실시예에 따르면, 출력되는 입력 신호들의 순서 및 입력 신호들 간의 출력 순서가 기설정되어 하나의 트리거 신호만 이용하여 복수개의 멀티플렉서들을 제어할 수 있다. 이에 따라, I/O 보드에서 하나의 포트만을 사용하더라도 복수개의 멀티플렉서들을 제어할 수 있으므로, 추가적인 포트를 사용하지 않을 수 있. 또한, 하나의 포트로부터 출력되는 신호만으로 복수개의 멀티플렉서들을 제어할 수 있으므로, 멀티플렉서들로 인가되는 입력 신호들의 제어가 간편할 수 있다.
본 발명의 실시예에 따르면, 하나의 포트를 통해 출력되는 트리거 신호를 분할하여 복수의 멀티플렉서들에 인가할 수 있고, 별도의 제어부를 통해 트리거 신호들이 인가되는 주기 및 트리거 신호들 각각이 인가되는 시간 간격을 제어할 수 있다.
본 발명의 실시예에 따르면, 프로그래밍부는 입력 신호들의 출력 순서 및 입력 신호들의 시간 간격이 기설정되지 않은 경우에도 입력 신호들의 출력 순서 및 입력 신호들의 시간 간격을 결정하고 변경할 수 있다. 즉, 하나의 트리거 신호만을 사용하더라도, 프로그래밍부에 의해 출력되는 신호들의 순서 및 출력되는 신호들 간의 시간 간격이 제어될 수 있다.
도 1은 본 발명의 일 실시예에 따른 I/O 보드와 멀티플렉서들 간의 연결 관계를 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 입력 신호의 확장을 위한 멀티플렉서 유닛을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 입력 신호의 확장을 위한 멀티플렉서 유닛의 프로그래밍부를 설명하기 위한 도면이다.
도 4는 본 발명의 다른 실시예에 따른 I/O 보드와 멀티플렉서들 간의 연결 관계를 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
어느 부분이 다른 부분의 "위에" 있다고 언급하는 경우, 이는 바로 다른 부분의 위에 있을 수 있거나 그 사이에 다른 부분이 수반될 수 있다. 대조적으로 어느 부분이 다른 부분의 "바로 위에" 있다고 언급하는 경우, 그 사이에 다른 부분이 수반되지 않는다.
제1, 제2 및 제3 등의 용어들은 다양한 부분, 성분, 영역, 층 및/또는 섹션들을 설명하기 위해 사용되나 이들에 한정되지 않는다. 이들 용어들은 어느 부분, 성분, 영역, 층 또는 섹션을 다른 부분, 성분, 영역, 층 또는 섹션과 구별하기 위해서만 사용된다. 따라서, 이하에서 서술하는 제1 부분, 성분, 영역, 층 또는 섹션은 본 발명의 범위를 벗어나지 않는 범위 내에서 제2 부분, 성분, 영역, 층 또는 섹션으로 언급될 수 있다.
도 1은 본 발명의 일 실시예에 따른 I/O 보드와 멀티플렉서들 간의 연결 관계를 설명하기 위한 도면이다.
도 1을 참조하면, 입력 신호의 확장을 위한 멀티플렉서 유닛은 다양한 신호를 출력하는 I/O 보드(10), 멀티플렉서(100) 및 모니터링부(200)를 포함할 수 있다.
I/O 보드(10)는 중앙 처리 장치(CPU)와 입출력 장치와의 사이에서 신호의 입출력을 제어하는데 사용될 수 있다. I/O 보드(10)는 트리거 신호를 멀티플렉서(100)로 입력하는 개시 신호 포트(20)를 구비할 수 있다. 트리거 신호는 멀티플렉서(100)의 개시 신호단(120)을 통해 멀티플렉서(100)로 인가될 수 있다. 또한, 개시 신호 포트(20)를 통해 출력되는 하나의 트리거 신호는 복수개의 멀티플렉서들(100)에 인가될 수 있다. 트리거 신호는 후술하는 입력 신호들이 멀티플렉서(100)를 통해 출력되는 시점을 제어하는 신호를 의미할 수 있다. 트리거 신호는 복수개의 멀티플렉서들(100)에 동시에 인가되어 멀티플렉서들(100)에 인가되는 입력 신호들을 제어할 수 있다.
멀티플렉서(100)는 입력단(110), 개시 신호단(120) 및 출력단(130)을 포함할 수 있다. 멀티플렉서(100)는 여러 개의 입력 신호들 중 하나를 선택하여 단일 출력선으로 연결하는 조합회로일 수 있다. 본 발명의 실시예에 따르면, 멀티플렉서(100)는 복수개로 제공될 수 있다.
입력단(110)은 입력 신호들이 인가되는 단자일 수 있다. 입력단(110)은 서로 다른 데이터를 포함하고 있는 입력 신호들이 인가되는 복수개의 단자로 구성될 수 있다. 본 발명의 실시예에 따르면, 입력단(110)은 8개의 단자(입력 1 내지 입력 8)로 구성될 수 있다. 다만, 입력단(110)을 구성하는 단자의 개수는 한정되지 않는다. 입력 신호들은 발전소를 구성하는 장치들을 모니터링한 데이터를 포함하는 신호일 수 있다. 예를 들어, 입력 신호들은 발전소를 구성하는 장치의 온도를 측정한 데이터를 포함할 수 있고, 발전소 내에 배치되는 전등의 온/오프(on/off)를 측정한 데이터를 포함할 수 있다. 다만, 입력 신호들에 의해 전달되는 데이터는 상술한 예에 한정되지 않는다.
일 예로, 입력단(110)은 발전소의 일 장치를 모니터링한 데이터가 인가되는 제1 입력단 및 발전소의 다른 장치를 모니터링한 데이터가 인가되는 제2 입력단을 포함할 수 있다. 하나의 멀티플렉서(100)에 인가되는 입력 신호들 중 일부 입력 신호는 발전소의 일 장치를 모니터링한 데이터를 포함할 수 있고, 다른 입력 신호는 발전소의 다른 장치를 모니터링한 데이터를 포함할 수 있다. 이에 따라, 서로 다른 장치를 모니터링한 데이터를 포함하는 입력 신호들이 하나의 멀티플렉서(100)에 인가될 수 있고, 멀티플렉서(100)는 입력 신호들 중 어느 하나의 신호를 출력할 수 있다.
다른 예로, 입력단(110)에는 발전소의 일 장치를 구성하는 복수개의 구성요소들을 측정한 데이터를 포함하는 입력 신호들이 인가될 수 있다. 예를 들어, 입력 신호들은 발전소 내에 배치되는 복수개의 전등 각각의 온/오프 여부를 모니터링한 데이터에 관한 신호들일 수 있다.
입력 신호들은 트리거 신호가 인가되면 기설정된 순서에 따라 출력단(130)을 통해 출력될 수 있다. 즉, 입력 신호들은 트리거 신호가 인가되지 않은 경우에는 출력되지 않을 수 있다. 본 발명의 실시예에 따르면, 입력 1을 통해 인가되는 입력 신호는 입력 신호 1이고, 입력 2를 통해 인가되는 입력 신호는 입력 신호 2이고, 입력 3을 통해 인가되는 입력 신호는 입력 신호 3이고, 입력 4를 통해 인가되는 입력 신호는 입력 신호 4이고, 입력 5를 통해 인가되는 입력 신호는 입력 신호 5이고, 입력 6을 통해 인가되는 입력 신호는 입력 신호 6이고, 입력 7을 통해 인가되는 입력 신호는 입력 신호 7이고, 입력 8을 통해 인가되는 입력 신호는 입력 신호 8로 정의될 수 있다. 예를 들어, 입력 신호 1이 출력된 후 입력 신호 2가 출력될 수 있고, 입력 신호 2가 출력된 후 입력 신호 3이 출력될 수 있다. 즉, 입력 신호 1부터 입력 신호 8까지 순차적으로 출력되도록 기설정될 수 있다. 다만, 입력 신호들이 출력되는 순서는 변경될 수 있다.
또한, 입력 신호들이 출력되는 시간 간격은 기설정될 수 있다. 예를 들어, 입력 신호 1이 출력되고 1초 이후에 입력 신호 2가 출력될 수 있고, 입력 신호 2가 출력되고 1초 이후에 입력 신호 3이 출력될 수 있다. 입력 신호들 간에 시간 간격은 일정할 수도 있고 상이할 수도 있다. 예를 들어, 입력 신호 1이 출력되는 시간과 입력 신호 2가 출력되는 시간 사이의 간격이 1초이고, 입력 신호 2가 출력되는 시간과 입력 신호 3이 출력되는 시간 사이의 간격이 2초일 수 있다. 즉, 입력 신호들 간에 출력되는 시간은 작업자가 미리 설정한 시간 간격으로 제어될 수 있다.
개시 신호단(120)은 I/O 보드(10)의 개시 신호 포트(20)를 통해 전달된 트리거 신호를 멀티플렉서(100)에 인가할 수 있다. 개시 신호단(120)은 멀티플렉서(100)에 트리거 신호를 인가하거나 차단하는 역할을 할 수 있다. 본 발명의 실시예에 따르면, 개시 신호단(120)은 하나의 멀티플렉서(100) 당 하나가 제공될 수 있다. 즉, 하나의 멀티플렉서(100)에는 하나의 트리거 신호만이 인가될 수 있다. 이 때, 트리거 신호는 1비트의 신호일 수 있다. 트리거 신호는 입력단(110)을 통해 멀티플렉서(100)로 인가되는 입력 신호들 중 어느 하나의 입력 신호가 출력되는 계기를 주는 신호일 수 있다. 즉, 트리거 신호는 입력 신호들의 출력을 개시하는 신호이다. 트리거 신호가 인가되는 경우, 입력 신호들은 기설정된 순서에 따라 출력될 수 있다.
출력단(130)은 입력 신호들 중 어느 하나의 입력 신호를 출력하기 위한 단자일 수 있다. 출력단(130)을 통해 출력되는 신호는 제어부(미도시) 및 모니터링부(200)로 전달될 수 있다.
모니터링부(200)는 멀티플렉서들(110) 각각에 제공된 출력단(130)을 통해 출력되는 신호를 수신받을 수 있다. 즉, 모니터링부(200)는 발전소를 구성하는 장치들을 측정한 데이터를 수신받을 수 있고, 이를 기초로 발전소를 구성하는 장치들의 상태를 판단할 수 있다. 일 예로, 모니터링부(200)는 스마트 플랜트를 구현하기 위한 플랫폼의 일종일 수 있다.
일반적으로, 8개의 입력 신호들이 멀티플렉서에 인가되는 경우, 3개의 선택 신호들이 요구된다. 선택 신호들의 조합에 따라, 멀티플렉서는 8개의 입력 신호들 중 출력되는 신호를 선택하고 선택된 신호를 출력한다. 따라서, 입력 신호들 이외에 추가적으로 복수개의 선택 신호들이 멀티플렉서에 요구된다.
본 발명의 실시예에 따르면, 멀티플렉서들(100) 각각은 하나의 트리거 신호만을 요구할 수 있다. 멀티플렉서들(100) 각각에 입력되는 신호들은 실시간 모니터링이 필요한 장치를 측정한 데이터를 포함하는 것이 아니라, 발전소 내부 온도, 발전소 내에 배치되는 전등의 온/오프 등을 측정한 단순한 데이터를 포함할 수 있다. 즉, 본 발명의 실시예에 따른 입력 신호들은 일정 시간 간격을 두고 측정된 데이터와 관련된 신호들일 수 있다. 따라서, 입력 신호들이 출력되는 순서 및 시간 간격이 기설정되는 경우, 멀티플렉서(100)로 인가되는 하나의 트리거 신호만으로 입력 신호들 중 어느 하나의 신호가 출력될 수 있다. 종래에는 하나의 멀티플렉서에 2n비트를 가지는 트리거 신호가 인가되었으나, 본 발명의 실시예에 따르면 하나의 멀티플렉서 당 1비트의 트리거 신호가 인가될 수 있다. 이에 따라, I/O 보드(10)에서 하나의 포트만을 사용하더라도 복수개의 멀티플렉서들(100)을 제어할 수 있으므로, 추가적인 포트를 사용하지 않는 장점이 있다. 또한, 하나의 포트로부터 출력되는 신호만으로 복수개의 멀티플렉서들(100)을 제어할 수 있으므로, 멀티플렉서들(100)로 인가되는 입력 신호들의 제어가 간편할 수 있다.
도 2는 본 발명의 일 실시예에 따른 입력 신호의 확장을 위한 멀티플렉서 유닛을 설명하기 위한 도면이다.
도 2를 참조하면, 멀티플렉서들(100a, 100b, 100c)은 제1 멀티플렉서(100a), 제2 멀티플렉서(100b) 및 제3 멀티플렉서(100c)를 포함할 수 있다. 제1 멀티플렉서(100a)는 제1 입력단(110a), 제1 개시 신호단(120a) 및 제1 출력단(130a)을 포함할 수 있다. 제2 멀티플렉서(100b)는 제2 입력단(110b), 제2 개시 신호단(120b) 및 제2 출력단(130b)을 포함할 수 있다. 제3 멀티플렉서(100c)는 제3 입력단(110c), 제3 개시 신호단(120c) 및 제3 출력단(130c)을 포함할 수 있다.
일 예로, 멀티플렉서들(100a, 100b, 100c) 각각에 인가되는 입력 신호들은 발전소 내의 서로 다른 장치를 모니터링한 데이터들을 포함할 수 있다. 다른 예로, 멀티플렉서들(100a, 100b, 100c) 각각에 인가되는 입력 신호들은 발전소 내의 동일 장치의 구성요소들을 모니터링한 데이터들을 포함할 수 있다.
멀티플렉서들(100a, 100b, 100c) 각각에 제공되는 개시 신호단들(120a, 120b, 120c)은 제어부(300)를 통해 제어될 수 있다. 제어부(300)는 제1 개시 신호단(120a)을 통해 제1 멀티플렉서(100a)에 인가되는 제1 트리거 신호, 제2 개시 신호단(120b)을 통해 제2 멀티플렉서(100b)에 인가되는 제2 트리거 신호 및 제3 개시 신호단(120c)를 통해 제3 멀티플렉서(100c)에 인가되는 제3 트리거 신호를 제어할 수 있다. 일 예로, 제어부(300)는 제1 트리거 신호, 제2 트리거 신호 및 제3 트리거 신호가 인가되는 주기를 제어할 수 있다. 구체적으로, 제어부(300)는 트리거 신호들이 멀티플렉서들(100a, 100b, 100c)에 인가되는 시간 및 트리거 신호들이 멀티플렉서들(100a, 100b, 100c)에 인가되는 것을 차단하는 시간을 제어할 수 있다.
다른 예로, 제어부(300)는 제1 트리거 신호, 제2 트리거 신호 및 제3 트리거 신호가 멀티플렉서들(100a, 100b, 100c)에 인가되는 시간 간격을 제어할 수 있다. 구체적으로, 제어부(300)는 제1 트리거 신호가 제1 멀티플렉서(100a)에 인가된 후 일정 시간 후에 제2 트리거 신호를 제2 멀티플렉서(100b)에 인가할 수 있고, 제2 트리거 신호가 제2 멀티플렉서(100b)에 인가된 후 일정 시간 후에 제3 트리거 신호를 제3 멀티플렉서(100c)에 인가할 수 있다.
본 발명의 실시예에 따르면, 하나의 포트를 통해 출력되는 트리거 신호를 복수의 멀티플렉서들(100a, 100b, 100c) 각각에 인가할 수 있고, 이 때 제어부(300)는 트리거 신호가 각각의 멀티플렉서에 인가되는 시간 간격을 제어할 수 있다. 이를 통해, 최소한의 포트를 사용하여 복수개의 멀티플렉서들을 제어할 수 있다. 또한, 제어부(300)를 통해 트리거 신호가 멀티플렉서들(100a, 100b, 100c)에 인가되는 시간을 제어하여 복수개의 트리거 신호가 멀티플렉서들(100a, 100b, 100c)에 인가되는 효과를 구현할 수 있다.
도 3은 본 발명의 일 실시예에 따른 입력 신호의 확장을 위한 멀티플렉서 유닛의 프로그래밍부를 설명하기 위한 도면이다. 설명의 간략을 위해 도 1 및 도 2와 중복되는 내용의 기재는 생략한다.
도 3을 참조하면, 각각의 멀티플렉서들(100a, 100b, 100c)은 프로그래밍부(150a, 150b, 150c)를 가질 수 있다. 구체적으로, 제1 멀티플렉서(100a)는 제1 프로그래밍부(150a)를 가질 수 있고, 제2 멀티플렉서(100b)는 제2 프로그래밍부(150b)를 가질 수 있고, 제3 멀티플렉서(100c)는 제3 프로그래밍부(150c)를 가질 수 있다. 제1 프로그래밍부(150a)는 제1 멀티플렉서(100a)에 인가되는 입력 신호들의 출력 순서를 제어할 수 있고, 제2 프로그래밍부(150b)는 제2 멀티플렉서(100b)에 인가되는 입력 신호들의 출력 순서를 제어할 수 있고, 제3 프로그래밍부(150c)는 제3 멀티플렉서(100c)에 인가되는 입력 신호들의 출력 순서 및 입력 신호들의 시간 간격을 제어할 수 있다.
일 예로, 각각의 프로그래밍부(150a, 150b, 150c)는 출력단(130a, 130b, 130c)을 통해 출력되는 복수개의 입력 신호들 간의 순서를 결정할 수 있다. 프로그래밍부(150a, 150b, 150c)는 입력 신호들 간의 출력 순서가 기설정되어 있지 않아도 입력 신호들 간의 출력 순서를 실시간으로 결정할 수 있다. 또한, 프로그래밍부(150a, 150b, 150c)는 여러 개의 시나리오에 따라 입력 신호들 간의 출력 순서를 변경할 수 있다.
다른 예로, 프로그래밍부(150a, 150b, 150c)는 출력되는 입력 신호들 간의 시간 간격을 제어할 수 있다. 프로그래밍부(150a, 150b, 150c)는 출력되는 입력 신호들 시간 간격이 기설정되어 있지 않아도 출력되는 입력 신호들 간의 시간 간격을 실시간으로 결정할 수 있다. 또한, 프로그래밍부(150a, 150b, 150c)는 여러 개의 시나리오에 따라 출력되는 입력 신호들 간의 시간 간격을 변경할 수 있다.
본 발명의 실시예에 따르면, 프로그래밍부(150a, 150b, 150c)는 입력 신호들의 출력 순서 및 입력 신호들의 시간 간격이 기설정되지 않은 경우에도 입력 신호들의 출력 순서 및 입력 신호들의 시간 간격을 결정하고 변경할 수 있다. 즉, 하나의 트리거 신호만을 사용하더라도, 프로그래밍부(150a, 150b, 150c)에 의해 출력되는 신호들의 순서 및 출력되는 신호들 간의 시간 간격이 제어될 수 있다. 따라서, 프로그래밍부(150a, 150b, 150c)에 의해 출력되는 신호들의 순서 및 출력되는 신호들 간의 시간 간격을 제어함에 따라 복수개의 트리거 신호가 하나의 멀티플렉서에 인가되어 입력 신호들의 순서 및 입력 신호들 간의 시간 간격을 제어하는 것과 동일한 효과를 구현할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 I/O 보드와 멀티플렉서들 간의 연결 관계를 설명하기 위한 도면이다. 설명의 간략을 위해 중복되는 내용의 기재는 생략한다.
도 4를 참조하면, I/O 보드(10)는 제1 개시 신호 포트(20a), 제2 개시 신호 포트(20b) 및 제3 개시 신호 포트(20c)를 포함할 수 있다. 제1 개시 신호 포트(20a)는 제1 멀티플렉서(100a)로 제1 트리거 신호를 인가할 수 있고, 제2 개시 신호 포트(20b)는 제2 멀티플렉서(100b)로 제2 트리거 신호를 인가할 수 있고, 제3 개시 신호 포트(20c)는 제3 멀티플렉서(100c)로 제3 트리거 신호를 인가할 수 있다. 즉, 개시 신호 포트(20a, 20b, 20c)의 개수는 멀티플렉서들(100a, 100b, 100c)의 개수와 대응될 수 있다. 복수개의 개시 신호 포트(20a, 20b, 20c)는 멀티플렉서들(100a, 100b, 100c)로 서로 다른 트리거 신호들을 인가할 수 있다.
일 예로, 제1 트리거 신호, 제2 트리거 신호 및 제3 트리거 신호는 멀티플렉서들(100a, 100b, 100c)로 인가되는 주기가 서로 상이할 수 있고, 제1 트리거 신호, 제2 트리거 신호 및 제3 트리거 신호가 멀티플렉서들(100a, 100b, 100c)로 인가되는 시간 간격이 상이할 수 있다. 이에 따라, 별도의 제어부 없이도 I/O 보드(10)로부터 출력되는 주기가 다른 트리거 신호들이 멀티플렉서들(100a, 100b, 100c)로 인가될 수 있다. 또한, 별도의 제어부 없이도 멀티플렉서들(100a, 100b, 100c) 각각에 인가되는 트리거 신호들 간의 시간 간격이 제어될 수 있다. 3개의 트리거 신호를 출력하기 위해서는 3개의 포트가 요구된다. 그러나, 본 발명의 실시예에 따르면, 하나의 멀터플렉서 당 하나의 선택 신호가 사용되므로 하나의 멀티플렉서에 복수 비트의 선택 신호가 사용되는 종래의 경우보다 적은 개수의 포트가 사용될 수 있다.
상술한 예와 달리, 제1 트리거 신호, 제2 트리거 신호 및 제3 트리거 신호는 서로 동일한 신호일 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (11)

  1. 복수개의 멀티플렉서를 포함하는 입력 신호의 확장을 위한 멀티플렉서 유닛으로서,
    상기 복수개의 멀티플렉서 각각은,
    복수개의 입력 신호가 인가되는 입력단;
    1비트의 트리거(trigger) 신호를 입력받고, 상기 멀티플렉서로 상기 트리거 신호를 인가하거나 차단하는 개시 신호단;
    상기 트리거 신호가 상기 멀티플렉서에 인가되는는 경우, 상기 입력단을 통해 입력되는 상기 복수개의 입력 신호 중 하나의 입력 신호가 출력되는 출력단; 및
    상기 멀티플렉서들에 인가되는 상기 트리거 신호들의 입력을 제어하는 제어부를 포함하고,
    상기 트리거 신호는 상기 입력 신호의 출력을 개시하는 신호인,
    입력 신호의 확장을 위한 멀티플렉서 유닛.
  2. 제1 항에 있어서,
    상기 입력 신호들은 상기 출력단을 통해 출력되는 순서가 기설정되고,
    상기 입력 신호들은 상기 트리거 신호가 상기 멀티플렉서에 인가되는 동안 상기 기설정된 순서에 따라 상기 출력단을 통해 출력되는,
    입력 신호의 확장을 위한 멀티플렉서 유닛.
  3. 제1 항에 있어서,
    상기 제어부는 상기 멀티플렉서들에 인가되는 상기 트리거 신호들 간의 입력 주기를 제어하는,
    입력 신호의 확장을 위한 멀티플렉서 유닛.
  4. 제1 항에 있어서,
    상기 제어부는 상기 개시 신호단들을 제어하여 상기 멀티플렉서들 각각에 인가되는 상기 트리거 신호들 간의 시간 간격을 제어하는,
    입력 신호의 확장을 위한 멀티플렉서 유닛.
  5. 제1 항에 있어서,
    상기 멀티플렉서들은 상기 입력 신호들의 출력 순서를 제어하는 프로그래밍부를 더 포함하는,
    입력 신호의 확장을 위한 멀티플렉서 유닛.
  6. 제5 항에 있어서,
    상기 프로그래밍부는 상기 멀티플렉서들 각각에 입력되는 상기 트리거 신호들 간에 시간 간격을 제어하는,
    입력 신호의 확장을 위한 멀티플렉서 유닛.
  7. 제5 항에 있어서,
    상기 복수개의 멀티플렉서는 제1 멀티플렉서 및 제2 멀티플렉서를 포함하고,
    상기 제1 멀티플렉서의 입력단에는 발전소의 일 구성요소를 모니터링한 데이터가 인가되고,
    상기 제2 멀티플렉서의 입력단에는 상기 발전소의 다른 구성요소를 모니터링한 데이터가 인가되며,
    상기 프로그래밍부는 상기 제1 멀티플렉서의 입력단과 상기 제2 멀티플렉서의 입력단을 통해 인가되는 상기 입력 신호들이 출력되는 순서를 제어하는,
    입력 신호의 확장을 위한 멀티플렉서 유닛.
  8. 제1 항에 있어서,
    상기 멀티플렉서들은 상기 입력 신호들이 출력되는 시간 간격을 제어하는 프로그래밍부를 더 포함하는,
    입력 신호의 확장을 위한 멀티플렉서 유닛.
  9. 제1 항에 있어서,
    상기 멀티플렉서들 각각에 상기 트리거 신호를 인가하는 I/O 보드를 더 포함하고,
    상기 I/O 보드는 상기 트리거 신호들을 인가하는 개시 신호 포트를 포함하는,
    입력 신호의 확장을 위한 멀티플렉서 유닛.
  10. 제9 항에 있어서,
    상기 개시 신호 포트는 하나의 출력 포트이고,
    상기 개시 신호 포트는 동일한 트리거 신호를 상기 멀티플렉서들 각각에 인가하고,
    입력 신호의 확장을 위한 멀티플렉서 유닛.
  11. 제10 항에 있어서,
    상기 개시 신호 포트는 상기 멀티플렉서들의 개수에 대응하는 출력 포트들을 포함하고,
    상기 출력 포트들로부터의 트리거 신호들은 각각 대응되는 멀티플렉서에 인가되는,
    입력 신호의 확장을 위한 멀티플렉서 유닛.

KR1020180029911A 2018-03-14 2018-03-14 입력 신호의 확장을 위한 멀티플렉서 유닛 KR102068066B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180029911A KR102068066B1 (ko) 2018-03-14 2018-03-14 입력 신호의 확장을 위한 멀티플렉서 유닛

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180029911A KR102068066B1 (ko) 2018-03-14 2018-03-14 입력 신호의 확장을 위한 멀티플렉서 유닛

Publications (2)

Publication Number Publication Date
KR20190108415A KR20190108415A (ko) 2019-09-24
KR102068066B1 true KR102068066B1 (ko) 2020-01-20

Family

ID=68068776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180029911A KR102068066B1 (ko) 2018-03-14 2018-03-14 입력 신호의 확장을 위한 멀티플렉서 유닛

Country Status (1)

Country Link
KR (1) KR102068066B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714021B1 (ko) * 2006-06-15 2007-05-04 주식회사 하이닉스반도체 출력 신호의 출력 지연 시간을 감소시키는 먹싱 회로
JP2008283526A (ja) 2007-05-11 2008-11-20 National Institute Of Advanced Industrial & Technology マルチプレクサ回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060072513A (ko) * 2004-12-23 2006-06-28 주식회사 하이닉스반도체 개선된 구조를 가지는 반도체 장치의 출력 먹스 회로
KR20090115008A (ko) * 2008-04-30 2009-11-04 주식회사 하이닉스반도체 멀티플랙서

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714021B1 (ko) * 2006-06-15 2007-05-04 주식회사 하이닉스반도체 출력 신호의 출력 지연 시간을 감소시키는 먹싱 회로
JP2008283526A (ja) 2007-05-11 2008-11-20 National Institute Of Advanced Industrial & Technology マルチプレクサ回路

Also Published As

Publication number Publication date
KR20190108415A (ko) 2019-09-24

Similar Documents

Publication Publication Date Title
US4286173A (en) Logical circuit having bypass circuit
JP6060608B2 (ja) 光伝送システム、光伝送装置の検査方法、および光伝送装置の検査プログラム
US9279848B2 (en) Test apparatus
EP2952067B1 (en) A method of controlling a lighting system and a lighting system
US7644326B2 (en) Testing system and testing system control method
KR102068066B1 (ko) 입력 신호의 확장을 위한 멀티플렉서 유닛
US9820345B2 (en) LED controller
US5164665A (en) IC tester
CN103217215A (zh) 光功率计自动校准方法
JP2022065133A (ja) 信号機の制御方法、装置及びシステム
CN109039445B (zh) 一种多通道光猫调测试系统及其调测试方法
CN106033596A (zh) 一种信息处理方法及电子设备
CN105874747A (zh) 用于同时测试能够经由多个无线电接入技术进行通信的多个封包数据信号收发器的系统和方法
US10454704B1 (en) Network node, network communication system, and network communication method
JP2009105731A (ja) データ通信システム及び通信制御装置
López et al. Field-Programmable Photonic Array for multipurpose microwave photonic applications
JP3865674B2 (ja) 光スイッチ試験装置
CA3063861C (en) Address assignment system and method for surgical lighthead components
KR102265325B1 (ko) 스위치 회로 및 그 제어 방법
US7146091B2 (en) Method and system for automated simulation of cable failure in a network
CN110119349A (zh) 用于检验神经网络的功能的方法和设备
US5956384A (en) Apparatus and method for automatically detecting defective lines in a cable and for automatically switching from the defective line to an extra line
RU2250565C2 (ru) Автоматизированная контрольно-проверочная аппаратура
JP2785287B2 (ja) 試験アクセス回路
CN104601225B (zh) 一种波长探测方法及装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant